JPH0632561B2 - PWM signal switching device - Google Patents
PWM signal switching deviceInfo
- Publication number
- JPH0632561B2 JPH0632561B2 JP60279094A JP27909485A JPH0632561B2 JP H0632561 B2 JPH0632561 B2 JP H0632561B2 JP 60279094 A JP60279094 A JP 60279094A JP 27909485 A JP27909485 A JP 27909485A JP H0632561 B2 JPH0632561 B2 JP H0632561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- frequency
- asynchronous
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルス幅変調(PWM)方式を用いた可変
電圧・可変周波数インバータのPWM信号切換装置に関
する。Description: TECHNICAL FIELD The present invention relates to a PWM signal switching device for a variable voltage / variable frequency inverter using a pulse width modulation (PWM) method.
この種のPWMパルス演算方式としては、インバータ出
力電圧基準信号と変調信号である三角波の大きさとを比
較することにより、PWMパルスを発生させる方式が一
般的に良く知られている。As a PWM pulse calculation method of this type, a method of generating a PWM pulse by comparing the magnitude of a triangular wave which is a modulation signal with an inverter output voltage reference signal is generally well known.
第3図はかゝるPWM信号発生方式の概要を示す波形図
である。同図(イ)において、正弦波Sはインバータ出
力電圧基準信号を示し、三角波Rは変調信号を示してい
る。正弦波Sと三角波Rの大きさとを比較して得られる
PWMパルス信号は同図(ロ)の如く、例えば正弦波が
大きい範囲ではオン(ON)信号、また三角波が大きい
範囲ではオフ(OFF)信号で、このPWMパルス信号
がインバータ装置を構成する各スイッチング素子へO
N,OFF信号として与えられる。FIG. 3 is a waveform diagram showing an outline of such a PWM signal generating system. In FIG. 4A, a sine wave S indicates an inverter output voltage reference signal and a triangular wave R indicates a modulation signal. The PWM pulse signal obtained by comparing the magnitudes of the sine wave S and the triangular wave R is, for example, an ON signal in the range where the sine wave is large and an OFF signal (OFF) in the range where the triangular wave is large, as shown in FIG. As a signal, this PWM pulse signal is transmitted to each switching element that constitutes the inverter device.
It is given as an N, OFF signal.
こゝで、変調信号の周波数(キャリア周波数)をC、
基準信号の周波数をIとし、この周波数の比(変調
比)nをn=C/Iとすると、nは基準信号の一周
期中に入る三角波の個数を示すことになる。Here, the frequency of the modulation signal (carrier frequency) is C ,
When the frequency of the reference signal is I and the ratio (modulation ratio) n of this frequency is n = C / I , n indicates the number of triangular waves included in one cycle of the reference signal.
ところで、PWMパルス演算方式では第3図に示すよう
に、三角波と基準信号の位相を一致させてnを一定とす
る周期式と、図示していないが三角波の周波数Cを一
定にし、基準信号の一周期中に入る三角波の個数をI
の大きさに依存して変化させ、三角波と基準信号の位相
を特に一致させない非同期式とがある。このキャリア周
波数Cはインバータ装置に使用する半導体素子のスイ
ッチング周波数と関連があり、素子の特性やインバータ
装置の損失などにより一般には上限が設けられている。
特に、非同期運転の場合、基準信号Iが増加しても
Cが一定であるため、nの値は小さくなる。このよう
に、非同期方式では基準信号と三角波の位相が一致して
いないため、nの値が小さくなるにしたがいインバータ
出力電圧に低次の高調波が発生したり、電流リップルが
増加するなどの不具合が生じてくる。そのため、nが充
分に高くない場合(n≦10)では、第4図に示すように
同期式へ切り換える必要がある。By the way, in the PWM pulse calculation method, as shown in FIG. 3, a periodic expression in which the phases of the triangular wave and the reference signal are matched to make n constant, and a frequency C of the triangular wave, which is not shown, is made constant and the reference signal I is the number of triangular waves in one cycle
There is an asynchronous method in which the phase of the triangular wave and the phase of the reference signal are not particularly matched, depending on the magnitude of the. The carrier frequency C is related to the switching frequency of the semiconductor element used in the inverter device, and generally has an upper limit due to the characteristics of the element and the loss of the inverter device.
Especially in the case of asynchronous operation, even if the reference signal I increases
Since C is constant, the value of n is small. As described above, in the asynchronous method, the phases of the reference signal and the triangular wave do not match, so that as the value of n decreases, lower harmonics occur in the inverter output voltage, and the current ripple increases. Will occur. Therefore, when n is not sufficiently high (n ≦ 10), it is necessary to switch to the synchronous system as shown in FIG.
第4図にCとIとの関係の一例を示す。同図では
Iが0〜ISまでは非同期運転であり、I>IS
では同期運転としている。すなわち、非同期時にはC
は、C=CASを一定として運転し、同期運転時に
はnを一定にすべくC=nIなる関係でキャリア周
波数を与える。非同期運転領域で、インバータ周波数が
増加すると変調比nが減少して行くので、n≦10になる
点ISでは非同期運転から同期運転へ切り換えること
が必要である。ところが、非同期運転から同期運転へ切
り換えた時点では、キャリア周波数が大幅に変化する。
例えば、第4図のIS点では、CがCASから
CSまで減少する。このようにキャリア周波数に偏差が
あり、基準信号および変調信号の位相偏差を考慮せずに
非同期から同期への切り換えを行なうと、三角波の波形
に不連続が生じることがある。FIG. 4 shows an example of the relationship between C and I. In the figure
I is asynchronous operation from 0 to IS , and I > IS
Then it is a synchronous operation. That is, when asynchronous, C
Operates with C = CAS constant, and gives a carrier frequency in the relationship of C = n I in order to keep n constant during synchronous operation. Since the modulation ratio n decreases as the inverter frequency increases in the asynchronous operation region, it is necessary to switch from asynchronous operation to synchronous operation at the point IS where n ≦ 10. However, when the asynchronous operation is switched to the synchronous operation, the carrier frequency changes significantly.
For example, at the IS point in Figure 4, C is from CAS
Reduce to CS . Thus, there is a deviation in the carrier frequency, and when switching from asynchronous to synchronous without considering the phase deviation of the reference signal and the modulation signal, discontinuity may occur in the triangular waveform.
第5図に非同期から同期運転へと切り換わるとき、三角
波の波形が不連続となる場合の例を示す。同図(ハ)は
切換動作を示し、三角波が点で切り換わると不連続と
なり、点で切り換わると連続になることがわかる。同
じく(ニ)はPWMパルス信号を示し、三角波が不連続
のまゝで切り換わった場合のパルス信号と、波形が連続
的に切り換わった場合のパルス信号とを比較すると、
で示す部分だけONパルス信号の幅が広くなり、OFF
パルスの幅が狭くなっている。この増加分によって出力
電圧に差が生じ、この電圧差が過渡的なはね上りを生じ
させる。FIG. 5 shows an example in which the waveform of a triangular wave becomes discontinuous when switching from asynchronous to synchronous operation. The figure (c) shows the switching operation, and it can be seen that when the triangular wave switches at a point, it becomes discontinuous, and when it switches at a point, it becomes continuous. Similarly, (d) shows a PWM pulse signal, and when comparing the pulse signal when the triangular wave is switched until it is discontinuous and the pulse signal when the waveform is continuously switched,
The width of the ON pulse signal becomes wider only in the area indicated by
The pulse width is narrowing. This increase causes a difference in output voltage, and this voltage difference causes a transient jump.
このように、非同期から同期への切換時の三角波の波形
不連続によってインバータ出力電圧に電圧変化が生じ、
その結果電流がはね上り過電流を生じることになる。In this way, the inverter output voltage changes due to the discontinuity of the triangular waveform when switching from asynchronous to synchronous,
As a result, the current jumps and causes an overcurrent.
そこで、出願人はかゝる問題を解決すべく、以下の如き
方式を提案している(以下、提案方式ともいう。)。Therefore, the applicant has proposed the following method in order to solve such a problem (hereinafter, also referred to as a proposed method).
第6図はかゝる提案方式を示す構成図である。同図にお
いて、1は電圧/周波数(V/F)変換器、2はカウン
タ、3はラッチ回路、4は加算器、5〜9はROM(リ
ードオンリメモリ)である。FIG. 6 is a block diagram showing such a proposed system. In the figure, 1 is a voltage / frequency (V / F) converter, 2 is a counter, 3 is a latch circuit, 4 is an adder, and 5-9 are ROMs (read only memories).
非同期運転時には、V/F変換器1を介する変調周波数
指令Cがカウンタ2によって位相信号θCに変換され
る。その出力は加算器4に入力され、こゝで基準信号の
位相θI′と加算されてθとなる。このとき、θI′の
値はラッチ3が閉じているため、固定した任意の位相を
示している。θは変調信号(基準信号の一周期にn個の
三角波)が書き込まれているROM1と、非同期から同
期への切り換え可能なタイミングが書き込まれているR
OM2との共通アドレスとして用いられる。θIは基準
信号の位相信号であり、基準信号(正弦波,台形波,矩
形波)が書き込まれているROM5と、ROM2と同じ
内容が書き込まれているROM3(同期運転時の三角波
の位相を示している)の共通アドレスになっている。ま
た、ROM4はROM2の出力TAとROM3の出力T
Iをアドレスとして、同期運転への切換指令Tを出力す
る。During the asynchronous operation, the modulation frequency command C via the V / F converter 1 is converted into the phase signal θ C by the counter 2. The output is input to the adder 4 and is added to the phase θ I ′ of the reference signal to obtain θ. At this time, the value of θ I ′ shows a fixed arbitrary phase because the latch 3 is closed. θ is a ROM 1 in which a modulation signal (n triangular waves in one cycle of a reference signal) is written, and R is a timing in which switching from asynchronous to synchronous is written
It is used as a common address with OM2. θ I is the phase signal of the reference signal, and ROM 5 in which the reference signal (sine wave, trapezoidal wave, rectangular wave) is written, and ROM 3 in which the same contents as ROM 2 are written (the phase of the triangular wave during synchronous operation is (Shown) is a common address. In addition, ROM4 the output of ROM2 T A and ROM3 output T of the
A command T for switching to the synchronous operation is output with I as an address.
第7図に切り換わり可能な位相が4点の場合の例を示
す。FIG. 7 shows an example in which there are four switchable phases.
すなわち、同図(イ)の如き三角波Rの一周期の波形に
対して、非同期から同期への切り換わり可能な位相を
A,B,C,Dとし、その位相を同図(ロ)の如く3ビ
ットのディジタル量O2,O1,O0で区別するものと
すると、変調比がnの場合のA,B,C,D点は、基準
信号1周期中にそれぞれn個存在し、その各点の位相A
I,BI,CI,DIは次式の如く表わされる。That is, with respect to the waveform of one cycle of the triangular wave R as shown in FIG. 8A, the phases that can be switched from asynchronous to synchronous are A, B, C and D, and the phases are as shown in FIG. Assuming that the 3-bit digital quantities O 2 , O 1 , and O 0 are used for discrimination, when the modulation ratio is n, n points A, B, C, and D exist in one cycle of the reference signal. Phase A of each point
I , B I , C I , and D I are represented by the following equations.
こゝに、Iは1〜nの整数を示す。なお、ROM2,R
OM3には上式の位相に対応するディジタル量をアドレ
スとして、所定のデータ(第7図のO2,O1,O0)
が書き込まれている。ROM4はこのROM2,ROM
3の内容にもとづいて切換指令Tを出力するが、その内
容を表にすると次表の如くなる。 Here, I represents an integer of 1 to n. ROM2, R
Predetermined data (O 2 , O 1 , O 0 in FIG. 7) is stored in OM3 by using the digital quantity corresponding to the phase of the above equation as an address.
Is written. ROM4 is this ROM2, ROM
The switching command T is output based on the contents of No. 3, but the contents are tabulated as shown in the following table.
同表からも明らかなように、ROM4のアドレスはRO
M2とROM3の出力TA,TIである。そして、この
ROM4はROM2とROM3が両方ともA,B,C,
D点である場合にのみ、切り換え可能な位相であること
を示す切換指令(同期のとき“1”)を出力する。 As is clear from the table, the ROM4 address is RO
These are outputs T A and T I of M2 and ROM3. And this ROM4 has ROM2 and ROM3 both A, B, C,
Only at the point D, a switching command (“1” at the time of synchronization) indicating that the phase is switchable is output.
次に、非同期から同期運転への切換方式について説明す
る。Next, a method of switching from asynchronous to synchronous operation will be described.
第6図において、非同期運転では三角波の位相信号θ
は、θ=θC+θI′である。つまり、このときはラッ
チ3が閉じられていてθI′は一定値であり、θI′≠
θIとなっている。θはROM2のアドレスでもあるの
で、ROM2の出力は非同期時の三角波の位相A,B,
C,Dに対応する3ビット(第7図のO2,O1,
O0)となる。第8図(イ),(ロ)はその関係を示し
ている。すなわち、同図(イ)は非同期時の三角波を示
し、同じく(ロ)はROM2の出力TAを示している。
θIは基準信号の位相であり、ROM3のアドレスにも
なっている。In FIG. 6, in the asynchronous operation, the triangular phase signal θ
Is θ = θ C + θ I ′. That is, at this time, the latch 3 is closed and θ I ′ is a constant value, and θ I ′ ≠
is θ I. Since θ is also the address of ROM2, the output of ROM2 is the phase A, B,
3 bits corresponding to C and D (O 2 , O 1 in FIG. 7,
O 0 ). FIGS. 8A and 8B show the relationship. That is, this figure (a) shows the triangular wave asynchronous time, also (b) shows the output T A of ROM 2.
θ I is the phase of the reference signal and also serves as the address of the ROM 3.
一方、同期運転では第6図のカウンタ2は零クリアさ
れ、θC=0である。このとき、ラッチ3は開いている
のでθI′=θIであり、θ=θIとなる。非同期時に
基準信号の位相θIをアドレスとするROM3の出力
は、同期運転時の三角波のA,B,C,Dの各点に対応
する第7図の如きデータとなり、第8図では(ロ)に示
されている。第8図(ハ)は同期運転時の三角波を示
し、同じく(ニ)はROM3の出力T1を示している。
切換指令を出力するROM4のアドレスはTAとTIか
らなり、その出力Tは非同期時の三角波と同期時の三角
波の各位相(A,B,C,D点)とがそれぞれ一致した
とき、“1”信号を出す。したがって、“1”信号が出
力されたタイミングで非同期から同期へ移行すれば、三
角波の波形が連続することになる。その関係を示すのが
第8図の(ホ),(ヘ)である。同図(ホ)はROM4
の出力Tを示し、これは非同期の三角波(イ)の点の
データと、同期の三角波(ハ)の点のデータとがRO
M4に入力されて形成されたものである。この切換信号
Tは三角波の位相が一致したことを示し、このタイミン
グで切り換われば非同期の三角波の点から同期の三角
波の点へと三角波が切り換わったことになる。同図
(ヘ)は点を境にして前は非同期、跡は同期に三角波
を示し、切換時に波形が連続であることを示している。On the other hand, in the synchronous operation, the counter 2 shown in FIG. 6 is cleared to zero and θ C = 0. At this time, since the latch 3 is open, θ I ′ = θ I and θ = θ I. The output of the ROM 3 whose address is the phase θ I of the reference signal at the time of non-synchronization becomes the data as shown in FIG. 7 corresponding to the points A, B, C and D of the triangular wave at the time of synchronous operation. ). FIG. 8C shows a triangular wave at the time of synchronous operation, and FIG. 8D shows the output T 1 of the ROM 3 similarly.
The address of the ROM 4 which outputs the switching command consists of T A and T I , and when the output T of each phase of the triangular wave at the time of synchronization and the triangular wave at the time of synchronization (points A, B, C, D) respectively coincides, Issue a "1" signal. Therefore, if the asynchronous mode is switched to the synchronous mode at the timing when the "1" signal is output, the triangular waveform is continuous. The relationship is shown in (e) and (e) of FIG. The same figure (e) is ROM4
Of the asynchronous triangular wave (a) and the synchronous triangular wave (c) point RO.
It is formed by being input to M4. The switching signal T indicates that the phases of the triangular waves match, and if the switching is performed at this timing, the triangular waves are switched from the asynchronous triangular wave point to the synchronous triangular wave point. In the same figure (f), before and after the point, a triangular wave is shown asynchronously and a trace is synchronously, indicating that the waveform is continuous at the time of switching.
このように、切換時に三角波が連続であるため電流リッ
プルが低減され、非同期から同期への移行が円滑に行な
われることになる。As described above, since the triangular wave is continuous at the time of switching, the current ripple is reduced, and the transition from asynchronous to synchronous is smoothly performed.
ここで、切換時のタイミングの遅れ時間について着目す
る。Here, attention is paid to the delay time of the timing at the time of switching.
第9図に非同期運転から同期運転へ切り換わるときのタ
イミングの遅れの1例を示す。第9図(ハ)は非同期三
角波(イ)と同期三角波(ロ)の位相が一致し、切り換
え可能な位相信号を示している。第9図(ニ)は非同期
運転から同期運転への切換指令を示している。ここで、
(ハ)の如くタイミングAの直後に非同期運転から同期
運転への切換指令が出た場合には、切り換えはA′のタ
イミングで行われる。切換指令が出て、切換動作が行な
われるまでのタイミングの最大の遅れは、AからA′ま
での時間の差ΔTにほぼ等しい。このAからA′までの
時間の差ΔTは、第4図に示す非同期運転のキャリア周
波数CASと同期運転のキャリア周波数CSの偏差
ΔCから次の(4)式で示される。FIG. 9 shows an example of the timing delay when switching from asynchronous operation to synchronous operation. FIG. 9C shows a switchable phase signal in which the asynchronous triangular wave (a) and the synchronous triangular wave (b) have the same phase. FIG. 9D shows a switching command from the asynchronous operation to the synchronous operation. here,
If a command to switch from asynchronous operation to synchronous operation is issued immediately after timing A as shown in (c), switching is performed at the timing A '. The maximum delay in the timing from when the switching command is issued to when the switching operation is performed is approximately equal to the time difference ΔT from A to A ′. This difference ΔT time from A to A 'is given by the following equation (4) from the deviation delta C carrier frequency CAS and carrier frequency CS the synchronous operation of the asynchronous operation shown in Figure 4.
この切換時間ΔTが長いと切換動作が停滞し、この間イ
ンバータ電圧の制御が出来ないという問題が生ずる。こ
のため、このΔTは出来るだけ短い方が望ましい。そし
て、ΔTを短くするに上記(4)式からCASを出来る
だけ大きくし、CSを出来るだけ小さくすればよいこ
ととなる。 If the switching time ΔT is long, the switching operation is stagnant, and the inverter voltage cannot be controlled during this period. Therefore, it is desirable that ΔT be as short as possible. Then, in order to shorten ΔT, CAS should be made as large as possible and CS should be made as small as possible from the above equation (4).
しかし、非同期のキャリア周波数CASはインバータ
装置に使用するスイッチング素子の特性,インバータ装
置の損失などによりスイッチング周波数に上限があり、
余り高められないことは前述のとおりである。次に
CSについてみると、非同期から同期式へ切り換えを行
なった時点の同期式のキャリア周波数CSをCAS
よりも大きく下げすぎると、同期式での電圧制御性能が
悪くなる。つまり、第4図でCS→C1→C2の
如くキャリア周波数を下げると、PWMパルス数(イン
バータ装置を構成するスイッチング素子のON,OFF
信号)が減るため、電圧制御が難しくなる。このような
ことから、従来方式ではCASとCSの偏差ΔC
を大きくすることができず、このため、切り換え位相信
号の周期が長くなって切り換え動作が停滞し、この間電
圧の制御ができなくなるという問題が生じる。また、
CAS=CSとする場合にはΔC=0となり、切換
位相信号が出力されない場合が生じるため切換動作がで
きず、したがって同期運転に入れないという問題もあ
る。However, the asynchronous carrier frequency CAS has an upper limit on the switching frequency due to the characteristics of the switching element used in the inverter device, the loss of the inverter device, etc.
As mentioned above, it cannot be increased so much. next
As for CS , the synchronous carrier frequency CS at the time of switching from asynchronous to synchronous is set to CAS.
If it is lowered too much, the voltage control performance in the synchronous system deteriorates. That is, when the carrier frequency is lowered as CS → C1 → C2 in FIG. 4, the number of PWM pulses (ON / OFF of the switching elements forming the inverter device is changed).
Signal) is reduced, which makes voltage control difficult. Therefore, in the conventional method, the deviation Δ C between CAS and CS
Cannot be increased, and therefore, the cycle of the switching phase signal becomes long, the switching operation becomes stagnant, and the voltage cannot be controlled during this period. Also,
Delta C = 0 becomes in the case of a CAS = CS, there can not switching operation for the case where switching換位phase signal is not output occurs, thus a problem that does not take into synchronous operation.
したがって、この発明は変調信号を非同期運転から同期
運転への切換時にその波形が連続的に移り変わるように
して非同期から同期への移行を円滑に行なうとともに、
この切換時のむだ時間を減少させることが可能なPWM
信号切換装置を提供することを目的とする。Therefore, according to the present invention, when the modulation signal is switched from the asynchronous operation to the synchronous operation, the waveform thereof is continuously changed to smoothly perform the transition from the asynchronous to the synchronous.
PWM that can reduce the dead time during this switching
It is an object to provide a signal switching device.
変調信号である三角波の波形を連続させ、非同期から同
期への切り換えを円滑に行なうことができる第6図の如
き提案方式に対して、さらに変調信号の周波数を上昇さ
せる周波数増加手段を設ける。In addition to the proposed method as shown in FIG. 6 in which the waveform of a triangular wave which is a modulation signal is continuous and switching from asynchronous to synchronous can be smoothly performed, frequency increasing means for further increasing the frequency of the modulation signal is provided.
この発明は、変調信号の周波数を一定に保つ非同期運転
から基準信号と変調信号の位相を一定とする同期運転へ
の切換時において、切換指令が出力されると同時に非同
期のキャリア周波数を上昇させて、非同期のキャリア周
波数と同期のキャリア周波数の偏差を大きくして切換む
だ時間を減少させ、非同期運転から同期運転への切り換
えを円滑に行なうものである。According to the present invention, at the time of switching from asynchronous operation in which the frequency of the modulation signal is kept constant to synchronous operation in which the phases of the reference signal and the modulation signal are kept constant, a switching command is output and the asynchronous carrier frequency is increased at the same time. By increasing the deviation between the asynchronous carrier frequency and the synchronous carrier frequency to reduce the switching dead time, the asynchronous operation can be smoothly switched to the synchronous operation.
〔発明の実施例〕 第1図はこの発明の実施例を示す構成図、第2図はその
動作を説明するためのタイミングチャートである。[Embodiment of the Invention] FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a timing chart for explaining the operation thereof.
第1図からも明らかなように、この実施例は第6図に示
したものに対し、積分器10、ゼロホールド回路(ZH
回路)11,13および加算器12を付加した点が特徴
である。したがって、以下ではその相違点のみについて
説明する。As is apparent from FIG. 1, this embodiment is different from that shown in FIG. 6 in that the integrator 10 and the zero hold circuit (ZH
The feature is that circuits 11 and 13 and an adder 12 are added. Therefore, only the difference will be described below.
まず、第2図(イ)の如く時刻t0で同期運転指令が出
力されると、ZH回路11,13のゼロホールド(Z
H)信号zがZH解信号に代わる(第2図(ロ)参
照)。これにより、積分器10に電圧Vが入力され、積
分動作が開始される。加算器12では、この積分器10
の出力VC2とVC1(定電圧)とが加算され、その出
力VCはVC=VC1+VC2となる(第2図(ハ)参
照)。このVCはV/F変換器1の入力電圧として与え
られ、その出力が非同期のキャリア周波数Cとなる。
このため、キャリア周波数CがVCの増加にともなっ
て増加し、カウンタ2の動作が第2図(ニ)の如く速く
なる。その結果、非同期と同期の切換位相信号Tのタイ
ミングの遅れ時間が減少することになる。第2図では
(ヘ)のように、T1でキャリア周波数を一定にした場
合のタイミングの遅れ時間を示し、T2でキャリア周波
数を増加させた場合のタイミングの遅れ時間を示してい
る。すなわち、同期運転指令が出力される。t=t0の
時刻から切換位相信号を検出することにより、非同期か
ら同期運転への切換動作が終了する時刻t=t1におい
て同期運転へ移行することができ、しかもこの切り換え
の遅れ時間をT2の如く短縮することができる(第2図
(ヘ),(ト)参照)。同期運転に入ると、ZH信号z
によってZH回路11,13は再びゼロホールドされ、
VC=VC1となる。このとき、カウンタ2は零クリア
信号Cにより、第2図(ホ)の如く零クリアされる。ラ
ッチ3がラッチ信号によって第2図(チ)の如くラッ
チが解かれ、θ=θIとなる結果、基準信号が書き込ま
れているROM5と変調信号が書き込まれているROM
1とが同じ位相信号θIで動くことになり、基準信号と
変調信号の位相が一致する。なお、積分器10には上限
リミッタが設けられ、これによって切換動作時にキャリ
ア周波数の上限が決められる。First, when a synchronous operation command is output at time t 0 as shown in FIG. 2 (a), zero hold (Z
H) The signal z replaces the ZH solution signal (see FIG. 2B). As a result, the voltage V is input to the integrator 10, and the integration operation is started. In the adder 12, the integrator 10
Output V C2 and V C1 (constant voltage) are added, and the output V C becomes V C = V C1 + V C2 (see FIG. 2C). This V C is given as the input voltage of the V / F converter 1, and its output becomes the asynchronous carrier frequency C.
Therefore, the carrier frequency C increases as V C increases, and the operation of the counter 2 becomes faster as shown in FIG. As a result, the timing delay time of the asynchronous and synchronous switching phase signal T is reduced. In FIG. 2, as shown in (f), the timing delay time is shown when the carrier frequency is constant at T 1 , and the timing delay time is shown when the carrier frequency is increased at T 2 . That is, the synchronous operation command is output. By detecting the switching phase signal from the time of t = t 0 , it is possible to shift to the synchronous operation at time t = t 1 at which the switching operation from the asynchronous operation to the synchronous operation ends, and the delay time of this switching is T can be shortened as 2 (FIG. 2 (f), see (g)). When synchronous operation starts, ZH signal z
The ZH circuits 11 and 13 are held at zero again,
V C = V C1 . At this time, the counter 2 is cleared by the zero clear signal C as shown in FIG. The latch 3 is unlatched by the latch signal as shown in FIG. 2 (h), and as a result of θ = θ I , the ROM 5 in which the reference signal is written and the ROM in which the modulation signal is written
1 and 1 move with the same phase signal θ I , and the phases of the reference signal and the modulation signal match. The integrator 10 is provided with an upper limiter, which determines the upper limit of the carrier frequency during the switching operation.
この発明によれば、非同期運転から同期運転への切換時
に、非同期のキャリア周波数を増加させて同期運転時の
キャリア周波数との周波数の偏差を大きくし、これによ
り切り換え可能な位相信号の出力される周期を短くし切
換動作の遅れ時間を減少させて同期運転への移行を円滑
に行なうようにしたので、電圧制御応答が向上する効果
が得られる。なお、キャリア周波数の増加は非同期運転
から同期運転に切り換わる短時間(キャリア周波数で数
サイクル)だけであるので、インバータ損失を招く心配
はない。According to the present invention, at the time of switching from the asynchronous operation to the synchronous operation, the asynchronous carrier frequency is increased to increase the frequency deviation from the carrier frequency during the synchronous operation, thereby outputting the switchable phase signal. Since the cycle is shortened and the delay time of the switching operation is reduced to smoothly shift to the synchronous operation, the effect of improving the voltage control response can be obtained. Since the carrier frequency increases only for a short time (a few cycles at the carrier frequency) at which the asynchronous operation is switched to the synchronous operation, there is no fear of causing an inverter loss.
第1図はこの発明の実施例を示す構成図、第2図は第1
図の動作を説明するためのタイミングチャート、第3図
は一般的なPWMパルス発生方式の概要を説明するため
の波形図、第4図は基準信号と変調信号の各周波数の関
係を示すグラフ、第5図は変調信号波形が不連続となる
場合の例を説明するためのタイミングチャート、第6図
は提案方式を示す構成図、第7図は第6図におけるRO
M2,ROM3と切換位相との関係を説明するための波
形図、第8図は第6図の動作を説明するためのタイミン
グチャート、第9図は切換時のタイミング遅れ時間を説
明するための参照図である。 符号説明 1……V/F変換器、2……カウンタ、3……ラッチ回
路、4,12……加算器、5〜9……ROM、10……
積分器、11,13……ゼロホールド回路。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
3 is a timing chart for explaining the operation of the figure, FIG. 3 is a waveform diagram for explaining the outline of a general PWM pulse generation method, and FIG. 4 is a graph showing the relationship between the frequencies of the reference signal and the modulation signal, FIG. 5 is a timing chart for explaining an example in which the modulation signal waveform is discontinuous, FIG. 6 is a configuration diagram showing the proposed system, and FIG. 7 is RO in FIG.
FIG. 8 is a waveform chart for explaining the relationship between M2, ROM3 and the switching phase, FIG. 8 is a timing chart for explaining the operation of FIG. 6, and FIG. 9 is a reference for explaining the timing delay time at the time of switching. It is a figure. Explanation of symbols 1 ... V / F converter, 2 ... counter, 3 ... latch circuit, 4, 12 ... adder, 5-9 ... ROM, 10 ...
Integrator, 11, 13 ... Zero hold circuit.
Claims (1)
と変調信号とを比較してインバータ主回路を構成する各
スイッチング素子のオン,オフ信号を演算するパルス幅
変調(PWM)信号演算回路で、変調信号の周波数が一
定である非同期運転から基準信号と変調信号との位相が
同期する同期運転への切り換えを行うPWM信号切換装
置において、 変調信号の周波数を一定とする非同期運転時における該
変調信号の位相を検出する第1の検出手段と、 基準信号と変調信号との位相を同期させる同期運転時に
おける変調信号の位相を基準信号の位相信号から検出す
る第2の検出手段と、 両検出出力を比較して変調信号の非同期運転時と同期運
転時の各位相の一致点を検出する第3の検出手段と、 前記変調信号の周波数を増加させる周波数増加手段と、 を設け、同期運転指令が与えられ、これに基づいて、そ
れまでの非同期運転から同期運転へ切り換えるとき、前
記周波数増加手段にて変調信号の周波数を一時的に増加
させた状態のもとで、前記第3の検出手段からの出力に
基づいて変調信号の周波数を切り換えることにより、切
換時の遅れ時間の減少を図ることを特徴とするPWM信
号切換装置。1. A pulse width modulation (PWM) signal arithmetic circuit for comparing a reference signal, which is an output voltage command of an inverter, with a modulation signal to calculate ON / OFF signals of respective switching elements constituting an inverter main circuit, In a PWM signal switching device for switching from asynchronous operation in which the frequency of the modulation signal is constant to synchronous operation in which the phases of the reference signal and the modulation signal are synchronized, the modulation signal in asynchronous operation in which the frequency of the modulation signal is constant Detecting means for detecting the phase of the reference signal, the second detecting means for detecting the phase of the modulation signal from the phase signal of the reference signal during the synchronous operation for synchronizing the phases of the reference signal and the modulation signal, and both detection outputs And a third detection means for detecting the coincidence point of each phase of the modulated signal during asynchronous operation and synchronous operation, and frequency increase for increasing the frequency of the modulated signal. Means is provided and a synchronous operation command is given, and based on this, when switching from the asynchronous operation until then to the synchronous operation, the frequency of the modulation signal is temporarily increased by the frequency increasing means. In the PWM signal switching device, the frequency of the modulation signal is switched based on the output from the third detecting means to reduce the delay time at the time of switching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60279094A JPH0632561B2 (en) | 1985-12-13 | 1985-12-13 | PWM signal switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60279094A JPH0632561B2 (en) | 1985-12-13 | 1985-12-13 | PWM signal switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62141974A JPS62141974A (en) | 1987-06-25 |
JPH0632561B2 true JPH0632561B2 (en) | 1994-04-27 |
Family
ID=17606330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60279094A Expired - Lifetime JPH0632561B2 (en) | 1985-12-13 | 1985-12-13 | PWM signal switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0632561B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4193179B2 (en) * | 2004-03-30 | 2008-12-10 | ブラザー工業株式会社 | Motor control apparatus and image forming apparatus |
JP6414513B2 (en) | 2015-06-05 | 2018-10-31 | アイシン・エィ・ダブリュ株式会社 | Rotating electrical machine control device |
-
1985
- 1985-12-13 JP JP60279094A patent/JPH0632561B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62141974A (en) | 1987-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0454406B2 (en) | ||
JPH0614786B2 (en) | PWM signal generation circuit | |
JPS6331476A (en) | PWM inverter control method and device | |
JPH0632561B2 (en) | PWM signal switching device | |
JPH0645930A (en) | Frequency synthesizer | |
JPS58502030A (en) | Device that aligns the phase of the oscillator with the input signal | |
JP2527880Y2 (en) | Ignition control circuit | |
JP2993570B2 (en) | Digital / analog conversion circuit | |
JPS6158475A (en) | Pwm waveform operational device | |
JP2671291B2 (en) | Control circuit of PWM inverter device | |
JP2959438B2 (en) | Phase comparator | |
JPH08116255A (en) | Frequency synthesizer | |
JP2712755B2 (en) | Switching method of PWM pulse | |
JP3136824B2 (en) | PLL circuit | |
JPS61208923A (en) | Digital pll circuit | |
JP3137246B2 (en) | Phase locked loop | |
JP2592522B2 (en) | PN code phase modulation circuit | |
TWI618358B (en) | Frequency divider and controlling method thereof | |
JP2531590B2 (en) | PWM signal generation method | |
JPH0429409A (en) | Clock signal generation circuit | |
JPS62136174A (en) | Frequency control circuit | |
JPS62141973A (en) | PWM signal switching method | |
JPH04324716A (en) | frequency synthesizer | |
JPH01268309A (en) | Two-phase clock generator | |
JPH04284038A (en) | clock switching device |