JPH06321076A - 複数ｃｐｕを備えた車両制御用コンピュータシステムにおける演算同期方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵを比較検査用に多重化し信頼性の向上
を図った車両制御用コンピュータシステムにおいて、演
算誤差を小さく抑えることが可能な演算同期方法を提供
することにより、異常検出精度を向上させる。 【構成】 第１の発明に係る方法は、各ＣＰＵ間に、自
ＣＰＵが割り込み処理を実行中であることを他ＣＰＵに
報知する手段を設け、各ＣＰＵが、特定の演算処理の開
始前に、他ＣＰＵが割り込み処理を実行中でないことを
確認してから該演算処理を実行することを特徴とする。
また、第２の発明に係る方法は、各ＣＰＵが、特定の演
算処理の開始前に、保留中の割り込み要求がないことを
確認してから該演算処理を実行することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、車両に搭載され、車両
内のセンサ類からの入力信号に基づいて所定の演算を実
行し、車両内のアクチュエータ類を制御するための制御
信号を出力する車両制御用コンピュータシステムに係
り、より詳細には、比較検査用にＣＰＵを多重化し信頼
性の向上を図った車両制御用コンピュータシステムにお
ける演算同期方法に関する。

【０００２】

【従来の技術】近年、高性能マイクロプロセッサの出現
などエレクトロニクス技術の進歩を背景として、機械技
術と電子技術とが結びついたメカトロニクス技術の進歩
が著しい。このようなメカトロニクスの基本構成は、一
般に、３つの部分、すなわち、センサ類とインタフェー
スする入力部、制御対象となるアクチュエータ類とイン
タフェースする出力部、及び、それらの中間にあってコ
ンピュータにより記憶・演算・制御機能を果たす制御部
からなっている。

【０００３】かかるメカトロニクスの進歩の一部とし
て、自動車等の車両にも多くの電子制御システムが採用
されてきている。このような車載用のコンピュータシス
テムは、省資源、省エネルギー、走行性能、安全性、快
適性等を追求するものであり、車両内のエンジン・駆動
系、走行・安全系、エンターテイメント系及びその他の
随所に搭載されている。

【０００４】その中でも特に高い信頼性を要求される車
両制御用のコンピュータシステムは、コンピュータの異
常検出を的確に行わないと、重大事故に結びつく可能性
がある。そのため、コンピュータシステムの中枢である
ＣＰＵ（マイクロプロセッサ）を含む制御部を多重化
し、複数のＣＰＵに同一の入力を与えて演算結果（出力
を含む）を比較することによって、異常を検出する方法
が知られている。この場合、複数のＣＰＵに与えられる
入力を同一にして、ＣＰＵ間で同期をとって同一の演算
処理を実行することが前提条件である。

【０００５】

【発明が解決しようとする課題】しかしながら、ＣＰＵ
間で完全な同期をとり、入力値を完全に一致させて演算
させることは、センサ類からの信号が非同期であること
を考慮すると極めて困難である。そこで、複数ＣＰＵが
正常に動作しているときに発生しうる演算誤差をあらか
じめ求め、複数ＣＰＵの演算結果の差がその許容誤差以
内にあるか否かで、正常か異常かの判断するのが一般的
である。ＣＰＵ間における同期のずれ（クロック周波数
等のずれ）そのものは、演算に対する影響は少ないが、
それに起因して特定の演算処理に入るときのタイミング
がずれ、それに伴ってセンサ類からの入力値がずれた状
態で該演算処理が開始されると、演算結果の差が大きく
異なることがある。それをも考慮して許容誤差を設定す
る必要がある。

【０００６】例えば、車両のアンチスキッドシステムに
おいて実行される車輪速演算について考察する。アンチ
スキッドシステムは、急ブレーキ時の車輪ロックを防止
する装置であり、そのコンピュータは、スピードセンサ
からの車輪速度の信号を演算処理し、その結果をコンピ
ュータが記憶している理想的な制動条件と比較して、ブ
レーキ回路のアクチュエータにブレーキ油圧の制御指令
を与えるものである。かかる車輪速演算を２つのＣＰＵ
で行う場合の処理概要を図３〜図６に基づいて説明す
る。

【０００７】図３は、２つのＣＰＵを有するアンチスキ
ッドシステムのハードウェア構成を示す概略ブロック図
である。車輪に取り付けられたロータ１の回転が、電磁
ピックアップセンサ２により検出される。その検出され
た正弦波状信号３は、適当なしきい値を設定された波形
変換処理回路４により車輪速パルス信号５に変換され、
第１のＣＰＵ６及び第２のＣＰＵ７に与えられる。各Ｃ
ＰＵは、同期して同一の演算・制御処理を実行するもの
であり、特定の時間内にいくつのパルスが入力されたか
を演算することにより、その時点における車輪速を求め
る。その際、相手方のＣＰＵで求められた車輪速を通信
線８を介して入力し、自ＣＰＵで求めた車輪速と比較検
査することで異常を検出する。そして、求められた車輪
速に応じてブレーキ回路のアクチュエータ９を制御す
る。

【０００８】次に、図４及び図５を用いてＣＰＵの処理
手順を説明する。車輪速パルスは、ＣＰＵに割り込みを
発生させるように構成されており、ＣＰＵは、その割り
込み時、図４に示すように、所定のパルスカウンタをカ
ウントアップすることにより、パルス数を計数する。図
５は、パルス数による車輪速演算とその演算値の比較検
査処理を実行するメインルーチンの手順を示す概略フロ
ーチャートである。まず、起動されると所定のイニシャ
ライズ処理を実行する（ステップ３０２）。次に、車輪
速演算に入る前に、演算処理中にパルス数が更新されな
いように割り込みを禁止する（ステップ３０４）。そし
て、ステップ３０６の車輪速演算では、前回の車輪速演
算タイミングから今回の車輪速演算タイミングまでの経
過時間を所定のタイマにより求め、また、前回の車輪速
演算タイミングから今回の車輪速演算タイミングまでの
入力パルス数を前記パルスカウンタより求め、そして、
該経過時間と該パルス数とから車輪速を計算する。車輪
速演算の終了後、禁止していた割り込みをまた許可する
（ステップ３０８）。

【０００９】それから、他ＣＰＵによる車輪速演算結果
を通信線８より入力し（ステップ３１０）、その値と自
ＣＰＵで求めた値との差が所定の許容誤差範囲内にある
か否かを判定する（ステップ３１２）。そのチェックが
ＯＫであれば、その後の通常のアンチスキッド制御処理
を実行して（ステップ３１４）、さらにまたステップ３
０４へとループバックする。チェック結果がＮＧであれ
ば、ステップ３１６にてフェールセーフを達成すべく所
定の異常処理を無限ループで実行する。

【００１０】以上説明したように、車輪速パルスのカウ
ントは割り込み処理で行い、車輪速演算時にはこの割り
込みを禁止している。複数ＣＰＵで同一演算を行う場
合、クロックの違いや割り込みパルスの検知レベルの違
いにより、割り込みを正に禁止しようとする時にパルス
がくると、一方のＣＰＵはそのパルスを受け付けて割り
込み処理を終えてから禁止状態に入るが、他方のＣＰＵ
は受け付けずに割り込みを保留して禁止状態に入ってし
まうことがある。すなわち、図６に示すように、第１の
ＣＰＵの演算タイミング１１及び１２間（時間差１３）
ではパルスＰ１，Ｐ２，…，Ｐ３がカウントされるが、
第２のＣＰＵの演算タイミング２１及び２２間（時間差
２３）ではそれらに加えてパルスＰ４までカウントされ
る。このような演算処理の入力値の違いは演算結果の大
きな違いに結果し、それを考慮して許容誤差を大きくし
なければならないため、最終的には異常検出精度の低下
へとつながる。

【００１１】かかる実情に鑑み、本発明の目的は、ＣＰ
Ｕを比較検査用に多重化し信頼性の向上を図った車両制
御用コンピュータシステムにおいて、極力演算誤差を小
さく抑えることが可能な演算同期方法を提供することに
より、異常検出精度を向上させ、ひいては車両運転の安
全性向上に寄与することにある。

【００１２】

【課題を解決するための手段】上記目的を達成すべく案
出された、第１の発明に係る方法は、複数のＣＰＵが同
一の入力を得て、同一の演算を実行し、該演算結果を相
互に比較してＣＰＵ又はシステムの異常を検出する車両
制御用コンピュータシステムにおける演算同期方法にお
いて、各ＣＰＵ間に、自ＣＰＵが割り込み処理を実行中
であることを他ＣＰＵに報知する手段を設け、各ＣＰＵ
は、特定の演算処理の開始前に、他ＣＰＵが割り込み処
理を実行中でないことを確認してから該演算処理を実行
することを特徴とする。

【００１３】また、第２の発明に係る方法は、複数のＣ
ＰＵが同一の入力を得て、同一の演算を実行し、該演算
結果を相互に比較してＣＰＵ又はシステムの異常を検出
する車両制御用コンピュータシステムにおける演算同期
方法において、各ＣＰＵは、特定の演算処理の開始前
に、保留中の割り込み要求がないことを確認してから該
演算処理を実行することを特徴とする。

【００１４】

【作用】第１の発明に係る演算同期方法によっても、ま
た、第２の発明に係る演算同期方法によっても、非同期
に発生する割り込み要求に対して、最後に処理する割り
込み要求を複数ＣＰＵ間で一致させて、特定の演算処理
に入ることが可能となる。

【００１５】

【実施例】以下、添付図面の図１及び図２を参照して本
発明の実施例を説明する。

【００１６】図１は、第１の発明に係る演算同期方法
を、アンチスキッドシステムの車輪速演算に適用した、
第１の実施例の処理手順を示す概略フローチャートであ
る。本実施例では、図３の構成において、さらに、第１
のＣＰＵ６の特定ポートと第２のＣＰＵ７の特定ポート
とを接続し、相互に他ＣＰＵに自ＣＰＵが車輪速パルス
による割り込み処理中であることを報知できるようにし
ておく。なお、車輪速パルスによる割り込み処理は、図
４で説明したものと同一である。

【００１７】そして、フローチャートに則して説明する
と、まず、所定のイニシャライズ処理を実行する（ステ
ップ１０２）。次に、車輪速演算に入るべく、割り込み
を禁止する（ステップ１０４）。その後、所定の時間待
機する（ステップ１０６）が、その時間は、割り込み信
号が入力されてから、他ＣＰＵの前記した割り込み報知
用ポートの出力が変化するのに要する時間である。それ
から、該ポートの出力より他ＣＰＵが割り込み処理中で
あるか否かを判定する（ステップ１０８）。割り込み処
理中であれば、自ＣＰＵもステップ１０４の割り込み禁
止処理により保留状態となっている割り込みパルスが存
在すると判断して、一旦割り込みを許可する（ステップ
１１０）。すると、他ＣＰＵが実行しているのと同一の
車輪速パルスを処理できる。そして、ステップ１０４に
ループバックする。ステップ１０８にて他ＣＰＵが割り
込み処理中でないと判定されたときには、ステップ１１
２に進んで車輪速演算を実行する。この処理以後は、図
５のステップ３０６以降と全く同一である。このような
処理とすれば、車輪速演算時に入力されるパルス数は、
双方のＣＰＵで完全に等しいことが保証される。

【００１８】図２は、第２の発明に係る演算同期方法
を、アンチスキッドシステムの車輪速演算に適用した、
第２の実施例の処理手順を示す概略フローチャートであ
る。本実施例では、図３のハードウェア構成のままで実
現可能である。割り込み禁止状態で割り込みが入った場
合、ＣＰＵ内部に割り込み要求フラグが立つため、本実
施例では演算を開始するときにこれを確認する。すなわ
ち、イニシャライズ処理をして（ステップ２０２）、さ
らに割り込み禁止にした（ステップ２０４）後、当該フ
ラグにより保留状態の割り込み要求があるか否かを判定
する（ステップ２０６）。該要求があれば、一旦割り込
み禁止を解除して（ステップ２０８）割り込み処理を終
わらせ、ステップ２０４にループバックする。ステップ
２０６にて割り込み要求なしと判定されたときには、ス
テップ２１０に進んで車輪速演算を実行する。この処理
以後は、図５のステップ３０６以降と全く同一である。
このような処理としても、第１の実施例同様、車輪速演
算時に入力されるパルス数は、双方のＣＰＵで完全に等
しいことが保証される。

【００１９】以上、本発明の実施例について述べてきた
が、もちろん本発明はこれに限定されるものではなく、
様々な実施例を案出することは当業者にとって容易なこ
とである。例えば、アンチスキッドシステム以外の車両
制御用コンピュータにおいても簡単に実現可能であろ
う。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
非同期に発生する割り込み要求に対して、最後に処理す
る割り込み要求を複数ＣＰＵ間で一致させて、特定の演
算処理に入ることが保証されるので、演算誤差を小さく
抑えることが可能となる。従って、比較検査の許容誤差
を小さくできるので異常検出精度が向上する。すなわ
ち、本発明は、車両運転の安全性向上に寄与するもので
ある。

【図面の簡単な説明】

【図１】第１の発明に係る演算同期方法を、アンチスキ
ッドシステムの車輪速演算に適用した、第１の実施例の
処理手順を示す概略フローチャートである。

【図２】第２の発明に係る演算同期方法を、アンチスキ
ッドシステムの車輪速演算に適用した、第２の実施例の
処理手順を示す概略フローチャートである。

【図３】２つのＣＰＵを有するアンチスキッドシステム
のハードウェア構成を示す概略ブロック図である。

【図４】車輪速パルスによる割り込み処理ルーチンの手
順を示す概略フローチャートである。

【図５】従来技術によるアンチスキッドシステムにおけ
る、車輪速演算とその演算値の比較検査処理の手順を説
明するための概略フローチャートである。

【図６】車輪速演算における演算タイミングと車輪速パ
ルスの関係を示す図である。

【符号の説明】

１…ロータ ２…電磁ピックアップセンサ ３…正弦波状車輪速信号 ４…波形変換処理回路 ５…車輪速パルス ６…第１のＣＰＵ ７…第２のＣＰＵ ８…通信線 ９…ブレーキ回路のアクチュエータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のＣＰＵが同一の入力を得て、同一
   の演算を実行し、該演算結果を相互に比較してＣＰＵ又
   はシステムの異常を検出する車両制御用コンピュータシ
   ステムにおける演算同期方法において、 各ＣＰＵ間に、自ＣＰＵが割り込み処理を実行中である
   ことを他ＣＰＵに報知する手段を設け、 各ＣＰＵは、特定の演算処理の開始前に、他ＣＰＵが割
   り込み処理を実行中でないことを確認してから該演算処
   理を実行する、 ことを特徴とする、複数ＣＰＵを備えた車両制御用コン
   ピュータシステムにおける演算同期方法。
2. 【請求項２】 複数のＣＰＵが同一の入力を得て、同一
   の演算を実行し、該演算結果を相互に比較してＣＰＵ又
   はシステムの異常を検出する車両制御用コンピュータシ
   ステムにおける演算同期方法において、 各ＣＰＵは、特定の演算処理の開始前に、保留中の割り
   込み要求がないことを確認してから該演算処理を実行す
   る、 ことを特徴とする、複数ＣＰＵを備えた車両制御用コン
   ピュータシステムにおける演算同期方法。