[go: up one dir, main page]

JPH06310629A - 半導体集積回路用パッケージ - Google Patents

半導体集積回路用パッケージ

Info

Publication number
JPH06310629A
JPH06310629A JP5093138A JP9313893A JPH06310629A JP H06310629 A JPH06310629 A JP H06310629A JP 5093138 A JP5093138 A JP 5093138A JP 9313893 A JP9313893 A JP 9313893A JP H06310629 A JPH06310629 A JP H06310629A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor integrated
integrated circuit
package
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5093138A
Other languages
English (en)
Inventor
Takahiko Arakawa
隆彦 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5093138A priority Critical patent/JPH06310629A/ja
Publication of JPH06310629A publication Critical patent/JPH06310629A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱特性が良い構造の放熱ヒートシンクを有
する半導体集積回路用パッケージを得る。 【構成】 放熱ヒートシンク本体10の内部には、放熱
ヒートシンク本体10の一方側面から他方側面にかけて
延び、放熱ヒートシンク本体10を貫通する複数の空洞
部11が設けられる。これらの複数の空洞部11の底面
が、放熱ヒートシンク本体10の側面全体に2行8列に
規則正しく配置されており、放熱ヒートシンク本体10
の中央部を含む、平面上の全領域に空洞部11が設けら
れる。 【効果】 空洞の内周面をも放熱面として利用すること
ができ、空洞は風の通気性が非常に優れているため、放
熱ヒートシンクの放熱特性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は放熱特性が改善された
放熱用のヒートシンクを有する半導体集積回路用パッケ
ージに関するものである。
【0002】
【従来の技術】近年、大規模半導体集積回路(以下、
「LSI」と略す)は、製造の微細加工技術の進歩と、
pMOSFETとnMOSFETを用いた相補型金属酸
化膜半導体(以下、「CMOS」と略す)回路や、CM
OSとバイポーラトランジスタとを一つのチップ上に形
成し回路を構成するBiCMOS回路といった回路技術
の発展により様々な機能を実現することが可能になって
きた。特にCMOSやBiCMOSで構成される論理回
路では、定常状態では直流電流が流れない回路構成にな
っており動作時のみ電力を消費するため、低消費電力で
ありながら高速動作が可能となっている。
【0003】しかし、例えば、日経マイクロデバイス1
991年4月号(p.p38-50)等の文献に開示されているよ
うに、LSIの動作周波数は年々向上しているため、こ
れに伴い消費電力も増加し、信頼性確保の面から通常の
LSI(収納用)パッケージでLSIを収納することは
下記の理由で不可能となる傾向にある。
【0004】一般にシリコンのLSIでは、信頼性確保
の点からチップの最高接合温度Tjmaxを指標にして
おり、以下の式で表現される。
【0005】 Tjmax=Tamax+Pdmax * (θjc+θca)=100〜125℃…(I) (I) 式において、TamaxはLSIを動作させる周囲
温度の最大値、PdmaxはLSIの消費電力、θjc
はLSIチップからチップを実装したLSIパッケージ
までの熱抵抗、θcaはLSIパッケージから周囲の雰
囲気(外気)までの熱抵抗である。なお、熱抵抗θj
c,θcaはそれぞれ使用するLSIパッケージ及び使
用環境によって固有の値を持つ。
【0006】例えば、281のピンのセラミックPGA
(Pin Grid Array Package) を用いた場合の許容消費電
力Pdmaxを求める場合を考える。
【0007】281ピンのセラミックPGAの場合、熱
抵抗は通常のヒートシンク無し、無風の時、θjc+θ
ca=30℃/W程度である。これに最高接合温度Tj
max=100℃、周囲温度最大値Tamax=75℃
(TTLに代表される半導体集積回路の製品の温度保証
範囲)という条件下で、Pdmax=0.83Wとな
る。
【0008】ここで許容消費電力Pdmaxを1W以上
にするためには、Tamaxを小さくするか、LSIパ
ッケージの熱抵抗θjc,θcaを下げるしか方法はな
く、通常は放熱用のヒートシンクをLSIパッケージに
装着し外部からの強制送風により熱抵抗θcaを下げる
方法が採られる。
【0009】以上のことから、LSIパッケージにも例
えば、図6及び図7に示すような放熱ヒートシンクを取
付けたLSIパッケージが採用されており、この放熱ヒ
ートシンクに風を送ることでLSIチップの発熱による
温度上昇を抑えている。
【0010】図6及び図7で示したLSIパッケージ
は、例えば1987年9月版のNEC社のパンフレット
である『ゲートアレイスタンダードセル』のLSIパッ
ケージラインアップの項や、『TRON NOW 〜T
RON仕様関連製品のすべて〜』(1990年12月
TRON協会発行)におけるp.p22−23の『GM
ICRO F32/300 MPU MB92301』
等に掲載されている。
【0011】図6及び図7において、図6はLSIパッ
ケージの上面形状を示す上面図であり、図7は図6のA
−A断面を示す断面図である。図6及び図7に示すよう
に、ダイパッド7の表面上に搭載されたLSIチップ4
はLSIパッケージ本体1内に収納される。また、LS
Iチップ4は金属ワイヤー5及び外部リードピン2を介
して、外部信号との授受が可能となっている。また、3
はLSIパッケージ本体の蓋である。一方、ダイパッド
の裏面上には放熱ヒートシンク6が形成される。放熱ヒ
ートシンク6の上面は複数の小さな円柱が突出した形状
を有している。このため、図6の上面図において、上下
左右どの方向から風が吹いてもその放熱特性を同一にで
きるという特徴を有している。
【0012】したがって、例えばLSIを収納した、図
6及び図7で示した構造のLSIパッケージをプリント
基板上に実装した場合は、LSIパッケージを内蔵する
マイクロコンピュータ等の装置の筐体の熱設計を容易に
行えるという利点がある。
【0013】
【発明が解決しようとする課題】しかし、図6及び図7
に示す構成の従来の放熱ヒートシンク6の形状では、放
熱ヒートシンク6の最外周部分と最内周部分(中央部)
とを比較した場合、外部から吹いてきた風の温度が外周
で上昇されたのち内周部に到達するため、内周部で熱が
こもり放熱特性が悪化するという問題点があった。
【0014】この発明は上記問題点を解決するためにな
されたもので、放熱特性が良い構造の放熱用のヒートシ
ンクを有する半導体集積回路用パッケージを得ることを
目的とする。
【0015】
【課題を解決するための手段】この発明にかかる請求項
1記載の半導体集積回路用パッケージは、半導体集積回
路を収納し、放熱用のヒートシンクを備えており、前記
ヒートシンクの中央部を通り、前記ヒートシンクを貫通
する少なくとも1つの空洞を、前記ヒートシンクに設け
ている。
【0016】望ましくは、請求項2記載の半導体集積回
路用パッケージのように、前記空洞の断面形状は四角形
である。
【0017】望ましくは、請求項3記載の半導体集積回
路用パッケージのように、前記空洞の断面形状は円形で
ある。
【0018】この発明にかかる請求項4記載の半導体集
積回路用パッケージは、半導体集積回路を収納し、放熱
用のヒートシンクを備えており、前記ヒートシンクは、
空洞が前記ヒートシンクの中央部を通る少なくとも1つ
の筒体から構成される。
【0019】望ましくは、請求項5記載の半導体集積回
路用パッケージのように、前記筒体は複数存在し、所定
の配列で各々が積み重なって配置される。
【0020】
【作用】この発明における請求項1、請求項2及び請求
項3記載の半導体集積回路用パッケージは、ヒートシン
クの中央部を通り、ヒートシンクを貫通する少なくとも
1つの空洞を、ヒートシンクに設けている。
【0021】したがって、空洞の内周面をも放熱面とし
て利用することができる。また、空洞は風の通気性が非
常に優れているため、ヒートシンクの中央部を通る空洞
の存在により、ヒートシンクの中央部と外周部との間に
温度差が生じることもない。
【0022】この発明における請求項4及び請求項5記
載の半導体集積回路用パッケージにおけるヒートシンク
は、空洞がヒートシンクの中央部を通る少なくとも1つ
の筒体から構成されるしたがって、筒体の空洞の内周面
をも放熱面として利用することができる。また、筒体の
空洞は風の通気性が非常に優れているため、ヒートシン
クの中央部を通る空洞の存在により、ヒートシンクの中
央部と外周部との間に温度差が生じることもない。
【0023】
【実施例】<第1の実施例>図1及び図2は、この発明
の第1の実施例であるLSIパッケージの構成を示す図
である。図1はその上面形状を示す上面図であり、図2
は図1のB−B断面を示す断面図である。
【0024】図1及び図2に示すように、ダイパッド7
の裏面に形成され、形状が直方体の放熱ヒートシンク本
体10の内部には、放熱ヒートシンク本体10の一方側
面から他方側面にかけて(図1の上下方向に)延び、放
熱ヒートシンク本体10を貫通し、断面形状が四角形の
複数の空洞部11が設けられている。これらの複数の空
洞部11の底面が、図2に示すように、放熱ヒートシン
ク本体10の側面全体に2行8列に規則正しく配置され
ており、放熱ヒートシンク本体10の中央部を含む、放
熱ヒートシンク本体10のほぼ全領域に空洞部11が設
けられる。なお、他の構成は図6及び図7で示した従来
のLSIパッケージと同様であるため、説明は省略す
る。
【0025】このように、放熱ヒートシンク本体10を
貫通する四角柱状の空洞部11を複数個設けることによ
り、複数の空洞部11それぞれの内周面をも放熱面とす
ることができる。すなわち、第1の実施例の放熱ヒート
シンク本体10の構造と図6及び図7で示した従来例の
放熱ヒートシンク6の構造とを比較した場合、空洞部1
1内の内周面(特に、図2の水平方向に形成される内周
面)をも放熱面とできることから、従来より放熱面積を
大きくすることができ、放熱特性をより良いものに改善
することができる。
【0026】加えて、複数の空洞部11はそれぞれ極め
て風の通気性がよく、少なくとも1つの空洞部11は放
熱ヒートシンク本体10の中央部に設けられるため、放
熱ヒートシンク本体の最外周部分と最内周部分(中央
部)との間に温度差が生じことによる放熱特性の悪化と
いう問題も解決される。
【0027】<第2の実施例>図3はこの発明の第2の
実施例であるLSIパッケージの断面形状を示す断面図
である。なお、第2の実施例のLSIパッケージの上面
形状は、図1で示した第1の実施例の上面図と同様であ
り、図3はそのB−B断面図に相当する。
【0028】図3に示すように、ダイパッド7の裏面に
形成され、形状が直方体の放熱ヒートシンク本体10の
内部には、放熱ヒートシンク本体10の一方側面から他
方側面にかけて(図1の上下方向)に延び、放熱ヒート
シンク本体10を貫通し、断面形状が円形の複数の空洞
部12が設けられている。これらの複数の空洞部12の
底面が、図3に示すように、放熱ヒートシンク本体10
の側面全体に2行8列に規則正しく配置されており、放
熱ヒートシンク本体10の中央部を含む、平面上の全領
域に空洞部12が設けられる。なお、他の構成は図6及
び図7で説明した従来例と同様であるため、説明は省略
する。
【0029】このように、放熱ヒートシンク本体10を
貫通する円柱状の空洞部12を複数個設けることによ
り、複数の空洞部12それぞれの内周面をも放熱面とす
ることができる。このため、従来より放熱面積を大きく
することができ、放熱特性をより良いものに改善するこ
とができる。
【0030】加えて、複数の空洞部12はそれぞれ極め
て風の通気性がよく、少なくとも1つの空洞部12は放
熱ヒートシンク本体10の中央部に設けられるため、放
熱ヒートシンク本体の最外周部分と最内周部分(中央
部)との間に温度差が生じことによる放熱特性の悪化と
いう問題も解決される。
【0031】さらに、放熱ヒートシンク本体10に形成
される空洞部12の形状を加工しやすい円柱(円筒)形
状にしたため、空洞部12を比較的容易に形成できる利
点を有する。
【0032】<第3の実施例>図4及び図5は、この発
明の第3の実施例であるLSIパッケージの構成を示す
図である。図4はその上面形状を示す上面図であり、図
5は図4のC−C断面を示す断面図である。
【0033】図4及び図5に示すように、ダイパッド7
の裏面に放熱ヒートシンク用基板14が形成され、この
放熱ヒートシンク用基板14上に、内部に空洞13Aが
設けられた複数の円筒体13を積み重ねることにより、
放熱ヒートシンク本体20を構成している。これら複数
の円筒体13は、図5に示すように、3行8列に規則正
しく配置され、それぞの軸心方向はすべて同一(図4の
上下方向)である。このように、放熱ヒートシンク本体
20のほぼ全領域が複数の円筒体13により構成される
ため、当然のことながら、放熱ヒートシンク本体20の
中央部にも、円筒体13が設けられる。なお、15は、
円筒体13,13間及び円筒体13,放熱ヒートシンク
用基板14間を接着する接着材である。また、他の構成
は図6及び図7で説明した従来例と同様であるため、説
明は省略する。
【0034】このように、放熱ヒートシンク本体20
を、放熱ヒートシンク用基板14と内部に空洞13Aが
設けられた複数の円筒体13とで形成することにより、
各円筒体13の空洞13Aの内周面をも放熱面とするこ
とができる。このため、従来より放熱面積を大きくする
ことができ、放熱特性をより良いものに改善することが
できる。
【0035】加えて、各円筒体13の空洞13Aはそれ
ぞれ風の通気性がよく、少なくとも1つの円筒体13は
放熱ヒートシンク本体20の中央部に設けられるため、
放熱ヒートシンク本体の最外周部分と最内周部分(中央
部)との間に温度差が生じことによる放熱特性の悪化と
いう問題も回避される。
【0036】<その他>放熱ヒートシンク本体10に設
ける空洞として、第1の実施例では断面形状が四角形の
空洞、第2の実施例では断面形状が円形の空洞を示した
が、これ以外の断面形状の空洞でよい。また、空洞の数
は1つでもよい。ただし、少なくとも1つの空洞が放熱
ヒートシンク本体10の中央部を貫通する必要がある。
【0037】また、放熱ヒートシンク本体の形状も、第
1及び第2の実施例の放熱ヒートシンク本体10のよう
に直方体で形成する必要はなく、円柱等の他の形状でで
もよい。
【0038】また、第3の実施例では筒体として、円筒
体13を示したが、これ以外の形状の筒体でもよい。ま
た、筒体の数は1つでもよい。だだし、少なくとも1つ
の筒体が放熱ヒートシンク本体20の中央部に配置され
る必要がある。
【0039】
【発明の効果】以上説明したように、この発明における
請求項1、請求項2及び請求項3記載の半導体集積回路
用パッケージは、ヒートシンクの中央部を通り、ヒート
シンクを貫通する少なくとも1つの空洞を、ヒートシン
クに設けている。
【0040】その結果、空洞の内周面をも放熱面として
利用することができ、空洞は風の通気性が非常に優れて
おり、ヒートシンクの中央部を通る空洞の存在により、
ヒートシンクの中央部と外周部との間に温度差が生じる
こともないため、放熱特性を大幅に向上させることがで
きる。
【0041】加えて、請求項3記載の半導体集積回路用
パッケージは、空洞の断面形状を円形にすることによ
り、空洞を比較的容易に形成できる効果も奏する。
【0042】また、この発明における請求項4及び請求
項5記載の半導体集積回路用パッケージにおけるヒート
シンクは、空洞がヒートシンクの中央部を通る少なくと
も1つの筒体から構成される。
【0043】その結果、筒体の空洞の内周面をも放熱面
として利用することができ、筒体の空洞は風の通気性が
非常に優れており、ヒートシンクの中央部を通る空洞の
存在により、ヒートシンクの中央部と外周部との間に温
度差が生じることもないため、放熱特性を大幅に向上さ
せることができる。
【図面の簡単な説明】
【図1】第1の実施例のLSIパッケージの上面形状を
示す上面図である。
【図2】第1の実施例のLSIパッケージの断面形状を
示す断面図である。
【図3】第2の実施例のLSIパッケージの断面形状を
示す断面図である。
【図4】第3の実施例のLSIパッケージの上面形状を
示す上面図である。
【図5】第3の実施例のLSIパッケージの断面形状を
示す断面図である。
【図6】従来のLSIパッケージの上面形状を示す上面
図である。
【図7】従来のLSIパッケージの断面形状を示す断面
図である。
【符号の説明】 1 LSIパッケージ本体 4 LSIチップ 10 放熱ヒートシンク本体 11 空洞部 12 空洞部 13 円筒体 14 放熱ヒートシンク用基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路を収納し、放熱用のヒー
    トシンクを備えた半導体集積回路用パッケージにおい
    て、 前記ヒートシンクの中央部を通り、前記ヒートシンクを
    貫通する少なくとも1つの空洞を、前記ヒートシンクに
    設けたことを特徴とする半導体集積回路用パッケージ。
  2. 【請求項2】 前記空洞の断面形状は四角形である請求
    項1記載の半導体集積回路用パッケージ。
  3. 【請求項3】 前記空洞の断面形状は円形である請求項
    1記載の半導体集積回路用パッケージ。
  4. 【請求項4】 半導体集積回路を収納し、放熱用のヒー
    トシンクを備えた半導体集積回路用パッケージにおい
    て、 前記ヒートシンクは、空洞が前記ヒートシンクの中央部
    を通る少なくとも1つの筒体から構成されることを特徴
    とする半導体集積回路用パッケージ。
  5. 【請求項5】 前記筒体は複数存在し、所定の配列で各
    々が積み重なって配置される請求項4記載の半導体集積
    回路用パッケージ。
JP5093138A 1993-04-20 1993-04-20 半導体集積回路用パッケージ Pending JPH06310629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5093138A JPH06310629A (ja) 1993-04-20 1993-04-20 半導体集積回路用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5093138A JPH06310629A (ja) 1993-04-20 1993-04-20 半導体集積回路用パッケージ

Publications (1)

Publication Number Publication Date
JPH06310629A true JPH06310629A (ja) 1994-11-04

Family

ID=14074171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5093138A Pending JPH06310629A (ja) 1993-04-20 1993-04-20 半導体集積回路用パッケージ

Country Status (1)

Country Link
JP (1) JPH06310629A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043980A (en) * 1997-02-24 2000-03-28 Fujitsu Limited Heat sink and information processor using it
US6501652B2 (en) 1997-02-24 2002-12-31 Fujitsu Limited Heat sink and information processor using it
USD543953S1 (en) 2003-09-02 2007-06-05 Cubic Wafer, Inc. Wing portion of a butterfly-style inside-out heat sink

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043980A (en) * 1997-02-24 2000-03-28 Fujitsu Limited Heat sink and information processor using it
US6172872B1 (en) 1997-02-24 2001-01-09 Fujitsu Limited Heat sink and information processor using it
US6301111B1 (en) 1997-02-24 2001-10-09 Fujitsu Limited Heat sink and information processor using it
US6501652B2 (en) 1997-02-24 2002-12-31 Fujitsu Limited Heat sink and information processor using it
USD543953S1 (en) 2003-09-02 2007-06-05 Cubic Wafer, Inc. Wing portion of a butterfly-style inside-out heat sink

Similar Documents

Publication Publication Date Title
JP2864841B2 (ja) 高周波高出力トランジスタ
US7459765B2 (en) Semiconductor apparatus with decoupling capacitor
US20020180023A1 (en) Structure of a multi chip module having stacked chips
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
JPH06310629A (ja) 半導体集積回路用パッケージ
KR900007301B1 (ko) 반도체패키지
JPS6118164A (ja) 半導体装置
JP7551571B2 (ja) 半導体モジュール
JP3157541B2 (ja) ヒートシンク付半導体パッケージ
JP2765242B2 (ja) 集積回路装置
JP7566763B2 (ja) 半導体装置
US6515362B2 (en) Grid array package with increased electrical grounding routes and method of fabrication
JPH0521665A (ja) ヒートシンク付半導体パツケージ
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
CN216084870U (zh) 一种半导体封装
JPH03145756A (ja) 電力変換装置用トランジスタモジュール
JPS6311737Y2 (ja)
JPH10294403A (ja) 半導体装置
KR100235750B1 (ko) 반도체패키지
JPH0294448A (ja) 電力用半導体スイッチ装置
JPH02268458A (ja) モールド封止型半導体集積回路
TW202306053A (zh) 電子裝置及其被動元件封裝結構
JPH04287348A (ja) 半導体装置とその実装方法
KR200216619Y1 (ko) 반도체패키지
JPS63164348A (ja) 半導体装置