[go: up one dir, main page]

JPH06309471A - Device for plotting three-dimensional graphics - Google Patents

Device for plotting three-dimensional graphics

Info

Publication number
JPH06309471A
JPH06309471A JP9269593A JP9269593A JPH06309471A JP H06309471 A JPH06309471 A JP H06309471A JP 9269593 A JP9269593 A JP 9269593A JP 9269593 A JP9269593 A JP 9269593A JP H06309471 A JPH06309471 A JP H06309471A
Authority
JP
Japan
Prior art keywords
coordinate
value
texture
coordinates
surface shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9269593A
Other languages
Japanese (ja)
Inventor
Naruhiro Sakuraba
考宏 桜庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9269593A priority Critical patent/JPH06309471A/en
Priority to GB9309818A priority patent/GB2267203B/en
Priority to GB9610749A priority patent/GB2301005B/en
Priority to US08/061,087 priority patent/US5586234A/en
Publication of JPH06309471A publication Critical patent/JPH06309471A/en
Priority to US08/460,804 priority patent/US5572636A/en
Priority to US08/738,604 priority patent/US5850224A/en
Priority to US08/741,355 priority patent/US6052126A/en
Priority to US08/739,217 priority patent/US5940091A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

(57)【要約】 【目的】テクスチャマッピングによる質感を表現する3
次元グラフィックス描画装置に関し、テクスチャパター
ンの切替を効率良く行ない、また拡大描画でブロックノ
イズを目立たないようにする。 【構成】複数のメモリ64に同じテクスチャパターンを
格納して複数の描画処理ユニット32で並列処理するモ
ードと、異なるテクスチャパターンを複数のメモリ64
に格納し、いずれか1つのパターンを選択して複数の描
画処理ユニット32で時分割により処理するモードとを
切替できる。また1対Nの比率で拡大描画する際に、ば
らつき値を加算してテクスチャパターンの読出座標値を
分散させ、ブロック状の境界を目立たなくする。
(57) [Summary] [Purpose] Representing texture by texture mapping 3
For a three-dimensional graphics drawing device, texture patterns are efficiently switched, and block noise is made inconspicuous in enlarged drawing. [Structure] A mode in which the same texture pattern is stored in a plurality of memories 64 and a plurality of drawing processing units 32 perform parallel processing, and different texture patterns are stored in a plurality of memories 64.
It is possible to switch to a mode in which one of the patterns is selected and the plurality of drawing processing units 32 perform time division processing. Further, when the image is enlarged and drawn at a ratio of 1: N, the variation values are added to disperse the read coordinate values of the texture pattern so that the block-shaped boundary becomes inconspicuous.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ処理によ
り3次元のポリゴン情報からピクセルに画像データを展
開して表示する3次元グラフィックス描画装置に関し、
特に、テクスチャマッピングによる質感を表現する3次
元グラフィックス描画装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-dimensional graphics drawing apparatus which develops image data into pixels by displaying three-dimensional polygon information by computer processing,
In particular, the present invention relates to a three-dimensional graphics drawing device that expresses texture by texture mapping.

【0002】[0002]

【従来の技術】従来、3次元コンピュータグラフィック
スの質感表現の代表的手法としてテクスチャマッピング
がある。テクスチャマッピングは、3次元形状の表面に
別途定義された木目模様や大理石模様などのテクスチャ
パターンを貼り付けた画像とすることで、物体の材質感
を出すことができる。
2. Description of the Related Art Conventionally, texture mapping has been known as a representative method of expressing texture in three-dimensional computer graphics. The texture mapping is performed by using an image in which a texture pattern such as a wood grain pattern or a marble pattern, which is separately defined, is attached to the surface of the three-dimensional shape, so that the texture of the object can be obtained.

【0003】ここでテクスチャパターンを貼り付けた3
次元物体の表面形状を投影したの2次元座標をUV表面
形状座標と定義する。またテクスチャパターンを記憶し
たメモリの2次元座標をSTテクスチャ座標と定義す
る。更にテクスチャパターンをマッピングした表面形状
を描画するフレームメモリの2次元座標をXY表示座標
と定義する。また各座標値は、(u,v)、(s,
t)、(x,y)と小文字で表す。
Here, the texture pattern is pasted 3
The two-dimensional coordinates of the projected surface shape of the three-dimensional object are defined as UV surface shape coordinates. Further, the two-dimensional coordinates of the memory storing the texture pattern are defined as ST texture coordinates. Further, the two-dimensional coordinates of the frame memory for drawing the surface shape to which the texture pattern is mapped are defined as XY display coordinates. Moreover, each coordinate value is (u, v), (s,
t) and (x, y) are shown in lower case.

【0004】テクスチャマッピングは、ディスプレイ用
フレームメモリのXY表示座標と、テクスチャパターン
メモリのSTテクスチャ座標との対応をいかに与えるか
が問題である。テクスチャパターンを貼付ける3次元物
体の表面形状が、幾何学的にそれほど複雑でない場合
は、微小三角形あるいは微小四角形でなるポリゴンの各
頂点に適当なテクスチャパターンの座標値(s,t)を
与え、ポリゴン内部を埋める画素の座標値は線形補完で
求める。
In texture mapping, how to provide correspondence between the XY display coordinates of the display frame memory and the ST texture coordinates of the texture pattern memory is a problem. When the surface shape of the three-dimensional object to which the texture pattern is attached is not so complicated geometrically, the coordinate values (s, t) of the appropriate texture pattern are given to the vertices of a polygon consisting of a minute triangle or a minute quadrangle, The coordinate value of the pixel filling the inside of the polygon is obtained by linear interpolation.

【0005】実際のテクスチャパターンを格納したメモ
リからフレームメモリへのマッピングは、フレームメモ
リの画素位置に書込む画素データ(色値)として、テク
スチャパターンメモリから読出したテクスチャ画素デー
タを書込むことにより実現している。このとき、テクス
チャパターンメモリからのテクスチャ画素データの読出
しは、3次元物体のUV表面形状座標の座標値(u,
v)に対応するSTテクスチャ座標の座標値(s,t)
を線形補完により求めて行う。テスクチャパターンメモ
リから読出したテクスチャ画素データのフレームメモリ
への描画は、UV表面形状座標の座標値(u,v)に対
応するXY表示座標の座標値(x,y)でアドレスを指
定して書込む。この場合、単純な面塗りに比べて、1画
素ごとにテクスチャ画素データをテクスチャパターンメ
モリから読出してフレームメモリに書込むため、描画速
度が格段に遅くなる問題が起こる。
The mapping from the memory storing the actual texture pattern to the frame memory is realized by writing the texture pixel data read from the texture pattern memory as the pixel data (color value) to be written in the pixel position of the frame memory. is doing. At this time, the reading of the texture pixel data from the texture pattern memory is performed by the coordinate value (u,
coordinate value (s, t) of ST texture coordinate corresponding to v)
Is obtained by linear interpolation. The drawing of the texture pixel data read from the texture pattern memory into the frame memory is performed by designating an address with the coordinate value (x, y) of the XY display coordinates corresponding to the coordinate value (u, v) of the UV surface shape coordinates. Put in. In this case, the texture pixel data is read from the texture pattern memory and written in the frame memory for each pixel as compared with simple surface painting, which causes a problem that the drawing speed is significantly reduced.

【0006】高速にテクスチャパターンを描画するため
に、一度に複数の画素を読出し、描画する並列処理とす
る必要がある。テクスチャパターンメモリが1つでは複
数画素を読み出すのに時間がかかるため、複数のテクス
チャパターンメモリに同じパターンを格納しておき、メ
モリごとに設けたプロセッサで複数画素を同時に読み出
して描画することで、高速化できる。
In order to draw a texture pattern at a high speed, it is necessary to perform parallel processing in which a plurality of pixels are read at a time and drawn. Since it takes time to read a plurality of pixels with one texture pattern memory, the same pattern is stored in a plurality of texture pattern memories, and a processor provided for each memory simultaneously reads and draws a plurality of pixels. Can speed up.

【0007】図42は、従来のテクスチャマッピング機
構の概略を示したもので、描画演算機構18に設けた描
画処理ユニット32−1,32−2に対し個別にテクス
チャパターンメモリ64−1,64−2を設け、同一の
テクスチャパターンを格納する。描画処理ユニット32
−1,32−2は座標変換により求めたSTテクスチャ
座標(s1 ,t1 )、(s2 ,t2 )を使用してテクス
チャパターンメモリ64−1,64−2から2個のテク
スチャ画素データ(色値)を並列的に読出してレジスタ
68−1,68−2にセットし、XY表示座標値(x,
y)によるアドレス指定でフレームメモリ34に2個同
時に書込む。フレームメモリ34に描画したテクスチャ
パターンのマッピングデータは、XY表示座標値(x,
y)によるアドレス指定で読出され、カラーディスプレ
イ28に表示される。
FIG. 42 shows an outline of a conventional texture mapping mechanism. Texture pattern memories 64-1 and 64- are individually provided to the drawing processing units 32-1 and 32-2 provided in the drawing operation mechanism 18. 2 is provided to store the same texture pattern. Drawing processing unit 32
-1,32-2 the ST texture coordinates obtained by the coordinate transformation (s 1, t 1), 2 pieces of texture pixels from the texture pattern memory 64-1 and 64-2 by using (s 2, t 2) Data (color values) are read in parallel and set in registers 68-1 and 68-2, and XY display coordinate values (x,
Two are simultaneously written in the frame memory 34 by addressing according to y). The texture pattern mapping data drawn in the frame memory 34 includes XY display coordinate values (x,
It is read out by addressing according to y) and displayed on the color display 28.

【0008】テクスチャパターンメモリのテクスチャ座
標値(s,t)は、テクスチャパターンの貼り付け方に
よってアドレスが不連続で生成されるために、1回のア
クセスで1画素分しか読み出せない。しかし、フレーム
メモリは、描画アドレス(x,y)が連続しているた
め、1回に複数画素を描画することができる。尚、図4
2の例では、2組のテクスチャパターンメモリを設け
て、1回に2画素ずつ並列処理しているが、実際には、
8個〜64個程度を並列化した処理を行っている。
The texture coordinate value (s, t) in the texture pattern memory can be read out for only one pixel by one access because the addresses are generated discontinuously depending on how the texture pattern is pasted. However, since the drawing addresses (x, y) are continuous in the frame memory, a plurality of pixels can be drawn at one time. Incidentally, FIG.
In the second example, two sets of texture pattern memories are provided and two pixels are processed in parallel at one time, but in reality,
Processing is performed by parallelizing about 8 to 64 pieces.

【0009】[0009]

【発明が解決しようとする課題】ところで、このような
従来のテクスチャマッピング機構にあっては、並列化し
た分だけメモリ容量が多くなり、このため限られたメモ
リ容量では、パターンの格納量が限定される。そこで、
テクスチャパターンの種類が多くなると、テクスチャパ
ターンを入替えながら処理していく必要がある。
By the way, in such a conventional texture mapping mechanism, the memory capacity increases due to the parallelization. Therefore, the limited memory capacity limits the storage amount of the pattern. To be done. Therefore,
As the number of types of texture patterns increases, it is necessary to replace the texture patterns for processing.

【0010】しかし、テクスチャパターンは外部の磁気
ディスク装置などに格納されている場合が多く、描画処
理と比較してパターンの入替えに膨大な時間が必要にな
る。このため、いったん入替えが必要なテクスチャパタ
ーンの量になると、とたんに描画速度が格段に遅くなる
という問題があった。一方、このような従来のテスクチ
ャマッピング機構では、テクスチャパターンメモリから
読出したテクスチャ画素データを使用してフレームメモ
リのXY表示座標に1対1程度のサイズでマッピングし
ているぶんには問題ない。しかし、フレームメモリに図
形を拡大して描画する場合、テクスチャパターンがブロ
ック状に描画されて不自然にみえる問題があった。
However, since the texture pattern is often stored in an external magnetic disk device or the like, a huge amount of time is required to replace the pattern as compared with the drawing process. Therefore, once the amount of texture patterns needs to be replaced, there is a problem that the drawing speed is remarkably slowed down. On the other hand, in such a conventional texture mapping mechanism, there is no problem in that the texture pixel data read from the texture pattern memory is used to map the XY display coordinates of the frame memory in a size of about 1: 1. However, when a graphic is enlarged and drawn in the frame memory, there is a problem that the texture pattern is drawn in blocks and looks unnatural.

【0011】具体的に図43〜図45を用いて説明す
る。まずテクスチャパターンは図43に示すように、例
えば8×8画素を1単位とし、各座標位置に格納した画
素データ、即ち色値を「◎×△■」で便宜上、表現して
いる。図44は1対1の比率で描画した場合であり、ま
た図45は1対4の比率で拡大描画した場合である。図
44の1対1で描画した場合は、4種の色が混ざり合っ
て遠目にはある色で塗りつぶされて見える。実際のディ
スプレイ上の画素は極小な点であり、図示のマッピング
したテスクチャパターンは実際には5mm四方程度に見
える。しかし、図45のように1対4ぐらいの比率に拡
大して描画した場合には、1つのテクスチャ画素が4×
4=16画素に拡大されるため、遠目に見てもブロック
状の荒い模様に見えてしまう。
A specific description will be made with reference to FIGS. 43 to 45. First, as shown in FIG. 43, for example, the texture pattern has 8 × 8 pixels as one unit, and the pixel data stored in each coordinate position, that is, the color value is represented by “⊚ × Δ ■” for convenience. FIG. 44 shows the case of drawing at a ratio of 1: 1 and FIG. 45 shows the case of drawing at a ratio of 1: 4. In the case of drawing one-to-one in FIG. 44, four colors are mixed and appear to be filled with a certain color at a distance. Pixels on an actual display are extremely small points, and the mapped texture pattern shown in the figure actually looks like a 5 mm square. However, when the image is enlarged and drawn at a ratio of about 1: 4 as shown in FIG. 45, one texture pixel is 4 ×.
Since it is enlarged to 4 = 16 pixels, it looks like a block-like rough pattern even at a distance.

【0012】この問題を解決するため従来は、極端に拡
大する場合には、予め拡大したテクスチャパターンを別
に用意して使用することでブロック状にならないように
している。また、拡大前の隣接するテクスチャ画像デー
タ(色値)の直線補間により、拡大時に並べる画素のテ
クスチャ画素データを求め、拡大のために並べた画素の
色をなめらかに変化させてブロック形状を見えないよう
にしている。
In order to solve this problem, conventionally, in the case of extremely enlarging, a texture pattern enlarged in advance is separately prepared and used so as not to form a block shape. In addition, the texture pixel data of the pixels arranged at the time of enlargement is obtained by linear interpolation of the adjacent texture image data (color value) before enlargement, and the color of the pixels arranged for enlargement is changed smoothly so that the block shape cannot be seen. I am trying.

【0013】しかし、拡大したテクスチャパターンを用
意するには、大容量のテクスチャパターンメモリが必要
になる。また拡大時に倍率に応じた数の画素データの色
情報を補完するには計算時間がかかり、描画速度が格段
に遅くなるという問題があった。本発明は、このような
従来のに問題点に鑑みてなされたもので、高速な描画が
必要な場合には並列度を高くし、多くのテクスチャパタ
ーンを扱いたい場合には並列度を下げることにより、テ
クスチャパターンメモリを効率よく利用できるようにし
た3次元グラフィックス描画装置を提供することを目的
とする。
However, in order to prepare an enlarged texture pattern, a large capacity texture pattern memory is required. Further, there is a problem in that it takes a calculation time to complement the color information of the pixel data of the number corresponding to the magnification at the time of enlargement, and the drawing speed is significantly slowed down. The present invention has been made in view of the above-mentioned problems in the related art. When the high-speed drawing is required, the parallelism is increased, and when many texture patterns are desired, the parallelism is decreased. Accordingly, it is an object of the present invention to provide a three-dimensional graphics drawing device that enables efficient use of a texture pattern memory.

【0014】また本発明は、テクスチャパターンを拡大
描画しても簡単な処理でブロックノイズを目立たないよ
うにできる3次元グラフィックス描画装置を提供するこ
とを目的とする。
It is another object of the present invention to provide a three-dimensional graphics drawing apparatus capable of making block noise inconspicuous by a simple process even when a texture pattern is enlarged and drawn.

【0015】[0015]

【課題を解決するための手段】図1、図2は本発明の原
理説明図である。まず本発明の3次元グラフィック描画
装置で用いるテクスチャマッピング機構は、図1に示す
ように、2次元のSTテクスチャ座標の座標値(s,
t)で指定されるアドレスにテクスチャ画素データの集
合でなるテクスチャパターンを格納したテクスチャパタ
ーン記憶手段(テクスチャパターンメモリ)64と、表
示画面に対応した2次元のXY表示座標を有しテクスチ
ャ画素データで描画した3次元物体の表面形状の2次元
画像を格納する表示用記憶手段(フレームメモリ)34
とを備える。
1 and 2 are explanatory views of the principle of the present invention. First, as shown in FIG. 1, the texture mapping mechanism used in the three-dimensional graphic drawing apparatus of the present invention has two-dimensional coordinate values (s,
The texture pattern storage means (texture pattern memory) 64 that stores a texture pattern composed of a set of texture pixel data at the address specified in t) and the texture pixel data that has two-dimensional XY display coordinates corresponding to the display screen. Display storage means (frame memory) 34 for storing a two-dimensional image of the surface shape of the drawn three-dimensional object
With.

【0016】またポリゴンの集合で定義された3次元物
体にテクスチャパターンを貼付けた際の表面形状を投影
した2次元のUV表面形状座標の座標値(u,v)を生
成し、UV表面形状座標の座標値(u,v)をテクスチ
ャパターン記憶手段64のSTテクスチャ座標の座標値
(s,t)に変換して対応するテクスチャ画素データを
読出し、UV表面形状座標の座標値(u,v)に対応す
る表示用2次元座標(x,y)を指定して表示用記憶手
段34に書込む描画演算手段32を備える。
Further, the coordinate values (u, v) of the two-dimensional UV surface shape coordinates, which are the projected surface shapes when the texture pattern is pasted on the three-dimensional object defined by the set of polygons, are generated, and the UV surface shape coordinates are generated. Coordinate values (u, v) of the texture pattern storage means 64 are converted into coordinate values (s, t) of ST texture coordinates of the texture pattern storage means 64, and the corresponding texture pixel data is read out, and the coordinate values (u, v) of UV surface shape coordinates are read. The drawing calculation means 32 for designating the display two-dimensional coordinates (x, y) corresponding to and writing in the display storage means 34.

【0017】このようなテクスチャマッピング機構につ
き本発明にあっては、テクスチャパターン記憶手段64
と描画演算手段32との組を複数設ける。並列処理手段
は、複数のテクスチャパターン記憶手段64に同じテク
スチャパターンを格納した際に、各組の複数のマッピン
グ手段32による1回のアクセスで異なる座標位置のテ
クスチャ画素データを自己のテクスチャパターン記憶手
段64から読出して表示記憶手段34に同時に書込ませ
る高速並列マッピングを行う。
According to the present invention regarding such a texture mapping mechanism, the texture pattern storage means 64 is provided.
And a plurality of drawing calculation means 32 are provided. When the same texture pattern is stored in the plurality of texture pattern storage means 64, the parallel processing means stores the texture pixel data at different coordinate positions by one access by the plurality of mapping means 32 of each set. High-speed parallel mapping is performed by reading from 64 and simultaneously writing to the display storage means 34.

【0018】一方、時分割処理手段は、複数設けたテク
スチャパターン記憶手段64に異なる種類のテクスチャ
パターンを格納した際に、複数のテクスチャパターン記
憶手段64内のいずれか1つを選択して各組の描画演算
手段32によりテクスチャ画素データを順次読出して表
示記憶手段34に書込ませる時分割マッピングを行う。
On the other hand, the time division processing means selects one of the plurality of texture pattern storage means 64 and stores each set when the texture patterns of different types are stored in the plurality of texture pattern storage means 64. The time-division mapping is performed by sequentially reading the texture pixel data by the drawing calculation means 32 and writing the texture pixel data in the display storage means 34.

【0019】この時分割処理モードでは、テクスチャパ
ターンの変更を指示された場合には、既に格納されてい
る他のテクスチャパターン記憶手段を選択するだけでよ
い。このため外部のハードディスクなどからのテクスチ
ャパターンの入れ替えは不要であり、テクチャパターン
を途中で切替えても、描画速度はそれほど低下しない。
In this time-division processing mode, when an instruction to change the texture pattern is given, it is only necessary to select another texture pattern storage means that has already been stored. Therefore, it is not necessary to replace the texture pattern from an external hard disk or the like, and even if the texture pattern is switched midway, the drawing speed does not decrease so much.

【0020】また本発明のテクスチャマッピング機構
は、図2に示すように、ポリゴンの集合体で定義された
3次元物体に2次元のテクスチャパターンを貼付けた際
の表面形状を構成するポリゴンの頂点座標値(u,v)
と、これに対応するSTテクスチャ座標の頂点座標値
(s,t)から、UV表面形状座標からSTテクスチャ
座標への座標変換に用いる初期値(s0 ,t0 )および
増分値(K1 ,K2 )を変換係数生成手段72で生成し
て次の演算機構に投入することで、テクスチャアクセス
用のアドレス座標に変換する。
Further, the texture mapping mechanism of the present invention, as shown in FIG. 2, has the vertex coordinates of polygons constituting the surface shape when a two-dimensional texture pattern is pasted on a three-dimensional object defined by an aggregate of polygons. Value (u, v)
And an initial value (s 0 , t 0 ) and an incremental value (K 1 , used for coordinate conversion from the UV surface shape coordinate to the ST texture coordinate from the vertex coordinate value (s, t) of the ST texture coordinate corresponding thereto. K 2 ) is generated by the conversion coefficient generating means 72 and is input to the next calculation mechanism, so that it is converted into address coordinates for texture access.

【0021】まずテクスチャS座標の計算部として、S
Tテクスチャ座標のS座標初期値(s0 )を保持するS
座標レジスタ80と、STテクスチャ座標のS座標増分
値(K1 )を保持するS座標増分レジスタ82と、ポリ
ゴン頂点間のUV表面形状座標値(u)を入力するごと
に、S座標初期値(s0 )とS座標増分値(K1 )を加
算して新たなS座標値としてS座標レジスタ80に保持
させるS座標加算器84を備える。
First, as the calculation unit of the texture S coordinate, S
S that holds the S coordinate initial value (s 0 ) of the T texture coordinate
Each time the coordinate register 80, the S coordinate increment register 82 that holds the S coordinate increment value (K 1 ) of the ST texture coordinates, and the UV surface shape coordinate value (u) between polygon vertices are input, the S coordinate initial value ( S coordinate adder 84 for adding s 0 ) and S coordinate increment value (K 1 ) and holding it in S coordinate register 80 as a new S coordinate value.

【0022】またテクスチャT座標の計算部として、S
Tテクスチャ座標のT座標初期値(t0 )を保持するT
座標レジスタ90と、STテクスチャ座標のT座標増分
値(K2 )を保持するT座標増分レジスタ92と、ポリ
ゴン頂点間のUV表面形状座標値(v)を入力するごと
に、T座標初期値(t0 )とT座標増分値(K2 )を加
算して新たなT座標値としてT座標レジス90に保持さ
せるT座標加算器94を備える。
Further, as the calculation unit of the texture T coordinate, S
T that holds the T coordinate initial value (t 0 ) of the T texture coordinate
Each time the coordinate register 90, the T coordinate increment register 92 that holds the T coordinate increment value (K 2 ) of the ST texture coordinate, and the UV surface shape coordinate value (v) between polygon vertices are input, the T coordinate initial value ( comprises a t 0) and T coordinates increment (T coordinate adder 94 which adds the K 2) is held in the T coordinate register 90 as new T coordinate values.

【0023】このような計算機構につき、拡大描画時の
テクスチャマッピングのため、S座標計算部について
は、更に、拡大モード設定時にUV表面形状座標の座標
値(u,v)に対応するXY表示座標の座標値(x,
y)によって指定されるばらつき値(Δs)を出力する
S座標ばらつき選択回路104と、S座標ばらつき選択
回路104のばらつき値(Δs)をS座標レジスタ80
からの座標値(s)に加算してテクスチャパターン記憶
手段64に供給するS座標ばらつき加算回路106を設
ける。
With respect to such a calculation mechanism, for texture mapping at the time of enlarging drawing, the S coordinate calculating section further has an XY display coordinate corresponding to the coordinate value (u, v) of the UV surface shape coordinate when the enlarging mode is set. Coordinate values (x,
y), the S coordinate variation selection circuit 104 that outputs the variation value (Δs), and the variation value (Δs) of the S coordinate variation selection circuit 104 are stored in the S coordinate register 80.
An S-coordinate variation addition circuit 106 is provided which is added to the coordinate value (s) from and is supplied to the texture pattern storage means 64.

【0024】同様にT座標計算部については、拡大モー
ド設定時にUV表面形状座標の座標値(u,v)に対応
するXY表示座標の座標値(x,y)によって指定され
るばらつき値(Δt)を出力するT座標ばらつき選択回
路110と、T座標ばらつき選択回路112のばらつき
値(Δt)をT座標レジスタ90からの座標値Tに加算
してテクスチャパターン記憶手段64に供給するT座標
ばらつき加算回路112とを設ける。
Similarly, in the T coordinate calculation unit, when the enlargement mode is set, the variation value (Δt) specified by the coordinate value (x, y) of the XY display coordinate corresponding to the coordinate value (u, v) of the UV surface shape coordinate. ) Output of the T coordinate variation selection circuit 110 and the variation value (Δt) of the T coordinate variation selection circuit 112 are added to the coordinate value T from the T coordinate register 90 and supplied to the texture pattern storage means 64. And a circuit 112.

【0025】このようなばらつき値Δs,Δtのランダ
ムな加算により、1画素の拡大描画に使用する宇久数の
テクスチャ画素データ(色値)は、拡大した矩形の領域
を越えて分散した位置からのリードされ、ブロック状の
境界が目立たなくなる。ここで、変換係数生成手段72
は、UV表面形状座標の座標値(u,v)を1対Nの比
率でXY表示座標に拡大描画する拡大モードの設定時
に、増分値(K1,K2 )をN分の1に設定し、N個の
連続するUV表面形状座標の座標値(u,v)の入力に
つき同じSTテクスチャ座標の座標値の座標値(s,
t)を連続生成させる。
By such random addition of the variation values Δs and Δt, the texture pixel data (color value) of the Uku number used for enlarging and drawing one pixel is obtained from positions dispersed over the enlarged rectangular area. It is read, and the block-shaped boundary becomes inconspicuous. Here, the conversion coefficient generating means 72
Sets the increment values (K 1 , K 2 ) to 1 / N when setting the enlargement mode in which the coordinate values (u, v) of the UV surface shape coordinates are enlarged and drawn in the XY display coordinates at a ratio of 1: N. Then, for each input of the coordinate values (u, v) of N consecutive UV surface shape coordinates, the coordinate value (s,
t) is continuously generated.

【0026】例えば、STテクスチャ座標の座標値
(s,t)に1対1に対応したUV表面形状座標の座標
値(u,v)を4倍に拡大してXY表示座標に展開する
拡大モードの設定時には、増分値(K1 ,K2 )を4分
の1の0.25に設定し、 0.00→0,25→0.50→0.75→1.00・
・・ と増加させる。ここで描画は画素単位に行うことから、
STテクスチャ座標の座標値は整数しか存在しない。こ
のため座標値0.00〜0.75は整数化により全て0
となる。従って、4画素には同じSTテクスチャ座標の
位置から読出したテクスチャ画素データがマッピングさ
れ、4倍に拡大描画できる。
For example, an enlargement mode in which the coordinate value (u, v) of the UV surface shape coordinate corresponding to the coordinate value (s, t) of the ST texture coordinate one to one is magnified four times and expanded to the XY display coordinate. When setting, the increment value (K 1 , K 2 ) is set to 0.25, which is a quarter, and 0.00 → 0, 25 → 0.50 → 0.75 → 1.00.
・ ・ Increase. Since the drawing is done pixel by pixel,
There are only integer coordinate values for ST texture coordinates. For this reason, the coordinate values 0.00 to 0.75 are all 0 due to integer conversion.
Becomes Therefore, the texture pixel data read from the position of the same ST texture coordinate is mapped to the four pixels, and the image can be enlarged and magnified four times.

【0027】S座標ばらつき選択回路104およびT座
標ばらつき選択回路110は、UV表面形状座標の座標
値(u,v)をN倍に拡大してXY表示座標に展開する
拡大モードの設定時に、増分値(K1 ,K2 )をN分の
1した増分値を1単位として増加する0からK1 ,K2
までのN種類のばらつき値を、XY表示座標の座標値
(x,y)によって指定される位置にランダムに格納し
たテーブルを準備し、マッピング時にはXY表示座標の
座標値(x,y)でテーブルを検索して対応するばらつ
き値(Δs,Δt)を選択する。
The S-coordinate variation selecting circuit 104 and the T-coordinate variation selecting circuit 110 increment the coordinate value (u, v) of the UV surface shape coordinate by N times and expand the coordinate value (u, v) to the XY display coordinate when the enlargement mode is set. The value (K 1 , K 2 ) is increased by 1 / N, and the increment value is increased from 0 to K 1 , K 2.
Prepare a table in which the N kinds of variation values up to are randomly stored at the position designated by the coordinate value (x, y) of the XY display coordinates, and the table is created with the coordinate value (x, y) of the XY display coordinates at the time of mapping. And select the corresponding variation value (Δs, Δt).

【0028】例えば4倍の拡大モードの設定時には、増
分値0.25を1単位として増加する4種類のばらつき
値、0.00、0,25、0.50および0.75を求
めてXY表示座標の座標値(x,y)の下位2ビットで
指定される位置にランダムに格納したテーブルを準備す
る。マッピング時には、XY表示座標の座標値(x,
y)の下位2ビットでテーブルを検索して対応するばら
つき値を選択する。
For example, when the 4 × enlargement mode is set, four types of variation values, 0.00, 0, 25, 0.50 and 0.75, which increase with an increment value of 0.25 as one unit, are obtained and XY display is performed. A table randomly stored in a position designated by the lower 2 bits of the coordinate value (x, y) of the coordinate is prepared. At the time of mapping, coordinate values of XY display coordinates (x,
The table is searched by the lower 2 bits of y) and the corresponding variation value is selected.

【0029】[0029]

【作用】このような構成を備えた本発明の3次元グラフ
ィック描画装置によれば、次の作用が得られる。まず、
図1に示すように、複数のテクスチャパターン記憶手段
64に同一パターンを格納し、複数の描画演算手段32
で同時にマッピングする実線の矢印で示す並列処理によ
り、高速に描画ができる。これに対し複数のテクスチャ
パターンメモリに異なるパターンを格納し、そのうちの
1つを選択し、複数のマッピング手段により時分割で同
じメモリを順次アクセスして描画する破線の矢印で示す
時分割処理では、描画速度は遅くなるが、外部からのテ
クスチャパターンの入替えが不要となり、パターンの入
替えが発生する場合よりは格段に速く描画できる。
According to the three-dimensional graphic drawing apparatus of the present invention having such a structure, the following operation can be obtained. First,
As shown in FIG. 1, the same pattern is stored in a plurality of texture pattern storage means 64, and a plurality of drawing calculation means 32 are stored.
High-speed drawing is possible by parallel processing indicated by solid arrows that are simultaneously mapped in. On the other hand, different patterns are stored in a plurality of texture pattern memories, one of them is selected, and the same memory is sequentially accessed by a plurality of mapping units and sequentially drawn in the time-division processing indicated by a dashed arrow. Although the drawing speed becomes slower, it is not necessary to replace the texture pattern from the outside, and it is possible to draw much faster than when the pattern replacement occurs.

【0030】また図2のように、テクスチャパターンを
拡大描画する際に、フレームメモリの書込みに使用する
XY表示座標によって選択したばらつき値を加算してリ
ードするSTテクスチャ座標を分散させることで、拡大
描画したときのブロック状の境界を目立たなくできる。
Further, as shown in FIG. 2, when the texture pattern is enlarged and drawn, the variation values selected by the XY display coordinates used for writing in the frame memory are added to disperse the ST texture coordinates to be read. You can make the block-shaped borders less noticeable when you draw.

【0031】[0031]

【実施例】【Example】

<目次> 1.ハードウェア構成 2.テクスチャマッピングの並列処理と時分割処理 3.テクスチャマッピング機構の原理と構成 4.テクスチャパターンの拡大描画 1.ハードウェア構成 図3は本発明の3次元グラフィックス描画装置の1ユニ
ットの全体構成を示したブロック図であり、このユニッ
トが必要に応じて複数設けられる。図3において、全体
制御部10にはCPU11と主記憶装置(MSU)12
が設けられる。全体制御部10はホストアダプタ14を
介してホストコンピュータと結合される。ホストコンピ
ュータからはホストアダプタ14を介して全体制御部1
0に対し描画コマンドと3次元物体を表わす図形データ
が提供される。全体制御部10のCPU11はホストコ
マンドに基づく描画データの管理とウィンド制御を行
う。この描画管理とウィンド制御を並列処理で実現する
ためには2台のCPU11を設けることが望ましい。
<Table of contents> 1. Hardware configuration 2. Parallel processing of texture mapping and time division processing 3. 3. Principle and structure of texture mapping mechanism Enlargement drawing of texture pattern 1. Hardware Configuration FIG. 3 is a block diagram showing the overall configuration of one unit of the three-dimensional graphics drawing device of the present invention, and a plurality of this unit is provided as necessary. In FIG. 3, the overall control unit 10 includes a CPU 11 and a main storage unit (MSU) 12
Is provided. The overall control unit 10 is connected to a host computer via a host adapter 14. Overall control unit 1 from the host computer via the host adapter 14.
For 0, a drawing command and graphic data representing a three-dimensional object are provided. The CPU 11 of the overall control unit 10 manages drawing data and controls windows based on host commands. In order to realize this drawing management and window control by parallel processing, it is desirable to provide two CPUs 11.

【0032】全体制御部10に続いてはデータ入力部1
3を介して描画演算機構18が設けられる。描画演算機
構18は、この実施例にあっては32個のDSPを内蔵
し、FIFO(First in first out) 結合を用いたデー
タ入力部により8並列のパイプラインと、DSPのもつ
相互間の通信機能により5次元ハイパーキューブを構成
して、演算処理を並列的に実行する。描画演算機構18
の描画演算は、3次元データとして与えられたポリゴン
の頂点座標の座標変換の計算、および頂点画素の色値を
決める計算を行う。
After the overall control unit 10, the data input unit 1
A drawing calculation mechanism 18 is provided via the control unit 3. In the present embodiment, the drawing operation mechanism 18 has 32 DSPs built therein, and a data input section using a FIFO (First in first out) connection makes an 8-parallel pipeline and communication between DSPs. A five-dimensional hypercube is constructed by the function, and arithmetic processing is executed in parallel. Drawing operation mechanism 18
In the drawing calculation, the coordinate conversion of the vertex coordinates of the polygon given as the three-dimensional data and the calculation of the color value of the vertex pixel are performed.

【0033】描画演算機構18の演算結果は並列データ
分配機構20を介して3次元描画機構22−1,22−
2に送られる。並列データ分配機構20は描画演算機構
18の8並列パイプラインで生成される非同期データを
次段の3次元描画機構22−1,22−2に効率良く分
配し、具体的にはFIFO結合を用いる。3次元描画機
構22は描画演算機構18からポリゴンの頂点画素に展
開した3次元画像データを受け、ポリゴン頂点間を埋め
る画素を補間計算で求め、更に、各画素のブレンディン
グ,マッピング,隠面消去等をファームウェアで行って
3次元フレームメモリに描画する。3次元描画機構22
の3次元フレームメモリに描画されたデータは、奥行デ
ータ制御機構(マージ機構)24を介して2次元描画機
構26に自動転送され、2次元画像データとしてカラー
ディスプレイ28に表示される。
The calculation result of the drawing calculation mechanism 18 is transferred via the parallel data distribution mechanism 20 to the three-dimensional drawing mechanisms 22-1, 22.
Sent to 2. The parallel data distribution mechanism 20 efficiently distributes the asynchronous data generated by the 8 parallel pipelines of the drawing operation mechanism 18 to the three-dimensional drawing mechanisms 22-1 and 22-2 in the next stage, and specifically uses a FIFO connection. . The three-dimensional drawing mechanism 22 receives the three-dimensional image data expanded into the vertex pixels of the polygon from the drawing operation mechanism 18, obtains the pixels filling the space between the polygon vertices by interpolation calculation, and further performs blending, mapping, hidden surface removal, etc. of each pixel. Is performed by the firmware to draw in the three-dimensional frame memory. Three-dimensional drawing mechanism 22
The data drawn in the three-dimensional frame memory is automatically transferred to the two-dimensional drawing mechanism 26 via the depth data control mechanism (merge mechanism) 24 and displayed on the color display 28 as two-dimensional image data.

【0034】更に描画演算機構18、3次元描画機構2
2−1,22−2、2次元描画機構26はシステムバス
16を介して接続され、全体制御部10による描画デー
タの管理を受ける。また2次元画像機構26は、全体制
御部10より直接ウィンド制御を受ける。システムバス
16にはハードディスク30が接続されており、例えば
ハードディスク30には描画演算機構18のテクスチャ
マッピングに使用する複数種類のテクスチャパターンが
予め格納されており、全体制御部10による制御のもと
に必要なテクスチャパターンをハードディスク30から
読み出して3次元描画機構22のフレームメモリの一部
を利用したテクスチャパターンメモリに格納できるよう
にしている。勿論、テクスチャマッピング以外のマッピ
ングデータについても同様に、ハードディスク30から
3次元描画機構22のフレームメモリに転送して描画演
算に利用できる。
Further, the drawing operation mechanism 18 and the three-dimensional drawing mechanism 2
2-1, 22-2, and the two-dimensional drawing mechanism 26 are connected via the system bus 16 and receive management of drawing data by the overall control unit 10. Further, the two-dimensional image mechanism 26 is directly subjected to window control by the overall control unit 10. A hard disk 30 is connected to the system bus 16, and, for example, a plurality of types of texture patterns used for texture mapping of the drawing operation mechanism 18 are stored in the hard disk 30 in advance, and under the control of the overall control unit 10. The necessary texture pattern is read from the hard disk 30 and can be stored in the texture pattern memory using a part of the frame memory of the three-dimensional drawing mechanism 22. Of course, mapping data other than the texture mapping can be similarly transferred from the hard disk 30 to the frame memory of the three-dimensional drawing mechanism 22 and used for drawing calculation.

【0035】図4は図3の描画演算機構18の実施例ブ
ロック図である。図4において、描画演算機構は32個
のDSP60−1〜60−32を使用して、図示のよう
に4段構成のパイプライン42−1〜42−8の8本を
構成し、高速描画演算を実行する。パイプライン構造は
パイプライン42−1に代表して示すように、4台のD
SP60−1,60−9,60−17,60−25を設
けている。
FIG. 4 is a block diagram of an embodiment of the drawing operation mechanism 18 of FIG. In FIG. 4, the drawing operation mechanism uses 32 DSPs 60-1 to 60-32 to configure eight pipelines 42-1 to 42-8 having a four-stage configuration as shown in the drawing, and a high-speed drawing operation is performed. To execute. The pipeline structure has four D units, as shown by the pipeline 42-1.
SP60-1,60-9,60-17,60-25 are provided.

【0036】先頭のDSP60−1はポリゴンの集合で
表現された3次元図形データを対象に、ポリゴン頂点の
座標変換と、ポリゴン頂点画素の色値を求める画素デー
タへの変換を行う、このポリゴン頂点の座標変換には、
テクスチャマッピングのためのテクスチャ座標への座標
変換計算が含まれる。2段目のDSP60−9は予め視
点を光源に置いて作成されたシャドウマップを用いたシ
ヤドウマッピングを行う。3段目のDSP60−17は
1画素当たり8ビット又は24ビットのバンプマップを
用いたバンプマッピングを行う。更に4段目のDSP6
0−25は半球型,全球型及び立方体型の3種類のリフ
レクションマップを用いたリフレクションマッピングを
行う。
The DSP 60-1 at the head performs coordinate conversion of polygon vertices and conversion into pixel data for obtaining color values of polygon vertex pixels for three-dimensional figure data represented by a set of polygons. For coordinate conversion of
A coordinate transformation calculation to texture coordinates for texture mapping is included. The second-stage DSP 60-9 performs shadow mapping using a shadow map created with the viewpoint set in advance as a light source. The DSP 60-17 in the third stage performs bump mapping using a bump map of 8 bits or 24 bits per pixel. DSP6 of the 4th step
0-25 performs reflection mapping using three types of reflection maps: hemispherical type, global type, and cubic type.

【0037】パイプライン42−1〜42−8に使用す
るDSPとしては、例えばTI社のTM320C40を
用いる。このDSPは図5に示すように、CPU20
0、SRAMを用いたプログラムメモリ202、4MB
のDRAMを用いたデータメモリ204、更にダイレク
トメモリアクセス(DMA)付きの通信機能を備えた6
チャネルの通信チャネル206を有する。
As the DSP used in the pipelines 42-1 to 42-8, TM320C40 manufactured by TI, for example, is used. This DSP, as shown in FIG.
0, program memory 202 using SRAM, 4 MB
Data memory 204 using a DRAM, and a communication function with direct memory access (DMA) 6
The channel has a communication channel 206.

【0038】更に、独立してアクセスできるローカルバ
ス44とグローバルバス45を備える。ローカルバス4
4は図4のパイプライン42−1に示すように、全体制
御部10からの各段のDSPに対する3次元図形データ
の分配転送に使用する。一方、グローバルバス45は各
段のDSPの演算結果の転送に使用する。更に図5に示
した通信チャネル206の内の5本のチャネルを用いて
32個のDSPを5次元ハイパーキューブで結合するこ
とができる。
Further, a local bus 44 and a global bus 45 which can be independently accessed are provided. Local bus 4
4 is used for distribution transfer of three-dimensional graphic data from the overall control unit 10 to the DSP of each stage as shown in the pipeline 42-1 in FIG. On the other hand, the global bus 45 is used to transfer the calculation result of the DSP of each stage. Furthermore, 32 DSPs can be combined in a 5D hypercube using 5 of the communication channels 206 shown in FIG.

【0039】図6は図4の描画演算機構で実現される8
並列パイプライン42−1〜42−8を模式的に示した
もので、黒丸が32個のDSPを示している。また図7
はDSPの通信チャネルを使用して全DSP間での全点
通信に用いられる5次元ハイハーキューブを模式的に示
している。図8は図4の描画演算機構における並列演算
機能を示した説明図であり、32個のDSPをプロセッ
サカーネルPとして示し、このプロセッサカーネルを図
6の並列パイプラインと図7の5次元ハイパーキューブ
ネットワークで同時に結合した状態で示している。
FIG. 6 is a block diagram of the drawing operation mechanism of FIG.
The parallel pipelines 42-1 to 42-8 are schematically shown, and black circles indicate 32 DSPs. See also FIG.
Shows schematically a five-dimensional high-her cube used for all-point communication between all DSPs using a DSP communication channel. FIG. 8 is an explanatory diagram showing a parallel operation function in the drawing operation mechanism of FIG. 4, showing 32 DSPs as a processor kernel P, and this processor kernel is shown as a parallel pipeline of FIG. 6 and a five-dimensional hypercube of FIG. Shown in a state where they are simultaneously connected in the network.

【0040】図8の描画演算にあっては、ホストコンピ
ュータから提供された描画対象となる3次元モデルは全
体制御部10で実行されるトラバーサによって解釈さ
れ、パイプラインを指定して並列演算機構18に送られ
る。データ入力部11はパイプラインの指定に応じて選
択的にデータを入力し、描画演算機構18の各パイプラ
インへ出力する。
In the drawing operation of FIG. 8, the three-dimensional model to be drawn provided from the host computer is interpreted by the traverser executed by the overall control unit 10, and the pipeline is designated to specify the parallel operation mechanism 18. Sent to. The data input unit 11 selectively inputs data according to the designation of the pipeline and outputs the data to each pipeline of the drawing operation mechanism 18.

【0041】各パイプラインでは、ポリゴン頂点座標の
座標変換,クリッピング,ライティング等の幾何学的な
座標変換と、頂点画素の色値を決めるスパンパラメータ
の計算までの処理を行い、結果をデータ分配機構20に
出力する。データ分配機構20では演算結果のY座標値
に応じてスパンに対応して構成される3次元描画機構へ
の分配処理を行う。
In each pipeline, processing such as coordinate conversion of polygon vertex coordinates, geometrical coordinate conversion such as clipping and lighting, and calculation of span parameters for determining color values of vertex pixels is performed, and the result is distributed to a data distribution mechanism. Output to 20. The data distribution mechanism 20 performs a distribution process to the three-dimensional drawing mechanism configured corresponding to the span according to the Y coordinate value of the calculation result.

【0042】図9は図3の3次元描画機構22を示し、
描画処理ユニット32−1〜32−8とフレームメモリ
34から構成されている。描画処理ユニット32−1〜
32−8は、データ分配機構20から送られてくるポリ
ゴンの頂点画素データに基づき、頂点間を埋める画素の
補間計算を並列的に行う。フレームメモリ34は複数画
面分のメモリ領域を用意している。例えばRGB画素デ
ータ用に2面、Zバッファ用に2面、テクスチャバター
ン記憶用に8面用意している。
FIG. 9 shows the three-dimensional drawing mechanism 22 of FIG.
It is composed of drawing processing units 32-1 to 32-8 and a frame memory 34. Drawing processing unit 32-1
32-8 parallelly performs the interpolation calculation of the pixels filling the spaces between the vertices based on the vertex pixel data of the polygon sent from the data distribution mechanism 20. The frame memory 34 prepares memory areas for a plurality of screens. For example, two surfaces are prepared for RGB pixel data, two surfaces for Z buffer, and eight surfaces for storing texture pattern.

【0043】描画処理ユニット32−1〜32−8で補
間計算された画素データは、表示座標値(x,y)のア
ドレス指定でフレームメモリ34に描画され、同時に各
画素の奥行き座標値zがフレームメモリ34のZバッフ
ァ領域に格納される。描画処理ユニット32−1〜32
−8は、図10に示すように、フレームメモリ34中の
16×8の矩形領域48−1〜48−nの任意の位置を
同時アクセスすることにより128画素データの同時描
画を実行する。更に、ブレンディング,テクスチャマッ
ピング等の各種のマッピング、更には隠面消去等が含ま
れ、これらの処理を並列処理により高速で実行する。
The pixel data interpolated by the drawing processing units 32-1 to 32-8 are drawn in the frame memory 34 by addressing display coordinate values (x, y), and at the same time, the depth coordinate value z of each pixel is displayed. It is stored in the Z buffer area of the frame memory 34. Drawing processing units 32-1 to 32
As shown in FIG. 10, -8 executes simultaneous drawing of 128 pixel data by simultaneously accessing arbitrary positions of the 16 × 8 rectangular areas 48-1 to 48-n in the frame memory 34. Further, various types of mapping such as blending and texture mapping, and hidden surface removal are included, and these processes are executed at high speed by parallel processing.

【0044】図11は図10のフレームメモリ34に描
画される画素データ50のデータ構造を示したもので、
例えばRGB成分を各4ビットで表わしてRGB空間の
4096色を表現可能とし、さらに付加情報として例え
ば透明度αを設けている。尚、奥行座標値zは、別に設
けたZバッファに格納している。再び図9を参照する
に、3次元描画機構22の3次元フレームメモリ34に
描画された3次元画像データは、カラーディスプレイ2
8の表示フレームレートで2次元描画機構26に転送さ
れる。2次元描画機構26は3次元描画機構22から転
送された画像データを格納する転送バッファ36と、フ
レーム内容を表示制御部40を介してカラーディスプレ
イ28に表示させるための表示用フレームメモリ38を
備えている。更に、ウィンド制御については、並列演算
機構を経由せず、システムバス16経由で直接、表示フ
レームメモリ38への描画を行う。
FIG. 11 shows the data structure of the pixel data 50 drawn in the frame memory 34 of FIG.
For example, each of the RGB components is represented by 4 bits so that 4096 colors in the RGB space can be represented. Further, for example, transparency α is provided as additional information. The depth coordinate value z is stored in a Z buffer provided separately. Referring again to FIG. 9, the three-dimensional image data drawn in the three-dimensional frame memory 34 of the three-dimensional drawing mechanism 22 is the color display 2
It is transferred to the two-dimensional drawing mechanism 26 at a display frame rate of 8. The two-dimensional drawing mechanism 26 includes a transfer buffer 36 for storing the image data transferred from the three-dimensional drawing mechanism 22 and a display frame memory 38 for displaying the frame contents on the color display 28 via the display control unit 40. ing. Further, for window control, drawing is performed directly on the display frame memory 38 via the system bus 16 without passing through the parallel operation mechanism.

【0045】このような構成により、3次元描画機構2
2は並列演算機構18と共に3次元描画の高速化機構と
して機能することになり、2次元描画機構26との競合
を最低限に抑えることができる。奥行データ制御機構2
4は図3に示した3次元描画機構22で生成された画像
データを、他のユニットからの画像データと合成して2
次元描画機構26に転送する際に、奥行座標値(z)に
基づいたマージ処理を行う。 2.テクスチャマッピングの並列処理と時分割処理 図12は図9の3次元描画機構22で実行されるテクス
チャパターンのマッピングに用いる並列処理を示す。3
次元描画機構22において、描画処理ユニット32−1
〜32−8は切替回路62を介して自己のテクスチャパ
ターンメモリ64−1〜64−8を有する。テクスチャ
パターンメモリ64−1〜64−8には、フレームメモ
リ34を使用し、例えばテクスチャパターン記憶用に確
保された8面分の領域を使用する。テクスチャパターン
メモリ64−1〜64−8から読み出されたテクスチャ
画素データは切替回路66を介してレジスタ68−1〜
68−8のそれぞれに転送される。更にレジスタ68−
1〜68−8は図9に示したフレームメモリ34中のR
GB用フレームメモリに対する出力レジスタとなり、レ
ジスタ68−1に格納したテクスチャ画像データをフレ
ームメモリ34に並列的に描画する。
With such a configuration, the three-dimensional drawing mechanism 2
2 functions as a speed-up mechanism for three-dimensional drawing together with the parallel operation mechanism 18, so that competition with the two-dimensional drawing mechanism 26 can be minimized. Depth data control mechanism 2
Reference numeral 4 is a combination of the image data generated by the three-dimensional drawing mechanism 22 shown in FIG.
When transferring to the dimension drawing mechanism 26, a merge process based on the depth coordinate value (z) is performed. 2. Parallel processing of texture mapping and time-division processing FIG. 12 shows parallel processing used for texture pattern mapping executed by the three-dimensional drawing mechanism 22 of FIG. Three
In the dimension drawing mechanism 22, the drawing processing unit 32-1
32-8 have their own texture pattern memories 64-1 to 64-8 via the switching circuit 62. A frame memory 34 is used for the texture pattern memories 64-1 to 64-8, and for example, an area for eight planes reserved for storing the texture pattern is used. The texture pixel data read from the texture pattern memories 64-1 to 64-8 is transferred to the registers 68-1 to 68-1 via the switching circuit 66.
68-8. Further register 68-
1 to 68-8 are R in the frame memory 34 shown in FIG.
It becomes an output register for the GB frame memory, and the texture image data stored in the register 68-1 is drawn in parallel in the frame memory 34.

【0046】ここで図12はテクスチャパターンメモリ
64−1〜64−8の全てに同じテクスチャパターンを
格納して並列的にテクスチャマッピング処理を実行する
際の切替回路62,66のパスを破線で示している。即
ち、描画処理ユニット32−1〜32−8は、描画演算
機構18で8パイプラインに分けてテクスチャ座標に変
換されたポリゴン頂点のテクスチャ座標データ(s,
t)に基づき、テクスチャパターンメモリ64−1〜6
4−8から頂点のテクスチャ画素データを読出し、続い
て補間計算によりポリゴン内部を埋めるテクスチャ画素
データを求める。
Here, FIG. 12 shows the paths of the switching circuits 62 and 66 when the same texture pattern is stored in all of the texture pattern memories 64-1 to 64-8 and the texture mapping processing is executed in parallel, by broken lines. ing. That is, the drawing processing units 32-1 to 32-8 divide the texture coordinate data of the polygon vertices (s,
Based on t), the texture pattern memories 64-1 to 6-6
The texture pixel data of the apex is read from 4-8, and the texture pixel data for filling the inside of the polygon is subsequently obtained by interpolation calculation.

【0047】ここで、8つの描画処理ユニット32−1
〜32−8は図10に示したフレームメモリ34の例え
ば一括描画領域48−1におけるX軸方向の8ラインに
対応している。従って、描画処理ユニット32−1〜3
2−8はX軸方向の8ラインを示すY座標値に書き込む
テクスチャ画素データをテクスチャパターンメモリ64
−1〜64−8から一斉に読み出し、それぞれレジスタ
68−1〜68−8に転送した後、フレームメモリ34
中のRGBフレームメモリに送り、8×16画素のテク
スチャ画像データが得られた段階で一斉に書き込む。こ
の図12に示す並列処理にあっては、8ライン同時にテ
クスチャマッピングにより描画することから高速のテク
スチャマッピングが実現できる。
Here, eight drawing processing units 32-1
32-8 correspond to eight lines in the X-axis direction in the collective drawing area 48-1 of the frame memory 34 shown in FIG. 10, for example. Therefore, the drawing processing units 32-1 to 32-1
2-8 is the texture pattern memory 64 for the texture pixel data to be written in the Y coordinate value indicating 8 lines in the X axis direction.
-1 to 64-8 are read out all at once and transferred to the registers 68-1 to 68-8, respectively,
It is sent to the inside RGB frame memory, and is written all at once when the texture image data of 8 × 16 pixels is obtained. In the parallel processing shown in FIG. 12, high-speed texture mapping can be realized by drawing 8 lines simultaneously by texture mapping.

【0048】図13は時分割処理によるテクスチャマッ
ピングを示す。まず時分割処理にあっては、1つのフレ
ームメモリ34に対しテクスチャパターンを切り替えな
がら描画する場合に使用される。このため、テクスチャ
パターンメモリ64−1〜64−8には必要な種類の異
なるテクスチャパターンが予め格納される。図13の切
替回路62,66はテクスチャパターンメモリ64−1
のテクスチャパターンを選択して描画する場合を破線で
示している。即ち、描画処理ユニット32−1〜32−
8は、上位から供給されたポリゴン頂点を示すテクスチ
ャ座標データデータ(s,t)を入力し、頂点間を埋め
るテクスチャ座標データを補間計算する。切替回路62
はまず画像処理ユニット32−1からのリードアクセス
をテクスチャパターンメモリ64−1に結合し、読み出
したテクスチャ画素データを切替回路66でレジスタ6
8−1に転送する。続いて切替回路62は描画処理ユニ
ット32−2のリードアクセスを同じテクスチャパター
ンメモリ64−1に結合し、読み出したテクスチャ画素
データを切替回路66でレジスタ68−2に転送する。
以下同様に、描画処理ユニット32−3〜32−8の順
番にテクスチャパターンメモリ64−1に対するリード
アクセスを行って、レジスタ68−3〜68−8へのテ
クスチャ画素データの転送を行い、これを繰り返す。一
方、全体制御部10よりテクスチャパターンの切替命令
を受けると、命令された他のテクスチャパターンメモリ
に対する時分割処理に切り替わる。このようなテクスチ
ャマッピングの時分割処理にあっては、パターン切替時
に外部のハードディスクからテクスチャパターンを読み
出して入れ替える場合の極端な描画速度の低下をなく
し、ある程度の処理速度でテクスチャパターンを切り替
えながら描画することができる。
FIG. 13 shows texture mapping by time division processing. First, the time-division processing is used when drawing while switching the texture pattern in one frame memory 34. Therefore, the texture pattern memories 64-1 to 64-8 store in advance different types of different texture patterns. The switching circuits 62 and 66 in FIG. 13 are texture pattern memories 64-1.
The case of selecting and drawing the texture pattern of is shown by a broken line. That is, the drawing processing units 32-1 to 32-
Reference numeral 8 inputs texture coordinate data data (s, t) indicating the polygon vertices supplied from the higher order, and interpolates the texture coordinate data for filling the space between the vertices. Switching circuit 62
First, the read access from the image processing unit 32-1 is combined with the texture pattern memory 64-1, and the read texture pixel data is registered in the register 6 by the switching circuit 66.
8-1. Subsequently, the switching circuit 62 couples the read access of the drawing processing unit 32-2 to the same texture pattern memory 64-1 and transfers the read texture pixel data to the register 68-2 by the switching circuit 66.
Similarly, read access is performed to the texture pattern memory 64-1 in the order of the rendering processing units 32-3 to 32-8 to transfer the texture pixel data to the registers 68-3 to 68-8, and repeat. On the other hand, when a texture pattern switching command is received from the overall control unit 10, the process is switched to the time-division processing for another commanded texture pattern memory. In such a time-divisional process of texture mapping, an extreme reduction in drawing speed when reading and replacing texture patterns from an external hard disk at the time of pattern switching is eliminated, and texture patterns are switched and drawn at a certain speed. be able to.

【0049】図14は図12に示した並列処理と図13
に示した時分割処理の処理動作を示したフローチャート
である。図14において、全体制御部よりステップS1
でテクスチャマッピングのコマンドを受領すると、ステ
ップS1で並列モードか否かチェックする。並列モード
であれば、図12に示したように切替回路62,66に
ついて並列モードの切替制御を行い、ステップS4で並
列マッピング処理をステップS5で全領域の描画が済む
まで繰り返す。
FIG. 14 shows the parallel processing shown in FIG.
5 is a flowchart showing a processing operation of the time division processing shown in FIG. In FIG. 14, step S1 is performed by the overall control unit.
When the texture mapping command is received in step S1, it is checked in step S1 whether or not the parallel mode is set. In the parallel mode, as shown in FIG. 12, the switching control of the switching circuits 62 and 66 is switched to the parallel mode, and the parallel mapping process is repeated in step S4 until the drawing of the entire area is completed in step S5.

【0050】一方、時分割モードであった場合にはステ
ップS6に進み、複数のテクスチャパターンメモリのい
ずれか1つを選択し、ステップS7で、図13に示すよ
うに選択したテクスチャパターンメモリを描画処理ユニ
ットで順次リードアクセスして描画するマッピング処理
を実行する。このマッピング処理を行いながら、ステッ
プS8でテクスチャパターンの変更の有無をチェックし
ている。テクスチャパターンの変更コマンドを受ける
と、ステップS6に戻って新たなテクスチャパターンメ
モリの選択を行う。以上の処理をステップS9で全領域
のマッピングが済むまで繰り返す。
On the other hand, if the mode is the time division mode, the process proceeds to step S6, one of the plurality of texture pattern memories is selected, and in step S7, the selected texture pattern memory is drawn as shown in FIG. The processing unit executes a mapping process of sequentially performing read access and drawing. While performing this mapping process, it is checked in step S8 whether or not the texture pattern has been changed. When the texture pattern change command is received, the process returns to step S6 to select a new texture pattern memory. The above processing is repeated until mapping of all areas is completed in step S9.

【0051】図15は図12の並列処理モードでマッピ
ングしたテクスチャパターンの説明図である。即ち、テ
クスチャパターンメモリ64−1〜64−8には全て同
じテクスチャ画素データの集合でなるテクスチャパター
ンが格納されており、フレームメモリ34の8ラインの
Y座標値に対応した位置のテクスチャ画素データを読み
出して描画している。
FIG. 15 is an explanatory diagram of texture patterns mapped in the parallel processing mode of FIG. That is, the texture pattern memories 64-1 to 64-8 each store a texture pattern formed of the same set of texture pixel data, and the texture pixel data at the position corresponding to the Y coordinate value of 8 lines in the frame memory 34 is stored. Read and draw.

【0052】図16は図13の時分割処理モードでマッ
ピングしたテクスチャパターンの説明図であり、テクス
チャパターンメモリ64−1〜64−8には異なったテ
クスチャパターンが格納されている。フレームメモリ3
4には最初、テクスチャパターンメモリ64−1の選択
によるテクスチャパターンの描画が行われており、途中
で次のテクスチャパターンメモリ64−2のパターンに
切り替えて描画している。 3.テクスチャマッピング機構の原理と構成 図17は図9の3次元描画機構22の描画処理ユニット
32−1〜32−8にハードウェアとして設けたテクス
チャマッピング機構の実施例構成図である。図17にお
いて、描画処理ユニット32のテクスチャマッピング機
構は変換係数生成部72,制御部75,S座標計算部7
4,T座標計算部76で構成される。S座標計算部74
にはセレクタ78,S座標レジスタ80,増分レジスタ
82及び加算器84が設けられる。
FIG. 16 is an explanatory diagram of texture patterns mapped in the time division processing mode of FIG. 13, and different texture patterns are stored in the texture pattern memories 64-1 to 64-8. Frame memory 3
4, a texture pattern is first drawn by selecting the texture pattern memory 64-1, and the pattern of the next texture pattern memory 64-2 is switched and drawn on the way. 3. Principle and Configuration of Texture Mapping Mechanism FIG. 17 is a block diagram of an embodiment of the texture mapping mechanism provided as hardware in the rendering processing units 32-1 to 32-8 of the three-dimensional rendering mechanism 22 of FIG. In FIG. 17, the texture mapping mechanism of the drawing processing unit 32 includes a conversion coefficient generation unit 72, a control unit 75, and an S coordinate calculation unit 7.
4, T coordinate calculation unit 76. S coordinate calculation unit 74
Is provided with a selector 78, an S coordinate register 80, an increment register 82, and an adder 84.

【0053】加算器86の出力はセレクタ78の他方に
入力され、これがループ回路86を構成する。また、T
座標計算部76はセレクタ88,T座標レジスタ90,
増分レジスタ92,加算器94、更にループ回路96で
構成される。ここで、図18を用いてテクスチャマッピ
ングの原理を説明する。図18において、図形データと
して与えられる3次元物体98は円筒体であり、円筒面
をテクスチャパターンで表現するものとする。このた
め、テクスチャパターンメモリ64には所定のテクスチ
ャパターンがテクスチャ画素データの集合として予め格
納されている。
The output of the adder 86 is input to the other side of the selector 78, which constitutes the loop circuit 86. Also, T
The coordinate calculator 76 includes a selector 88, a T coordinate register 90,
It is composed of an increment register 92, an adder 94, and a loop circuit 96. Here, the principle of texture mapping will be described with reference to FIG. In FIG. 18, a three-dimensional object 98 given as graphic data is a cylindrical body, and the cylindrical surface is represented by a texture pattern. Therefore, a predetermined texture pattern is stored in the texture pattern memory 64 in advance as a set of texture pixel data.

【0054】まず、3次元物体98にテクスチャパター
ンメモリ64に格納しているテクスチャパターン100
を貼り付ける。次にテクスチャパターン100を貼り付
けた3次元物体98について、所定方向からの投影画像
として見た2次元表面形状102を得る。この2次元表
面形状102をUV表面形状座標の座標値(u,v)で
表わす。
First, the texture pattern 100 stored in the texture pattern memory 64 is stored in the three-dimensional object 98.
Paste. Next, with respect to the three-dimensional object 98 to which the texture pattern 100 is attached, the two-dimensional surface shape 102 viewed as a projection image from a predetermined direction is obtained. This two-dimensional surface shape 102 is represented by coordinate values (u, v) of UV surface shape coordinates.

【0055】3次元物体98に貼り付けたテクスチャパ
ターン100は三角形や四辺形のポリゴンの集合に1対
1に対応させる。ここで3次元物体98に張り付けたテ
クスチャパターン100の左上隅の斜線部のポリゴンの
処理を例にとると、ポリゴンは4つの頂点座標の集合で
表現される。このため、2次元表面形状102における
斜線部のポリゴンの頂点OPQRの各座標値(u,v)
を特定することができる。このUV表面形状座標におけ
るポリゴンの頂点OPQRは、テクスチャパターンメモ
リ64のSTテクスチャ座標における頂点OPQRに1
対1に対応している。
The texture pattern 100 attached to the three-dimensional object 98 corresponds to a set of triangles or quadrilateral polygons in a one-to-one correspondence. Taking the processing of the polygon in the shaded area at the upper left corner of the texture pattern 100 attached to the three-dimensional object 98 as an example, the polygon is represented by a set of four vertex coordinates. Therefore, each coordinate value (u, v) of the vertex OPQR of the polygon in the shaded area in the two-dimensional surface shape 102
Can be specified. The vertex OPQR of the polygon in the UV surface shape coordinate is 1 in the vertex OPQR in the ST texture coordinate of the texture pattern memory 64.
It corresponds to one-to-one.

【0056】そこで、2次元表面形状102のポリゴン
頂点OPQRの座標値(u,v)をテクスチャパターン
64の対応する頂点OPQRの座標値(s,t)に座標
変換し、更に頂点OPQR以外の部分につついては直線
補間により座標値(s,t)を求める。このようなUV
表面形状座標値(u,v)からテクスチャパターンメモ
リ60のSTテクスチャ座標値(s,t)への変換によ
り、対応するテクスチャ画像データを読み出し、これを
フレームメモリ34のXY表示座標の対応する画素位置
に書き込むことでテクスチャマッピングができる。この
ポリゴン頂点のテクスチャ座標への変換計算は、図3の
ユニットでは描画演算機構18で行われる。
Therefore, the coordinate value (u, v) of the polygon vertex OPQR of the two-dimensional surface shape 102 is converted into the coordinate value (s, t) of the corresponding vertex OPQR of the texture pattern 64, and the portion other than the vertex OPQR is converted. Then, the coordinate value (s, t) is obtained by linear interpolation. UV like this
By converting the surface shape coordinate value (u, v) to the ST texture coordinate value (s, t) of the texture pattern memory 60, the corresponding texture image data is read out, and this is read out, and the corresponding texture image data is read by the pixel corresponding to the XY display coordinates of the frame memory 34. Texture mapping can be done by writing in the position. The conversion calculation of the polygon vertices into the texture coordinates is performed by the drawing calculation mechanism 18 in the unit of FIG.

【0057】図19は図18の四辺形ポリゴンのテクス
チャマッピングを具体的に示している。図19におい
て、STテクスチャ座標の座標値(s,t)の8×8画
素でなるテクスチャパターンを3次元物体の表面に貼り
付けたときの2次元表面形状を表わすUV表面形状座標
の座標値(u,v)では、8×5の画素集合に変化して
いる。ここで、UV表面形状座標の座標値(u,v)、
及びSTテクスチャ座標の座標値(s,t)における各
頂点O,P,Q,Rの座標値を図示のように定義する。
FIG. 19 concretely shows the texture mapping of the quadrilateral polygon of FIG. In FIG. 19, the coordinate value of the UV surface shape coordinate representing the two-dimensional surface shape when the texture pattern of 8 × 8 pixels of the coordinate value (s, t) of the ST texture coordinate is attached to the surface of the three-dimensional object ( u, v) has changed to an 8 × 5 pixel set. Here, the coordinate values (u, v) of the UV surface shape coordinates,
And the coordinate values of the vertices O, P, Q, and R at the coordinate value (s, t) of the ST texture coordinates are defined as shown in the figure.

【0058】いまUV表面形状座標のU軸方向の第1行
目は5画素であるのに対し、STテクスチャ座標の座標
値(s,t)の第1行目は8画素となっている。このと
き両端の頂点O,Pは1対1に対応していることから、
UV表面形状座標の座標値(u,v)におけるu=1,
2,3の3つの画素に対応するS座標値を直線補間で求
める。
Now, the first line of the UV surface shape coordinate in the U-axis direction has 5 pixels, whereas the first line of the coordinate value (s, t) of the ST texture coordinate has 8 pixels. At this time, since the vertices O and P at both ends have a one-to-one correspondence,
U = 1 in the coordinate value (u, v) of the UV surface shape coordinate
The S coordinate values corresponding to the three pixels 2 and 3 are obtained by linear interpolation.

【0059】同様に、V軸方向及びT軸方向となる第1
列目の頂点O,Rの対応関係を見ると、この場合には1
対1に対応している。まず、S軸方向の増分値K1 及び
T軸方向の増分値K2 を次式で求める。 K1 =(se −s0 )/(ue −u0 ) ・・・(1) K2 =(te −t0 )/(ve −v0 ) ・・・(2) このように、S軸方向の増分値K1 及びT軸方向の増分
値K2 が求められたならば、座標値u及び座標値vの変
化に対する座標値s及び座標値tは次式で求めることが
できる。 s=s0 +(u−u0 )・K1 ・・・(3) t=t0 +(v−v0 )・K2 ・・・(4) 図19について、S軸方向及びT軸方向の増分値K1
2 を具体的に求めてみると次のようになる。 K1 =(se −s0 )/(ue −u0 ) =(7−0)/(4−0)=7/4=1.75 K2 =(te −t0 )/(ve −v0 ) =(7−0)/(7−0)=7/7=1 次に図19のUV表面形状座標の第1行目の座標値
(u,v)の変化に対するSTテクスチャ座標の座標値
(s,t)の値を計算してみると、図20の表に示すよ
うになる。図20において、算出されたSTテクスチャ
座標の座標値(s,t)の値は小数点以下の数値をも
つ。しかしながら、フレームメモリのXY表示座標に画
素単位に描画することから、小数点以下を切り捨てる整
数化したSTテクスチャ座標の座標値(s,t)に変換
する。
Similarly, the first in the V-axis direction and the T-axis direction
Looking at the correspondence between the vertices O and R of the row, in this case, 1
It corresponds to one-to-one. First, the increment value K 1 in the S-axis direction and the increment value K 2 in the T-axis direction are calculated by the following equations. K 1 = (s e -s 0 ) / (u e -u 0) ··· (1) K 2 = (t e -t 0) / (v e -v 0) ··· (2) In this way If the increment value K 1 in the S-axis direction and the increment value K 2 in the T-axis direction are obtained, the coordinate value s and the coordinate value t with respect to changes in the coordinate value u and the coordinate value v can be obtained by the following equations. it can. s = s 0 + (u−u 0 ) · K 1 ... (3) t = t 0 + (v−v 0 ) · K 2 ... (4) Regarding FIG. 19, S-axis direction and T-axis Direction increment K 1 ,
The specific calculation of K 2 is as follows. K 1 = (s e -s 0 ) / (u e -u 0) = (7-0) / (4-0) = 7/4 = 1.75 K 2 = (t e -t 0) / ( v e −v 0 ) = (7−0) / (7−0) = 7/7 = 1 Then, ST for the change in the coordinate value (u, v) of the first line of the UV surface shape coordinates in FIG. When the value of the coordinate value (s, t) of the texture coordinates is calculated, it becomes as shown in the table of FIG. In FIG. 20, the value of the coordinate value (s, t) of the calculated ST texture coordinate has a numerical value below the decimal point. However, since the drawing is performed in pixel units at the XY display coordinates of the frame memory, the coordinates are converted into the coordinate value (s, t) of the ST texture coordinates that are converted into integers by cutting off the decimal point.

【0060】ここで、座標変換により求めたSTテクス
チャ座標の座標値(s,t)のテクスチャ画素データは
色値としてA〜Hをもっており、結果としては、このテ
クスチャ色値を座標値(s,t)によりテクスチャパタ
ーンメモリから読み出し、図19に示すようにXY表示
座標の第1行目にに示すように書き込むことでテクスチ
ャパターンのマッピングを行う。
Here, the texture pixel data of the coordinate value (s, t) of the ST texture coordinate obtained by the coordinate conversion has color values A to H, and as a result, this texture color value is converted into the coordinate value (s, t). By t), the texture pattern is mapped by reading from the texture pattern memory and writing as shown in the first line of the XY display coordinates as shown in FIG.

【0061】尚、図18,図19にあっては、説明を簡
単にするため四辺形のポリゴンを例にとっているが、図
3に示した本発明の3次元グラフィックス描画装置にあ
っては、三角形のポリゴンを使用している。図21は図
17に示した描画処理ユニットに上位から供給されるポ
リゴンコマンドデータを示したもので、ポリゴン単位に
UV頂点座標値及びST頂点座標値、更に描画倍率Nを
指定している。
In FIGS. 18 and 19, a quadrilateral polygon is taken as an example for simplification of description, but in the three-dimensional graphics drawing apparatus of the present invention shown in FIG. I am using a triangular polygon. FIG. 21 shows polygon command data supplied from the upper order to the drawing processing unit shown in FIG. 17, and specifies UV vertex coordinate values and ST vertex coordinate values and a drawing magnification N for each polygon.

【0062】図22は図17のテクスチャマッピング機
構の処理動作を示したフローチャートである。図22に
おいて、まずステップS1で図21に示したポリゴンコ
マンドデータを受領し、ステップS2で前記(1)
(2)式よりポリゴン毎に増分値K1 ,K2 を算出して
保持する。続いてステップS3でUV表面形状座標の開
始座標位置にある先頭ポリゴンの増分値K1 ,K2 、初
期値s0 ,t0 をセットする。
FIG. 22 is a flow chart showing the processing operation of the texture mapping mechanism of FIG. In FIG. 22, first, in step S1, the polygon command data shown in FIG. 21 is received, and in step S2, (1)
Incremental values K 1 and K 2 are calculated and held for each polygon from the equation (2). Then, in step S3, the increment values K 1 and K 2 and the initial values s 0 and t 0 of the first polygon at the start coordinate position of the UV surface shape coordinates are set.

【0063】具体的には、図17のS座標計算部74の
増分レジスタ82に増分値K1 をセットし、S座標レジ
スタ80に初期値s0 をセットする。同時にT座標計算
部76の増分レジスタ92に増分値K2 をセットし、T
座標レジスタ90に初期値t0 をセットする。続いてス
テップS4でそのときのV座標値vからT座標値tを算
出する。
Specifically, the increment value K 1 is set in the increment register 82 of the S coordinate calculation section 74 of FIG. 17, and the initial value s 0 is set in the S coordinate register 80. At the same time, the increment value K 2 is set in the increment register 92 of the T coordinate calculation unit 76, and T
The initial value t 0 is set in the coordinate register 90. Then, in step S4, the T coordinate value t is calculated from the V coordinate value v at that time.

【0064】例えば最初は、図17においてT座標レジ
スタ90の初期値t0 をそのまま出力する。2回目以降
については、増分レジスタ92のK2 を加算器94でT
座標レジスタ90の初期値t0 に加えた値をループ回路
96によりT座標レジスタ90にセットし、これを新た
な座標値tとして出力する。次にステップS5でそのと
きの座標値uからS座標値sを算出する。即ち、図17
のS座標計算部74で、最初はS座標レジスタ80の初
期値s0 をそのまま出力し、2回目以降については加算
器84で増分レジスタ82の増分値K1 をS座標レジス
タ80の座標値に加算した値を再びS座標レジスタ80
にセットし、これを新たな座標値sとして出力する。
For example, initially, in FIG. 17, the initial value t 0 of the T coordinate register 90 is output as it is. For the second and subsequent times, K 2 of the increment register 92 is added to T by the adder 94.
A value added to the initial value t 0 of the coordinate register 90 is set in the T coordinate register 90 by the loop circuit 96, and this is output as a new coordinate value t. Next, in step S5, the S coordinate value s is calculated from the coordinate value u at that time. That is, FIG.
In the S coordinate calculation unit 74, the initial value s 0 of the S coordinate register 80 is first output as it is, and for the second and subsequent times, the increment value K 1 of the increment register 82 is set to the coordinate value of the S coordinate register 80 by the adder 84. The added value is again used for the S coordinate register 80.
, And outputs it as a new coordinate value s.

【0065】ステップS6では算出されたSTテクスチ
ャ座標値(s,t)を出力し、ステップS7で次のポリ
ゴンか否かチェックする。同じポリゴンであればステッ
プS8で座標値uを1つずつインクリメントしながら、
ステップS5における座標値から座標値sへの変換計算
を繰り返す。1つのポリゴンの処理が済んで次のポリゴ
ンに進むと、ステップS9でU軸ラインの終了の有無を
チェックし、U軸ラインが終了していなければ新たなポ
リゴンについてステップS1で増分値K1 ,K2 の更新
を行い、同様な処理を繰り返す。
In step S6, the calculated ST texture coordinate value (s, t) is output, and in step S7 it is checked whether or not it is the next polygon. If the polygons are the same, the coordinate value u is incremented by one in step S8,
The conversion calculation from the coordinate value to the coordinate value s in step S5 is repeated. When the processing of one polygon is completed and the processing proceeds to the next polygon, it is checked in step S9 whether or not the U-axis line has ended. If the U-axis line has not ended, a new polygon is incremented by K 1 in step S1. K 2 is updated and the same processing is repeated.

【0066】ステップS9でU軸ラインの処理の終了を
判別するとステップS11に進み、V座標値vを1つイ
ンクリメントし、ステップS12でV軸ラインが終了し
たか否かチェックし、終了していなければステップS1
3で新たなV軸ラインにおける増分値K1 ,K2 への更
新を行い、再びS4からの処理を繰り返す。 4.テクスチャパターンの拡大描画 図23は拡大描画に用いる本発明のテクスチャマッピン
グ機構の実施例構成図である。図23において、描画処
理ユニット32のハードウェアで実現されるテクスチャ
マッピング機構は基本的には図17の実施例と同じであ
るが、S座標計算部74については新たにばらつき増分
選択回路104と加算器106を設けており、またT座
標計算部76についてはばらつき増分選択回路110と
加算器112を設けている。
When it is determined in step S9 that the processing of the U-axis line has ended, the process proceeds to step S11, the V coordinate value v is incremented by 1, and in step S12 it is checked whether or not the V-axis line has ended. If step S1
In step 3, the increment values K 1 and K 2 in the new V-axis line are updated, and the processing from S4 is repeated. 4. Enlargement Drawing of Texture Pattern FIG. 23 is a block diagram of an embodiment of the texture mapping mechanism of the present invention used for enlargement drawing. 23, the texture mapping mechanism implemented by the hardware of the rendering processing unit 32 is basically the same as that of the embodiment of FIG. 17, but the S coordinate calculation unit 74 is newly added to the variation increment selection circuit 104. The T-coordinate calculation unit 76 is provided with a variation increment selection circuit 110 and an adder 112.

【0067】更に、テクスチャマッピングにより描画す
るフレームメモリのXY表示座標の座標値(x,y)
を、拡大制御部108を介してばらつき増分選択回路1
04,110に対し、ばらつき増分の選択情報として入
力している。まず、テクスチャパターンを1対Nの比率
で拡大描画するためには、増分レジスタ82,92にセ
ットするS座標増分値K1 とT座標増分値K2 を1対1
の描画時に使用する値に対しN分の1にすればよい。
Further, coordinate values (x, y) of XY display coordinates of the frame memory drawn by texture mapping.
To the variation increment selection circuit 1 via the enlargement control unit 108.
04 and 110 are input as variation increment selection information. First, in order to enlarge and draw the texture pattern at a ratio of 1: N, the S coordinate increment value K 1 and the T coordinate increment value K 2 set in the increment registers 82 and 92 are set to 1: 1.
It may be set to 1 / N of the value used at the time of drawing.

【0068】説明を簡単にするため、UV表面形状座標
の座標値(u,v)とテクスチャ表面形状座標の座標値
(s,t)が1対1に対応していた場合、座標変換は不
要であることから、この場合の増分値K1 ,K2 は共に
1となる。このときテクスチャパターンを1対Nで拡大
描画するためには、 K1 =K2 =1/N とすればよい。このようなN分の1となる増分値K1
2 の設定で例えば1対4の比率で拡大描画する場合に
は、K1 =K2 =0.25となり、求めるST座標値
(s,t)のそれぞれは0.00,0.25,0.5
0,0.75,1.00,1,25,・・・と増加す
る。
To simplify the explanation, when the coordinate values (u, v) of the UV surface shape coordinates and the coordinate values (s, t) of the texture surface shape coordinates have a one-to-one correspondence, coordinate conversion is not necessary. Therefore, the increment values K 1 and K 2 in this case are both 1. At this time, in order to enlarge and draw the texture pattern in a ratio of 1: N, K 1 = K 2 = 1 / N may be set. Incremental value K 1 , which is 1 / N,
When magnifying and drawing at a ratio of 1: 4 with the setting of K 2 , K 1 = K 2 = 0.25, and the ST coordinate values (s, t) to be obtained are 0.00, 0.25, and 0.25, respectively. 0.5
It increases to 0, 0.75, 1.00, 1, 25, ....

【0069】この内、実際のSTテクスチャ座標の読出
しに使用できるのは整数化された座標値であることか
ら、0.00〜0.75の4つについては整数化により
の座標値(s,t)として(0,0)を指定することと
なり、同じテクスチャ画素データが4つ並んでマッピン
グされることになる。ばらつき増分選択回路104,1
10は加算器84,94から出力される同じテクスチャ
画素データが拡大倍率Nの数分だけ並んでブロック状の
パターンに見えてしまうことを防止するため、加算器8
4,94で求めた座標値を分散させるためにばらつき増
分値を加算器106,112で加算する。
Of these, since the coordinates that can be used for reading the actual ST texture coordinates are integerized coordinate values, the coordinate values (s, Since (0, 0) is designated as t), four same texture pixel data are mapped side by side. Variation increment selection circuit 104, 1
In order to prevent the same texture pixel data output from the adders 84 and 94 from appearing in a block-like pattern side by side by the enlargement factor N, the adder 8
The dispersion increment values are added by adders 106 and 112 in order to disperse the coordinate values obtained in steps 4 and 94.

【0070】ここで、テクスチャパターンを1対4の比
率で拡大描画する場合を例にとると、ばらつき増分選択
回路104,110はフレームメモリのXY表示座標値
(x,y)の下位2ビットによる指定で0.25単位に
変化する0.00,0.25,0.50及び0.75の
4種類の値を選択する。具体的に説明すると、図24は
XY表示座標値(x,y)の下位2ビット00〜11の
変化に対するS座標加算器84より出力されるS座標値
を示している。この場合、S座標値は0.00〜0.7
5の値をもち、STテクスチャ座標は整数でなければな
らないことから、整数化により算出される座標値は全て
0となって、同一のテクスチャ画素データをマッピング
することを意味する。
Here, taking as an example the case where the texture pattern is enlarged and drawn at a ratio of 1: 4, the variation increment selection circuits 104 and 110 are based on the lower 2 bits of the XY display coordinate value (x, y) of the frame memory. Four types of values, 0.00, 0.25, 0.50, and 0.75, which change in 0.25 units by designation, are selected. Specifically, FIG. 24 shows the S coordinate value output from the S coordinate adder 84 with respect to the change of the lower 2 bits 00 to 11 of the XY display coordinate value (x, y). In this case, the S coordinate value is 0.00 to 0.7.
Since the ST texture coordinate has a value of 5 and must be an integer, all coordinate values calculated by integer conversion become 0, which means that the same texture pixel data is mapped.

【0071】図25はS座標計算部74のばらつき増分
選択回路104に設けられたばらつき増分格納テーブル
を示しており、XY表示座標値(u,v)の下位2ビッ
ト00〜11によりランダムに配置された0.00〜
0.75の4種類のばらつき増分値を格納している。図
26は図23の加算器106でばらつきが加算されたS
座標値をフレームXY表示座標値(x,y)の下位2ビ
ットの変化に対し示しており、図24でばらつきを加算
しない場合、1より小さかった座標値が、図25のばら
つき増分値の加算で図26に示すように1以上の座標値
が存在し、テクスチャ画素データのリード範囲が分散す
る。
FIG. 25 shows a variation increment storage table provided in the variation increment selection circuit 104 of the S coordinate calculation section 74, which is randomly arranged by the lower two bits 00 to 11 of the XY display coordinate value (u, v). 0.00 ~
Four types of variation increment values of 0.75 are stored. FIG. 26 shows the S obtained by adding the variation by the adder 106 shown in FIG.
The coordinate value is shown for the change of the lower 2 bits of the frame XY display coordinate value (x, y), and when the variation is not added in FIG. 24, the coordinate value smaller than 1 is added to the variation increment value of FIG. Then, as shown in FIG. 26, there are one or more coordinate values, and the read range of the texture pixel data is dispersed.

【0072】図27はT座標加算部94から出力される
T座標値を示し、また図28はT座標計算部76のばら
つき増分選択回路110に格納されるばらつき増分選択
テーブルを示し、更に図29はT座標加算部112から
出力されるばらつきが加算された座標値を示している。
図30は図25及び図28のばらつき増分選択回路10
4,110にセットするテーブルに対するばらつき値
0.00〜0.75の格納規則を示している。図30に
おいて、0〜3は増分値0.00〜0.75に対応して
いる。例えば、Y=00となる第1行目を例にとると、
倍率N=4であることから、1番目に0をセットし、次
にN/2だけ、即ち4÷2=2だけ右側に移動して1を
セットする。次に、反対の左側にN/4、即ち4/4=
1個戻って2をセットする。このような第1列の処理が
済んだならば、1行目の最後の数字3に対しY軸方向に
3,2,1,0と順番にセットする。
FIG. 27 shows the T coordinate value output from the T coordinate addition unit 94, FIG. 28 shows the variation increment selection table stored in the variation increment selection circuit 110 of the T coordinate calculation unit 76, and FIG. Indicates the coordinate value to which the variation output from the T-coordinate adding unit 112 is added.
FIG. 30 shows the variation increment selection circuit 10 of FIGS. 25 and 28.
The storage rule of the variation value 0.00 to 0.75 for the table set to 4,110 is shown. In FIG. 30, 0 to 3 correspond to increment values 0.00 to 0.75. For example, taking the first row where Y = 00 as an example,
Since the magnification N = 4, 0 is set first, then N / 2, that is, 4/2 = 2 is moved to the right and 1 is set. Then on the opposite left side N / 4, ie 4/4 =
Go back one and set 2. When the processing of the first column is completed, the last number 3 in the first row is sequentially set to 3, 2, 1, 0 in the Y-axis direction.

【0073】2行目,3行目,4行目については、最後
の2,1,0に先行する第1行目の数列を入れる。数列
は右端にくると左端にループするものとする。例えば、
第2行目の最後の2については、第1行目から2の前に
は0があるから0をセットする。0の前については、第
1行目は右端の3につながることから、3をセットす
る。第1行目の3の前には1があることから、第2行目
の先頭には1をセットする。この図30に示す規則によ
り、図25及び図28のばらつき増分値のテーブルを作
成することで適切な分散処理ができる。
For the second, third, and fourth rows, the numerical sequence of the first row preceding the last 2, 1, 0 is inserted. The sequence of numbers shall loop to the left when it reaches the right. For example,
For the last 2 in the second row, 0 is set because there is 0 before 2 in the first row. Before 0, 3 is set because the first line is connected to 3 at the right end. Since there is 1 before 3 in the first row, 1 is set at the beginning of the second row. According to the rule shown in FIG. 30, appropriate dispersion processing can be performed by creating the variation increment value tables shown in FIGS. 25 and 28.

【0074】図31はばらつきなしの状態での比率1対
1と1対4によるピクチャーマッピングパターンを示し
ており、拡大描画についてはブロック状のパターンが目
立つ。図32は比率1対1と1対4について、ばらつき
ありとした場合であり、4倍に拡大描画した場合には、
ばらつき増!値の加算によりブロックの境界が崩れて分
散し、遠目で見た場合にはブロックとして目立たなくす
ることができる。
FIG. 31 shows a picture mapping pattern with a ratio of 1: 1 and 1: 4 in a state where there is no variation, and a block-like pattern is conspicuous in enlarged drawing. FIG. 32 shows a case in which there is variation in the ratios 1: 1 and 1: 4.
Increased variation! By adding the values, the boundaries of the blocks are broken and dispersed, and the blocks can be made inconspicuous when viewed from a distance.

【0075】図33は拡大比率を1対8とした場合のば
らつきなしのS座標値を示し、図34は1対4の拡大描
画に使用するS座標ばらつき値のテーブルを示し、更に
図35は図33と図34を加算したS座標値を示してい
る。更に、図36,図37及び図38は1対8の拡大描
画におけるばらつきなしのT座標値、ばらつきテーブ
ル、更にばらつき加算を行ったT座標値を示している。
FIG. 33 shows S-coordinate values without variation when the enlargement ratio is 1: 8, FIG. 34 shows a table of S-coordinate variation values used for the 1: 4 enlargement drawing, and FIG. The S coordinate value obtained by adding FIGS. 33 and 34 is shown. Further, FIGS. 36, 37, and 38 show T coordinate values without variation in the one-to-eight enlargement drawing, the variation table, and the T coordinate values after variation addition.

【0076】図40はばらつきなしで1対8に拡大描画
したテクスチャパターンを示しており、8×8のブロッ
ク状の境界が目立つ。図41は1対8の拡大比率でばら
つきを加えたテクスチャパターンであり、ブロックの境
界はほぼ完全に崩れており、拡大描画を行ってもブロッ
クノイズとして認識されず、滑らかなテクスチャパター
ンの拡大描画が実現できる。
FIG. 40 shows a texture pattern enlarged and drawn in a ratio of 1 to 8 without variation, and 8 × 8 block-shaped boundaries are conspicuous. FIG. 41 shows a texture pattern in which variation is added at an enlargement ratio of 1 to 8, the boundaries of blocks are almost completely broken, and even if enlarged drawing is performed, it is not recognized as block noise, and smooth drawing of a smooth texture pattern is performed. Can be realized.

【0077】一方、図23において、テクスチャパター
ンメモリ64にテクスチャマッピングに使用する適宜の
テクスチャパターンを書き込む際には、S座標計算部7
4の増分レジスタ82の増分値K1 をK1 =1、T座標
計算部76の増分レジスタ92の増分値K2 をK2 =0
とし、更にばらつき増分選択回路104,110のばら
つき増分値を全て0としておく。これによりテクスチャ
パターンメモリ64のS軸方向の1ラインに外部のハー
ドディスク等から転送されてきたテクスチャ画素データ
を書き込むことができる。S軸方向の1ライン分の書込
みが済んだならば、T座標レジスタ90の値を1つイン
クリメントして次のS軸ラインに移動させると共に、S
座標レジスタ80を初期値に戻し、次のラインの始点を
設定し、同様にテクスチャ画素データをS軸ライン方向
に書き込めばよい。
On the other hand, in FIG. 23, when writing an appropriate texture pattern to be used for texture mapping in the texture pattern memory 64, the S coordinate calculation unit 7
The increment value K 1 of the increment register 82 of No. 4 is K 1 = 1 and the increment value K 2 of the increment register 92 of the T coordinate calculation unit 76 is K 2 = 0.
Further, the variation increment values of the variation increment selection circuits 104 and 110 are all set to 0. As a result, the texture pixel data transferred from the external hard disk or the like can be written in one line in the S-axis direction of the texture pattern memory 64. When the writing for one line in the S-axis direction is completed, the value of the T coordinate register 90 is incremented by 1 to move to the next S-axis line, and S
It suffices to return the coordinate register 80 to the initial value, set the start point of the next line, and similarly write the texture pixel data in the S-axis line direction.

【0078】尚、上記の実施例は1対4及び1対8の比
率で拡大描画する場合を例にとっているが、拡大の比率
は必要に応じて適宜に定めることができる。また、説明
を簡単にするため、UV表面形状座標の座標値(u,
v)とSTテクスチャ座標の座標値(s,t)が1対1
に対応した座標変換を必要としない場合を例にとってい
るが、増分値K1 ,K2 が1以上の値をもつ座標変換を
必要とする場合についても全く同様にして適用すること
ができる。
In the above embodiment, the case of magnifying and drawing at the ratio of 1: 4 and 1: 8 is taken as an example, but the ratio of magnification can be appropriately determined as necessary. Further, in order to simplify the explanation, the coordinate values (u,
v) and the coordinate value (s, t) of the ST texture coordinate are 1: 1
Although the case where the coordinate conversion corresponding to is not required is described as an example, the same can be applied to the case where the coordinate conversion in which the increment values K 1 and K 2 have a value of 1 or more is required.

【0079】更に上記の実施例にあっては、テクスチャ
マッピング機構をDSPで実現する場合を例にとってい
るが、専用のハードウェアで構成してもよいし、一部の
処理をプログラムによるソフトウェアで実現するように
してもよい。更にまた、上記の実施例は描画演算機構と
してパイプライン構成の並列処理を例にとっているが、
図23に示した拡大描画の際のばらつき処理について
は、単一のDSPやMPUによるテクスチャマッピング
についてもそのまま適用することができる。
Further, in the above embodiment, the case where the texture mapping mechanism is realized by the DSP is taken as an example, but it may be constituted by dedicated hardware, or a part of the processing is realized by software by a program. You may do it. Furthermore, in the above embodiment, the parallel processing of the pipeline structure is taken as an example of the drawing operation mechanism.
The variation processing at the time of enlarged drawing shown in FIG. 23 can be applied to the texture mapping by a single DSP or MPU as it is.

【0080】[0080]

【発明の効果】以上説明してきたように本発明によれ
ば、複数のテクスチャパターンメモリに同一パターンを
格納して複数のマッピング機構で同時に並列処理を行う
ことで、より高速の描画ができ、これに対し複数のテク
スチャパターンメモリに異なるパターンを格納し、その
内の1つを選択して複数のマッピング手段により時分割
で同じメモリを順次アクセスして描画することで、描画
速度は遅くなるが外部からのテクスチャパターンの入替
えが不要になるため、パターン入替えが発生する場合よ
りは格段に速く描画できる。
As described above, according to the present invention, the same pattern is stored in a plurality of texture pattern memories and a plurality of mapping mechanisms perform parallel processing at the same time, thereby enabling higher speed drawing. On the other hand, different patterns are stored in a plurality of texture pattern memories, one of them is selected, and the same memory is sequentially accessed by a plurality of mapping units in a time division manner to perform drawing, but the drawing speed becomes slower, but external Since the replacement of the texture pattern is unnecessary, it is possible to draw much faster than when the pattern replacement occurs.

【0081】また、テクスチャパターンを1対Nの比率
で拡大描画する際に、フレームメモリの書込表示座標に
よってランダムにばらつき値を選択加算することでリー
ドするSTテクスチャ座標を分散させ、拡大描画した際
のブロック状の境界を分散させて目立たなくでき、直線
補間を必要としない簡単な拡大描画であっても適切にテ
クスチャパターンを拡大描画できる。
When a texture pattern is enlarged and drawn at a ratio of 1: N, the ST texture coordinates to be read are dispersed by enlarging and drawing by randomly adding variation values according to the writing display coordinates of the frame memory. In this case, the block-shaped boundaries can be dispersed to make them inconspicuous, and the texture pattern can be appropriately enlarged and drawn even in simple enlarged drawing that does not require linear interpolation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による並列処理と時分割処理の原理説明
FIG. 1 is an explanatory diagram of the principle of parallel processing and time division processing according to the present invention.

【図2】本発明による拡大描画の原理説明図FIG. 2 is an explanatory view of the principle of enlarged drawing according to the present invention.

【図3】本発明の全体構成を示した説明図FIG. 3 is an explanatory diagram showing the overall configuration of the present invention.

【図4】図3の描画演算機構の実施例ブロック図FIG. 4 is a block diagram of an embodiment of the drawing operation mechanism of FIG.

【図5】図4のDSPの詳細を示したブロック図5 is a block diagram showing details of the DSP shown in FIG. 4;

【図6】図3の描画演算機構で実現する8並列パイプラ
インの説明図
6 is an explanatory diagram of an 8-parallel pipeline realized by the drawing operation mechanism of FIG.

【図7】図3の描画演算機構で実現する5次元ハイパー
キューブの説明図
7 is an explanatory diagram of a five-dimensional hypercube realized by the drawing operation mechanism of FIG.

【図8】図3の描画演算機構の演算機能の説明図8 is an explanatory diagram of a calculation function of the drawing calculation mechanism of FIG.

【図9】図3の描画機構の実施例ブロック図9 is a block diagram of an embodiment of the drawing mechanism of FIG.

【図10】3次元描画機構のフレームメモリに対する8
×16画素の同時描画を示した説明図
FIG. 10: 8 for frame memory of 3D drawing mechanism
Explanatory drawing showing simultaneous drawing of × 16 pixels

【図11】本発明の画素データの構造説明図FIG. 11 is an explanatory diagram of a pixel data structure according to the present invention.

【図12】図9の3次元描画機構における並列処理モー
ドを示した実施例ブロック図
12 is a block diagram of an embodiment showing a parallel processing mode in the three-dimensional drawing mechanism of FIG.

【図13】図9の3次元描画機構における時分割処理モ
ードを示した実施例ブロック図
13 is a block diagram of an embodiment showing a time division processing mode in the three-dimensional drawing mechanism of FIG.

【図14】本発明における並列処理モードと時分割処理
モードによるマッピング処理を示したフローチャート
FIG. 14 is a flowchart showing mapping processing in the parallel processing mode and the time-division processing mode according to the present invention.

【図15】並列処理モードによりマッピングしたテクス
チャパターンの説明図
FIG. 15 is an explanatory diagram of texture patterns mapped in the parallel processing mode.

【図16】時分割処理モードによりマッピングしたテク
スチャパターンの説明図
FIG. 16 is an explanatory diagram of texture patterns mapped in a time division processing mode.

【図17】描画処理ユニットに設けたテクスチャマッピ
ング機構の実施例構成図
FIG. 17 is a configuration diagram of an embodiment of a texture mapping mechanism provided in a drawing processing unit.

【図18】座標変換を伴なうテクスチャマッピングの原
理を示した説明図
FIG. 18 is an explanatory diagram showing the principle of texture mapping with coordinate conversion.

【図19】四辺形のポリゴンを例にとったテクスチャマ
ッピングの具体的な説明図
FIG. 19 is a specific explanatory diagram of texture mapping taking a quadrilateral polygon as an example.

【図20】図19の座標変換の数値をまとめた説明図20 is an explanatory diagram summarizing the numerical values of the coordinate conversion of FIG.

【図21】テクスチャマッピングに用いるポリゴンコマ
ンドデータの説明図
FIG. 21 is an explanatory diagram of polygon command data used for texture mapping.

【図22】図17のテクスチャマッピングの処理動作を
示したフローチャート
22 is a flowchart showing the processing operation of the texture mapping of FIG.

【図23】拡大描画に用いる本発明のテクスチャマッピ
ング機構の実施例構成図
FIG. 23 is a configuration diagram of an embodiment of a texture mapping mechanism of the present invention used for enlarged drawing.

【図24】1対4の比率で拡大描画する際にXY表示座
標値の下位2ビットに応じて変化するマッピングパター
ンのS座標値の説明図
FIG. 24 is an explanatory diagram of the S coordinate value of the mapping pattern that changes according to the lower 2 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 4.

【図25】1対4の比率で拡大描画する際にXY表示座
標値の下位2ビットに応じて変化するS座標ばらつき値
の説明図
FIG. 25 is an explanatory diagram of the S coordinate variation value that changes according to the lower 2 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 4.

【図26】図24のS座標値と図25のS座標ばらつき
値の加算結果を示した説明図
26 is an explanatory diagram showing the addition result of the S coordinate value of FIG. 24 and the S coordinate variation value of FIG. 25.

【図27】1対4の比率で拡大描画する際にXY表示座
標値の下位2ビットに応じて変化するマッピングパター
ンのT座標値の説明図
FIG. 27 is an explanatory diagram of the T coordinate value of the mapping pattern that changes according to the lower 2 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 4.

【図28】1対4の比率で拡大描画する際にXY表示座
標値の下位2ビットに応じて変化するT座標ばらつき値
の説明図
FIG. 28 is an explanatory diagram of a T coordinate variation value that changes according to the lower 2 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 4.

【図29】図27のT座標値と図28のT座標ばらつき
値の加算結果を示した説明図
29 is an explanatory diagram showing the addition result of the T coordinate value of FIG. 27 and the T coordinate variation value of FIG. 28.

【図30】図25および図28のばらつき値のテーブル
配置の順番を示した説明図
FIG. 30 is an explanatory diagram showing the order of table arrangement of variation values in FIGS. 25 and 28.

【図31】ばらつき値を加算せずに1対4の比率で描画
したテクスチャパターンの説明図
FIG. 31 is an explanatory diagram of a texture pattern drawn at a ratio of 1 to 4 without adding variation values.

【図32】ばらつき値を加算して1対4の比率で描画し
たテクスチャパターンの説明図
FIG. 32 is an explanatory diagram of a texture pattern drawn with a ratio of 1: 4 by adding variation values.

【図33】1対8の比率で拡大描画する際にXY表示座
標値の下位3ビットに応じて変化するマッピングパター
ンのS座標値の説明図
FIG. 33 is an explanatory diagram of the S coordinate value of the mapping pattern that changes according to the lower 3 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 8.

【図34】1対8の比率で拡大描画する際にXY表示座
標値の下位3ビットに応じて変化するS座標ばらつき値
の説明図
FIG. 34 is an explanatory diagram of an S coordinate variation value that changes according to the lower 3 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 8.

【図35】図33のS座標値と図34のS座標ばらつき
値の加算結果を示した説明図
35 is an explanatory diagram showing the addition result of the S coordinate value of FIG. 33 and the S coordinate variation value of FIG. 34.

【図36】1対8の比率で拡大描画する際にXY表示座
標値の下位3ビットに応じて変化するマッピングパター
ンのT座標値の説明図
FIG. 36 is an explanatory diagram of a T coordinate value of a mapping pattern that changes according to the lower 3 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 8.

【図37】1対8の比率で拡大描画する際にXY表示座
標値の下位3ビットに応じて変化するT座標ばらつき値
の説明図
FIG. 37 is an explanatory diagram of the T coordinate variation value that changes according to the lower 3 bits of the XY display coordinate value when the image is enlarged and drawn at a ratio of 1: 8.

【図38】図36のT座標値と図37のT座標ばらつき
値の加算結果を示した説明図
38 is an explanatory diagram showing the addition result of the T coordinate value of FIG. 36 and the T coordinate variation value of FIG. 37.

【図39】1対8で拡大描画する際に使用するばらつき
値のテーブル配置の順番を示した説明図
FIG. 39 is an explanatory diagram showing the order of the table arrangement of the variation values used when enlarging and drawing with 1 to 8;

【図40】ばらつき値を加算せずに1対8の比率で描画
したテクスチャパターンの説明図
FIG. 40 is an explanatory diagram of a texture pattern drawn at a ratio of 1 to 8 without adding variation values.

【図41】ばらつき値を加算して1対8の比率で描画し
たテクスチャパターンの説明図
FIG. 41 is an explanatory diagram of a texture pattern drawn with a ratio of 1 to 8 by adding variation values.

【図42】従来のテクスチャマッピング機構の概略説明
FIG. 42 is a schematic explanatory diagram of a conventional texture mapping mechanism.

【図43】テクスチャパターンメモリの格納パターンの
説明図
FIG. 43 is an explanatory diagram of a storage pattern of a texture pattern memory.

【図44】1対1の比率で描画したテクスチャパターン
の描画説明図
FIG. 44 is a drawing explanatory diagram of a texture pattern drawn at a ratio of 1: 1.

【図45】1対4の比率で拡大描画したテクスチャパタ
ーンの説明図
FIG. 45 is an explanatory diagram of a texture pattern enlarged and drawn at a ratio of 1: 4.

【符号の説明】[Explanation of symbols]

10:全体制御部 11:CPU 12:主記憶装置(MSU) 13:データ入力部 14:ホストアダプタ 16:システムバス 18:描画演算機構 20:並列データ分配機構 22,22−1,22−2:3次元描画機構 24:奥行データ制御機構 26:2次元描画機構 28:カラーディスプレイ 32,32−1〜32−8:描画処理ユニット 34:フレームメモリ 36:転送バッファ 38:表示用フレームメモリ 40:表示制御部 42−1〜42−8:パイプライン 44:ローカルバス 45:グローバルバス 48−1〜48−n:一括描画領域(8×16画素) 50:画素 60,60−1〜60−32:DSP 62,66:切替回路 64,64−1〜64−8:テクスチャパターンメモリ 68−1〜68−8:レジスタ 70:マッピング機構 72:変換係数生成部 74:S座標計算部 75:制御部 76:T座標計算部 78,88:セレクタ 80:S座標レジスタ 82,92:増分レジスタ 84,94,106,112:加算器 90:T座標レジスタ 86,96:ループ回路 98:3次元物体 100:テクスチャパターン 102:2次元表面形状 104,110:ばらつき増分選択回路 200:CPU 202:プログラムRAM(SRAM) 204:データメモリ(DRAM) 206:通信チャネル 10: Overall control unit 11: CPU 12: Main storage unit (MSU) 13: Data input unit 14: Host adapter 16: System bus 18: Drawing operation mechanism 20: Parallel data distribution mechanism 22, 22-1, 22-2: Three-dimensional drawing mechanism 24: Depth data control mechanism 26: Two-dimensional drawing mechanism 28: Color display 32, 32-1 to 32-8: Drawing processing unit 34: Frame memory 36: Transfer buffer 38: Display frame memory 40: Display Control unit 42-1 to 42-8: Pipeline 44: Local bus 45: Global bus 48-1 to 48-n: Batch drawing area (8 × 16 pixels) 50: Pixel 60, 60-1 to 60-32: DSP 62, 66: Switching circuit 64, 64-1 to 64-8: Texture pattern memory 68-1 to 68-8: Register 70: Ma 72: conversion coefficient generation unit 74: S coordinate calculation unit 75: control unit 76: T coordinate calculation unit 78, 88: selector 80: S coordinate register 82, 92: increment register 84, 94, 106, 112: adder 90: T coordinate register 86, 96: Loop circuit 98: Three-dimensional object 100: Texture pattern 102: Two-dimensional surface shape 104, 110: Variation increment selection circuit 200: CPU 202: Program RAM (SRAM) 204: Data memory (DRAM ) 206: Communication channel

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】2次元のSTテクスチャ座標の座標値
(s,t)で指定されるアドレスにテクスチャ画素デー
タの集合でなるテクスチャパターンを格納したテクスチ
ャパターン記憶手段(64)と、 表示画面に対応した2次元のXY表示座標の座標値
(x,y)で指定されるアドレスに前記テクスチャ画素
データを書込んで3次元物体の表面形状の2次元画像を
格納した表示用記憶手段(34)と、 ポリゴンの集合体で定義された3次元物体に前記テクス
チャパターンを貼付けた際の表面形状を投影した2次元
のUV表面形状座標を生成し、該UV表面形状座標の座
標値(u,v)を前記テクスチャパターン記憶手段(6
4)のSTテクスチャ座標の座標値(s,t)に変換し
て対応するテクスチャ画素データを読出し、前記座標値
(u,v)に対応するXY表示座標の座標値(x,y)
を指定して前記表示用記憶手段(34)に書込むマッピ
ング手段(32)と、を備えた3次元グラフィック描画
装置に於いて、 前記テクスチャパターン記憶手段(64)とマッピング
手段(32)との組を複数設け、 前記複数のテクスチャパターン記憶手段(64)に同じ
テクスチャパターンを格納した際に、各組の複数のマッ
ピング手段(32)による1回のアクセスで異なる座標
位置のテクスチャ画素データを自己のテクスチャパター
ン記憶手段(64)から読出して前記表示記憶手段(3
4)に同時に書込ませる並列処理手段と、 複数設けたテクスチャパターン記憶手段(64)に異な
る種類のテクスチャパターンを格納した際に、前記複数
のテクスチャパターン記憶手段(64)内のいずれか1
つを選択して各組のマッピング手段(32)によりテク
スチャ画素データを順次読出して前記表示記憶手段(3
4)に書込ませる時分割処理手段と、を設けたことを特
徴とする3次元グラフィックス描画装置。
1. A texture pattern storage means (64) for storing a texture pattern consisting of a set of texture pixel data at an address designated by coordinate values (s, t) of two-dimensional ST texture coordinates, and corresponding to a display screen. A storage unit for display (34) which stores the two-dimensional image of the surface shape of the three-dimensional object by writing the texture pixel data at an address designated by the coordinate value (x, y) of the two-dimensional XY display coordinates. , Two-dimensional UV surface shape coordinates are generated by projecting the surface shape when the texture pattern is pasted on a three-dimensional object defined by a collection of polygons, and the coordinate values (u, v) of the UV surface shape coordinates are generated. The texture pattern storage means (6
4) The coordinate value (s, t) of the ST texture coordinate is converted to read the corresponding texture pixel data, and the coordinate value (x, y) of the XY display coordinate corresponding to the coordinate value (u, v).
In a three-dimensional graphic drawing device provided with a mapping means (32) for designating and writing in the display storage means (34), the texture pattern storage means (64) and the mapping means (32) When a plurality of sets are provided and the same texture pattern is stored in the plurality of texture pattern storage means (64), the texture pixel data at different coordinate positions are self-generated by one access by the plurality of mapping means (32) of each set. From the texture pattern storage means (64) of the display memory means (3).
4), the parallel processing means for simultaneously writing the texture patterns and the plurality of texture pattern storage means (64) storing different types of texture patterns, any one of the plurality of texture pattern storage means (64)
Selecting one of them and sequentially reading texture pixel data by the mapping means (32) of each set to display the storage means (3
4) A time-division processing means for writing to the 3) graphics rendering device.
【請求項2】請求項1記載の3次元グラフィックス描画
装置に於いて、前記テクスチャパターン記憶手段(6
4)およびマッピング手段(32)の組を、前記表示用
記憶手段(34)で同時にマッピングするX軸方向のラ
イン数Nに応じてN組設けたことを特徴とする3次元グ
ラフィックス描画装置。
2. The three-dimensional graphics drawing apparatus according to claim 1, wherein the texture pattern storage means (6)
A three-dimensional graphics drawing device, characterized in that a set of 4) and a mapping means (32) is provided in N sets according to the number of lines N in the X-axis direction that are simultaneously mapped in the display storage means (34).
【請求項3】請求項1記載の3次元グラフィックス描画
装置に於いて、前記マッピング手段(32)は、 ポリゴンの集合体で定義された3次元物体に2次元のテ
クスチャパターンを貼付けた際の表面形状を投影した2
次元のUV表面形状座標の座標値(u,v)を生成する
表面形状座標生成手段と、 前記表面形状を構成するポリゴンの頂点座標値(u,
v)とこれに対応するSTテクスチャ座標の頂点座標値
(s,t)から、該両座標間の座標変換に用いる初期値
(s0 ,t0 )および増分値(K1 ,K2 )を生成する
変換係数生成手段(72)と、 前記STテクスチャ座標のS座標初期値(s0 )を保持
するS座標レジスタ(80)と、 前記STテクスチャ座標のS座標増分値(K1 )を保持
するS座標増分レジスタ(82)と、 前記頂点間のUV表面形状座標の座標値(u)を入力す
るごとに、前記S座標初期値(s0 )とS座標増分値
(K1 )を加算し、該加算結果を新たなS座標値(s)
として前記S座標レジスタ(80)に保持させるS座標
加算回路(84)と、 前記テクスチャ座標のT座標初期値(t0 )を保持する
T座標レジスタ(90)と、 前記テクスチャ座標のT座標増分値(K2 )を保持する
T座標増分レジスタ(92)と、 前記頂点間のUV表面形状座標の座標値(v)を入力す
るごとに、前記T座標初期値(t0 )とT座標増分値
(K2 )を加算し、該加算結果を新たなT座標値(t)
として前記T座標レジスタ(90)に保持させるT座標
加算回路(94)と、を設けたことを特徴とする3次元
グラフィックス描画装置。
3. The three-dimensional graphics drawing apparatus according to claim 1, wherein the mapping means (32) is used when a two-dimensional texture pattern is pasted on a three-dimensional object defined by an aggregate of polygons. Surface projected 2
Surface shape coordinate generation means for generating coordinate values (u, v) of three-dimensional UV surface shape coordinates, and vertex coordinate values (u, v of polygons forming the surface shape.
v) and the corresponding vertex coordinate values (s, t) of the ST texture coordinates, an initial value (s 0 , t 0 ) and an increment value (K 1 , K 2 ) used for coordinate conversion between the two coordinates are obtained. A conversion coefficient generating means (72) for generating, an S coordinate register (80) for holding the S coordinate initial value (s 0 ) of the ST texture coordinates, and an S coordinate increment value (K 1 ) for the ST texture coordinates are held. The S coordinate increment register (82) and the coordinate value (u) of the UV surface shape coordinates between the vertices are added, and the S coordinate initial value (s 0 ) and the S coordinate increment value (K 1 ) are added. Then, the addition result is changed to a new S coordinate value (s).
S coordinate adder circuit (84) for holding in the S coordinate register (80), T coordinate register (90) for holding the T coordinate initial value (t 0 ) of the texture coordinate, and T coordinate increment of the texture coordinate A T coordinate increment register (92) holding a value (K 2 ), and a T coordinate initial value (t 0 ) and a T coordinate increment each time the coordinate value (v) of the UV surface shape coordinate between the vertices is input. The value (K 2 ) is added, and the addition result is added to the new T coordinate value (t).
A three-dimensional graphics drawing device comprising: a T-coordinate adding circuit (94) held in the T-coordinate register (90).
【請求項4】請求項3記載の3次元グラフィックス描画
装置に於いて、前記変換係数生成手段(72)は、前記
UV表面形状座標のU軸方向の2つのピクセル頂点座標
値を(u0 ,v0 )、(ue ,v0 )とし、且つ前記S
Tテクスチャ座標のS軸方向の2つのピクセル頂点座標
値を(s0 ,t0 )、(se ,t0 )とするとき、前記
S座標増分値(K1 )を、 K1 =(se −s0 )/(ue −u0 ) として求めることを特徴とする3次元グラフィックス描
画装置。
4. The three-dimensional graphics drawing device according to claim 3, wherein the conversion coefficient generating means (72) calculates two pixel vertex coordinate values in the U-axis direction of the UV surface shape coordinates (u 0). , V 0 ), (u e , v 0 ), and S
When the two pixel vertex coordinate values of the T texture coordinate in the S axis direction are (s 0 , t 0 ), (s e , t 0 ), the S coordinate increment value (K 1 ) is K 1 = (s A three-dimensional graphics drawing device characterized by obtaining as e −s 0 ) / (u e −u 0 ).
【請求項5】請求項3記載の3次元グラフィックス描画
装置に於いて、前記変換係数生成手段(72)は、前記
UV表面形状座標のV軸方向の2つのピクセル頂点の座
標値を(u0 ,v0 )、(u0 ,ve )とし、且つ前記
TSテクスチャ座標のT軸方向の2つのピクセル頂点の
座標値を(s0 ,t0 )、(s0 ,te )とするとき、
前記T座標増分値(K2 )を、 K2 =(te −t0 )/(ve −v0 ) として求めることを特徴とする3次元グラフィックス描
画装置。
5. The three-dimensional graphics drawing apparatus according to claim 3, wherein the conversion coefficient generating means (72) calculates the coordinate values of two pixel vertices in the V-axis direction of the UV surface shape coordinates (u). 0, v 0), and (u 0, v e), and the coordinate values of the two pixels vertices of T axis direction of the TS texture coordinates (s 0, t 0), and (s 0, t e) When
Wherein T coordinates increment (K 2), K 2 = (t e -t 0) / (v e -v 0) 3 -dimensional graphics drawing apparatus characterized by determining a.
【請求項6】ポリゴンの集合体で定義された3次元物体
に2次元のテクスチャパターンを貼付けた際の表面形状
を投影した2次元のUV表面形状座標の座標値(u,
v)を生成する表面形状座標生成手段(10)と、 前記表面形状を構成するポリゴン頂点座標値(u,v)
とこれに対応するSTテクスチャ座標の頂点座標値
(s,t)から、該両座標間の座標変換に用いる初期値
(s0 ,t0 )および増分値(K1 ,K2 )を生成する
変換係数生成手段(72)と、 前記STテクスチャ座標のS座標初期値(s0 )を保持
するS座標レジスタ(80)と、 前記STテクスチャ座標のS座標増分値(K1 )を保持
するS座標増分レジスタ(82)と、 前記頂点間のUV表面形状座標の座標値(u)を入力す
るごとに、前記S座標初期値(s0 )とS座標増分値
(K1 )を加算し、該加算結果を新たなS座標値(s)
として前記S座標レジスタ(80)に保持させるS座標
加算器(84)と、 拡大モード設定時に前記UV表面形状座標の座標値
(u,v)に対応するXY表示座標の座標値(x,y)
によって指定されるばらつき値(Δs)を出力するS座
標ばらつき選択回路(104)と、 前記S座標ばらつき選択回路(104)のばらつき値
(Δs)を前記S座標レジスタ(80)からの座標値
(s)に加算して前記テクスチャパターン記憶手段(6
4)に供給するS座標ばらつき加算回路(106)と、 前記STテクスチャ座標のT座標初期値(t0 )を保持
するT座標レジスタ(90)と、 前記STテクスチャ座標のT座標増分値(K2 )を保持
するT座標増分レジスタ(92)と、 前記頂点間のUV表面形状座標の座標値(v)を入力す
るごとに、前記T座標初期値(t0 )とT座標増分値
(K2 )を加算し、該加算結果を新たなT座標値(t)
として前記T座標レジスタ(90)に保持させるT座標
加算器(94)と、 拡大モード設定時に前記UV表面形状座標の座標値
(u,v)に対応するXY表示座標の座標値(x,y)
によって指定されるばらつき値(Δt)を出力するT座
標ばらつき選択回路(110)と、 前記T座標ばらつき選択回路(112)のばらつき値
(Δt)を前記T座標レジスタ(90)からの座標値
(t)に加算して前記テクスチャパターン記憶手段(6
4)に供給するT座標ばらつき加算回路(112)と、
を設けたことを特徴とする3次元グラフィックス描画装
置。
6. A coordinate value of a two-dimensional UV surface shape coordinate (u, u, which is a projection of a surface shape when a two-dimensional texture pattern is pasted on a three-dimensional object defined by an aggregate of polygons).
v) surface shape coordinate generation means (10), and polygon vertex coordinate values (u, v) forming the surface shape.
And initial value (s 0 , t 0 ) and increment value (K 1 , K 2 ) used for coordinate conversion between the two coordinates, from the corresponding vertex coordinate value (s, t) of ST texture coordinates. A conversion coefficient generating means (72), an S coordinate register (80) which holds the S coordinate initial value (s 0 ) of the ST texture coordinates, and an S coordinate which holds the S coordinate increment value (K 1 ) of the ST texture coordinates. Every time the coordinate increment register (82) and the coordinate value (u) of the UV surface shape coordinates between the vertices are input, the S coordinate initial value (s 0 ) and the S coordinate increment value (K 1 ) are added, A new S coordinate value (s) is added to the addition result.
And an S coordinate adder (84) held in the S coordinate register (80), and coordinate values (x, y) of XY display coordinates corresponding to the coordinate values (u, v) of the UV surface shape coordinates when the enlargement mode is set. )
And a variation value (Δs) of the S coordinate variation selection circuit (104) for outputting a variation value (Δs) designated by the coordinate value (Δs) from the S coordinate register (80). s) and the texture pattern storage means (6
4) S coordinate variation adding circuit (106), a T coordinate register (90) that holds the T coordinate initial value (t 0 ) of the ST texture coordinates, and a T coordinate increment value (K) of the ST texture coordinates. 2 ) and the coordinate value (v) of the UV surface shape coordinate between the vertices, each time the T coordinate initial value (t 0 ) and the T coordinate increment value (K) are input. 2 ) is added, and the addition result is added to a new T coordinate value (t).
And a T coordinate adder (94) held in the T coordinate register (90), and coordinate values (x, y) of XY display coordinates corresponding to the coordinate values (u, v) of the UV surface shape coordinates when the enlargement mode is set. )
And a variation value (Δt) of the T-coordinate variation selection circuit (112) for outputting a variation value (Δt) designated by the coordinate value (Δt) from the T-coordinate register (90). t) and the texture pattern storage means (6
4) T coordinate variation adding circuit (112),
A three-dimensional graphics drawing device characterized by being provided with.
【請求項7】請求項6記載の3次元グラフィックス描画
装置に於いて、前記変換係数生成手段(72)は、前記
UV表面形状座標の座標値(u,v)をN倍に拡大して
XY表示座標に展開する拡大モードの設定時に、前記増
分値(K1 ,K2 )をN分の1に設定し、N個の連続す
るUV表面形状座標の座標値(u,v)の入力につきS
Tテクスチャ座標の同一座標値(s,t)を連続生成さ
せることを特徴とする3次元グラフィックス描画装置。
7. The three-dimensional graphics drawing device according to claim 6, wherein the conversion coefficient generating means (72) enlarges the coordinate value (u, v) of the UV surface shape coordinate by N times. When setting the expansion mode for expanding to XY display coordinates, the increment value (K 1 , K 2 ) is set to 1 / N, and the coordinate values (u, v) of N consecutive UV surface shape coordinates are input. Per S
A three-dimensional graphics drawing device characterized by continuously generating the same coordinate values (s, t) of T texture coordinates.
【請求項8】請求項6記載の3次元グラフィックス描画
装置に於いて、前記S座標ばらつき選択回路(104)
およびT座標ばらつき選択回路(110)は、前記UV
表面形状座標の座標値(u,v)をN倍に拡大してXY
表示座標に展開する拡大モードの設定時に、増分値(K
1 ,K2 )をN分の1した最小増分値(K1 /N),
(K2 /N)を1単位として増加する0から(N−1)
・(K1 /N),(N−1)・(K2 /N)までのN種
類のばらつき値を、XY表示座標の座標値(x,y)に
よって指定される位置にランダムに格納したテーブルを
準備し、マッピング時のXY表示座標の座標値(x,
y)で前記テーブルを検索して対応するばらつき値(Δ
s,Δt)を選択することを特徴とする3次元グラフィ
ックス描画装置。
8. The three-dimensional graphics drawing device according to claim 6, wherein the S-coordinate variation selection circuit (104).
And the T-coordinate variation selection circuit (110)
XY by enlarging the coordinate value (u, v) of the surface shape coordinate by N times
When setting the expansion mode that expands to the display coordinates, the increment value (K
1, K 2) one with minimum increment of N min (K 1 / N),
Increase from 0 as (K 2 / N) as one unit (N-1)
・ N kinds of variation values up to (K 1 / N), (N-1), and (K 2 / N) are randomly stored at positions specified by coordinate values (x, y) of XY display coordinates. Prepare the table and set the coordinate values (x,
y) the table is searched and the corresponding variation value (Δ
s, Δt) is selected, a three-dimensional graphics drawing device.
【請求項9】請求項8記載の3次元グラフィックス描画
装置に於いて、前記テーブルのアドレスを、XY表示座
標の座標値(x,y)の下位ビットで指定することを特
徴とする3次元グラフィックス描画装置。
9. The three-dimensional graphics drawing apparatus according to claim 8, wherein the address of the table is designated by the lower bit of the coordinate value (x, y) of the XY display coordinates. Graphics drawing device.
【請求項10】請求項6記載の3次元グラフィックス描
画装置に於いて、前記変換係数生成手段(72)は、前
記UV表面形状座標の座標値(u,v)を4倍に拡大し
てXY表示座標に展開する拡大モードの設定時に、前記
増分値(K1 ,K2 )を4分の1に設定し、4個の連続
するUV表面形状座標の座標値(u,v)の入力につき
STテクスチャ座標の同一座標値(s,t)を連続生成
させることを特徴とする3次元グラフィックス描画装
置。
10. The three-dimensional graphics drawing device according to claim 6, wherein the conversion coefficient generating means (72) magnifies the coordinate value (u, v) of the UV surface shape coordinate by four times. At the time of setting the expansion mode for expanding to XY display coordinates, the increment value (K 1 , K 2 ) is set to 1/4, and the coordinate values (u, v) of four continuous UV surface shape coordinates are input. A three-dimensional graphics drawing device characterized by continuously generating the same coordinate value (s, t) of ST texture coordinates.
【請求項11】請求項6記載の3次元グラフィックス描
画装置に於いて、前記S座標ばらつき選択回路(10
4)およびT座標ばらつき選択回路(112)は、前記
UV表面形状座標の座標値(u,v)を4倍に拡大して
XY表示座標に展開する拡大モードの設定時に、増分値
(K1 ,K2 )を4分の1した最小増分値0.25を1
単位として増加する0から0.75までの4種類のばら
つき値0.00,0.25,0.50,0.75を、X
Y表示座標の座標値(x,y)によって指定される位置
にランダムに格納したテーブルを準備し、マッピング時
のXY表示座標の座標値(x,y)で前記テーブル検索
して対応するばらつき値(Δs,Δt)を選択すること
を特徴とする3次元グラフィックス描画装置。
11. The three-dimensional graphics drawing apparatus according to claim 6, wherein the S-coordinate variation selection circuit (10).
4) and the T-coordinate variation selection circuit (112) enlarges the coordinate value (u, v) of the UV surface shape coordinate by 4 times and expands the coordinate value (u, v) to the XY display coordinate, when setting the increment value (K 1 , K 2 ) is a quarter of the minimum increment value 0.25
The four types of variation values 0.00, 0.25, 0.50, and 0.75 that increase from 0 to 0.75 are calculated as X.
A table randomly stored at a position designated by the coordinate value (x, y) of the Y display coordinate is prepared, and the table is searched by the coordinate value (x, y) of the XY display coordinate at the time of mapping, and the corresponding dispersion value is obtained. A three-dimensional graphics drawing device characterized by selecting (Δs, Δt).
【請求項12】請求項11記載の3次元グラフィックス
描画装置に於いて、前記テーブルのアドレスを、XY表
示座標の座標値(x,y)の下位2ビットで指定するこ
とを特徴とする3次元グラフィックス描画装置。
12. The three-dimensional graphics drawing device according to claim 11, wherein the address of the table is designated by the lower 2 bits of the coordinate value (x, y) of the XY display coordinates. Dimensional graphics drawing device.
【請求項13】請求項6記載の3次元グラフィックス描
画装置に於いて、前記変換係数生成手段(72)は、前
記UV表面形状座標の座標値(u,v)を8倍に拡大し
てXY表示座標に展開する拡大モードの設定時に、前記
増分値(K1 ,K2 )を8分の1に設定し、8個の連続
するUV表面形状座標の座標値(u,v)の入力につき
STテクスチャ座標の同一座標値(s,t)を連続生成
させることを特徴とする3次元グラフィックス描画装
置。
13. The three-dimensional graphics drawing device according to claim 6, wherein the conversion coefficient generating means (72) magnifies the coordinate value (u, v) of the UV surface shape coordinate by 8 times. When setting the expansion mode for expanding to XY display coordinates, the increment value (K 1 , K 2 ) is set to 1/8 and the coordinate values (u, v) of eight continuous UV surface shape coordinates are input. A three-dimensional graphics drawing device characterized by continuously generating the same coordinate value (s, t) of ST texture coordinates.
【請求項14】請求項6記載の3次元グラフィックス描
画装置に於いて、前記S座標ばらつき選択回路(10
4)およびT座標ばらつき選択回路(110)は、前記
UV表面形状座標の座標値(u,v)を8倍に拡大して
XY表示座標に展開する拡大モードの設定時に、増分値
(K1 ,K2 )を8分の1した最小増分値0.125を
1単位として増加する0から0.875までの8種類の
ばらつき値0.000,0.125,0.250,0.
375,0.500,0.625,0.750,0.8
75を、XY表示座標の座標値(x,y)によって指定
される位置にランダムに格納したテーブルを準備し、マ
ッピング時のXY表示座標の座標値(x,y)で前記テ
ーブルを検索して対応するばらつき値(Δs,Δt)を
選択することを特徴とする3次元グラフィックス描画装
置。
14. A three-dimensional graphics drawing apparatus according to claim 6, wherein said S-coordinate variation selection circuit (10).
4) and T coordinate variation selection circuit (110), the coordinate values of the UV surface shape coordinates (u, v) when setting the enlargement mode to expand the XY display coordinates to expand to 8 times, the increment value (K 1 , K 2 ) is increased by 1/8 as a minimum increment value of 0.125, and eight types of variation values from 0 to 0.875 0.000, 0.125, 0.250, 0.
375, 0.500, 0.625, 0.750, 0.8
75 is randomly stored in a position designated by the coordinate value (x, y) of the XY display coordinates, and the table is searched by the coordinate value (x, y) of the XY display coordinate at the time of mapping. A three-dimensional graphics drawing device characterized by selecting a corresponding variation value (Δs, Δt).
【請求項15】請求項14記載の3次元グラフィックス
描画装置に於いて、前記テーブルのアドレスを、XY表
示座標の座標値(x,y)の下位3ビットで指定するこ
とを特徴とする3次元グラフィックス描画装置。
15. The three-dimensional graphics drawing apparatus according to claim 14, wherein the address of the table is specified by the lower 3 bits of the coordinate value (x, y) of the XY display coordinates. Dimensional graphics drawing device.
【請求項16】請求項6記載の3次元グラフィックス描
画装置に於いて、前記変換係数生成手段(72)は、前
記UV表面形状座標のU軸方向の2つのピクセル頂点の
座標値を(u0 ,v0 )、(ue ,v0 )とし、且つ前
記STテクスチャ座標のS軸方向の2つのピクセル頂点
の座標値を(s0 ,t0 )、(se ,t0 )とすると
き、前記S座標増分値(K1 )を、 K1 =(se −s0 )/(ue −u0 ) として求めることを特徴とする3次元グラフィックス描
画装置。
16. The three-dimensional graphics drawing device according to claim 6, wherein the conversion coefficient generating means (72) calculates the coordinate values of two pixel vertices in the U-axis direction of the UV surface shape coordinates (u). 0 , v 0 ), (u e , v 0 ), and the coordinate values of the two pixel vertices in the S axis direction of the ST texture coordinates are (s 0 , t 0 ), (s e , t 0 ). At this time, the three-dimensional graphics drawing device is characterized in that the S coordinate increment value (K 1 ) is obtained as K 1 = (s e −s 0 ) / (u e −u 0 ).
【請求項17】請求項6記載の3次元グラフィックス描
画装置に於いて、前記変換係数生成手段(72)は、前
記UV表面形状座標のV軸方向の2つのピクセル頂点の
座標値を(u0 ,v0 )、(u0 ,ve )とし、且つ前
記STテクスチャ座標のT軸方向の2つのピクセル頂点
の座標値を(s0 ,t0 )、(s0 ,te )とすると
き、前記T座標増分値(K2 )を、 K2 =(te −t0 )/(ve −v0 ) として求めることを特徴とする3次元グラフィックス描
画装置。
17. The three-dimensional graphics drawing device according to claim 6, wherein the conversion coefficient generating means (72) calculates the coordinate values of two pixel vertices in the V-axis direction of the UV surface shape coordinates (u). 0, v 0), and (u 0, v e), and the coordinate values of the two pixels vertices of T axis direction of the ST texture coordinates (s 0, t 0), and (s 0, t e) when, the T coordinate increment value (K 2), K 2 = (t e -t 0) / (v e -v 0) 3 -dimensional graphics drawing apparatus characterized by determining a.
JP9269593A 1992-05-15 1993-04-20 Device for plotting three-dimensional graphics Withdrawn JPH06309471A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9269593A JPH06309471A (en) 1993-04-20 1993-04-20 Device for plotting three-dimensional graphics
GB9309818A GB2267203B (en) 1992-05-15 1993-05-12 Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping
GB9610749A GB2301005B (en) 1992-05-15 1993-05-12 Three dimensional graphics drawing apparatus to be used in texture mapping
US08/061,087 US5586234A (en) 1992-05-15 1993-05-13 Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US08/460,804 US5572636A (en) 1992-05-15 1995-06-02 Three-dimensional graphics drawing apparatus
US08/738,604 US5850224A (en) 1992-05-15 1996-10-29 Three dimensional parallel drawing apparatus for synthesizing graphics data with image data using a pixel depth buffer and an image depth register
US08/741,355 US6052126A (en) 1992-05-15 1996-10-29 Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US08/739,217 US5940091A (en) 1992-05-15 1996-10-29 Three-dimensional graphic drawing apparatus wherein the CPU and the three-dimensional drawing mechanism access memory via a memory control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9269593A JPH06309471A (en) 1993-04-20 1993-04-20 Device for plotting three-dimensional graphics

Publications (1)

Publication Number Publication Date
JPH06309471A true JPH06309471A (en) 1994-11-04

Family

ID=14061643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9269593A Withdrawn JPH06309471A (en) 1992-05-15 1993-04-20 Device for plotting three-dimensional graphics

Country Status (1)

Country Link
JP (1) JPH06309471A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212356A (en) * 1994-12-01 1996-08-20 Fujitsu Ltd Information processing apparatus and information processing method
US5877770A (en) * 1995-05-24 1999-03-02 Sharp Kabushiki Kaisha Texture pattern memory circuit for providing plural texel data in response to a single access operation
JP2002074388A (en) * 2000-08-23 2002-03-15 Nintendo Co Ltd Method and device for bump mapping photographed with environment in graphics system
JP2007080029A (en) * 2005-09-15 2007-03-29 Kgt Inc Method of synthetically integrating multiple three-dimensional computer graphics
JP2009545825A (en) * 2006-08-03 2009-12-24 クゥアルコム・インコーポレイテッド Graphic processing unit with extended vertex cache
CN111724471A (en) * 2020-07-02 2020-09-29 同济大学建筑设计研究院(集团)有限公司 Three-dimensional model display method and device, computer equipment and storage medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212356A (en) * 1994-12-01 1996-08-20 Fujitsu Ltd Information processing apparatus and information processing method
US5877770A (en) * 1995-05-24 1999-03-02 Sharp Kabushiki Kaisha Texture pattern memory circuit for providing plural texel data in response to a single access operation
JP2002074388A (en) * 2000-08-23 2002-03-15 Nintendo Co Ltd Method and device for bump mapping photographed with environment in graphics system
JP4658378B2 (en) * 2000-08-23 2011-03-23 任天堂株式会社 Method and apparatus for bump mapping that mirrors the environment in a graphics system
JP2007080029A (en) * 2005-09-15 2007-03-29 Kgt Inc Method of synthetically integrating multiple three-dimensional computer graphics
JP2009545825A (en) * 2006-08-03 2009-12-24 クゥアルコム・インコーポレイテッド Graphic processing unit with extended vertex cache
JP4938850B2 (en) * 2006-08-03 2012-05-23 クゥアルコム・インコーポレイテッド Graphic processing unit with extended vertex cache
CN111724471A (en) * 2020-07-02 2020-09-29 同济大学建筑设计研究院(集团)有限公司 Three-dimensional model display method and device, computer equipment and storage medium

Similar Documents

Publication Publication Date Title
US5586234A (en) Parallel processing three-dimensional drawing apparatus for simultaneously mapping a plurality of texture patterns
US7088362B2 (en) Graphic computing apparatus
JP3007701B2 (en) Display device and operation method thereof
US6906720B2 (en) Multipurpose memory system for use in a graphics system
JP5061273B2 (en) Image generation device, texture mapping device, image processing device, and texture storage method
JP2673101B2 (en) Computer graphics equipment
WO1994004990A1 (en) Image synthesizer
EP0307019B1 (en) Apparatus for modifying pixel data stored in a random access memory
US5745739A (en) Virtual coordinate to linear physical memory address converter for computer graphics system
JPH04222071A (en) Method and apparatus for texture mapping
JPH07120433B2 (en) Method and apparatus for rendering a trimmed parametric surface
US5877779A (en) Method and apparatus for efficient rendering of three-dimensional scenes
JPH09319891A (en) Image processor and its processing method
JPH06309471A (en) Device for plotting three-dimensional graphics
US7372461B2 (en) Image processing apparatus and method of same
JPH01131976A (en) Texture mapping device and method
JP4069486B2 (en) Memory circuit control device and graphic operation device
JP3741053B2 (en) Image processing device
JP3409987B2 (en) Three-dimensional image generation method and apparatus and three-dimensional image processing apparatus using the method and apparatus
JP2774874B2 (en) Image synthesizing apparatus and image synthesizing method
JPH11306366A (en) Method and device for graphic operation
JPH11272548A (en) Storage circuit control device and graphic operation device
JP4482996B2 (en) Data storage apparatus and method and image processing apparatus
JP4271270B2 (en) DATA STORAGE DEVICE, DATA STORAGE DEVICE CONTROL DEVICE AND METHOD, AND IMAGE GENERATION DEVICE
JP2888640B2 (en) Image synthesizing apparatus and image synthesizing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704