[go: up one dir, main page]

JPH06290162A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH06290162A
JPH06290162A JP6029638A JP2963894A JPH06290162A JP H06290162 A JPH06290162 A JP H06290162A JP 6029638 A JP6029638 A JP 6029638A JP 2963894 A JP2963894 A JP 2963894A JP H06290162 A JPH06290162 A JP H06290162A
Authority
JP
Japan
Prior art keywords
output signal
output
input
response
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6029638A
Other languages
English (en)
Inventor
Set Brian Colak
ブライアン コラック セット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH06290162A publication Critical patent/JPH06290162A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • G06N99/007—Molecular computers, i.e. using inorganic molecules
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Image Analysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 ニューラル網を具えた情報処理装置を提供す
る。 【構成】 空間的に不均一な媒体中に全体にニューロン
とシナプスの機能が分布したニューラル網を、入力から
出力へレスポンスフィールドが伝播する。レスポンスフ
ィールドは複数の入力信号に対する媒体の反作用であ
り、入力信号に非線形に依存する。レスポンスフィール
ドは更に不均一性によって決定される。１又は複数の特
定の位置におけるフィールドの値は、ニューラル網の１
又は複数の出力信号を表す。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、シナプスで機能的
に相互接続されているニューロンを含むニューラルネッ
トワークを具えた情報処理装置に関するものである。こ
のネットワークは、複数の入力信号を受信するための入
力手段、少なくとも１つの出力を供給するための出力手
段、及び、入力手段と出力手段との間にあって複数の入
力信号にニューラル変換を施して出力信号を生成する装
置を有する。
【０００２】
【従来の技術】最近の十年間、ニューラルネットワーク
は信号処理装置として急速に興味を増して来ている。こ
の信号処理装置の主要な特性は、入力信号から出力信号
に移る過程を、密接に相互接続された構造において空間
的に分布した素子を用い且つ質量的に並列情報処理を用
いて非線形に行う点に存在する。このような情報処理装
置は、頑丈な、故障耐性のある処理装置である。更に、
ニューラルネットワークは、従来のマイクロプロセッサ
ーのように前もって記述されたアルゴリズムの命令によ
るプログラムではなく、例を基にした学習によってプロ
グラムすることができる。この学習は、管理者がいても
いなくても行われ、後者の場合は、“自己学習”と呼ば
れる。ニューラルネットワークは、特に連合的なメモリ
ー、分類、パターン認識及び最適化問題において、重要
な役割を果たすものと期待されている。一般的な紹介文
としては、“ニューラル網による計算入門”（"An Intr
odu-ction to Computing with Neural Nets", R.P.Lipp
mann, IEEE ASSP Magazine,1987年４月, 4-22頁）を参
照するとよい。
【０００３】特定の問題についてソフトウェアの解を求
める目的で、ニューラルネットワーク制御のため又はニ
ューラルネットワークのシミュレーションのための若干
の数学的なアルゴリズムが有用であるとみられている
が、ニューラルネットワークを利用することの実際の利
点は、専用のハードウェアによってのみ得られるものと
信じられている。電子的又は光学的ハードウェアによる
種々のニューラルネットワークの実例は、最近の十年間
にその曙光を見たものである。例えば、フィリップス電
子研究所は、米国特許USP4,994,982で明らかなように、
モジュラーニューラルネットワークアーキテクチャのた
めの最初の商業的な、電子的で、全ディジタル的で、学
習可能なニューラルチップを開発した。アナログニュー
ラル網の電子的な実例は、例えば米国特許USP4,866,645
である。光学ニューラル網は、“光学的ニューラルコン
ピュータ”（"Optical Neural Computers", Y.S.Abu-Mo
stafa 及びD.Psaltis, Scientific American 256,1987
年３月,66-73頁）で取り扱われている。
【０００４】充分に大きい数のニューロンとシナプスを
実現するためには、しばしば、制限された空間の中での
密な設計が必要になる。学習可能なニューラル網は、網
の学習フェーズにおいてウェイトを個々に且つ正確にモ
ディファイするための付加的な回路を必要とし、これは
必然的にシステムのサイズと複雑さを増すこととなる。
ニューラル網の処理能力はニューロンと相互接続の数と
共に増大するので、今日、ニューロン網の技術において
は、主としてニューロンと相互接続の密度の向上に努力
が払われている。
【０００５】例えば、電子的な実用例の設計における主
要な問題は、単一チップ上に実現することができるニュ
ーロン或いはニューロン機能の数の制約である。通常、
従来技術によって１つのチップに集積することができる
ニューロン或いはニューロン機能の最大数は、千には及
ばない。更に、前記のような大きな数のニューロンを含
む網の学習能力を実現するために必要な付加的な部品の
複雑さ及び量は、少なくとも比例的に高くなると思われ
ている。
【０００６】前記の例は、共通して、対応するアーキテ
クチャが１次的に総括的な特性を有する。即ち、基本的
な計算を遂行するニューラル網の例えばニューロンとシ
ナプスのような種々のそれぞれの機能素子が物理的に個
別化されたデバイス又は回路によって実現される。これ
らのデバイス及び回路は、ウェイト付けされた乗算、加
算及びシグモイド関数の応用のように専用的に動作す
る。
【０００７】ニューロン又はニューロン層の数を減らす
ため、相互接続体系を簡素化するため、及び効率を高め
るための１つの方法は、ニューラル網に供給される入力
信号の高次項（平方、積、３乗等）を使用することであ
る。これらの高次項は、従ってニューロンによって処理
されるべき信号として役に立つ。これについては、例え
ば論文「高次ニューラル網における学習、不変性及び一
般化」（C.Lee Giles等,"Learning, Invariance and Ge
neralization in High-Order Neural Nets",Appl. Op
t., 第26巻, 1987年, 第4972-4978 頁）に記載されてい
る。高次依存性は、前もって定められ、予め処理された
入力データと考えることができ、この前処理は、ニュー
ラル網が解こうとする問題の種類についての予備知識に
基づくものである。例えば、ニューラル網によって取り
扱うべき種々の分類の問題は、入力信号間の異なった形
の非線型の相関を必要とすることがある。
【０００８】
【発明が解決しようとする課題】前記で述べた制約につ
いての観点から、本発明は、かなり大きな数のニューロ
ン機能の集積化を可能にし、高度に技術独立性を持つ、
基本的に新しいニューラル網アーキテクチャを有する情
報処理システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的のため、本発明
は、シナプスで機能的に相互接続されているニューロン
を含むニューラル網を有する情報処理装置を提供する。
この網は、複数の入力信号を受信するための入力手段、
少なくとも１つの出力を供給するための出力手段、及
び、入力手段と出力手段との間にあって複数の入力信号
にニューラル変換を施して出力信号を生成する装置を有
する。本発明によれば、該出力信号を生成する装置が、
複数の入力信号に応答して、少なくとも１つの入力信号
に非線形に依存するレスポンスフィールドを全体に伝播
させるように動作する物理的媒体を具える。該媒体は、
レスポンスフィールドの空間依存性に影響するように動
作する１又はそれ以上の空間的に分布した不均一性を有
する。該媒体は、少なくとも媒体における第１の位置に
起きたレスポンスフィールドの代表である第１のレスポ
ンスと出力手段との結合に出力信号を生成するように動
作する。
【００１０】本発明は、媒体の基底状態のエネルギー準
位は与えられた境界条件に依存するとの洞察に基づいて
いる。媒体がそれぞれ異なった境界条件の下で励起され
ると、媒体はそれぞれ異なった最低状態を持つようにな
る。このようにして、境界条件は入力信号として振る舞
い、更に対応する最低エネルギー構造は出力信号として
振る舞う。この出力信号の入力信号に対する非線形な関
係は、与えられた特定の境界条件によって定まる。
【００１１】このようにして、ニューラル網動作に要求
されるマッピングは、全体的にそして実質的に連続的に
分布した集合的な、空間的に不均一な媒体の物理的性質
を利用することによって得られる。媒体は、非晶質物質
であっても、構造を持つ物質であってもよいし、固体、
液体、気体、プラズマ等であってもよい。問題となる特
性は、例えば、電場、磁場、電気力学場或いは音場に、
又は、例えば、電場から音場へ等の変換を含む現象に対
応付けられる。
【００１２】非線形マッピング及び相互の信号の相関
は、ニューロン機能及びシナプス機能のための位置を明
確に定める必要なしに、空間的に全体的に分布した並列
な形で達成される。これは、ニューラル網に固有の特性
的な強靱さを一層高めることになり、更に重要にこと
は、従来の固定システム固有の空間的な制約を避けるこ
とになる。その結果、本発明によって、ニューロン機能
及びシナプス機能の高密度性を獲得できる。これに加え
て、本発明の実現は、ニューラル網動作に必要な非線形
性を、種々の物質及びデバイスから得られる特性に合う
ように仕立て上げる可能性に依存している。全ての物質
が多少とも非線形の挙動をとるものであるから、本発明
は、機能的にニューラル網を実現するために適合する技
術の分野を著しく広げる。
【００１３】ニューラル網の内部動作について基本的な
観点は、信号の禁止と信号の交差である。禁止は、集合
的な挙動に対して信号の減少又は反転として寄与する信
号動作である。信号交差は、２以上の入力信号が各々個
別に２以上の出力信号に影響する場合に起きる。パラメ
ーターの用いられる範囲の中で非線形特性が実質的に単
調である場合には、禁止及び信号交差を得るためには他
の手段を付加する必要がある。
【００１４】媒体の刺激応答特性が実質的に単調である
場合は、出力信号を生成する装置が、第１レスポンスと
第２レスポンスとの相互の関係に基づいて出力信号を生
成するため、物理的媒体を出力手段に結合する符号化手
段を具える。この符号化の動作は、例えば、一対のレス
ポンスの間の差、それぞれのレスポンスとレスポンスの
総和との比、又は、特定の１つの入力信号の変化によっ
てもたらされるそれぞれのレスポンスの変化を含む。
【００１５】入力信号は、互いに異なった次元性を持つ
こともあり得る。例えば、１つの出力信号がｄｃ電圧或
いは光子のエネルギーの次元を持ち、他の１つが電流或
いはａｃ電圧の次元である場合がある。
【００１６】出力信号を生成する装置が、媒体の中で少
なくとも第２の位置と第３の位置との間を接続する手段
を有し、第２の位置のレスポンスフィールドと第３の位
置のレスポンスフィールドとの間の相互作用を可能にす
る。この相互接続手段は、スクリーニングによってショ
ートレンジ効果を避けることができる。スクリーニング
効果は、一定の相互作用の範囲に比較して大きいシステ
ムで起きる。これらの効果は、入力信号の異なった組に
対するレスポンス間の識別に反対の影響を及ぼす。その
ため、本発明においてシステムに与えられたサイズ以上
では、分解能とノイズが重要になる。これらの欠点を除
く１つの方法は、結合して出力信号を生成する、より多
くのレスポンスを引き出すために、より多くの接点を用
いることである。もう１つの方法は、若干のロングレン
ジの相互接続を用いることである。
【００１７】好ましくは、出力信号を生成する装置が、
少なくとも位置、大きさ又は強さに関して空間に分布し
た不均一性を選択的にモディファイする制御手段を具え
る。既に述べたように、不均一性は、媒体中で連続する
フィールドと相互作用を行う。不均一性の選択的なモデ
ィファイが、本発明のニューラル網に対して、学習する
特徴を与える。
【００１８】本発明のニューラル網の実例は、入力接点
と出力接点との間における分布型の非線形導電パスを有
する２次元電子導電層である。この導電層は、半導体電
界効果デバイスの副しきい値導電を用いるか、或いは、
有機物質又は超伝導物質の導電性粒状層を用いて実現で
きる。半導体を用いる実施例では、不均一性が、荷電さ
れたフローティングゲートがもたらす反転層と空乏層と
によって形成されてもよい。このフローティングゲート
にトラップされた電荷をモディファイするメカニズムに
よって、不均一性が得られる。
【００１９】もう１つの実施例では、前節で検討した非
線形電子導電層の代わりに非線形光学システムを利用す
る。このようなシステムは、例えば、斑点パターン、即
ち散乱によってもたらされる干渉パターンの生成、或い
はレーザー光に対する屈折率に依存する物質中における
光の強度の２次高調波パターンの生成に基づくものであ
ってもよい。
【００２０】公知文献によれば、スピンガラスシステム
によるホップフィールド（Hopfield）ニューラルネット
ワークが知られている。スピンガラスシステムは、ミク
ロ的なスピンの集合的な挙動に基づいたマクロ的な状態
を仮定している。スピンガラスが励起されると、初期励
起に依存する平衡が得られるまで、極めて長い集合的な
スピン状態のシーケンスを転移する。これは、数時間、
或いは数日も要することもある。これについては、文献
「新しい集合的な計算能力を持つニューラルネットワー
クと物理系」（"Neural networks and physical system
with emergentcollective computational abilities",
J.J.Hopfield, Proc. Natl. Acad. Sci. USA, 第79巻
第2554-2558 頁, 1982年４月）及び「人間と同様に考え
る全く異種のコンピュータ」（"Der ganz andere Compu
ter: Denken nach Menschen Art", W.Kindel他, Bild d
er Wissenschaft,1988年１月第37-47 頁）を参照すると
よい。
【００２１】スピンガラスシステムは、Ａｕ（Ｆｅ）と
Ｃｕ（Ｍｎ）との合金及びＣｄ1-XＭｎX Ｔｅ半磁性半
導体のような物質、電気双極子ガラス（Ｋ0.8 Ｎａ0.2
ＴａＯ3 ）、電子ガラス（補償型Ｓｉ又はＧａＡｓ）、
及び半導体接合アレイ中の渦型ガラスで生じる。非実用
的な長い緩和時間は別として、このようなナノスケール
のレベルにおける接触と学習は、少なくとも今日の技術
では実際には解決不可能な問題である。加えて、ガラス
系のようなモデルで仮定される完全接続は、これらの物
理系においては、物理的な相互作用の有限性のために実
際には起こり得ない。
【００２２】
【実施例】以下に図面を用いて本発明の実施例を説明す
る。アーキテクチャのバリエーションが豊富であるにも
拘わらず、ニューラル網によって達成される基本的な動
作は、並列の且つ好ましくは適応性のある方法での入力
の出力に対する非線形マッピングである。以下に、いか
にして不均一性を持ち非線形の刺激応答特性を持つ物理
的物質を、ニューラルネットワークを実現するために原
理的に用いるかを説明する。本発明のこの網の電子的な
例を検討する。本発明は基本的に技術に依存するもので
はなく、本発明の原理は電子的な実施例に限定されるも
のではないことに注目すべきである。
【００２３】［従来の技術］ニューラルネットワークは
高度に相互接続された単一プロセッサーの集合からな
り、最も興味あるバージョンは、与えられた問題を解く
ために適応して自身でプログラムするものである。実際
にニューラルネットワークシステムを豪華にしているも
のは、プロセッサー間の極めて変化に富んだ相互接続の
型である。これらの型は、層間が弾力的に相互接続され
たネットワークから、完全に相互接続されたホップフィ
ールドネットワーへ、どこででも変わることができるニ
ューラル網のアーキテクチャを決める。このアーキテク
チャのバリエーションが豊富であるにも拘わらず、ニュ
ーラル網が行う基本的な動作は、単に、入力を出力に対
して必要に応じて並列に非線形にマッピングすることで
ある。非線形マッピングは、３層ネットワークに簡略化
して図１に示した。
【００２４】図１は、従来のニューラル網10のアーキテ
クチャの例を示す。ニューラル網10は、入力18と出力20
との間に、連続的に相互接続された複数のニューロン層
12、14及び16からなる。各相互接続（シナプス）、例え
ば22は、ソースニューロン、例えば24が供給する信号を
特定のファクタ（シナプス係数）でウェイト付けし、ウ
ェイト付けした信号を次の層のデスティネーションニュ
ーロン、例えば26の入力に供給する。デスティネーショ
ンニューロン26は、このようにスケールされた全てのソ
ースニューロンのコントリビューションを合計し、非線
形関数（例えばシグモイド関数）を総和に適用し、その
出力信号を生成する。この出力信号は、次にシナプス30
を経て次に続いている層のニューロン28に供給される。
ニューラル網10の基本的な動作は、入力を出力に機能的
に分配し、並列に非線形にマッピングすることである点
に注目すべきである。
【００２５】［完全に分布した実施例の原理］本発明
は、図１の１つのニューラル網と同様に非線形マッピン
グを行うが、ニューラルネットワークの固定部分を完全
に且つ実質的に連続的に空間に分布した機能性で置き換
えたものである。
【００２６】図２は、本発明のニューラル網100 の例を
示す。ニューラル網100 は、非線形マルチポート不均一
性電子層102 と、複数の入力接点104 と、複数の出力接
点106 を有する。層102 への入力情報は、接点104 に接
続されているＮ個のスイッチの組108 を通して供給され
る。ｉ＝１，２，．．，Ｎとして、スイッチ108 の中の
特定のスイッチ“ｉ”の２値（オン又はオフ）状態をＸ
i で表してある。状態Ｘi は、接点104 のどの１つがバ
イアス電圧Ｖを供給する電源110 に接続するかを決め
る。層102 からの行出力は、ｊ＝１，２，．．，Ｍとし
て、レスポンス電流Ｉj の組であると推定され、デバイ
スから小さい抵抗器112 を通して接地に流れる。
【００２７】入力及び出力が純粋に容量的であり得ると
しても、この例では、オーム性接触104 及び106 を通し
てのｄｃ励起に対する網100 のレスポンスが考慮されて
いる。接点104 及び106 は、層102 の周辺に配置される
ように図示されているが、実際にはそうとは限らない。
ニューラル網100 の実例としては、この例では実現を容
易にするために平面型デバイスと仮定している。次に述
べるベクトルマッピングの型は、連続的な入力信号より
も、むしろ２値入力ベクトル成分を強調している。これ
により、例の解析を単純化することができる。
【００２８】スイッチ108 の２値状態（開＝０，閉＝
１）の系列として入力ベクトルＸ m が存在すると仮定す
る。添字“ｍ”は、２値入力信号の異なった組に対応す
るベクトルを識別する。対応するレスポンス、即ち電流
ベクトルＩ m の成分は、入力ベクトル成分Ｘm i 及びネ
ットワーク100 のコンテンツと非線形の相関を示す。ネ
ットワーク100 のコンテンツは、ニューラル“ウェイ
ト”として振る舞う不均一性と非線形性114 の分布パタ
ーンによって表される。レスポンス電流Ｉ m の一般形
は、次のように書くことができる。
【数１】 ここで、Ｇm はネットワークの非線形コンダクタンステ
ンソルであり、これはパターンｍ及びバイアス電圧Ｖに
依存する。式（１）の構造は、オームの法則を反映して
いることに注意すべきである。
【００２９】成分にインデックスを付して書き出すと、
式（１）は次のようになる。
【数２】 いま、対象としているシステムは、この時点で負性差分
抵抗（ＮＤＲ）を示さないと仮定している。後述のよう
に、層102 がＮＤＲを持つとしたならば、ここに述べら
れる多くの符号化技術が簡素化される。
【００３０】［信号ダイアグラム］ＮＤＲ効果は含まれ
ていないと仮定しているので、入力バイアス電圧Ｖ及び
入力ベクトル成分Ｘm i の関数として期待されるレスポ
ンス電流Ｉm j は、図３及び４に示されている。図３
は、入力パターンＸ m に応答して出力接点“ｋ”に生じ
る電流Ｉm k のバイアス電圧Ｖへの依存性を示す。これ
から明らかなように、電流Ｉm k は、Ｖの単調関数であ
る。図４は、電流Ｉm k の閉じたスイッチ108の全数
“ｎ”への依存性を示す。
【００３１】再び、電流Ｉm k は、和
【数３】 の積算、即ちスイッチ108 の閉じたものの全数の単調関
数である。図４に示されたＸ m の関数としての出力接点
106 のいずれかのレスポンスは、複数の容量的（ゲー
ト）入力が１つの出力電流（ソース−ドレイン）に接続
されてニューロンＭＯＳＦＥＴを構成する機能的ＭＯＳ
トランジスタから得られるレスポンスと同じであること
に注目すべきである。これについては、文献「ゲート電
圧ウェイト付け和及びしきい値動作を特徴とする機能的
ＭＯＳトランジスタ」（"A Functional MOS Transistor
Featuring Gate Level Weighted Sum and Threshold O
perations", T.Shibata 他, IEEE Trans. Electron Dev
ices, 第39巻, 1992年 1444-1455頁）を参照するとよ
い。
【００３２】非線形層102 の単調出力レスポンスによっ
て出力信号が次式
【数４】 のように簡単に定義される場合には、スイッチ108 のも
う１つの閉成、及び／又は、バイアスレベルのＶ＋ｄＶ
への増加が、常に、出力信号Ｏの固定された極性の変
化、即ちこの例では増加をもたらす。換言すれば、
（３）式による出力情報の符号化は禁止的な挙動はしな
い。ニューラル網のように非線形マッピングが行われる
場合は、負性のコントリビューション即ち禁止のような
逆の効果は或る入力信号Ｘm i によって生起される。加
えて、入力及び出力の接点の２つの逆に交差結合した対
の間の電子的信号の交差が、信号の相関を確立すること
が可能であることは、ここに明記されるべきである。
【００３３】このため、システムにおける非線形は、出
力における情報を符号化するために利用することができ
る。非線形は、このシステムからの正味（合計）のレス
ポンスの単一の極性と反対の正又は負の符号を持つこと
ができる。非線形導電層102からのレスポンスの符号化
についてもう１つの有用な型は、高次効果を強調するこ
とによって得られる。この強調は、差分出力信号又は比
較出力信号を利用することによって達成することができ
る。例えば、次の符号化方法を利用できる。
【数５】
【００３４】式（４）の第１のオプションは、出力信号
Ｏm の成分ｊを、係数“ｋ”を持つ出力に供給するレス
ポンス電流と係数“ｐ”を持つ出力のそれとの間の差と
して定義する。式（５）の第２ののオプションは、Ｏm
の出力成分ｊを、オン／オフスイッチのパターン“ｍ”
に対応する全電流に規格化した電流Ｉm j として与え
る。式（６）の第３のオプションは、バイアスＶの変化
の関数としての差分出力である。即ち、それ自身を、入
力信号Ｘm i と同様にレスポンス電流に作用する入力信
号のように考えることができる。バイアス電圧の変化
は、傾斜活性化、正弦活性化又はパルス活性化であって
もよい。
【００３５】この最後のケースでは、更に、バイアス電
圧の変化の異なった信号の高調波の振幅における情報を
符号化することができる。出力関数（４）乃至（６）、
特に（４）及び（５）は、極めて簡単であり、出力点で
容易に実現できることに注目すべきである。それぞれの
ケースで結果の極性を検出するために、電流Ｉm j のい
ずれかからしきい値電流Ｉthreshold,j を減算すること
ができる。この定義によれば、前記の符号化は、従来の
ニューラルネットワークにおける出力ニューロンの機能
に類似する。
【００３６】簡単な例を用いて後述するように、符号化
の型（４）乃至（６）には、禁止及び信号の交差のよう
な効果が考慮されている。このため、式（２）は展開し
て次のように書き直すことができる。
【数６】 更に解析を進めるために、２つの入力接点104 及び２つ
の出力接点106 のみを有する非線形導電平面102 を考え
る。そうすると、係数ｍは、入力ベクトルＸ m (0,0),
(1,0),(0,1) 及び(1,1) それぞれに対して、０，１，２
及び３の値をとる。
【００３７】更に、システムの非線形は２次項のみに限
定されるものと仮定する。この場合、式（７）の電流は
次のように書くことができる。
【数７】 ここで用いられている係数“ａ”及び“ｃ”が、それぞ
れ、線形及び非線形コンダクタンスＧ1 及びＧ2 と置き
換えられている。式（８）は、２つの電流に対してＶの
２次の８つの方程式を表す。式（８）及び符号化オプシ
ョン（４）乃至（６）を用いて、以下に、本発明の２入
力及び２出力接点を持つ簡易化された非線形導電層ネッ
トワークで、どのようにして禁止効果及び信号交差が得
られるかを示す。
【００３８】第１の符号化オプション（４）について
は、この場合は、Ｏm 1 として２つの出力接点間におけ
る電流の差を用いるため、考慮すべき実際の出力はたっ
た１つだけである。前記の式からＸ 3 ＝(1,1) に対する
ネットワークの出力信号は、
【数８】 であることが容易に分かる。式（９）から、負であり得
る最終項によると、Ｏ3 1は（Ｏ1 1＋Ｏ2 1）より小さくな
り得ること、及び、導電率ｃ112 及びｃ212 を適当に選
ぶことによって負にもできることが分かる。個々の電流
Ｉm j を負の極性にせずに、この出力を用いて網100 で
ＸＯＲ演算を実現できる。
【００３９】従来のニューラル網は、ＸＯＲ演算を達成
するためには負性接続又は禁止を必要とすることから、
前記の結果は、非線形性が適切に選ばれていたならば、
非線形導電層102 の相対レスポンスは禁止的な情報をも
担うことが分かる。純粋に線形な層では式（４）の最終
項がなくなるため、前記のようなことは不可能である。
【００４０】信号交差、即ち第１及び第２の出力信号が
それぞれ２つ以上の入力信号によって生成されるコント
リビューションからなっている場合を示すためには、少
なくとも２つの入力及び２つの出力接点104 及び106 が
必要である。簡易化された２入力／２出力導電層102 に
ついて、符号化オプション（５）を選ぶ。前記の表記を
用いると、入力ベクトルＸ m (0,0),(1,0),(0,1) 及び
(1,1) について、それぞれｍ＝０，１，２及び３であ
り、若干の計算で、信号交差を有するためには、次の状
態
【数９】 が得られることが証明される必要のあることが明らかに
なる。この条件は、平易な言葉に言い換えると、接点
“ｉ＝２”の入力のコントリビューションが接点“ｋ＝
１”の出力を支配し、接点“ｉ＝１”の入力のコントリ
ビューションが接点“ｋ＝２”の出力を支配することを
意味する。
【００４１】条件（１０）の有効性を証明することは、
差
【数１０】 が負になり得ることを示すことと等価である。導電層10
2 が線形とすると、条件は
【数１１】 に変換される。これは、最も遠い活性化された入力接点
からより大きな電流が生じるため、物理的に受け入れら
れない。
【００４２】非線形導電層でΔが負になり得ることを示
すために、線形コンダクタンスマトリクスの全ての線形
要素が等しく、非線形は僅かな摂動として取り扱うこと
ができると仮定する。この条件では、Δ＜０は、
【数１２】 のように変換される。最後の条件は、サブリニア（飽
和）直接コンダクタンス及びスーパーリニア交差コンダ
クタンスによって容易に満足される。非線形の抵抗器を
含む１つのブランチを除いて各ブランチが線形抵抗器を
含む“Ｙ”抵抗器ネットワークで、この効果を示すこと
は容易である。
【００４３】仮に、ａ）出力の１つが非線形抵抗器に接
続され、他の出力が線形抵抗器に接続され、ｂ）入力の
１つが残りの線形抵抗器に接続され、他の入力がセンタ
ーノードに接続された場合、（１，０）及び（０，１）
入力の印加は、抵抗の値と非線形を適切に選ぶことによ
って、差分（０，１）及び（１，０）出力を生成するこ
とができる。同様な例が、式（６）に示した符号化技術
について与えられる。前記のように、この最後の例で
は、更に周期的な入力信号の出力高調波がコンダクタン
スの変化の傾斜を加えるために利用できる。
【００４４】［物理的操作］更に細部に立ち入るため
に、電界効果型デバイスの不均一性表面反転層を表す２
次元非線形導電層を考える。この層は、表面ポテンシャ
ル分布の違いに基づく相互に異なった電子密度を有する
電子パドルのアレイからなるものと仮定する。最も単純
な形の非線形表面導電層における固有の非線形ベクトル
マッピングの可能性が得られることを次に述べる。後段
で導入されるこれ以上の特徴は、この効果を増すことに
なる。
【００４５】ここで検討するデバイスの概念の物理学
は、前に引用した Shibataの実験したＭＯＳデバイスと
同質のものと考えることもできる。しかしながら、Shib
ata の公知のデバイスは、１つのニューロンに対するシ
ナプスの接続を実現するのに役立つだけである。引用さ
れた技術とは明確に対照的に、本発明の非線形電子層
は、複数の入力と複数の出力との間の完全なニューラル
ネットワークとして作用するための、分布ニューラル変
換システムとして作用する。この決定的な差異は、前記
のように、必要な情報を引き出すことを可能にするため
に、固有の符号化を必要とするかも知れない。
【００４６】図５は、本発明によるこのようなデバイス
300 を示す。デバイス300 は、電界効果デバイスの不均
一性表面反転層において302 及び304 のような自由電子
パドルの位置を表示するドットの不均一性アレイを機能
的に含む。電子パドル302 及び304 は、表面の絶縁物
（図示せず）の中にトラップされた正電荷によって形成
される。これらの電子パドルは、図ではパドル302 と30
4 との対についてのみ例示しているように、306 で例示
した非線形の容量及び308 で例示した非線形コンダクタ
ンスによって相互に電気的に結合している。
【００４７】それぞれのパドル各々は、１つのパドル31
0 について容量312 で図示したように、更に容量的に接
地されている。入力／出力信号は、314 及び316 で例示
した線形の抵抗器を通して周辺の接点に与えられる。前
に示したように、入力／出力接点は、常に周辺になけれ
ばならないということはなく、表面領域に分布していて
もよい。後者のオプションは、例えば、光学的に前面表
面に２次元信号として供給される画像処理に適用する場
合には特に有利である。
【００４８】図５に示された層の中での伝導は、大きい
面積の副しきい値を持つ半導体デバイスの不均一性表面
反転層における導電性の基本的な特徴に近似する簡易化
し規格化した関数によってモデル化される。物理的な観
点についてのバックグラウンドの情報は、Shibata の論
文を参照するとよい。
【００４９】パドル間に流れる非線形電流は、次式で与
えられる。
【数１３】 ここで、Ｉdot,i は係数“ｉ”で示されるパドルから流
れ出す正味の電子電流を表し、αは次式
【数１４】 によって定義され、ＥF,i はパドル“ｉ”に対応するフ
ェルミ準位であり、Ｅba r,i はパドル“ｉ”と隣接する
“ｊ”の１つとの間のポテンシャルバリヤの高さを表
し、Ｔは規格化された絶対温度を表す。実際のデバイス
におけるバリヤの高さＥbar,i は、電子パドル間に現れ
るポテンシャルに依存し、次の実験式によって与えられ
る。
【数１５】 ここで、Ｅc,i は伝導帯エッジ、ｂ0 及びｂ1 は定数を
表す。これらの式の意味については、図６を参照すると
よい。
【００５０】２つのパドルの間の容量は、これらのパド
ルに含まれるキャリアの数に依存すると考えられ、これ
は次式で与えられる。
【数１６】 ここで、ｄ0 及びｄ1 は定数、ｑi 及びｑj はパドル
“ｉ”及び隣接するパドル“ｊ”における電荷の数を表
す。この式は、より少ない電荷を含むパドル間の容量、
例えば306 は小さいことを簡単に近似している。各パド
ルと接地との間の容量312 は定数とする。
【００５１】これらの式の形又は式に現れるパラメータ
ーを実際のデバイスに適合させるに当たって、特別の配
慮がなされている訳ではない。このためには、（ここの
例では）ＭＯＳの物理的性質を取り扱うデバイスの準位
の式から始めなければならない。ここでは、一般的な非
線形層におけるベクトルマッピングの基本的概念を示す
だけなので、そこまでは必要ない。非線形性の実際の形
は、ベクトルマッピングネットワークとしての導電層の
動作に対して決定的ではないように見える。前記のモデ
ルシステムのレスポンスは、ディスクリートなポアソン
方程式及び電流連続性の方程式を用いて数値的に計算さ
れる。
【００５２】前記のモデルについて、第１に、コンダク
タンス、例えば層中の308 の入力バイアス依存性を検討
する。これは、デバイスのただ１つの入力に入力バイア
ス電圧Ｖを印加することによって行われ、入力バイアス
の値Ｖの関数としてデバイスを通って流れる全電流を測
定する。この結果を、図７に入力／出力抵抗314 及び31
6 の異なった２つの値について示した。これらの特性の
基本的な動向は、単一ＭＯＳＦＥＴの副しきい値レスポ
ンスに類似している。
【００５３】しかしながら、この例では、機能的に、フ
ローティング型の副しきい値ＭＯＳＦＥＴの相互接続の
集合が存在する。この図の結果は、更に、デバイスのパ
ドルを通るバイアス依存性“伝播”として説明できる。
実際の伝播モデルとは対照的に、計算に適用された非ゼ
ロ温度パラメーターにより、低バイアスではゼロ電流へ
のシャープなカットオフは存在しない。
【００５４】次に、デバイス300 の３入力／５出力の例
400 について、図８、９及び１０を参照して入力／出力
の関係を検討する。デバイス400 は、３つの入力接点40
4,406 及び408 を有する非線形導電層402 を含む。入力
接点404,406 及び408 は、スイッチ410,412 及び414 を
通して電源Ｖに接続できる。層402 は、更に５つの出力
接点416,418,420,422 及び424 を含み、これにより、レ
スポンス電流Ｉ1 −Ｉ 5 を供給し、これに基づいてスイ
ッチ410 −414 の１つが閉じる。このレスポンス電流
は、回路426 に導かれ、前記式（４）で述べた差分量を
定める。回路426は、単純に２つの出力接点間に接続さ
れた抵抗器であってもよい。この抵抗器の両端の電圧
は、この抵抗器を通して流れる正味の電流を示す。
【００５５】図９は、スイッチ410 −414 のそれぞれが
開か閉かの入力パターンＸの関数として、レスポンス電
流Ｉ1 −Ｉ5 の値を任意単位、例えばｍＡで示した表Ｉ
を示す。ベクトル表記
【数１７】 においては、Ｘ1 がスイッチ410 の状態に対応し、Ｘ2
がスイッチ412 の状態に対応し、Ｘ3 がスイッチ414 の
状態に対応している。成分Ｘi は410 −414 のうち対応
するスイッチが閉の場合に１であり、これにより、接点
404 −408 の対応する１つに電源Ｖが接続され、他の接
点はゼロである。
【００５６】出力接点422 は、この例では接続されてい
ないと仮定している。図１０は、電流Ｉ1 とＩ2 との
間、及びＩ3 とＩ5 との間の差分値を表す表IIを示す。
表IIの情報は、図１１に図示した。図１１は、出力信号
Ｉ5 −Ｉ3 がどのように正から負に変化するかを明確に
示している。即ち、換言すれば、システムがこれ以上の
信号を受け取ったときに出力信号が反転することを示
す。他方、出力信号Ｉ2 −Ｉ1 は、ＸＯＲ操作、従って
信号交差を表す。例えばＩ2 −Ｉ1 のレベルが3.5に等
しい場合には、入力ベクトル(100),(010),(110) 及び(0
00) がそれぞれ(+),(+),(-) 及び(-) の極性を生じる。
【００５７】適当なしきい値を定め、それによって制限
を設けることによって、論理出力信号が簡単に生成され
る。差分出力を与える方法以外の、式（５）及び（６）
における符号化方法は、反転を与え、同様に交差を与え
る。ここに示した出力の例は、非線形導電層402 が安定
した平衡状態に達した後に得られる。この定常状態に達
する前に出力電流値が取り出された場合は、導電性平面
からの出力電流の相対値は全体的に表IIに示した値とは
異なったものになる。この過渡状態における信号の混合
は、定常状態における混合に比較してもっと容易に達成
できるかも知れない。
【００５８】負性差分抵抗（ＮＤＲ）効果は、不均一反
転層アレイ中で、電子パドルの両端における増加するバ
イアス電圧の差の関数として、電流を僅かに減らすこと
によって得られる。このＮＤＲによって、出力電流値の
相対位置は、異なった入力ベクトル構成に対して高度に
混合される。加えて、入力ノード電流値はまた非線形混
合を示す。このようなレスポンスは、式（４）、（５）
及び（６）による符号化方法を用いることなく、単一し
きい値によって重要な非線形ベクトルマッピングを与え
ることが明らかである。
【００５９】図１２は、本発明のニューラル網中で、層
102 として用いる非線形不均一電気伝導構造500 の一部
を示す。構造500 は、例えばＰ型ドープのシリコンの半
導体基板502 及び、例えば二酸化シリコンの電気絶縁層
504 を有する。層504 は、例えば多結晶シリコン又は窒
化シリコンの電荷トラップ領域506,508,510,512,514及
び516 を具える。１又はそれ以上の領域506-516 にトラ
ップされた所定の極性の電荷、この例では正電荷は、基
板502 の中の絶縁層504 の近くに、518,520,522 及び52
4 のような反転領域及び526 及び528 のような空乏領域
を生成する。トラップされた反対極性の電荷、この例で
は負電荷は、基板502 の中の絶縁層504の近くに、530
のような蓄積層を生成する。このように、トラップされ
た電荷は位置に依存する導電性を基板502 に与え、電界
効果作用に基づく電気伝導構造500 が完成する。
【００６０】図１３は、本発明のニューラル網における
構造500 の部分600 を示す。部分600 は図１２で述べた
基板520 及び絶縁層504 の部分を含む。絶縁層504 は、
前記のように、反転領域、空乏領域及び蓄積領域を作る
ために電荷トラップ領域606,608,610 及び612 を収容し
ている。Ｐ型ドープの基板502 中のＮ型ドープ領域616
に対する例えばアルミニウムの抵抗性接触614 を用い
て、入力信号を供給し、或いは入力信号によって当該位
置にもたらされたレスポンス電流を伝導する。
【００６１】これに代わって、例えばスクリーニングに
よるショートレンジ効果を避けるため、直流的に又は容
量的に基板502 の２つ以上の離れた領域を接続するため
に追加する長い範囲の相互接続として、接点614 を用い
ることができる。接点618 及び620 は、620 のように直
接に、又は電荷蓄積領域608 及び610 を介して間接的
に、基板502 への容量的入力として用いられる。もう一
度繰り返すと、接点618及び620 は、外部で発生された
入力信号又はフィードバックによって内部で発生された
信号を印加するために、個々に用いられる。
【００６２】図１３における構造は、全く均一なそして
実質的に均一にドープされた基板502 を用いている。領
域606-610 にトラップされた電荷によって生成される不
均一性は、均一構造の上に重ねられた摂動に過ぎない。
この簡単な構成は、非線形及び従来のニューラル網にお
けるような完全分布マッピングを達成するためには充分
である。しかしながら、負性差分抵抗又は光学電子効果
によって電気伝導性を向上させるために、基板502 がこ
の他に、絶縁層504 に隣接してＮ型ドープ領域のアレイ
（ここでは図示せず）又はヘテロ構造領域（ここでは図
示せず）を含むものであってもよい。
【００６３】［ロングレンジ］前記のスクリーニング効
果は、ある種の相互作用のレンジに比較して大きいシス
テムで起きる。これらの効果は、入力信号の異なった組
に対するレスポンスの識別に不利に作用する。従って、
本発明のシステムの所定のサイスを越えると、分解能及
びノイズが重要になる。この欠点を除く１つの方法は、
もっと多くの接点を用いてもっと多くのレスポンスを引
き出し、それらが結合して出力信号を生成するようにす
ることである。もう１つの方法は、前記のように、デバ
イスの全体に分布する種々の位置の間に若干のロングレ
ンジの導電性又は容量性の相互接続を用いることであ
る。これは、相互接続された位置間で実質的に等しい導
電距離を持つパターンによって達成することができる。
【００６４】図１４は、図１３の部分600 と同様の技術
によって実現した、上記の構成700の例を示す。構成700
は、複数の入力接点及び出力接点704 及び706 、708
及び710 のような複数の不均一性ドメイン、及び712,71
4 及び716 のような複数のロングレンジ相互接続を有す
る半導体基板702 を具える。ロングレンジ相互接続712-
716 は、パスの異なった長さを持つ入力−出力接点の対
の間の電気的なパスの長さを等化する役目を果たす。構
成700 は導電状態においても大きい範囲で不均一性を持
つため、ロングレンジ相互接続712-716 の数が比較的少
ないことは注目に値する。このようなシステムの実現に
は、ウェハーの大きさでの集積化が適している。
【００６５】［学習］学習能力を付与するため、基板50
2 の伝導特性を選択的にモディファイする必要がある。
例えば、トラップ領域506-516 にトラップされる電荷の
量をモディファイすることである。よく知られたよう
に、従来のニューラル網は、シナプスの強さ（又はウェ
イト又はシナプス係数）をトレーニングの例からなるベ
ースに当てはめて学習する。よく知られた学習計画は、
図１にその一例を示した層構成の網に適用される後方伝
播構造である。これによれば、得られた層16の出力信号
と必要な出力信号との間の不一致がエラー量を決め、最
急降下アルゴリズムによってシナプス係数を変化させ
て、このエラー量を最小にする。この方法は、各ニュー
ロンの機能及び各シナプスの機能の個性に基礎を置くも
のである。本発明における個々のニューロン及び個々の
シナプスは区別できないことに注意すべきである。
【００６６】図１５は、学習能力を持つ電気伝導構造80
0 を具える、本発明におけるニューラル網の例を示す。
構造800 は部分的には部分600 と同一であり、図１３の
説明と電気伝導の観点からの前記の説明を参照できる。
構造800 は、例えばＰ型ドープシリコンの半導体基板80
2 、例えば二酸化シリコンのような電気絶縁層804 、例
えば多結晶シリコン又は絶縁層806 中に埋め込まれた多
結晶シリコンの島又は窒化シリコンのような電荷トラッ
プ層806 、層806 から電気的に絶縁されている機械的な
応力波の伝播のための例えば酸化亜鉛のような圧電層80
8 、例えば二酸化シリコンのような電気絶縁層810 、及
び電界効果トランジスタにおける（広域）ゲートのよう
に機能するアルミニウム又はタングステンのような導電
性層812を具える。
【００６７】学習は次のようにして行う。層806 中に最
初にトラップされた電荷の分布は、所定の入力信号の特
定の組が与えられるときに、正しくないレスポンスを生
じると仮定する。機械的応力波は、一定のサイズの圧電
層808 中で作られる。この波は確率的であってもよい。
定常波パターンは、層808 を通る反射によって確立され
る。これは、次に定常電場パターンを生成する。この電
場パターンは基板802の電気伝導特性に影響し、加えて
層806 中にトラップされた電荷の電場にも影響する。応
力パターンは、レスポンスを改善するか又は悪くするか
いずれかである。
【００６８】応力パターンがレスポンスを改善する場合
は、対応する電場によって生じる摂動は凍結される。応
力場の効果は、トラップされた電荷分布のモディファイ
によって置き換えられる。これを行う１つの方法は、広
域ゲート812 にバイアス電圧を印加することである。こ
のバイアス電圧は、電荷トラップ層806 と基板802 との
間のトンネル伝導のしきい値より若干低い値にしなけれ
ばならない。これは、ＥＥＰＲＯＭの書き込み／消去し
きい値と同程度である。空間的に変化する応力場によっ
て生成される電場が、広域ゲート812 の一定バイアスに
加算される。その結果、電荷トラップ層806 と基板802
との間の合計電場は、しきい値を越えるか又はそれ未満
に止まるかが位置によって選択的に制御され、これによ
って選択的に電荷のトンネル伝導が起きる。この型の学
習は、“確率的学習”と定義してもよい。
【００６９】バイアス、応力場、及び電荷トラップの利
用については、多くの変形が考えられる。例えば、適切
な設計の下に、広域ゲート812 への又はそれからの電荷
伝導によって電荷付与を行ってもよい。所定の幾何学的
パターンの相互に電気的に分離された複数の広域ゲート
812 を設けてもよい。例えば、圧電体としてＧａＡｓを
用いてもよい。絶縁層によってＧａＡｓ基板と分離され
たエピタキシャルＧａＡｓ層は、圧電層と電気信号伝導
層との両者の作用をする。更に、層806-810 は強誘電体
物質で置き換えてもよい。よく知られているように、強
誘電体は、その電気双極子を選択的に変化させることが
できるドメインを有する。強誘電体は、不揮発性メモリ
ーの１つの型として使うことができる。
【００７０】図１６は、本発明のもう１つの例である層
構造900 を示す。この構造は、光学電子効果を基にした
学習ニューラル網のセルとして用いられる。構造900
は、例えばＰ型ドープシリコンの半導体基板902 、例え
ば二酸化シリコンのような電気絶縁層904 及び例えば絶
縁層906 中に埋め込まれた多結晶シリコンのような電荷
トラップ層906 を具える。構造900 の上側表面908 に
は、電源（図示せず）の対極に接続されている電極910
及び912 が設けられている。電極912 はフォトダイオー
ド914 に接続され、電極910 は抵抗器916 に接続されて
いる。
【００７１】フォトダイオード914 及び抵抗器916 は、
電荷トラップ領域906 の近くに位置するノード918 を経
て相互に接続されている。フォトダイオード914 への入
射光は、ノード918 のポテンシャルを変化させ、これに
より局部的に電荷分布を変化させ、従って基板の導電特
性を変化させる。これらの変化によってニューラル網の
出力（学習）が改善される場合は、例えば電極910 及び
912 を介して大きなバイアス電圧を印加することによっ
て、領域906 にトラップされた電荷は、電極910 又は91
2 と電荷トラップ領域906 との間にトンネル伝導を生じ
させる。
【００７２】フォトダイオード及び抵抗器の複数のこの
ようなセルを、パターン認識が可能なように、所定の構
成、例えば四辺形格子形又は網膜に類似の放射形に配置
することができる。画像の各ピクセルは、従って対応す
るフォトダイオードの上にマッピングされ、これの空乏
層920 及び反転層922 に関する伝導特性に作用する。
【図面の簡単な説明】
【図１】図１は、従来の層構造ニューラル網のアーキテ
クチャを示す図である。
【図２】図２は、不均一非線形電気伝導層を具える本発
明のニューラル網の例を示す図である。
【図３】図３は、図２の実施例における刺激応答性を示
す図である。
【図４】図４は、図２の実施例における刺激応答性を示
す図である。
【図５】図５は、図２の層における不均一性の機能的分
布を示す図である。
【図６】図６は、不均一性非線形層の動作に関する式に
ついてのバックグラウンドとなる情報を示す図である。
【図７】図７は、不均一性非線形層の動作に関する式に
ついてのバックグラウンドとなる情報を示す図である。
【図８】図８は、３入力／５出力の本発明の構成例を示
す図である。
【図９】図９は、図８の構成例のレスポンス電流値を表
示した表を示す図である。
【図１０】図１０は、図８の構成例のレスポンス電流値
を表示した表を示す図である。
【図１１】図１１は、図１０のレスポンス電流値を示す
図である。
【図１２】図１２は、本発明のニューラル網における層
構造の細部の例を示す図である。
【図１３】図１３は、本発明のニューラル網における層
構造の細部の例を示す図である。
【図１４】図１４は、本発明のニューラル網における層
構造の細部の例を示す図である。
【図１５】図１５は、本発明のニューラル網における層
構造の細部の例を示す図である。
【図１６】図１６は、本発明のニューラル網における層
構造の細部の例を示す図である。
【符号の説明】
12,14,16 ニューロン層 18 入力 20 出力 22,30 シナプス 24 ソースニューロン 26,28 デスティネーションニューロン 100 ニューラル網 102 不均一電子層 104 入力接点 106 出力接点 108 スイッチ 110 電源 112 抵抗器 114 不均一性及び非線形性 302,304,310 電子パドル 306 非線形容量 308 非線形コンダクタンス 312 容量 314,316 抵抗器 402 非線形導電層 404,406,408 入力接点 410,412,414 スイッチ 416,418,420,422,424 出力接点 426 回路 502 半導体基板 504 絶縁層 506,508,510,512,514,516 電荷トラップ領域 518,520,522,524 反転領域 526,528 空乏領域 530 蓄積領域 606,608,610,612 電荷トラップ層 614 抵抗性接触 616 Ｎ型ドープ領域 618,620 接点 702 半導体基板 704 入力接点 706 出力接点 708,710 不均一ドメイン 712,714,716 ロングレンジ接続 802 半導体基板 804,810 絶縁層 806 電荷トラップ層 808 圧電層 812 導電層 902 半導体基板 904 絶縁層 906 電荷トラップ層 908 上表面 910,912 電極 914 フォトダイオード 916 抵抗器 918 ノード 920 空乏層 922 反転層

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 シナプスで機能的に相互接続されている
    ニューロンを含み、複数の入力信号を受信するための入
    力手段、少なくとも１つの出力を供給するための出力手
    段、及び、入力手段と出力手段との間にあって複数の入
    力信号にニューラル変換を施して出力信号を生成する装
    置を有するニューラルネットワークを具えた情報処理装
    置において、 該出力信号を生成する装置が、複数の入力信号に応答し
    て、少なくとも１つの入力信号に非線形に依存するレス
    ポンスフィールドを全体に伝播させるように動作する媒
    体を具えたこと、及び、 該媒体が、レスポンスフィールドの空間依存性に影響す
    るように動作する少なくとも１つの不均一性を有し、該
    媒体が、少なくとも媒体における第１の位置に生起する
    レスポンスフィールドの代表である第１のレスポンスを
    出力手段に結合させて出力信号を生成するように動作す
    ることを特徴とする情報処理装置。
  2. 【請求項２】 該出力信号を生成する装置が、第１レス
    ポンスと第２レスポンスとの相互の関係に基づいて出力
    信号を生成するため、物理的媒体を出力手段に結合する
    符号化手段を具えることを特徴とする請求項１に記載の
    情報処理装置。
  3. 【請求項３】 該符号化手段が、次の相関、即ち −複数のレスポンスのそれぞれの対の間の差を含むそれ
    ぞれの出力信号を生成すること、 −個々のレスポンスとレスポンスの和との比を含むそれ
    ぞれの出力信号を生成すること、 −特定の１つの入力信号の変化によって生起されるそれ
    ぞれのレスポンスの変化を含むそれぞれの出力信号を生
    成すること、 の少なくとも１つを遂行するように動作することを特徴
    とする請求項２に記載の情報処理装置。
  4. 【請求項４】 入力信号の第１の１つが第１の物理的次
    元性を持ち、入力信号の第２の１つが第１の物理的次元
    性とは異なった第２の物理的次元性を持つことを特徴と
    する請求項１、２又は３に記載の情報処理装置。
  5. 【請求項５】 該出力信号を生成する装置が、第２の位
    置におけるレスポンスフィールドと第３の位置における
    レスポンスフィールドとの間の相互作用を可能にするよ
    うに作用する、少なくとも媒体中の第２の位置と第３の
    位置との間の接続手段を具えることを特徴とする請求項
    １に記載の情報処理装置。
  6. 【請求項６】 該出力信号を生成する装置が、少なくと
    も位置、大きさ又は強さに関する少なくとも１つの不均
    一性を選択的にモディファイするように動作する制御手
    段を具えることを特徴とする請求項１に記載の情報処理
    装置。
  7. 【請求項７】 該出力信号を生成する装置が、不均一性
    が少なくとも１つの空乏領域又は反転領域を含む半導体
    基板を具えることを特徴とする請求項１に記載の情報処
    理装置。
  8. 【請求項８】 該出力信号を生成する装置が、空乏領域
    又は反転領域を誘起するように動作する電荷トラップ領
    域を具えることを特徴とする請求項７に記載の情報処理
    装置。
  9. 【請求項９】 該出力信号を生成する装置が、少なくと
    も位置、大きさ又は強さに関する少なくとも１つの不均
    一性を選択的にモディファイするように動作する制御手
    段を具え、該出力信号を生成する装置が、空乏領域又は
    反転領域を誘起するように動作する電荷トラップ領域を
    具え、且つ、該制御手段が、圧電層を通して伝播する応
    力波に対して電界に依存する位置を与え、それによって
    電荷トラップ領域への又は電荷トラップ領域からの電荷
    に対するトンネル伝導しきい値を選択的に定めるための
    圧電層を具えることを特徴とする請求項１に記載の情報
    処理装置。
  10. 【請求項１０】 該出力信号を生成する装置が、少なく
    とも位置、大きさ又は強さに関する少なくとも１つの不
    均一性を選択的にモディファイするように動作する制御
    手段を具え、該出力信号を生成する装置が、空乏領域又
    は反転領域を誘起するように動作する電荷トラップ領域
    を具え、且つ、該制御手段が、光に依存する電圧を与
    え、それによって電荷トラップ領域への又は電荷トラッ
    プ領域からの電荷に対するトンネル伝導しきい値を選択
    的に定めるための光電素子を具えることを特徴とする請
    求項１に記載の情報処理装置。
  11. 【請求項１１】 該出力信号を生成する装置が、少なく
    とも位置、大きさ又は強さに関する少なくとも１つの不
    均一性を選択的にモディファイするように動作する制御
    手段を具え、該出力信号を生成する装置が、不均一性が
    少なくとも１つの空乏領域又は反転領域を含む半導体基
    板を具え、且つ、該制御手段が、強誘電体層中の強誘電
    体ドメインの分極の回転を選択的に定めることによって
    電界に依存する位置を与えるように動作する強誘電体層
    を具えることを特徴とする請求項１に記載の情報処理装
    置。
JP6029638A 1993-03-03 1994-02-28 情報処理装置 Pending JPH06290162A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL93200603:4 1993-03-03
EP93200603 1993-03-03

Publications (1)

Publication Number Publication Date
JPH06290162A true JPH06290162A (ja) 1994-10-18

Family

ID=8213668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6029638A Pending JPH06290162A (ja) 1993-03-03 1994-02-28 情報処理装置

Country Status (8)

Country Link
US (2) US5666467A (ja)
EP (1) EP0614157B1 (ja)
JP (1) JPH06290162A (ja)
KR (1) KR100293607B1 (ja)
CN (1) CN1098503C (ja)
DE (1) DE69421106T2 (ja)
SG (1) SG44026A1 (ja)
TW (1) TW230246B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7469237B2 (en) * 1996-05-02 2008-12-23 Cooper David L Method and apparatus for fractal computation
US5753954A (en) * 1996-07-19 1998-05-19 National Semiconductor Corporation Single-poly neuron MOS transistor
WO2000002135A2 (de) * 1998-07-02 2000-01-13 Siemens Aktiengesellschaft Verfahren und anordnung zur ermittlung eines ausgangssignals zu einem vorgegebenen eingangssignal und verfahren zum trainieren der anordnung
US6473798B1 (en) 1998-12-15 2002-10-29 Cisco Technology, Inc. Method and system for testing a layer-2 tunnel in a data communication network
US6560582B1 (en) * 2000-01-05 2003-05-06 The United States Of America As Represented By The Secretary Of The Navy Dynamic memory processor
US6768815B2 (en) 2001-05-10 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Color sensor
US7412428B2 (en) 2002-03-12 2008-08-12 Knowmtech, Llc. Application of hebbian and anti-hebbian learning to nanotechnology-based physical neural networks
US8156057B2 (en) * 2003-03-27 2012-04-10 Knowm Tech, Llc Adaptive neural network utilizing nanotechnology-based components
US7398259B2 (en) * 2002-03-12 2008-07-08 Knowmtech, Llc Training of a physical neural network
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
US20040193558A1 (en) * 2003-03-27 2004-09-30 Alex Nugent Adaptive neural network utilizing nanotechnology-based components
US9269043B2 (en) 2002-03-12 2016-02-23 Knowm Tech, Llc Memristive neural processor utilizing anti-hebbian and hebbian technology
US20030236760A1 (en) * 2002-06-05 2003-12-25 Alex Nugent Multi-layer training in a physical neural network formed utilizing nanotechnology
US20040039717A1 (en) * 2002-08-22 2004-02-26 Alex Nugent High-density synapse chip using nanoparticles
US6889216B2 (en) * 2002-03-12 2005-05-03 Knowm Tech, Llc Physical neural network design incorporating nanotechnology
US7752151B2 (en) * 2002-06-05 2010-07-06 Knowmtech, Llc Multilayer training in a physical neural network formed utilizing nanotechnology
US7827131B2 (en) * 2002-08-22 2010-11-02 Knowm Tech, Llc High density synapse chip using nanoparticles
CN100392723C (zh) * 2002-12-11 2008-06-04 索夫塔马克斯公司 在稳定性约束下使用独立分量分析的语音处理系统和方法
RU2005128554A (ru) * 2003-02-14 2006-01-27 Клиерсайт Системз Инк. (Us) Способ и программируемое устройство для квантовых вычислений
US7426501B2 (en) * 2003-07-18 2008-09-16 Knowntech, Llc Nanotechnology neural network methods and systems
US7223027B2 (en) * 2003-12-30 2007-05-29 Intel Corporation Optical communications adapter module configured for use inside a XENPAK-sized module
DE102004011170B4 (de) * 2004-03-08 2006-03-23 Siemens Ag Manipulationssichere Erzeugung von echten Zufallszahlen
US7409375B2 (en) * 2005-05-23 2008-08-05 Knowmtech, Llc Plasticity-induced self organizing nanotechnology for the extraction of independent components from a data stream
US7502769B2 (en) * 2005-01-31 2009-03-10 Knowmtech, Llc Fractal memory and computational methods and systems based on nanotechnology
US7420396B2 (en) * 2005-06-17 2008-09-02 Knowmtech, Llc Universal logic gate utilizing nanotechnology
US7599895B2 (en) 2005-07-07 2009-10-06 Knowm Tech, Llc Methodology for the configuration and repair of unreliable switching elements
KR100699899B1 (ko) * 2006-05-08 2007-03-28 삼성전자주식회사 집적회로 장치 제조용 마스크 검사 장치 및 그 검사 방법
US7930257B2 (en) 2007-01-05 2011-04-19 Knowm Tech, Llc Hierarchical temporal memory utilizing nanotechnology
US7958071B2 (en) * 2007-04-19 2011-06-07 Hewlett-Packard Development Company, L.P. Computational nodes and computational-node networks that include dynamical-nanodevice connections
WO2008157594A2 (en) 2007-06-18 2008-12-24 New Jersey Institute Of Technology Electrospun ceramic-polymer composite as a scaffold for tissue repair
US8068674B2 (en) * 2007-09-04 2011-11-29 Evolution Robotics Retail, Inc. UPC substitution fraud prevention
US20090325296A1 (en) 2008-03-25 2009-12-31 New Jersey Institute Of Technology Electrospun electroactive polymers for regenerative medicine applications
TWI527385B (zh) * 2009-03-02 2016-03-21 美國亞德諾半導體公司 信號映射技術
US8633732B2 (en) 2009-03-02 2014-01-21 Mitsubishi Electric Research Laboratories, Inc. Circuits for soft logical functions
US8572144B2 (en) 2009-03-02 2013-10-29 Analog Devices, Inc. Signal mapping
US8458114B2 (en) 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
US8115513B2 (en) 2009-03-02 2012-02-14 Mitsubishi Electric Research Laboratories, Inc. Circuits for soft logical functions
TW201037529A (en) 2009-03-02 2010-10-16 David Reynolds Belief propagation processor
US9334476B2 (en) * 2009-03-12 2016-05-10 New Jersey Institute Of Technology Method for nerve growth and repair using a piezoelectric scaffold
US9476026B2 (en) 2009-03-12 2016-10-25 New Jersey Institute Of Technology Method of tissue repair using a piezoelectric scaffold
US9771557B2 (en) 2009-03-12 2017-09-26 New Jersey Institute Of Technology Piezoelectric scaffold for nerve growth and repair
US9192655B2 (en) 2009-03-12 2015-11-24 New Jersey Institute Of Technology System and method for a hydrogel and hydrogel composite for cartilage repair applications
WO2011085355A1 (en) 2010-01-11 2011-07-14 David Reynolds Belief propagation processor
US8792602B2 (en) 2010-02-22 2014-07-29 Analog Devices, Inc. Mixed signal stochastic belief propagation
US9047153B2 (en) 2010-02-22 2015-06-02 Analog Devices, Inc. Selective delay of data receipt in stochastic computation
US9180166B2 (en) 2010-03-12 2015-11-10 New Jersey Institute Of Technology Cartilage repair systems and applications utilizing a glycosaminoglycan mimic
US10081794B2 (en) 2011-04-13 2018-09-25 New Jersey Institute Of Technology System and method for electrospun biodegradable scaffold for bone repair
US10210452B2 (en) 2011-09-21 2019-02-19 Qualcomm Incorporated High level neuromorphic network description apparatus and methods
WO2013138778A1 (en) * 2012-03-15 2013-09-19 Brain Corporation Tag-based apparatus and methods for neural networks
WO2014203038A1 (en) * 2013-06-19 2014-12-24 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi System and method for implementing reservoir computing in magnetic resonance imaging device using elastography techniques
KR101766010B1 (ko) 2015-04-29 2017-08-08 (주)예네 고효율 왕복동식 피스톤 전자펌프
US11138501B2 (en) * 2018-02-22 2021-10-05 International Business Machines Corporation Hardware-implemented training of an artificial neural network
CN112639999B (zh) * 2018-07-05 2025-03-14 波士顿科学国际有限公司 确定炎症和/或纤维化的设备、系统和方法
US11468309B1 (en) 2019-03-07 2022-10-11 Miguel Alberto Adan Wave interaction processor
US11856877B2 (en) 2019-12-23 2023-12-26 The University Of Canterbury Electrical contacts for nanoparticle networks
CN115358381B (zh) * 2022-09-01 2024-05-31 清华大学 光学全加器及其神经网络设计方法、设备及介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876668A (en) * 1985-07-31 1989-10-24 California Institute Of Technology Thin film memory matrix using amorphous and high resistive layers
FR2621757A1 (fr) * 1987-10-09 1989-04-14 Thomson Csf Reseau neuronal programmable a polymere ferroelectrique
FR2625347B1 (fr) * 1987-12-23 1990-05-04 Labo Electronique Physique Structure de reseau de neurones et circuit et arrangement de reseaux de neurones
US4866645A (en) * 1987-12-23 1989-09-12 North American Philips Corporation Neural network with dynamic refresh capability
US5214745A (en) * 1988-08-25 1993-05-25 Sutherland John G Artificial neural device utilizing phase orientation in the complex number domain to encode and decode stimulus response patterns
DE69032680T2 (de) * 1989-01-06 1999-06-02 Hitachi, Ltd., Tokio/Tokyo Neuronaler Rechner
US5267347A (en) * 1989-06-28 1993-11-30 Mitsubishi Denki Kabushiki Kaisha Information processing element
JP2752442B2 (ja) * 1989-06-28 1998-05-18 三菱電機株式会社 視覚情報処理素子
DE3929132A1 (de) * 1989-09-01 1991-03-07 Siemens Ag Neuronales netzwerk mit optischer programmierung in duennfilmtechnologie
US5039871A (en) * 1990-05-21 1991-08-13 General Electric Company Capacitive structures for weighted summation as used in neural nets
US5367612A (en) * 1990-10-30 1994-11-22 Science Applications International Corporation Neurocontrolled adaptive process control system
JP2762808B2 (ja) * 1991-01-09 1998-06-04 松下電器産業株式会社 空間光変調素子および投写型ディスプレイ装置
US5319737A (en) * 1991-01-15 1994-06-07 Smiths Industries Aerospace & Defense Systems, Inc. Network structure for path generation
US5422982A (en) * 1991-05-02 1995-06-06 Dow Corning Corporation Neural networks containing variable resistors as synapses
US5204521A (en) * 1992-03-03 1993-04-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration GaAS-based optoelectronic neurons
US5371834A (en) * 1992-08-28 1994-12-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Adaptive neuron model--an architecture for the rapid learning of nonlinear topological transformations

Also Published As

Publication number Publication date
DE69421106D1 (de) 1999-11-18
TW230246B (ja) 1994-09-11
SG44026A1 (en) 1997-11-14
KR100293607B1 (ko) 2001-09-17
US5706404A (en) 1998-01-06
CN1094831A (zh) 1994-11-09
EP0614157B1 (en) 1999-10-13
EP0614157A1 (en) 1994-09-07
KR940022301A (ko) 1994-10-20
DE69421106T2 (de) 2000-05-25
CN1098503C (zh) 2003-01-08
US5666467A (en) 1997-09-09

Similar Documents

Publication Publication Date Title
JPH06290162A (ja) 情報処理装置
Yu Neuro-inspired computing with emerging nonvolatile memorys
US20240086697A1 (en) Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
Du et al. Dual‐gated MoS2 transistors for synaptic and programmable logic functions
US11087204B2 (en) Resistive processing unit with multiple weight readers
US11727977B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
KR20190005101A (ko) 강유전체 전계 효과 트랜지스터를 사용하는 멀티-비트, SoC-호환성 뉴로모픽 웨이트 셀
Musisi-Nkambwe et al. The viability of analog-based accelerators for neuromorphic computing: a survey
Zhai et al. Reconfigurable 2D-ferroelectric platform for neuromorphic computing
Liu et al. Bayesian neural networks using magnetic tunnel junction-based probabilistic in-memory computing
US11121259B2 (en) Metal-oxide-based neuromorphic device
CN112418414A (zh) 利用单栅极的反馈电场效电子器件的整合放电神经元电路
Berco et al. Programmable photoelectric memristor gates for in situ image compression
Strukov et al. Memory technologies for neural networks
US10832773B1 (en) Architecture for enabling zero value shifting
Chu et al. Reconfigurable Physical Reservoir Enabled by Polarization of Ferroelectric Polymer P (VDF–TrFE) and Interface Charge‐Trapping/Detrapping in Dual‐Gate IGZO Transistor
US11586899B2 (en) Neuromorphic device with oxygen scavenging gate
US11195089B2 (en) Multi-terminal cross-point synaptic device using nanocrystal dot structures
US10643694B1 (en) Partial-polarization resistive electronic devices, neural network systems including partial-polarization resistive electronic devices and methods of operating the same
Ntinas et al. Neuromorphic circuits on segmented crossbar architectures with enhanced properties
Jin et al. Granular Magnetization Switching in Pt/Co/Ti Structure with HfOx Insertion for In-Memory Computing Applications
Halawani et al. A re-configurable memristor array structure for in-memory computing applications
Dias et al. Memristive-based neuromorphic applications and associative memories
Bandyopadhyay Non-Boolean Straintronic Processors
Boybat et al. An efficient synaptic architecture for artificial neural networks

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810