[go: up one dir, main page]

JPH0628862Y2 - Peak ABL circuit - Google Patents

Peak ABL circuit

Info

Publication number
JPH0628862Y2
JPH0628862Y2 JP1986083976U JP8397686U JPH0628862Y2 JP H0628862 Y2 JPH0628862 Y2 JP H0628862Y2 JP 1986083976 U JP1986083976 U JP 1986083976U JP 8397686 U JP8397686 U JP 8397686U JP H0628862 Y2 JPH0628862 Y2 JP H0628862Y2
Authority
JP
Japan
Prior art keywords
circuit
peak
voltage
output
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986083976U
Other languages
Japanese (ja)
Other versions
JPS62196474U (en
Inventor
進 赤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1986083976U priority Critical patent/JPH0628862Y2/en
Publication of JPS62196474U publication Critical patent/JPS62196474U/ja
Application granted granted Critical
Publication of JPH0628862Y2 publication Critical patent/JPH0628862Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、テレビ受像機,ビデオプロジェクター等に使
用されるピークABL回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a peak ABL circuit used in a television receiver, a video projector and the like.

〔考案の概要〕[Outline of device]

本考案はピークABL回路に関し、所定の不感領域を有
する回路を挿入することによって応答特性を変更するこ
となく、画面の安定性を向上できるようにしたものであ
る。
The present invention relates to a peak ABL circuit, which is capable of improving the screen stability without changing the response characteristics by inserting a circuit having a predetermined dead zone.

〔従来の技術〕[Conventional technology]

テレビ受像機等において、入力映像信号のピーク値に応
じて映像信号の利得制御を行うピークABLが行われて
いる。すなわち第3図において入力端子(31)に供給され
た映像信号Vinが利得制御回路(32)に供給され、この制
御回路(32)からの信号が映像出力回路(33)を通じて陰極
線管(CRT)(34)に供給される。そして制御回路(32)
からの信号がピークABL回路(35)に供給され、検出さ
れた利得制御信号Vが加算器(36)に供給されると共
に、いわゆるピクチャーコントロール用に電圧源(37)か
らの信号が抵抗器(38)を通じて加算器(36)に供給され、
この加算された信号が利得制御回路(32)に供給される。
2. Description of the Related Art In a television receiver or the like, peak ABL is performed to control the gain of a video signal according to the peak value of the input video signal. That is, in FIG. 3, the video signal Vin supplied to the input terminal (31) is supplied to the gain control circuit (32), and the signal from the control circuit (32) is supplied to the cathode ray tube (CRT) through the video output circuit (33). Supplied to (34). And control circuit (32)
Is supplied to the peak ABL circuit (35), the detected gain control signal V G is supplied to the adder (36), and the signal from the voltage source (37) is used for so-called picture control. Is supplied to the adder (36) through (38),
This added signal is supplied to the gain control circuit (32).

この装置において、ピークABL回路(35)は、ピーク値
を検出して制御を行う性格上、制御の起動の応答が速
く、解除が遅くなるように設計される。しかしその場合
に、解除をあまり遅くすると、信号の切換時等に前の画
面の制御が残留して明暗が不自然な期間が長くなってし
まうおそれがあり、解除を極端に遅くすることはできな
い。このため通常数フレーム程度で解除が行われるよう
に回路の設計が行われるが、その結果検出出力にいわゆ
るサグが発生し、次のような欠点が生じることになっ
た。
In this apparatus, the peak ABL circuit (35) is designed so that the control response is quick and the cancellation is delayed because of the nature of detecting and controlling the peak value. However, in that case, if the release is delayed too much, the control of the previous screen may remain at the time of signal switching and the period in which the brightness is unnatural becomes longer, and the release cannot be extremely delayed. . For this reason, the circuit is usually designed to be released within several frames, but as a result, so-called sag occurs in the detection output, and the following drawbacks occur.

すなわち第4図に示すように画面の途中に高輝度の部分
があった場合に、この部分で映像信号の利得が低下さ
れ、その後1フィールド期間で解除が進み利得が多少上
昇された所で再び利得が低下されるために、図中に示す
ように画面の高輝度部分より下側の背景の輝度が上側よ
り暗く表示され、垂直方向の輝度むらが発生する。
That is, as shown in FIG. 4, when there is a high-intensity part in the middle of the screen, the gain of the video signal is reduced in this part, and the cancellation is advanced in the one-field period thereafter, and the gain is slightly increased again in a part. Since the gain is reduced, the brightness of the background below the high-brightness portion of the screen is displayed darker than that of the upper part as shown in the figure, causing uneven brightness in the vertical direction.

また1フレームの一方のフィールドのみにピークが存在
するような信号、例えばVIRSがピークABL回路(35)で
検出されると、第5図に示すように1フレーム周期の鋸
歯状の制御信号が形成され、この信号で制御が行われる
とフレーム周期のフリッカーが発生してしまう。
When a signal in which a peak exists only in one field of one frame, for example, VIRS is detected by the peak ABL circuit (35), a sawtooth-shaped control signal of one frame period is formed as shown in FIG. If this signal is used for control, flicker of the frame period will occur.

従って上述の装置では、映像信号の内容によって輝度む
らやフリッターが発生するなどのおそれがあった。
Therefore, in the above-mentioned device, there is a possibility that uneven brightness or fritter may occur depending on the content of the video signal.

〔考案が解決しようとする問題点〕[Problems to be solved by the invention]

以上述べたように従来の技術では、解除を速めた場合に
画面に輝度むらやフリッカーが発生するおそれがあるな
どの問題点があった。
As described above, the conventional technique has a problem that uneven brightness and flicker may occur on the screen when the release is accelerated.

〔問題点を解決するための手段〕[Means for solving problems]

本考案は、入力映像信号のピーク値を検出し、この検出
されたピーク値を所定の応答特性を有する回路(抵抗器
(4)(5),演算増幅器(6),コンデンサ(8)を介して取出し
て映像信号の利得制御を行うようにしたピークABL回
路において、上記所定の応答特性を有する回路の出力側
に所定の不感領域の設けられた回路(ダイオード(9)(1
0))を挿入したことを特徴とするピークABL回路であ
る。
The present invention detects a peak value of an input video signal and uses the detected peak value as a circuit (resistor) having a predetermined response characteristic.
(4) In a peak ABL circuit which is taken out through the operational amplifier (6) and the capacitor (8) to control the gain of the video signal, a predetermined value is provided on the output side of the circuit having the predetermined response characteristic. Circuit with dead area (diode (9) (1
0)) is inserted in the peak ABL circuit.

〔作用〕[Action]

これによれば、不感領域を有する回路を挿入したことに
よって検出出力のサグが除去され、これによって起動及
び解除の応答特性を変更することなく、ピークABL動
作時の画質を安定に保つことができる。
According to this, the sag of the detection output is removed by inserting the circuit having the dead region, and thereby the image quality during the peak ABL operation can be stably maintained without changing the response characteristics of the start and release. .

〔実施例〕〔Example〕

第1図において、入力映像信号Vinの供給される入力端
子(1)がnpnトランジスタ(2)のベースに接続され、こ
のトランジスタ(2)のコレクタが電源端子(3)に接続され
エミッタが抵抗器(4)を通じて接地されると共に、この
エミッタが抵抗器(5)を通じて演算増幅器(6)の反転入力
に接続される。この増幅器(6)の非反転入力には参照電
圧Vrefの電圧源(7)が接続される。また増幅器(6)の出
力がコンデンサ(8)を通じて増幅器(6)の反転入力に接続
される。さらに増幅器(6)の出力が互いに逆方向に接続
されたダイオード(9)(10)の並列回路を通じてコンデン
サ(11)の一端に接続され、このコンデンサ(11)の他端が
接地される。そしてこのコンデンサ(11)の一端がpnp
トランジスタ(12)のベースに接続され、このトランジス
タ(12)のコレクタが接地されると共に、ピクチャーコン
トロール用の電圧源(13)が抵抗器(14)を通じてトランジ
スタ(12)のエミッタに接続され、このトランジスタ(12)
のエミッタが利得制御回路(図示せず)に接続される出
力端子(15)に接続される。
In FIG. 1, the input terminal (1) to which the input video signal Vin is supplied is connected to the base of an npn transistor (2), the collector of this transistor (2) is connected to the power supply terminal (3), and the emitter is a resistor. It is grounded through (4) and this emitter is connected to the inverting input of an operational amplifier (6) through a resistor (5). The voltage source (7) of the reference voltage Vref is connected to the non-inverting input of the amplifier (6). The output of the amplifier (6) is connected to the inverting input of the amplifier (6) through the capacitor (8). Further, the output of the amplifier (6) is connected to one end of a capacitor (11) through a parallel circuit of diodes (9) and (10) connected in opposite directions, and the other end of the capacitor (11) is grounded. And one end of this capacitor (11) is pnp
This is connected to the base of the transistor (12), the collector of the transistor (12) is grounded, and the voltage source (13) for picture control is connected to the emitter of the transistor (12) through the resistor (14). Transistor (12)
Is connected to an output terminal (15) connected to a gain control circuit (not shown).

この回路において、入力信号Vinに対応するトランジス
タ(2)のエミッタの電位がVrefを越えると、電流I
矢印で示すように流れ は抵抗器(5)の抵抗値)、増幅器(6)の出力の電位V
下がり始める。そしてコンデンサ(11)の一端の電位をV
,ダイオード(10)の順方向降下電圧をVD2としたとき
に、V<V−VD2となったところでVも同様に下
がり始め(V=V+VD2)、この電圧Vに対応す
る後述の制御電圧Vによって映像信号の利得が制御さ
れてVin=Vrefとなるところで安定する。
In this circuit, when the potential of the emitter of the transistor (2) corresponding to the input signal Vin exceeds Vref, the current I 1 flows as shown by the arrow. Is the resistance value of the resistor (5), and the potential V 1 of the output of the amplifier (6) begins to drop. Then, the potential at one end of the capacitor (11) is V
2 , when the forward voltage drop of the diode (10) is V D2 , when V 1 <V 2 −V D2 , V 2 also begins to drop (V 2 = V 1 + V D2 ), and this voltage The gain of the video signal is controlled by a control voltage V G , which will be described later, corresponding to V 2 and becomes stable when V in = Vref.

また入力信号Vinが小さくなると、トランジスタ(2)が
オフし、電流Iが矢印で示すように流れ は抵抗器(4)の抵抗値)、Vが上がり始める。そして
ダイオード(9)の順方向降下電圧をVD1としたときに、
>V+VD1になったところでVも同様に上がり
始め(V=V−VD1)、この電圧Vに対応する制
御電圧Vによって映像信号の利得が制御されてVin=
Vrefとなる。
When the input signal Vin decreases, the transistor (2) turns off and the current I 2 flows as shown by the arrow. Is the resistance value of the resistor (4), and V 1 starts to rise. When the forward voltage drop of the diode (9) is V D1 ,
When V 1 > V 2 + V D1 is reached, V 2 also begins to rise (V 2 = V 1 −V D1 ), and the gain of the video signal is controlled by the control voltage V G corresponding to this voltage V 2 to Vin. =
It becomes Vref.

なお電圧源(13)の電圧をVc、トランジスタ(12)のベー
スエミッタ間降下電圧をVBEとしたときに、V>V
−VBEになるとトランジスタ(12)がオフし、このトラン
ジスタ(12)のエミッタ電圧である制御電圧Vは最大V
cに制限され、これ以上ではピークABLは不動作とさ
れる。
When the voltage of the voltage source (13) is Vc and the base-emitter drop voltage of the transistor (12) is V BE , V 2 > V c
When it becomes −V BE , the transistor (12) is turned off, and the control voltage V G which is the emitter voltage of this transistor (12) is the maximum V
It is limited to c, above which the peak ABL is rendered inoperative.

従ってこの回路において各部の電圧は第2図に示すよう
になり、入力信号Vinが大きくなると範囲aに示すよう
に制御電圧Vが低下される。そしてこの後はコンデン
サ(8)の充放電によって電圧Vは範囲bに示すように
変化されるが、この変化がVD1+VD2を越えない部分で
は電圧Vは変化されず、制御電圧Vは一定とされ
る。さらに電圧VがVD2以上に変化されると、範囲c
に示すように電圧V及びVも上昇される。また電圧
は範囲dに示すように最大電圧Vcによって制限さ
れる。
Therefore, in this circuit, the voltage of each part is as shown in FIG. 2, and when the input signal Vin becomes large, the control voltage V G is lowered as shown in the range a. After that, the voltage V 1 is changed as shown in the range b by charging / discharging the capacitor (8), but in the portion where this change does not exceed V D1 + V D2 , the voltage V 2 is not changed and the control voltage V G is fixed. When the voltage V 1 is further changed to V D2 or more, the range c
The voltages V 2 and V G are also increased, as shown at. Further, the voltage V G is limited by the maximum voltage Vc as shown in the range d.

すなわちこの回路において、範囲bに示すように電圧V
のVD1+VD2以内での変動に対しては電圧Vが変動
されず(不感とされ)、この電圧VD1+VD2(不感領
域)を例えば電圧Vが解除によって1フレーム期間に
変化される電圧とすることによって、上述のサグを除去
し、輝度むらやフリッカーの発生を防止することができ
る。
That is, in this circuit, the voltage V
The voltage V 2 does not fluctuate (is insensitive) to a fluctuation within 1 V D1 + V D2 , and this voltage V D1 + V D2 (insensitive region) is changed in one frame period by releasing the voltage V 1 for example. By setting the voltage to be set, it is possible to remove the sag described above and prevent uneven brightness and flicker.

なお上述の回路で不感領域を得るための構成はダイオー
ド(9)(10)の構成に限られるものではなく、他の構成を
用いてもよい。
The configuration for obtaining the dead region in the above circuit is not limited to the configuration of the diodes (9) and (10), and other configurations may be used.

〔考案の効果〕 この考案によれば、不感領域を有する回路を挿入したこ
とによって検出出力のサグが除去され、これによって起
動及び解除の応答特性を変更することなく、ピークAB
L動作時の画質を安定に保つことができるようになっ
た。
[Advantage of the Invention] According to the present invention, the sag of the detection output is removed by inserting the circuit having the dead zone, and thereby the peak AB is maintained without changing the response characteristics of the start and release.
It is now possible to maintain stable image quality during L operation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一例の構成図、第2図はその説明のた
めの図、第3図〜第5図は従来の技術の説明のための図
である。 (1)は入力端子、(2)(12)はトランジスタ、(3)は電源端
子、(4)(5)(14)は抵抗器、(6)は演算増幅器、(7)(13)は
電圧源、(8)(11)はコンデンサ、(9)(10)はダイオード、
(15)は出力端子である。
FIG. 1 is a block diagram of an example of the present invention, FIG. 2 is a diagram for explaining the same, and FIGS. 3 to 5 are diagrams for explaining a conventional technique. (1) is an input terminal, (2) (12) is a transistor, (3) is a power supply terminal, (4) (5) (14) is a resistor, (6) is an operational amplifier, (7) (13) is Voltage source, (8) (11) capacitors, (9) (10) diodes,
(15) is an output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】入力映像信号のピーク値を検出し、 この検出されたピーク値が所定値以上の時所定の応答特
性を有する回路を介して取出して映像信号の利得制御を
行うようにしたピークABL回路において、 上記入力映像信号を利得制御回路に供給し、この出力を
演算増幅器に供給して上記利得制御回路の出力と基準と
なる参照電圧値とを比較し、この比較出力を所定幅の不
感領域を有する回路を介して処理し、この出力を上記利
得制御回路の制御端子に帰還するようにしたことを特徴
とするピークABL回路。
1. A peak for detecting a peak value of an input video signal, and when the detected peak value is a predetermined value or more, the peak value is taken out through a circuit having a predetermined response characteristic to control the gain of the video signal. In the ABL circuit, the input video signal is supplied to a gain control circuit, the output is supplied to an operational amplifier, the output of the gain control circuit is compared with a reference voltage value serving as a reference, and the comparison output having a predetermined width is used. A peak ABL circuit, characterized in that it is processed through a circuit having a dead zone, and this output is fed back to the control terminal of the gain control circuit.
JP1986083976U 1986-06-02 1986-06-02 Peak ABL circuit Expired - Lifetime JPH0628862Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986083976U JPH0628862Y2 (en) 1986-06-02 1986-06-02 Peak ABL circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986083976U JPH0628862Y2 (en) 1986-06-02 1986-06-02 Peak ABL circuit

Publications (2)

Publication Number Publication Date
JPS62196474U JPS62196474U (en) 1987-12-14
JPH0628862Y2 true JPH0628862Y2 (en) 1994-08-03

Family

ID=30938060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986083976U Expired - Lifetime JPH0628862Y2 (en) 1986-06-02 1986-06-02 Peak ABL circuit

Country Status (1)

Country Link
JP (1) JPH0628862Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60236378A (en) * 1984-04-26 1985-11-25 アールシーエー トムソン ライセンシング コーポレイシヨン Controller in video signal processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60236378A (en) * 1984-04-26 1985-11-25 アールシーエー トムソン ライセンシング コーポレイシヨン Controller in video signal processor

Also Published As

Publication number Publication date
JPS62196474U (en) 1987-12-14

Similar Documents

Publication Publication Date Title
GB2122839A (en) Video signal display system
US4369466A (en) Video signal processing circuit
US4587554A (en) CRT drive control circuit
JPH0795833B2 (en) A device that automatically controls the black video current level of a video display device
CA2229701C (en) Automatic black level stabilizing apparatus
JPH0344475B2 (en)
JPH0628862Y2 (en) Peak ABL circuit
US6563495B1 (en) Automatic screen saver
JPH0750791A (en) Video signal processor
KR920003724B1 (en) Automatic Image Tube Bias Control
JPH05308593A (en) Beam current limiting device
JP2000196973A (en) Pulse correction device in display system
JP4343429B2 (en) Signal processing apparatus for processing video signals
JPS6112429B2 (en)
JPS623640B2 (en)
US4979044A (en) Automatic contrast circuit for instantaneous compensation
JPS5829034B2 (en) Gated automatic beam current limiter
JP3522345B2 (en) AKB device to prevent hot start flash
JPH05347717A (en) High voltage stabilizing circuit
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
JPH0779449B2 (en) Video signal processor
EP1151602B1 (en) Control of scanning velocity modulation at multiple scanning frequencies
JPH0568203A (en) Video camera
JP3049506B2 (en) Beam current control circuit
JP2537959B2 (en) Video signal amplitude limiter