JPH06283522A - 半導体装置の素子間分離方法 - Google Patents
半導体装置の素子間分離方法Info
- Publication number
- JPH06283522A JPH06283522A JP7254693A JP7254693A JPH06283522A JP H06283522 A JPH06283522 A JP H06283522A JP 7254693 A JP7254693 A JP 7254693A JP 7254693 A JP7254693 A JP 7254693A JP H06283522 A JPH06283522 A JP H06283522A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- forming
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】バーズビークの成長を抑制した素子間分離法を
提供する。 【構成】半導体基板１上に該半導体基板１へのストレス
を緩和するため熱酸化し熱酸化膜２を形成する工程と、
上記熱酸化膜２上に、パッドポリシリコン膜３を形成す
る工程と、上記パッドポリシリコン膜上に酸化マスクと
してのシリコン窒化膜（Ｉ）４を形成する工程と、パタ
ーニングし素子領域上にシリコン窒化膜（Ｉ）４ａを形
成する工程と、上記素子領域上のシリコン窒化膜（Ｉ）
４ａの側壁に酸化マスクとしてのシリコン窒化膜（II）
５ａを形成する工程と、上記シリコン窒化膜（Ｉ）４ａ
およびシリコン窒化膜（II）５ａをマスクとして、上記
熱酸化膜２およびパッドポリシリコン膜を除去する工程
と、熱酸化し上記素子間分離領域にフィールド酸化膜を
形成する工程と、上記シリコン窒化膜（Ｉ）４ａ、シリ
コン窒化膜（II）５ａ、熱酸化膜２およびパッドポリシ
リコン膜３を除去する工程とを含む。
提供する。 【構成】半導体基板１上に該半導体基板１へのストレス
を緩和するため熱酸化し熱酸化膜２を形成する工程と、
上記熱酸化膜２上に、パッドポリシリコン膜３を形成す
る工程と、上記パッドポリシリコン膜上に酸化マスクと
してのシリコン窒化膜（Ｉ）４を形成する工程と、パタ
ーニングし素子領域上にシリコン窒化膜（Ｉ）４ａを形
成する工程と、上記素子領域上のシリコン窒化膜（Ｉ）
４ａの側壁に酸化マスクとしてのシリコン窒化膜（II）
５ａを形成する工程と、上記シリコン窒化膜（Ｉ）４ａ
およびシリコン窒化膜（II）５ａをマスクとして、上記
熱酸化膜２およびパッドポリシリコン膜を除去する工程
と、熱酸化し上記素子間分離領域にフィールド酸化膜を
形成する工程と、上記シリコン窒化膜（Ｉ）４ａ、シリ
コン窒化膜（II）５ａ、熱酸化膜２およびパッドポリシ
リコン膜３を除去する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子間分
離方法に係り、特に変換差の小さい素子間分離を行う方
法に関するものである。
離方法に係り、特に変換差の小さい素子間分離を行う方
法に関するものである。
【０００２】
【従来の技術】半導体装置における素子間分離法の１つ
にＬＯＣＯＳ法がある。このＬＯＣＯＳ法は素子領域上
にシリコン窒化膜を形成し、このシリコン窒化膜を酸化
マスクとして素子分離領域を酸化することにより、素子
分離領域に酸化膜を形成するものである。しかし、この
方法では素子領域の端部が酸化されてしまい素子領域が
侵食され、有効素子領域が縮小されてしまう。そのた
め、これを改善した方法としてＳＷＡＭＩ（Side Wall
Masked Isolation）方法がある。以下、このＳＷＡＭＩ
方法を説明する。
にＬＯＣＯＳ法がある。このＬＯＣＯＳ法は素子領域上
にシリコン窒化膜を形成し、このシリコン窒化膜を酸化
マスクとして素子分離領域を酸化することにより、素子
分離領域に酸化膜を形成するものである。しかし、この
方法では素子領域の端部が酸化されてしまい素子領域が
侵食され、有効素子領域が縮小されてしまう。そのた
め、これを改善した方法としてＳＷＡＭＩ（Side Wall
Masked Isolation）方法がある。以下、このＳＷＡＭＩ
方法を説明する。
【０００３】図５および図６はＳＷＡＭＩ方法を示す工
程断面図である。まず図５（ａ）に示すように、シリコ
ン基板１００の表面を熱酸化しパッド酸化膜１０１を形
成する。次にＣＶＤ（化学気相成長）法によりシリコン
窒化膜（Ｉ）１０２を形成する。
程断面図である。まず図５（ａ）に示すように、シリコ
ン基板１００の表面を熱酸化しパッド酸化膜１０１を形
成する。次にＣＶＤ（化学気相成長）法によりシリコン
窒化膜（Ｉ）１０２を形成する。
【０００４】次に図５（ｂ）に示すようにリソグラフィ
ーおよびＲＩＥ（反応性イオンエッチング）によりパタ
ーニングし、素子領域上にパッド酸化膜１０１ａおよび
シリコン窒化膜（Ｉ）１０２ａを形成する。次にシリコ
ン窒化膜（Ｉ）１０２ａをマスクとしてＲＩＥによりシ
リコン基板１００をエッチングする。
ーおよびＲＩＥ（反応性イオンエッチング）によりパタ
ーニングし、素子領域上にパッド酸化膜１０１ａおよび
シリコン窒化膜（Ｉ）１０２ａを形成する。次にシリコ
ン窒化膜（Ｉ）１０２ａをマスクとしてＲＩＥによりシ
リコン基板１００をエッチングする。
【０００５】次に図５（ｃ）に示すように、後で形成す
るシリコン窒化膜（II）１０４ａの形成時のシリコン基
板１００へのストレスを緩和するために熱酸化してＳｉ
Ｏ2膜１０３を形成し、その後ＣＶＤ法によりシリコン
窒化膜（II）１０４を形成する。次に、後工程でのシリ
コン窒化膜（II）１０４のエッチバックによるサイドウ
ォール形成時の膜厚を維持するためにＳｉＯ2膜１０５
を形成する。
るシリコン窒化膜（II）１０４ａの形成時のシリコン基
板１００へのストレスを緩和するために熱酸化してＳｉ
Ｏ2膜１０３を形成し、その後ＣＶＤ法によりシリコン
窒化膜（II）１０４を形成する。次に、後工程でのシリ
コン窒化膜（II）１０４のエッチバックによるサイドウ
ォール形成時の膜厚を維持するためにＳｉＯ2膜１０５
を形成する。
【０００６】次に図５（ｄ）に示すようにＳｉＯ2膜１
０５をエッチバックし、ＳｉＯ2膜１０５ａのサイドウ
ォールを形成し、その後シリコン窒化膜（II）１０４を
エッチバックしシリコン窒化膜（II）１０４ａのサイド
ウォールを形成する。次にウェットエッチングにより素
子分離領域上のＳｉＯ2膜１０２およびＳｉＯ2膜１０５
ａを除去すると、素子領域の側壁にＳｉＯ2膜１０３ａ
とシリコン窒化膜（II）１０４ａからなるサイドウォー
ルが形成される。
０５をエッチバックし、ＳｉＯ2膜１０５ａのサイドウ
ォールを形成し、その後シリコン窒化膜（II）１０４を
エッチバックしシリコン窒化膜（II）１０４ａのサイド
ウォールを形成する。次にウェットエッチングにより素
子分離領域上のＳｉＯ2膜１０２およびＳｉＯ2膜１０５
ａを除去すると、素子領域の側壁にＳｉＯ2膜１０３ａ
とシリコン窒化膜（II）１０４ａからなるサイドウォー
ルが形成される。
【０００７】次に図６（ａ）に示すように、素子領域上
のシリコン窒化膜（Ｉ）１０２ａおよび素子領域側壁に
シリコン窒化膜（II）１０４ａを酸化マスクとして熱酸
化し、素子分離領域にフィールド酸化膜１０６を形成す
る。
のシリコン窒化膜（Ｉ）１０２ａおよび素子領域側壁に
シリコン窒化膜（II）１０４ａを酸化マスクとして熱酸
化し、素子分離領域にフィールド酸化膜１０６を形成す
る。
【０００８】次に図６（ｂ）に示すように、ＲＩＥによ
りエッチバックし、シリコン窒化膜（Ｉ）１０２ａおよ
びシリコン窒化膜（II）１０４ａを除去する。以上の工
程を経てＳＷＡＭＩ法による素子間分離がなされる。
りエッチバックし、シリコン窒化膜（Ｉ）１０２ａおよ
びシリコン窒化膜（II）１０４ａを除去する。以上の工
程を経てＳＷＡＭＩ法による素子間分離がなされる。
【０００９】
【発明が解決しようとする課題】上述したように、シリ
コン窒化膜（Ｉ）１０２ａを形成した後に、熱酸化して
ＳｉＯ2膜１０３を形成するが、シリコン窒化膜（Ｉ）
１０２ａの側壁が酸化されているため、図６（ａ）に示
すようにこの部分を通して素子領域の端部Ａが酸化され
てしまい、バーズビークが成長してしまう。
コン窒化膜（Ｉ）１０２ａを形成した後に、熱酸化して
ＳｉＯ2膜１０３を形成するが、シリコン窒化膜（Ｉ）
１０２ａの側壁が酸化されているため、図６（ａ）に示
すようにこの部分を通して素子領域の端部Ａが酸化され
てしまい、バーズビークが成長してしまう。
【００１０】そこで本発明は、バーズビークの成長を抑
制した素子間分離法を提供することを目的とする。
制した素子間分離法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板上に該半導体基板へのストレスを緩和す
るため熱酸化し熱酸化膜を形成する工程と、前記熱酸化
膜上に、前記半導体基板へのストレスを緩和し、酸素雰
囲気中での熱酸化において素子領域に酸素が透過しない
特性を有するバッファ膜を形成する工程と、前記バッフ
ァ膜上に酸化マスクとしての第１絶縁膜を形成する工程
と、素子領域上の前記第１絶縁膜を残存し、素子間分離
領域上の前記第１絶縁膜を除去する工程と、前記素子領
域上の第１絶縁膜側壁に酸化マスクとしての第２絶縁膜
を形成する工程と、前記第１絶縁膜および第２絶縁膜を
マスクとして、前記熱酸化膜およびバッファ膜を除去す
る工程と、前記第１絶縁膜および第２絶縁膜を酸化マス
クとして熱酸化し前記素子間分離領域にフィールド酸化
膜を形成する工程と、前記第１絶縁膜、第２絶縁膜、熱
酸化膜およびバッファ膜を除去する工程とを含むことを
特徴とする半導体装置の素子間分離方法によって解決さ
れる。
ば、半導体基板上に該半導体基板へのストレスを緩和す
るため熱酸化し熱酸化膜を形成する工程と、前記熱酸化
膜上に、前記半導体基板へのストレスを緩和し、酸素雰
囲気中での熱酸化において素子領域に酸素が透過しない
特性を有するバッファ膜を形成する工程と、前記バッフ
ァ膜上に酸化マスクとしての第１絶縁膜を形成する工程
と、素子領域上の前記第１絶縁膜を残存し、素子間分離
領域上の前記第１絶縁膜を除去する工程と、前記素子領
域上の第１絶縁膜側壁に酸化マスクとしての第２絶縁膜
を形成する工程と、前記第１絶縁膜および第２絶縁膜を
マスクとして、前記熱酸化膜およびバッファ膜を除去す
る工程と、前記第１絶縁膜および第２絶縁膜を酸化マス
クとして熱酸化し前記素子間分離領域にフィールド酸化
膜を形成する工程と、前記第１絶縁膜、第２絶縁膜、熱
酸化膜およびバッファ膜を除去する工程とを含むことを
特徴とする半導体装置の素子間分離方法によって解決さ
れる。
【００１２】半導体基板上に該半導体基板へのストレス
を緩和するため熱酸化し熱酸化膜を形成する工程と、前
記熱酸化膜上に、前記半導体基板へのストレスを緩和
し、酸素雰囲気中での熱酸化において素子領域に酸素が
透過しない特性を有するバッファ膜を形成する工程と、
前記バッファ膜上に酸化マスクとしての第１絶縁膜を形
成する工程と、素子領域上の前記第１絶縁膜を残存し、
素子間分離領域上の前記第１絶縁膜を除去する工程と、
全面に酸化マスクとしての第２絶縁膜を形成する工程
と、前記第２絶縁膜上にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜および第２絶縁膜をエッチバク
し前記素子領域上の第１絶縁膜側壁に第２絶縁膜および
シリコン酸化膜のサイドウォールを形成する工程と、前
記第１絶縁膜および第２絶縁膜をマスクとして、前記熱
酸化膜およびバッファ膜を除去する工程と、前記第１絶
縁膜および第２絶縁膜を酸化マスクとして熱酸化し前記
素子間分離領域にフィールド酸化膜を形成する工程と、
前記第１絶縁膜、第２絶縁膜、シリコン酸化膜、熱酸化
膜およびバッファ膜を除去する工程とを含むことを特徴
とする半導体装置の素子間分離方法によって解決され
る。
を緩和するため熱酸化し熱酸化膜を形成する工程と、前
記熱酸化膜上に、前記半導体基板へのストレスを緩和
し、酸素雰囲気中での熱酸化において素子領域に酸素が
透過しない特性を有するバッファ膜を形成する工程と、
前記バッファ膜上に酸化マスクとしての第１絶縁膜を形
成する工程と、素子領域上の前記第１絶縁膜を残存し、
素子間分離領域上の前記第１絶縁膜を除去する工程と、
全面に酸化マスクとしての第２絶縁膜を形成する工程
と、前記第２絶縁膜上にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜および第２絶縁膜をエッチバク
し前記素子領域上の第１絶縁膜側壁に第２絶縁膜および
シリコン酸化膜のサイドウォールを形成する工程と、前
記第１絶縁膜および第２絶縁膜をマスクとして、前記熱
酸化膜およびバッファ膜を除去する工程と、前記第１絶
縁膜および第２絶縁膜を酸化マスクとして熱酸化し前記
素子間分離領域にフィールド酸化膜を形成する工程と、
前記第１絶縁膜、第２絶縁膜、シリコン酸化膜、熱酸化
膜およびバッファ膜を除去する工程とを含むことを特徴
とする半導体装置の素子間分離方法によって解決され
る。
【００１３】また上記課題は本発明によれば、前記バッ
ファ膜がポリシリコン膜であり、前記第１絶縁膜および
第２絶縁膜がシリコン窒化膜であることを特徴とする半
導体装置の素子間分離方法によって好適に解決される。
ファ膜がポリシリコン膜であり、前記第１絶縁膜および
第２絶縁膜がシリコン窒化膜であることを特徴とする半
導体装置の素子間分離方法によって好適に解決される。
【００１４】
【作用】本発明によれば、図１（ｃ）に示すように酸化
マスクとしての第１絶縁膜４ａおよび第２絶縁膜５の下
部には熱酸化膜２およびバッファ膜３があるので、これ
らの第１絶縁膜４ａおよび第２絶縁膜５の形成時の半導
体基板１へのストレスを緩和することができる。図２
（ｂ）に示すように酸素雰囲気中で熱酸化する際、バッ
ファ膜３の一部が酸化されることがあっても素子領域へ
の酸素の侵入を防ぐので、素子領域の酸化を防止するこ
とができる。また図３（ｂ）に示すように第２絶縁膜１
０を薄くし、その代わりにＳｉＯ2膜１１を形成するこ
とにより、半導体基板１へのストレスを更に緩和するこ
とができる。
マスクとしての第１絶縁膜４ａおよび第２絶縁膜５の下
部には熱酸化膜２およびバッファ膜３があるので、これ
らの第１絶縁膜４ａおよび第２絶縁膜５の形成時の半導
体基板１へのストレスを緩和することができる。図２
（ｂ）に示すように酸素雰囲気中で熱酸化する際、バッ
ファ膜３の一部が酸化されることがあっても素子領域へ
の酸素の侵入を防ぐので、素子領域の酸化を防止するこ
とができる。また図３（ｂ）に示すように第２絶縁膜１
０を薄くし、その代わりにＳｉＯ2膜１１を形成するこ
とにより、半導体基板１へのストレスを更に緩和するこ
とができる。
【００１５】更に、図２（ａ）に示すように半導体基板
１の一部をエッチングすることにより表面の平坦化およ
び素子能力を向上させることができる。
１の一部をエッチングすることにより表面の平坦化およ
び素子能力を向上させることができる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１７】図１および図２は本発明に係る素子間分離
方法を示す第１実施例による工程断面図である。
方法を示す第１実施例による工程断面図である。
【００１８】まず図１（ａ）に示すように、シリコン基
板１を熱酸化法により厚さ８ｎｍのパッド酸化膜２を形
成する。次に、減圧ＣＶＤ法により厚さ４０ｎｍのパッ
ドポリシリコン膜（ポリシリコン）３を形成する。次
に、ＣＶＤ法により厚さ１５０ｎｍのシリコン窒化膜
（Ｉ）４を形成する。この時、パッド酸化膜２およびパ
ッドポリシリコン膜３がシリコン窒化膜（Ｉ）４の形成
時の応力の緩和をし、パッドポリシリコン膜３の膜厚だ
けパッド酸化膜２を薄くすることができる。
板１を熱酸化法により厚さ８ｎｍのパッド酸化膜２を形
成する。次に、減圧ＣＶＤ法により厚さ４０ｎｍのパッ
ドポリシリコン膜（ポリシリコン）３を形成する。次
に、ＣＶＤ法により厚さ１５０ｎｍのシリコン窒化膜
（Ｉ）４を形成する。この時、パッド酸化膜２およびパ
ッドポリシリコン膜３がシリコン窒化膜（Ｉ）４の形成
時の応力の緩和をし、パッドポリシリコン膜３の膜厚だ
けパッド酸化膜２を薄くすることができる。
【００１９】次にリソグラフィーにより素子領域上にレ
ジストパターン（図示せず）を形成し、このレジストパ
ターンをマスクとして図１（ｂ）に示すように、ＲＩＥ
によりパターニングしシリコン窒化膜（Ｉ）４ａを形成
する。この時、オーバーエッチングのためにパッドポリ
シリコン膜３が２０ｎｍ程度エッチングされる。次にレ
ジストパターンを剥離する。
ジストパターン（図示せず）を形成し、このレジストパ
ターンをマスクとして図１（ｂ）に示すように、ＲＩＥ
によりパターニングしシリコン窒化膜（Ｉ）４ａを形成
する。この時、オーバーエッチングのためにパッドポリ
シリコン膜３が２０ｎｍ程度エッチングされる。次にレ
ジストパターンを剥離する。
【００２０】次に図１（ｃ）に示すように、減圧ＣＶＤ
法により厚さ１００ｎｍのシリコン窒化膜（II）５を形
成する。シリコン窒化膜（Ｉ）４ａを形成してから、シ
リコン窒化膜（II）５を形成するまでの間、酸素雰囲気
中の熱処理がないのでシリコン窒化膜（Ｉ）４ａの表面
にはＳｉＯ2が存在しない。次に図１（ｄ）に示すよう
に、ＲＩＥによりエッチバックしシリコン窒化膜４ａの
側壁にシリコン窒化膜（II）５ａを形成する。この時オ
ーバーエッチングは２０％程度とする。
法により厚さ１００ｎｍのシリコン窒化膜（II）５を形
成する。シリコン窒化膜（Ｉ）４ａを形成してから、シ
リコン窒化膜（II）５を形成するまでの間、酸素雰囲気
中の熱処理がないのでシリコン窒化膜（Ｉ）４ａの表面
にはＳｉＯ2が存在しない。次に図１（ｄ）に示すよう
に、ＲＩＥによりエッチバックしシリコン窒化膜４ａの
側壁にシリコン窒化膜（II）５ａを形成する。この時オ
ーバーエッチングは２０％程度とする。
【００２１】次に図２（ａ）に示すように、シリコン窒
化膜（Ｉ）４ａおよびシリコン窒化膜（II）５ａをマス
クとして、ＲＩＥによりパッドポリシリコン膜３をエッ
チングする。パッド酸化膜２に達したところで、希フッ
酸処理しパッド酸化膜２をエッチングする。次に素子間
分離領域上の平坦化および素子分離能力を高めるためＲ
ＩＥによりシリコン基板１を１００ｎｍエッチングし、
その後エッチングのダメージ層を除去するためアンモニ
ア過水に浸漬しシリコン基板１を２０ｎｍ除去する。
化膜（Ｉ）４ａおよびシリコン窒化膜（II）５ａをマス
クとして、ＲＩＥによりパッドポリシリコン膜３をエッ
チングする。パッド酸化膜２に達したところで、希フッ
酸処理しパッド酸化膜２をエッチングする。次に素子間
分離領域上の平坦化および素子分離能力を高めるためＲ
ＩＥによりシリコン基板１を１００ｎｍエッチングし、
その後エッチングのダメージ層を除去するためアンモニ
ア過水に浸漬しシリコン基板１を２０ｎｍ除去する。
【００２２】次に図２（ｂ）に示すように、ウェット酸
化法により、９５０℃の温度でシリコン基板１を熱酸化
し素子分離領域にフィールド酸化膜６を形成する。この
時シリコン窒化膜（Ｉ）４ａとシリコン窒化膜（II）５
ａとの境界は密着しており、酸素の侵入がないので素子
領域にバーズビークが成長することがない。パッドポリ
シリコン膜（Ｉ）４ａの一部が酸化されるが、酸素が素
子領域に侵入することがないので交換差は８０〜１００
ｎｍと小さいのでサイドウォール下でのみバーズビーク
の成長を抑えることができる。
化法により、９５０℃の温度でシリコン基板１を熱酸化
し素子分離領域にフィールド酸化膜６を形成する。この
時シリコン窒化膜（Ｉ）４ａとシリコン窒化膜（II）５
ａとの境界は密着しており、酸素の侵入がないので素子
領域にバーズビークが成長することがない。パッドポリ
シリコン膜（Ｉ）４ａの一部が酸化されるが、酸素が素
子領域に侵入することがないので交換差は８０〜１００
ｎｍと小さいのでサイドウォール下でのみバーズビーク
の成長を抑えることができる。
【００２３】次に希フッ酸処理し、その後ＲＩＥにより
シリコン窒化膜（Ｉ）４ａおよびシリコン窒化膜（II）
５ａを除去する。次に希フッ酸処理し、その後ＲＩＥに
よりパッドポリシリコン膜３を除去する。その後、希フ
ッ酸処理によりＳｉＯ2を２０ｎｍエッチングし素子領
域表面を露出させると同時に、突出したパッドポリシリ
コン３の酸化された部分を平滑化する。
シリコン窒化膜（Ｉ）４ａおよびシリコン窒化膜（II）
５ａを除去する。次に希フッ酸処理し、その後ＲＩＥに
よりパッドポリシリコン膜３を除去する。その後、希フ
ッ酸処理によりＳｉＯ2を２０ｎｍエッチングし素子領
域表面を露出させると同時に、突出したパッドポリシリ
コン３の酸化された部分を平滑化する。
【００２４】以上の工程を経て、図２（ｃ）に示すよう
に素子分離領域のみにフィールド酸化膜６が形成され
る。
に素子分離領域のみにフィールド酸化膜６が形成され
る。
【００２５】本実施例でポリシリコン膜を使用したが、
ストレスの緩和および熱酸化における素子領域に酸素の
侵入を防ぐことのできるものであればポリシリコン膜に
限定されない。
ストレスの緩和および熱酸化における素子領域に酸素の
侵入を防ぐことのできるものであればポリシリコン膜に
限定されない。
【００２６】図３および図４は本発明に係る素子間分離
方法を示す第２実施例による工程断面図である。
方法を示す第２実施例による工程断面図である。
【００２７】まず図３（ａ）に示すように、第１実施例
と同様にして８ｎｍの厚さのパッド酸化膜２、４０ｎｍ
の厚さのパッドポリシリコン膜３、素子領域上に１５０
ｎｍの厚さのシリコン窒化膜（Ｉ）４ａを形成する。
と同様にして８ｎｍの厚さのパッド酸化膜２、４０ｎｍ
の厚さのパッドポリシリコン膜３、素子領域上に１５０
ｎｍの厚さのシリコン窒化膜（Ｉ）４ａを形成する。
【００２８】次に、図３（ｂ）に示すように減圧ＣＶＤ
法により３０ｎｍの厚さのシリコン窒化膜（II）１０を
形成する。シリコン窒化膜（Ｉ）４ａを形成してから、
シリコン窒化膜（II）１０を形成するまでの間、酸素雰
囲気中の熱処理がないのでシリコン窒化膜（Ｉ）４ａの
表面にはＳｉＯ2が存在しない。また、このシリコン窒
化膜（II）１０が３０ｎｍと薄いので、シリコン基板１
に及ぼす応力を小さくでき、シリコン基板１へのダメー
ジを抑制することができる。次にＣＶＤ法により７０ｎ
ｍの厚さのＳｉＯ2膜１１を形成する。シリコン窒化膜
（II）１０を薄くした分、このＳｉＯ2膜１１により補
償される。
法により３０ｎｍの厚さのシリコン窒化膜（II）１０を
形成する。シリコン窒化膜（Ｉ）４ａを形成してから、
シリコン窒化膜（II）１０を形成するまでの間、酸素雰
囲気中の熱処理がないのでシリコン窒化膜（Ｉ）４ａの
表面にはＳｉＯ2が存在しない。また、このシリコン窒
化膜（II）１０が３０ｎｍと薄いので、シリコン基板１
に及ぼす応力を小さくでき、シリコン基板１へのダメー
ジを抑制することができる。次にＣＶＤ法により７０ｎ
ｍの厚さのＳｉＯ2膜１１を形成する。シリコン窒化膜
（II）１０を薄くした分、このＳｉＯ2膜１１により補
償される。
【００２９】次にＲＩＥによりＳｉＯ2膜１１をエッチ
バックし、その後シリコン窒化膜（II）１０ａをエッチ
バックし、図３（ｃ）に示すようにシリコン窒化膜
（Ｉ）４ａの側壁にシリコン窒化膜１０ａおよびＳｉＯ
2膜１１ａからなるサイドウォールを形成する。
バックし、その後シリコン窒化膜（II）１０ａをエッチ
バックし、図３（ｃ）に示すようにシリコン窒化膜
（Ｉ）４ａの側壁にシリコン窒化膜１０ａおよびＳｉＯ
2膜１１ａからなるサイドウォールを形成する。
【００３０】次に、図４（ａ）に示すようにＲＩＥによ
りシリコン窒化膜（Ｉ）４ａ、シリコン窒化膜（II）１
０ａおよびＳｉＯ2膜１１ａをマスクとして第１実施例
と同様にしてパッドポリシリコン膜３、パッド酸化膜
２、シリコン基板１をエッチングする。
りシリコン窒化膜（Ｉ）４ａ、シリコン窒化膜（II）１
０ａおよびＳｉＯ2膜１１ａをマスクとして第１実施例
と同様にしてパッドポリシリコン膜３、パッド酸化膜
２、シリコン基板１をエッチングする。
【００３１】次に、図４（ｂ）に示すようにウェット酸
化法により、９５０℃の温度でシリコン基板１を熱酸化
し素子分離領域にフィールド酸化膜１２を形成する。こ
の時、シリコン窒化膜（Ｉ）４ａとシリコン窒化膜（I
I）１０ａとは密着しており、酸素の侵入がないので素
子領域にバーズビークが成長することがない。しかも交
換差は８０〜１００ｎｍと小さくサイドウォール下でバ
ーズビークの成長を抑えるので、素子領域にバーズビー
クが伸びるようなことがない。
化法により、９５０℃の温度でシリコン基板１を熱酸化
し素子分離領域にフィールド酸化膜１２を形成する。こ
の時、シリコン窒化膜（Ｉ）４ａとシリコン窒化膜（I
I）１０ａとは密着しており、酸素の侵入がないので素
子領域にバーズビークが成長することがない。しかも交
換差は８０〜１００ｎｍと小さくサイドウォール下でバ
ーズビークの成長を抑えるので、素子領域にバーズビー
クが伸びるようなことがない。
【００３２】次に、希フッ酸処理によりＳｉＯ2膜１１
ａを除去し、その後ＲＩＥによりシリコン窒化膜（Ｉ）
４ａおよびシリコン窒化膜（II）１０ａを除去する。次
に希フッ酸処理し、その後パッドポリシリコン膜３を除
去する。その後フッ酸処理によりＳｉＯ2を３０ｎｍエ
ッチングし素子領域表面を露出させると同時に、突出し
たパッドポリシリコン膜３の酸化された部分を平滑化す
る。
ａを除去し、その後ＲＩＥによりシリコン窒化膜（Ｉ）
４ａおよびシリコン窒化膜（II）１０ａを除去する。次
に希フッ酸処理し、その後パッドポリシリコン膜３を除
去する。その後フッ酸処理によりＳｉＯ2を３０ｎｍエ
ッチングし素子領域表面を露出させると同時に、突出し
たパッドポリシリコン膜３の酸化された部分を平滑化す
る。
【００３３】以上の工程を経て、図４（ｃ）に示すよう
に素子分離領域にのみにフィールド酸化膜１２を形成す
る。
に素子分離領域にのみにフィールド酸化膜１２を形成す
る。
【００３４】
【発明の効果】以上説明したように、本発明によれば素
子領域にバーズビークが成長することを抑制することが
でき、分離能力の高い素子分離を行うことができる。従
って半導体装置を微細化することができ、例えば素子分
離領域の長さが０．２５μｍであっても素子領域がバー
ズビークにより侵食されることがないので、２５６ＭＤ
ＲＡＭ、６４ＭＳＲＡＭ等のＬＳＩのチップ面積を縮小
することができる。
子領域にバーズビークが成長することを抑制することが
でき、分離能力の高い素子分離を行うことができる。従
って半導体装置を微細化することができ、例えば素子分
離領域の長さが０．２５μｍであっても素子領域がバー
ズビークにより侵食されることがないので、２５６ＭＤ
ＲＡＭ、６４ＭＳＲＡＭ等のＬＳＩのチップ面積を縮小
することができる。
【図１】第１実施例による素子間分離工程断面図（Ｉ）
である。
である。
【図２】第１実施例による素子間分離工程断面図（II）
である。
である。
【図３】第２実施例による素子間分離工程断面図（Ｉ）
である。
である。
【図４】第２実施例による素子間分離工程断面図（II）
である。
である。
【図５】従来例による素子間分離工程断面図（Ｉ）であ
る。
る。
【図６】従来例による素子間分離工程断面図（II）であ
る。
る。
【符号の説明】 １ シリコン基板 ２，２ａ パッド酸化膜（熱酸化膜） ３ パッドポリシリコン膜（バッファ膜） ４，４ａ シリコン窒化膜（Ｉ）（第１絶縁膜） ５，５ａ，１０，１０ａ シリコン窒化膜（II）（第２
絶縁膜） ６，１２ フィールド酸化膜 １１，１１ａ ＳｉＯ2膜
絶縁膜） ６，１２ フィールド酸化膜 １１，１１ａ ＳｉＯ2膜
Claims (4)
- 【請求項１】 半導体基板上に該半導体基板へのストレ
スを緩和するため熱酸化し熱酸化膜を形成する工程と、 前記熱酸化膜上に、前記半導体基板へのストレスを緩和
し、酸素雰囲気中での熱酸化において素子領域に酸素が
透過しない特性を有するバッファ膜を形成する工程と、 前記バッファ膜上に酸化マスクとしての第１絶縁膜を形
成する工程と、 素子領域上の前記第１絶縁膜を残存し、素子間分離領域
上の前記第１絶縁膜を除去する工程と、 前記素子領域上の第１絶縁膜側壁に酸化マスクとしての
第２絶縁膜を形成する工程と、 前記第１絶縁膜および第２絶縁膜をマスクとして、前記
熱酸化膜およびバッファ膜を除去する工程と、 前記第１絶縁膜および第２絶縁膜を酸化マスクとして熱
酸化し前記素子間分離領域にフィールド酸化膜を形成す
る工程と、 前記第１絶縁膜、第２絶縁膜、熱酸化膜およびバッファ
膜を除去する工程とを含むことを特徴とする半導体装置
の素子間分離方法。 - 【請求項２】 請求項１において、前記第１絶縁膜およ
び第２絶縁膜をマスクとして、前記熱酸化膜およびバッ
ファ膜を除去した後、更に前記半導体基板の一部を除去
することを特徴とする請求項１記載の半導体装置の素子
間分離方法。 - 【請求項３】 半導体基板上に該半導体基板へのストレ
スを緩和するため熱酸化し熱酸化膜を形成する工程と、 前記熱酸化膜上に、前記半導体基板へのストレスを緩和
し、酸素雰囲気中での熱酸化において素子領域に酸素が
透過しない特性を有するバッファ膜を形成する工程と、 前記バッファ膜上に酸化マスクとしての第１絶縁膜を形
成する工程と、 素子領域上の前記第１絶縁膜を残存し、素子間分離領域
上の前記第１絶縁膜を除去する工程と、 全面に酸化マスクとしての第２絶縁膜を形成する工程
と、 前記第２絶縁膜上にシリコン酸化膜を形成する工程と、 前記シリコン酸化膜および第２絶縁膜をエッチバクし前
記素子領域上の第１絶縁膜側壁に第２絶縁膜およびシリ
コン酸化膜のサイドウォールを形成する工程と、 前記第１絶縁膜および第２絶縁膜をマスクとして、前記
熱酸化膜およびバッファ膜を除去する工程と、 前記第１絶縁膜および第２絶縁膜を酸化マスクとして熱
酸化し前記素子間分離領域にフィールド酸化膜を形成す
る工程と、 前記第１絶縁膜、第２絶縁膜、シリコン酸化膜、熱酸化
膜およびバッファ膜を除去する工程とを含むことを特徴
とする半導体装置の素子間分離方法。 - 【請求項４】 前記バッファ膜がポリシリコン膜であ
り、前記第１絶縁膜および第２絶縁膜がシリコン窒化膜
であることを特徴とする請求項１〜３いずれかに記載の
半導体装置の素子間分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7254693A JPH06283522A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の素子間分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7254693A JPH06283522A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の素子間分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283522A true JPH06283522A (ja) | 1994-10-07 |
Family
ID=13492471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7254693A Pending JPH06283522A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の素子間分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940719A (en) * | 1996-04-22 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming element isolating film of semiconductor device |
-
1993
- 1993-03-30 JP JP7254693A patent/JPH06283522A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940719A (en) * | 1996-04-22 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming element isolating film of semiconductor device |
| US6027985A (en) * | 1996-04-22 | 2000-02-22 | Hyundai Electronics Industries Co., Inc. | Method for forming element isolating film of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35294E (en) | Polysilicon encapsulated localized oxidation of silicon | |
| US6238999B1 (en) | Isolation region forming methods | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| US5118641A (en) | Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5432117A (en) | Method of producing semiconductor device | |
| KR0161112B1 (ko) | 반도체 소자 격리방법 | |
| JP2686735B2 (ja) | 半導体装置の素子分離方法 | |
| JPH06283522A (ja) | 半導体装置の素子間分離方法 | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| US5804492A (en) | Method of fabricating an isolation region for semiconductor device | |
| US5940720A (en) | Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| US6245644B1 (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000183053A (ja) | 半導体装置の製造方法 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JP3826446B2 (ja) | 半導体装置の製造方法 | |
| JPH1050695A (ja) | 半導体装置の製造方法 | |
| JPH08153715A (ja) | 半導体装置の製造方法 |