JPH0627822B2

JPH0627822B2 - 同時計数装置

Info

Publication number: JPH0627822B2
Application number: JP41132990A
Authority: JP
Inventors: 啓司清水
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1990-12-18
Filing date: 1990-12-18
Publication date: 1994-04-13
Anticipated expiration: 2009-04-13
Also published as: JPH04218791A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ポジトロンＣＴなどの
ように、時間的に相関のある１対の事象を検出するため
の同時計数回路に関するものである。

【０００２】

【従来の技術】まず、ポジトロンＣＴの原理について図
５に基づき説明する。生体１などに取り込まれたポジト
ロン放出核種２から放出されたポジトロンはその近傍で
運動エネルギーを失った後、物質構成電子と結合して消
滅する。その際、１対の消滅光子３ａ，３ｂを互いに正
反対の方向に放出する。これらの消滅光子（γ線対）３
ａ，３ｂは、生体１を挾んで対向しておかれた１対の検
出器４ａ，４ｂの同時計数により計測される。ここで、
同時計数とは、両方の検出器４ａ，４ｂに同時にγ線対
３ａ，３ｂが入射したときのみ、１つの事象に数える技
術で、ポジトロンＣＴでは本質的な重要性を有する。

【０００３】検出器４ａ，４ｂの同時計数により、これ
らの検出器４ａ，４ｂを結ぶ円筒状の部分のポジトロン
放出核種２のみが検出される。ポジトロンＣＴでは、こ
の性質を利用して、生体１のある断面に沿って多数の方
向について同時計測を測定する。そして、これらのデー
タからＸ線ＣＴと同様な計算法により、断面のポジトロ
ン放出核種２の分布をコンピュータで算出し、画像とし
て表示している。

【０００４】図６は、ポジトロンＣＴ装置の電子回路を
示したものである。検出器４ａ，４ｂにて検出され、電
気信号に変換された信号は、前置増幅器５ａ，５ｂに入
る。この前置増幅器５ａ，５ｂを出たパルス信号に対し
て、その発生した時間を同定し、時間信号をゲート６
ａ，６ｂを介して同時計数回路７に送るとともに、パル
スが雑音によるものではなく、確かにγ線対３ａ，３ｂ
によるものであることをエネルギー弁別回路１１ａ，１
１ｂにより判定する必要がある。エネルギー弁別回路１
１ａ，１１ｂは、パルス信号を積分し、積分値がある一
定以上の信号のみを選択し、蛍光減衰時間程度の時間を
必要とする。

【０００５】一方、時間信号はタイムピックオフ回路８
ａ，８ｂによりパルスの立上りと同時に発生する。時間
信号が発生した時点では、エネルギー弁別は完成してい
ないため、時間信号は遅延回路９ａ，９ｂにより一定の
遅延を受ける。一定時間経過後、エネルギーがしきい値
に達しているときは、ゲート６ａ，６ｂが開き信号は同
時計数回路７に入る。一方、エネルギーがしきい値以下
のときはゲート６ａ，６ｂが開かず以後の処理は行われ
ない。タイムピックオフ回路８ａ，８ｂでの分解時間は
同時計数回路７のコインシデンスウインドウ幅を決める
重要な因子であり、可能な限り短くする必要がある。

【０００６】同時計数回路７では、２つの検出器４ａ，
４ｂからの時間信号が同時にきたものであるかを判定
し、同時にきた場合には、アドレスエンコーダ１０に信
号を送る。しかし、γ線対３ａ，３ｂからの時間信号
は、全く同じ時間に同時計数回路７に入るわけではな
い。そこで、同時計数回路７では、ある一定時間内に入
ってきた信号は同時であると判定している。

【０００７】すなわち、図７において、ｔ₀時にある検
出器４ａ（図中Ｉ）がγ線対３ａを検出したものとす
る。このとき、この検出器４ａと同時判定を行う別の検
出器４ｂ（図中Ｊ）がｔ₀−τからｔ₀＋τまでの間にγ
線対３ｂを検出したら、同時事象が発生したと判定す
る。この同時判定の時間幅２τはコインシデンスウイン
ドウとよばれる。なお、コインシデンスウインドウ２τ
の外の事象３ｂ’，３ｂ”は同時事象と判定されない。

【０００８】従来の同時判定は、図８、図９または図１
０に示される方法で行われていた。図８において、１２
は単安定マルチバイブレータであり、これによりコイン
シデンスウインドウ２τの長さのパルスを作る。１３は
遅延回路であり、コインシデンスウインドウ２τの半分
すなわちτだけ信号を遅延させる。そして、それぞれＤ
型フリップフロップ回路１４のＤ入力、Ｃ入力に与える
ことにより、Ｄ型フリップフロップ回路１４の出力で同
時事象の判定をするものである。

【０００９】図９は従来の他の例を示し、１５、１６
は、第１、第２の単安定マルチバイブレータで、それぞ
れコインシデンスウインドウ２τの半分の長さのτのパ
ルスを形成するものである。この２つの第１、第２の単
安定マルチバイブレータ１５、１６の出力は、アンドゲ
ート１７を通ることにより、２τの同時事象の判定をす
るものである。このような方法として特開昭５７−１３
１０８６号公報があり、また、アンドゲート１７の代わ
りにＲＯＭまたはＲＡＭを用いたものとして特開昭６２
−１９７７８３号公報がある。

【００１０】図８と図９に共通していることは、パルス
の時間間隔が連続的性質を持つものとして取り扱ってい
ることである。前記単安定マルチバイブレータ１２、１
５、１６には、遅延回路が使われており、これらは、遅
延回路１３と同じくディレイラインやＣＲ積分器を利用
した遅延回路である。しかるに、図８および図９におい
て、単安定マルチバイブレータ１２、１５、１６に用い
られている遅延回路としてのディレイラインやＣＲ積分
器は、温度変化や電源電圧の変化などの影響を受け、長
期的に無調整で安定動作させることが困難であった。特
に、ＣＲ積分器の場合、正確なコインシデンスウインド
ウを得るために、必ず初期調整をしなければならないと
いう問題点があった。

【００１１】この問題点を解決するために、共通のクロ
ックでサンプルされたデータで同時事象を検出するとい
う方法がＨ．Ｍ．Ｄｅｎｔ等より提案されている。その
方法の原理を図１０により説明する。図１０（Ｉ）のよ
うに、ある検出器４ａで一方のγ線３ａを時刻ｔ₀から
ｔ₀＋Δｔの間のどこかで検出したとする。周期Δｔの
共通クロックでサンプルされた信号は、パルスとして出
力される。このパルスは、図８および図９に示した時間
間隔の連続的性質は失われているが、Δｔの精度で時間
情報を保有している。

【００１２】このγ線３ａに対して、図１０（Ｊ）のよ
うに、同時検出を行うγ線３ｂが、ｔ_ｏ−Δｔからｔ_ｏ
＋２Δｔのどこかで、γ線３ｂを検出したら同時事象と
見る。一様な分布（＝長方形）と同じであるから、コインシデ
ンスウインドウ２τ＝３Δｔである。

【００１３】この原理を実現するため、Ｄｅｎｔ等はつ
ぎのような方法を取っている。共通クロックΔｔ＝４ｎ
ｓでγ線検出信号（タイミング信号）をサンプルし、６
４サンプル（２５６ｎｓ）で１区間とする。仮りに、こ
こでは１区間を１フレームと呼ぶこととする。このサン
プルされた結果からこの１フレームの６４サンプルのう
ち何番目のサンプルでγ線対３ａ，３ｂが検出されたか
という情報を作る。１フレームでγ線対３ａ，３ｂが検
出されなければ、何番目のサンプルにもないという情報
になる。この情報は、フレーム毎に同時事象検出器に送
られ、同時事象検出対との情報を比較し、前記条件に合
致していれば同時事象と判定される。

【００１４】

【発明が解決しようとする課題】このＤｅｎｔ等の方法
には、つぎのような問題点があった。（１）１フレーム
内で１つのγ線しか検出できない。すなわち、１フレー
ム内でγ線を２回検出してもどちらか一方の情報は捨て
なければならない。ポジトロンＣＴでは、一般的にいく
つかの検出器を１つのグループとし、グループ毎にタイ
ミング抽出をするが、前記方法では同一のフレーム内で
異なる検出器がγ線を検出してもどちらか１つの情報し
か使うことができない。これは単位時間当たりに入射す
るγ線の数が多いときに数え落しの確率が増大すること
を意味する。（２）サンプリングは、すべての検出器に
対して同一のクロックで行われる必要がある。Ｄｅｎｔ
等のポジトロンＣＴのグループ分けは１６個であるが、
この１６個のグループに対し、全く同一の、すなわち、
位相のずれもないクロックを与えなければならず、これ
には慎重な調整が必要となる。（３）フレームを跨るよ
うな同時事象は検出できない。

【００１５】本発明は以上のような問題点を解決するた
めになされたもので、調整不要で、安定性にすぐれ、か
つ実時間で検出可能な同時計数回路を得ることを目的と
するものである。

【００１６】

【課題を解決するための手段】本発明は、時間情報を有
する信号からなる複数の系列の同時計数処理をする同時
計数回路において、基準クロック発生手段と、前記複数
の系列に備えられ、前記基準クロック発生手段のクロッ
クに同期して動作するサンプリング手段と、一方の系列
に備えられ、前記クロックに同期して動作する遅延手段
と、他方の系列に備えられ、前記クロックに同期して動
作する一定幅のパルスを得る手段と、前記一定幅のパル
スを得る手段の出力の論理和と前記遅延手段の出力の論
理積を取る手段とを具備してなることを特徴とする同時
計数装置である。

【００１７】

【作用】第１、第２のサンプリング手段で、入力信号を
一定幅、すなわち、基準クロック発生手段の共通クロッ
クの１クロック分のパルス幅に波形整形する。この波形
整形は、共通クロックと同期して行われる。入力の一方
のγ線の時間情報は、一定幅のパルスを得る手段へ送ら
れる。他方のγ線の時間情報は、遅延手段へ送られ、遅
延させる。遅延手段の出力が所定時間内の事象を示して
いるとすれば、一定幅のパルスを得る手段の出力の事象
を示しているので、このγ線の時間情報出力の論理和を
取り、これと遅延手段の出力との論理積を取ることによ
り、同時事象の判定が可能となる。

【００１８】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１において、２０は基準クロック発生手段であ
る。２１は第１のサンプリング部、２２は第２のサンプ
リング部で、入力信号を一定幅、例えば、前記基準クロ
ック発生手段２２の共通クロックの１クロック分のパル
ス幅に波形整形する。この波形整形は、当然共通クロッ
クと同期して行われる。

【００１９】入力の一方（図中Ｉ）にγ線３ａが入射
し、第１のサンプリング部２１で波形整形された信号
は、シフトレジスタ２３へ送られる。他方入力（図中
Ｊ）にγ線３ｂが入射し、第２のサンプリング部２２で
波形整形された信号は、フリップフロップ回路２４、２
５へ送られ、入力した信号を遅延させる。

【００２０】フリップフロップ回路２５の出力がｔ₀か
らｔ₀＋Δｔの事象を示しているとすれば、シフトレジ
スタ２３の出力のうちＱ₀がｔ₀＋Δｔからｔ₀＋２Δ
ｔ、Ｑ₁がｔ₀からｔ₀＋Δｔ、Ｑ₂がｔ₀−Δｔからｔ₀の
事象を示しているので、このＱ₀、Ｑ₁、Ｑ₂の３出力を
オアゲート２６で論理和を取り、これとフリップフロッ
プ回路２５の出力とをアンドゲート２７で論理積を取る
ことにより、同時事象の判定をする。なお、シフトレジ
スタ２３は、シフトレジスタの一般的な機能のうち、ス
トップ、逆シフト、ロードは必要ないので、フリップフ
ロップ回路２４の単純な縦続接続で構成することもでき
る。

【００２１】図１の方法では、コインシデンスウインド
ウの幅や遅延時間は、すべて共通クロックにより決まる
ので調整は不要である。また、その安定性は、クロック
の安定性で決まるが、水晶発振器などの安定性の高い素
子でクロックを生成すれば、ディレイラインやＣＲ積分
器を用いた回路よりもはるかに高い安定性を得ることが
可能である。また、Ｄｅｎｔ等の方法と比べ、不感時間
が極めて短いので、数え落しの確率を低くすることがで
きる。ポジトロンＣＴのように、多くの同時計数回路が
必要なときには、それぞれが同じ周期のクロックで動け
ば充分で、位相まで合っている必要はないので、クロッ
クスキューの調整は不要である。また、フレームという
ものは存在しないので、フレームを跨る同時事象が検出
できないということはない。

【００２２】以上、図１の実施例では、コインシデンス
ウインドウが、２τ＝３Δｔの例を示したが、これに限
られるものではなく、２τ＝（２ｎ＋１）・Δｔ（ｎ＝
１，２，３，…）であればよい。このときに変わるの
が、シフトレジスタ２３の出力が（２ｎ＋１）個となる
こと、オアゲート２６の入力も（２ｎ＋１）個となるこ
と、フリップフロップ回路２４、２５が合わせて（２ｎ
＋１）個となること、である。

【００２３】つぎに、図２は本発明の第２実施例を示す
もので、図１の回路に、フリップフロップ回路２８、オ
アゲート２９、３２、アンドゲート３０、インバータ３
１を付加することにより、コインシデンスウインドウの
幅を可変にした例を示している。すなわち、選択信号入
力端子Ｓに、３Δｔの選択信号１が入力すると、オアゲ
ート２６、アンドゲート２７、オアゲート３２の回路に
より、２τ＝３Δｔが選択される。

【００２４】また、選択信号入力端子Ｓに、５Δｔの選
択信号０が入力すると、オアゲート２９、アンドゲート
３０、オアゲート３２の回路により、２τ＝５Δｔが選
択される。の場合と、２τ＝５Δｔの場合のどちらかを
選択できるようにしたものである。さらに、コインシデ
ンスウインドウの幅が、３種以上でも同様な回路を構成
可能である。

【００２５】標準的な同時計数測定では、真の同時事象
のみによる計数率を求めるためには測定した同時計数率
から偶発事象による寄与を補正することが不可欠にな
る。このため、入力のどちらかに大きな時間遅れを挿入
し、真の同時事象が生じないところでの同時計数をする
ことにより、偶発事象を測定するという方法が取られて
いる。

【００２６】この方法を実現するには、例えば図３のよ
うに構成する。この図３では一方の入力（Ｉ）側のシフ
トレジスタ２３の段数を増やして時間遅れを挿入してお
り、この遅れを（ｍ−１）・Δｔとし、オアゲート３３
に結合する。ｍの値は、検出器の時間分解能や後段の処
理回路によって決定される。そして、アンドゲート３０
の出力を遅延同時事象出力とし、アンドゲート２７の出
力を即時同時事象信号（プロンプト）としている。この
例では一方の入力(Ｉ)側に時間遅れを挿入しているが、
他方の入力(Ｊ)側に挿入することも可能であり、この場
合、フリップフロップ回路２４、２５の個数を増やせば
よい。

【００２７】以上の実施例は、ＩとＪが１対１の同時計
数を行う場合の例であるが、１対多または多対多の同時
計数への拡張も容易に可能である。図４はＩ対Ｊが１対
３の例である。この例では、Ｊ₀，Ｊ₁，Ｊ₂の各入力
に、それぞれサンプリング部２２、３４、３５を結合
し、さらにこれらの出力側に単一事象判定部３６と、エ
ンコーダ３７を介してフリップフロップ回路２４、２５
および３８、３９が結合される。そして、Ｊ₀，Ｊ₁，Ｊ
₂の各事象のどれかが唯一つ単一事象判定部３６で生じ
たと判定されたときのみ、Ｉとの同時検出がなされてア
ンドゲート２７から出力し、かつＪ₀，Ｊ₁，Ｊ₂のいず
れかと同時検出したのかを示すＪのアドレス信号が、フ
リップフロップ回路３９から同時検出されたときに確定
する。従来では、Ｊ側の同定は、同時検出されてから行
うのが一般的で、これにより検出のデッドタイムが生じ
ていたが、この図４の例では、そのデッドタイムをなく
すことができる。

【００２８】図２と図３と図４のいずれか２以上の組み
合わせで同時計数回路を構成することができる。すなわ
ち「図２で示したコインシデンスウインドウの幅を可変
にするか、または異なるコインシデンスウインドウの検
出を同時に行うこと」と「図３の例で示した遅延同時計
数を行うこと」と「図４で示した１対多または多対多の
同時計数を行うこと」のいずれか２以上の組み合わせで
同時計数回路を構成することももちろん可能である。

【００２９】

【発明の効果】本発明は以上のように構成したので、ポ
ジトロンＣＴはもちろんのこと、あらゆる同時計数にお
いて、調整不要で、安定性にすぐれ、同時事象の数え落
しのほとんどない実時間での測定が可能である。

【図面の簡単な説明】

【図１】本発明による同時計数回路の第１実施例を示す
ブロック図である。

【図２】本発明の第２実施例のブロック図である。

【図３】本発明の第３他の実施例のブロック図である。

【図４】本発明の第４実施例のブロック図である。

【図５】ポジトロンＣＴの斜視図である。

【図６】ポジトロンＣＴの電子回路のブロック図であ
る。

【図７】同時計数の原理の説明図である。

【図８】従来の同時計数回路のブロック図である。

【図９】従来の他のブロック図である。

【図１０】従来の動作説明の波形図である。

【符号の説明】

１…生体、２…ポジトロン放出核種、３ａ、３ｂ…消滅
光子(γ線対)、４ａ、４ｂ…検出器、５ａ、５ｂ…前置
増幅器、６ａ、６ｂ…ゲート、７…同時計数回路、８
ａ、８ｂ…タイムピックオフ回路、９ａ、９ｂ…遅延回
路、１０…アドレスエンコーダ、１１ａ、１１ｂ…エネ
ルギー弁別回路、１２…単安定マルチバイブレータ、１
３…遅延回路、１４…Ｄ型フリップフロップ回路、１５
…第１の単安定マルチバイブレータ、１６…第２の単安
定マルチバイブレータ、１７…アンドゲート、１８…パ
ルス、２０…基準クロック発生装置、２１…第１のサン
プリング部、２２…第２のサンプリング部、２３…シフ
トレジスタ、２４…フリップフロップ回路、２５…フリ
ップフロップ回路、２６…オアゲート、２７…アンドゲ
ート、２８…フリップフロップ回路、２９…オアゲー
ト、３０…アンドゲート３１…インバータ、３２…オア
ゲート、３３…オアゲート、３４…サンプリング部、３
５…サンプリング部、３６…単一事象判定部、３７…エ
ンコーダ、３８…フリップフロップ回路、３９…フリッ
プフロップ回路。

Claims

【特許請求の範囲】

【請求項１】時間情報を有する信号からなる複数の系列
の同時計数処理をする同時計数回路において、基準クロ
ック発生手段と、前記複数の系列に備えられ、前記基準
クロック発生手段のクロックに同期して動作するサンプ
リング手段と、一方の系列に備えられ、前記クロックに
同期して動作する遅延手段と、他方の系列に備えられ、
前記クロックに同期して動作する一定幅のパルスを得る
手段と、前記一定幅のパルスを得る手段の出力の論理和
と前記遅延手段の出力の論理積を取る手段とを具備して
なることを特徴とする同時計数装置。
【請求項２】一定幅のパルスを得る手段は、シフトレジ
スタまたは複数のフリップフロップ回路の縦続したもの
からなることを特徴とする請求項１記載の同時計数装
置。
【請求項３】一定幅のパルスを得る手段のコインシデン
スウインドウの幅を可変するようにしたことを特徴とす
る請求項１記載の同時計数装置。
【請求項４】一定幅のパルスを得る手段と遅延手段のい
ずれか一方に、大きな時間遅れの遅延回路を挿入し、真
の同時事象の生じないところでの同時計数をすることに
より偶発事象による寄与を補正するようにしたことを特
徴とする請求項１記載の同時計数装置。
【請求項５】一方の一定幅のパルスを得る手段と、他方
の遅延手段の少なくともいずれか一方に、複数の事象の
入力端子を設け、各入力にそれぞれサンプリング手段を
結合し、さらにこれらの出力側に単一事象判定部と、エ
ンコーダを介して遅延手段を結合し、各事象のどれかが
唯一つ単一事象判定部で生じたと判定されたときのみ両
者の同時検出信号を出力し、かついずれと同時検出した
のかを示すアドレス信号を出力するようにしたことを特
徴とする請求項１記載の同時計数装置。