[go: up one dir, main page]

JPH06275676A - Semiconductor device and electronic device with built-in semiconductor device - Google Patents

Semiconductor device and electronic device with built-in semiconductor device

Info

Publication number
JPH06275676A
JPH06275676A JP6555893A JP6555893A JPH06275676A JP H06275676 A JPH06275676 A JP H06275676A JP 6555893 A JP6555893 A JP 6555893A JP 6555893 A JP6555893 A JP 6555893A JP H06275676 A JPH06275676 A JP H06275676A
Authority
JP
Japan
Prior art keywords
leads
package
film
semiconductor device
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6555893A
Other languages
Japanese (ja)
Inventor
Koji Hirata
公二 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP6555893A priority Critical patent/JPH06275676A/en
Publication of JPH06275676A publication Critical patent/JPH06275676A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 リードピッチの狭小化,多ピン化が可能で実
装歩留りが高い半導体装置の提供。 【構成】 半導体装置は、パッケージ2と、このパッケ
ージ2の内外に亘って延在する可撓性でかつ絶縁性から
なるフィルム3と、このフィルム3の少なくとも一面に
亘って設けられるとともに前記パッケージ2の内外に亘
って延在しかつ内外端部分に導電性のAuバンプ9,5
が設けられた導体層からなる複数のリード4と、前記パ
ッケージ2内に設けられかつ電極13が前記リード4の
内端のAuバンプ9を介して接続される半導体チップ1
2とからなっている。前記リード4はフィルム3に設け
られた導体層をエッチングして形成するためリードピッ
チの狭小化,多ピン化が達成できる。フィルムは可撓性
であり、リード外端は配線基板の配線層に密着可能とな
り、実装歩留りが向上する。
(57) [Summary] [Purpose] To provide a semiconductor device with a high mounting yield, which can have a narrow lead pitch and a large number of pins. A semiconductor device is provided on a package 2, a flexible and insulating film 3 extending inside and outside the package 2, and provided on at least one surface of the film 3 and the package 2 Conductive Au bumps 9 and 5 that extend inside and outside of the
A semiconductor chip 1 which is provided in the package 2 and is connected to electrodes 13 via Au bumps 9 at the inner ends of the leads 4 and a plurality of leads 4 made of a conductor layer provided with
It consists of 2. Since the leads 4 are formed by etching the conductor layer provided on the film 3, the lead pitch can be narrowed and the number of pins can be increased. The film is flexible, and the outer ends of the leads can be brought into close contact with the wiring layer of the wiring board, improving the mounting yield.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置およびその半
導体装置を組み込んだ電子装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and an electronic device incorporating the semiconductor device.

【0002】[0002]

【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止(レジンパッケージ)型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したTCP(Tape Carrier Packageng)等
が知られている。
2. Description of the Related Art Electronic devices are required to have high-density mounting in terms of functions, and to be lightweight, compact, and thin in terms of mounting. Further, in order to reduce the manufacturing cost of electronic components, a resin-encapsulated (resin package) type semiconductor device, which is cheap in material and good in productivity, is widely used as a package form. Known resin package type semiconductor devices include those using a metal lead frame, TCP (Tape Carrier Packageng) in which leads are formed on the surface of an insulating film, and the like.

【0003】リードフレームを用いた半導体装置につい
ては、日立評論社発行「日立評論」1992年第3号、平成
4年3月25日発行、P75〜P80に記載されている。この
文献には、より小型・薄型のパッケージとして、TSO
P(Thin Small Outline Package),SSOP(Shrink
Small Outline Package),TQFP(Thin Quad Flat
Package),STZIP(Shrink Thin Zigzag Inline
Package)が開示されている。また、SOP(Small Outli
ne Package)はパッケージの2辺にアウターリードを配
置し、QFP(Thin Quad Flat Package)はパッケージ
の4辺にアウターリードを配置した構造となっている。
そして、TSOP,TQFPは、リードのピッチサイズ
が0.5mmと狭くなるとともに、パッケージの本体厚
さが1mmに薄型化されている。これらの半導体装置
は、半田によって基板に実装される。
A semiconductor device using a lead frame is described in "Hitachi Kenron", No. 3, 1992, issued by Hitachi Hyoronsha, and issued on March 25, 1992, P75 to P80. This document describes TSO as a smaller and thinner package.
P (Thin Small Outline Package), SSOP (Shrink
Small Outline Package), TQFP (Thin Quad Flat)
Package), STZIP (Shrink Thin Zigzag Inline
Package) is disclosed. In addition, SOP (Small Outli
The ne Package) has outer leads arranged on two sides of the package, and the QFP (Thin Quad Flat Package) has outer leads arranged on the four sides of the package.
Further, in TSOP and TQFP, the lead pitch size is narrowed to 0.5 mm and the package body thickness is thinned to 1 mm. These semiconductor devices are mounted on the board by soldering.

【0004】金属製のリードフレームの加工限界につい
ては、日経BP社発行「日経マイクロデバイス」1988年
8月号、昭和63年8月1日発行、P54〜P60に記載され
ている。この文献には、リードフレームのプレス限界は
0.2mm程度である旨記載されている。
The processing limits of metal lead frames are described in "Nikkei Microdevice", August 1988 issue, Nikkei BP, August 54, 1988, P54-P60. This document describes that the press limit of the lead frame is about 0.2 mm.

【0005】また、日経BP社発行「日経エレクトロニ
クス」1990年3月19日号(495号)、P119 〜P136 には
表面実装について記載されている。この文献には、多端
子・狭ピッチLSIのパッケージ形態として、プラスチ
ックやプラスチックSOP等のプラスチック・フラット
・パッケージ、テープキャリアパッケージ(TCP)と
してのTAB(Tape Automated Bonding)、テープキャ
リアパッケージとしてのトランスファモールドによるモ
ールドTABがあり、これらLSIパッケージにおける
アウターリードの狭ピッチ化は、0.3mm〜0.2m
mに移行しつつある旨記載されている。また、この文献
には、「アウターリードの曲がりや、アウターリードの
浮きによるプリント配線基板へのアウターリードの接続
不良を防ぐため、LSIメーカーはアウターリードを切
り離さずに出荷し、ユーザーが搭載直前にアウターリー
ドを成形し、直にマウントする。」旨記載されている。
Surface mounting is described in "Nikkei Electronics," issued by Nikkei BP, March 19, 1990 (No. 495), P119 to P136. In this document, as a package form of a multi-terminal / narrow-pitch LSI, a plastic flat package such as plastic or plastic SOP, TAB (Tape Automated Bonding) as a tape carrier package (TCP), and transfer mold as a tape carrier package. There is a mold TAB by, and the outer leads in these LSI packages have a narrower pitch of 0.3 mm to 0.2 m.
It is described that it is shifting to m. In addition, in this document, "in order to prevent the outer leads from bending and the outer leads not being connected to the printed wiring board due to the looseness of the outer leads, the LSI manufacturer ships without disconnecting the outer leads. The outer leads are molded and mounted directly. "

【0006】また、日経BP社発行「日経マイクロデバ
イス」1991年2月号、同年2月1日発行、P65には、T
ABをトランスファモールドしてパッケージの厚さを
0.5mmとした薄型パッケージ(Paper Thin Packag
e) が紹介されている。このパッケージでは、パッケー
ジの内外に亘って延在するポリイミド・テープに支持さ
れるCuリードは、パッケージの外ではポリイミド・テ
ープから独立して延在して屈曲し、ガルウィング構造と
なっている。
[0006] In addition, "Nikkei Microdevice" issued by Nikkei BP, February 1991 issue, February 1, the same year, P65, T
A thin package (Paper Thin Packag) in which the thickness of the package is 0.5 mm by transfer molding AB.
e) is introduced. In this package, the Cu lead supported by the polyimide tape extending inside and outside the package extends independently from the polyimide tape outside the package and bends to have a gull wing structure.

【0007】一方、半導体チップの電極と、TABにお
けるリードとの接続を行うバンプをテープキャリヤに設
けた例が、たとえば、日経BP社発行「日経マイクロデ
バイス」1986年3月号、同年3月1日発行、P128〜P135
に記載されている。また、工業調査会発行「電子材料別
冊」1988年12月10日発行、P105〜P113には、インナリー
ドボンダおよびアウタリードボンダについて記載されて
いる。また、この文献にはバンプ付けボンダについても
記載され、ウエハ上にキャピラリでボールを形成する例
について記載されている。
On the other hand, an example in which bumps for connecting the electrodes of the semiconductor chip and the leads in the TAB are provided on the tape carrier is, for example, "Nikkei Microdevice" issued by Nikkei BP, March 1986 issue, March 1 of the same year. Issued daily, P128 to P135
It is described in. Also, "Electronic Materials Separate Volume" issued by the Industrial Research Group, December 10, 1988, P105 to P113, describes inner lead bonder and outer lead bonder. Further, this document also describes a bumper bonder and an example of forming balls on a wafer by capillaries.

【0008】他方、半導体チップ上にバンプを形成する
技術として、たとえば、富士通株式会社発行「FUJI
TSU」1992年11月号、P773〜P778には、金ワイヤを用
いて半導体チップ上に金(Au)からなるスタッドバン
プを形成した例が開示されている。また、日経BP社発
行「日経マイクロデバイス」1989年9月号、同年9月1
日発行、P15には半田ワイヤでバンプを形成した例が開
示されている。
On the other hand, as a technique for forming bumps on a semiconductor chip, for example, "FUJI" issued by Fujitsu Limited.
TSU ", November 1992, P773 to P778, discloses an example in which a stud bump made of gold (Au) is formed on a semiconductor chip by using a gold wire. In addition, Nikkei BP's "Nikkei Micro Device" September 1989 issue, September 1 of the same year
An example of forming bumps with solder wires is disclosed in P15, issued daily.

【0009】[0009]

【発明が解決しようとする課題】半導体装置の軽薄短小
化の要請によって、リードピッチはより狭くなるととも
に、リード幅も狭いものとなって来ている。また、多機
能化によって一層リード数(ピン数)も多くなって来て
いる。金属製のリードフレームを用いた半導体装置の場
合は、リードフレームはより薄くなり、かつリードピッ
チやリード幅も小さくなっている。しかし、リードフレ
ームの薄型化やリード幅・リードピッチ狭小化は、リー
ドの機械的強度低下となり、リード変形によるリード間
ショートの頻度が高くなる。また、ワイヤボンディング
で半導体チップの電極とリードを接続する構造では、ワ
イヤの垂れ下がりショートを防止するためにワイヤの直
径の細径化にも限度があることから、半導体チップの表
面に設けるワイヤボンディングパッドの縮小化にも限度
がある。このため、チップシュリンク(小型)化にも自
ずと制約が発生する。
Due to the demand for lighter, thinner, shorter and smaller semiconductor devices, the lead pitch is becoming narrower and the lead width is becoming narrower. In addition, the number of leads (the number of pins) is increasing due to the multi-functionalization. In the case of a semiconductor device using a metal lead frame, the lead frame is thinner, and the lead pitch and lead width are also smaller. However, the thinning of the lead frame and the narrowing of the lead width and the lead pitch lead to a decrease in the mechanical strength of the leads, and the frequency of shorts between the leads due to lead deformation increases. Further, in the structure in which the electrodes of the semiconductor chip are connected to the leads by wire bonding, there is a limit to the diameter reduction of the wire in order to prevent the wire from hanging down. There is also a limit to the reduction of. For this reason, restrictions naturally occur in reducing the chip shrink (small size).

【0010】TCPやモールドTCP等のTABにおい
ては、絶縁性のテープ(フィルム)に銅箔等を張り付
け、この銅箔をエッチングしてリードを形成する構造と
なっていることから、金属製のリードフレームに比較し
てリードピッチの縮小化やリード幅の狭小化が図れ、多
ピン化もし易くなる。しかし、このTAB技術において
も、リードは薄くかつ細いため変形し易く、リード間シ
ョートが起き易い。また、リードは半田で配線基板に接
続されるが、この接続時の温度によって溶けた半田が隣
りの端子にまで流れ出て接触し、いわゆる半田ブリッジ
が発生してしまう。したがって、リフローや赤外線加熱
等による一括接続法は、リードピッチが狭小化した場合
には適用が難しくなり、個別接続となる。
In a TAB such as TCP or molded TCP, since a copper foil or the like is attached to an insulating tape (film) and the copper foil is etched to form a lead, a metal lead is used. Compared to the frame, the lead pitch can be reduced and the lead width can be narrowed, and the number of pins can be increased easily. However, even in this TAB technique, the leads are thin and thin, so that the leads are easily deformed, and a short circuit between the leads is likely to occur. Further, the leads are connected to the wiring board by solder, but the solder melted by the temperature at the time of connection flows out to the adjacent terminals and comes into contact therewith, so that a so-called solder bridge occurs. Therefore, the collective connection method using reflow, infrared heating, or the like becomes difficult to apply when the lead pitch is narrowed, resulting in individual connection.

【0011】本発明の目的は、リードピッチの狭小化,
多ピン化が達成でき、かつ実装歩留りが高く実装が容易
な半導体装置を提供することにある。本発明の前記なら
びにそのほかの目的と新規な特徴は、本明細書の記述お
よび添付図面からあきらかになるであろう。
An object of the present invention is to reduce the lead pitch,
An object of the present invention is to provide a semiconductor device which can achieve a high number of pins, has a high mounting yield, and is easy to mount. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
外観的にはパッケージと、このパッケージの内外に亘っ
て延在する可撓性でかつ絶縁性からなるフィルムからな
っている。前記フィルムの一面にはパッケージの内外に
亘って延在する導体層からなるリードが複数設けられて
いる。このリードはフィルムに形成した導体層をエッチ
ングすることによって形成されている。また、前記リー
ドの内端はスルーホールに充填された導体を介して前記
フィルムの他面に設けられたバンプ下地導体層に電気的
に接続されている。前記バンプ下地導体層およびリード
外端上にはそれぞれAuバンプが形成されている。前記
パッケージ内には半導体チップが配置され半導体チップ
の電極は前記リードの内端側のAuバンプに電気的に接
続されている。前記フィルムには所望のリード間を分離
する切込部が設けられ、パッケージから突出した各フィ
ルム部は独立して変形可能となっている。前記Auバン
プはAuワイヤをリードに直接圧着しかつ切断させるこ
とによって形成される。実装においては、前記パッケー
ジから延在するフィルムを折り曲げるようにしてリード
の外端を所望の配線基板の配線層に重ね、超音波振動を
加えることによってバンプを配線層に接続する。
The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the semiconductor device of the present invention is
Appearance is composed of a package and a flexible and insulating film extending inside and outside the package. On one surface of the film, a plurality of leads made of a conductor layer extending inside and outside the package are provided. The leads are formed by etching the conductor layer formed on the film. Further, the inner ends of the leads are electrically connected to the bump base conductor layer provided on the other surface of the film through the conductor filled in the through holes. Au bumps are formed on the bump base conductor layer and the outer ends of the leads, respectively. A semiconductor chip is arranged in the package, and electrodes of the semiconductor chip are electrically connected to Au bumps on the inner end side of the lead. The film is provided with a notch for separating desired leads, and each film protruding from the package is independently deformable. The Au bumps are formed by directly crimping and cutting the Au wires onto the leads. In mounting, the film extending from the package is bent so that the outer ends of the leads are superposed on the wiring layer of the desired wiring board and ultrasonic vibration is applied to connect the bumps to the wiring layer.

【0013】配線基板と、この配線基板の実装面に取り
付けられた半導体装置からなる本発明の電子装置にあっ
ては、前記配線基板は相互に所定の角度を有して延在す
る複数の実装面を有するとともに、前記半導体装置はパ
ッケージと、このパッケージの内外に亘って延在する可
撓性でかつ絶縁性からなるフィルムと、このフィルムの
少なくとも一面に亘って設けられるとともに前記パッケ
ージの内外に亘って延在しかつ内外端部分に導電性のバ
ンプが設けられた導体層からなる複数のリードと、前記
パッケージ内に設けられかつ電極が前記リードの内端の
バンプを介して接続される半導体チップと、所望のリー
ド間を分離させるように前記フィルムに設けられる切込
部とを有し、前記半導体装置の各フィルムに支持される
リードは、リードがフィルム毎に変形可能であることか
ら前記配線基板の複数の実装面に別々に取り付けられて
いる。すなわち、一部のリードは配線基板の主面の実装
面に実装され、他のリードは前記配線基板の主面に垂直
となる配線基板の実装面に実装されている。
In the electronic device of the present invention comprising the wiring board and the semiconductor device mounted on the mounting surface of the wiring board, the wiring boards have a plurality of mountings extending at a predetermined angle from each other. The semiconductor device has a surface, a package, a flexible and insulative film extending inside and outside the package, and provided on at least one surface of the film and inside and outside the package. A plurality of leads, each of which is formed of a conductor layer and which has conductive bumps provided on its inner and outer end portions, and a semiconductor which is provided in the package and whose electrodes are connected via the bumps at the inner ends of the leads. A lead having a chip and a notch provided in the film so as to separate desired leads from each other, and the lead supported by each film of the semiconductor device is a lead. It is attached separately to a plurality of mounting surfaces of the wiring board because it is deformable for each film. That is, some of the leads are mounted on the mounting surface of the main surface of the wiring board, and the other leads are mounted on the mounting surface of the wiring board perpendicular to the main surface of the wiring board.

【0014】[0014]

【作用】上記した手段によれば、本発明の半導体装置に
あっては、リードはフィルムに張り付けられる構造とな
っていることから、リードが薄くかつ細くなっても単独
で変形することがなく、リード間ショートの発生を抑え
ることができる。
According to the above-mentioned means, in the semiconductor device of the present invention, since the leads are structured to be attached to the film, even if the leads are thin and thin, they are not deformed independently. The occurrence of short circuit between leads can be suppressed.

【0015】本発明の半導体装置にあっては、リードの
外端はフィルムで支持され、かつ超音波振動によって配
線基板の配線層に接続されることから、Auバンプの変
形量は少なく、Auバンプによって隣接する配線層に触
れるような不良発生を防ぐことができる。
In the semiconductor device of the present invention, since the outer ends of the leads are supported by the film and are connected to the wiring layer of the wiring substrate by ultrasonic vibration, the Au bumps are less deformed and the Au bumps are less deformed. Thus, it is possible to prevent the occurrence of defects such as touching an adjacent wiring layer.

【0016】本発明の半導体装置においては、リードは
可撓性のフィルムによって支持されていることから、配
線基板の配線層にAuバンプを圧着した際、配線基板面
に凹凸やうねりがあっても確実に配線層に密着し、実装
の歩留りが向上する。
In the semiconductor device of the present invention, since the leads are supported by the flexible film, even when the Au bumps are pressure-bonded to the wiring layer of the wiring board, even if the wiring board surface has irregularities or undulations. It surely adheres to the wiring layer and improves the yield of mounting.

【0017】本発明の半導体装置にあっては、実装のた
めに形成されるAuバンプはリードに直接形成され、従
来のようにリードにメッキ処理する必要がないことか
ら、Auバンプ形成のコスト低減が可能となる。
In the semiconductor device of the present invention, the Au bumps formed for mounting are directly formed on the leads, and it is not necessary to plate the leads as in the conventional case. Therefore, the cost for forming Au bumps can be reduced. Is possible.

【0018】本発明の半導体装置にあっては、リードは
フィルムに形成した導体層をエッチングによって形成す
る構造となっていることから、リード幅およびリードピ
ッチの狭小化が達成できるとともに、多ピン化も達成で
きる。
In the semiconductor device of the present invention, since the leads have a structure in which the conductor layer formed on the film is formed by etching, the lead width and lead pitch can be narrowed and the number of pins is increased. Can also be achieved.

【0019】本発明の半導体装置にあっては、リードは
フィルムに形成した導体層をエッチングによって形成す
る構造となっていることから、リード幅およびリードピ
ッチの狭小化が達成でき、半導体チップの小型化および
パッケージの小型化が達成できる。
In the semiconductor device of the present invention, since the leads have a structure in which the conductor layer formed on the film is formed by etching, the lead width and lead pitch can be narrowed, and the semiconductor chip can be made compact. And miniaturization of the package can be achieved.

【0020】本発明の電子装置では、相互に所定の角度
を有して延在する複数の実装面を有する配線基板に対し
て、半導体装置のパッケージから延在しかつ各フィルム
に支持されるリードは、一部のリードが一方の実装面に
取り付けられ、残りのリードは前記実装面に垂直となる
実装面に取り付けられるため、実装が三次元的になり、
実装効率が向上する。
In the electronic device of the present invention, the leads extending from the package of the semiconductor device and supported by the respective films are provided with respect to the wiring board having a plurality of mounting surfaces extending at a predetermined angle to each other. , Some of the leads are mounted on one mounting surface, the remaining leads are mounted on the mounting surface perpendicular to the mounting surface, the mounting is three-dimensional,
Mounting efficiency is improved.

【0021】[0021]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の要部を示す断面図、図2は本発明の半導体装置の製造
に使用されるフィルムの平面図、図3は同じく底面図、
図4は同じくフィルムの一部の拡大断面図、図5は本発
明の半導体装置に組み込まれた半導体チップの平面図、
図6は本発明の半導体装置における半導体チップの電極
とフィルムに支持されたリードの内端との接続状態を示
す一部の拡大断面図、図7は本発明の半導体装置の実装
状態を示す模式的断面図、図8は本発明の半導体装置の
実装構造を示す模式的断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a cross-sectional view showing a main part of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view of a film used for manufacturing the semiconductor device of the present invention, and FIG. 3 is a bottom view thereof.
4 is an enlarged sectional view of a part of the film, FIG. 5 is a plan view of a semiconductor chip incorporated in the semiconductor device of the present invention,
FIG. 6 is a partially enlarged sectional view showing a connection state between electrodes of a semiconductor chip and inner ends of leads supported by a film in the semiconductor device of the present invention, and FIG. 7 is a schematic diagram showing a mounted state of the semiconductor device of the present invention. FIG. 8 is a schematic sectional view showing a mounting structure of a semiconductor device of the present invention.

【0022】本発明の半導体装置1は、図1に示すよう
に、外観的には矩形状のレジンからなるパッケージ2
と、このパッケージ2の周囲の4辺からそれぞれ延在す
るフィルム3とからなっている。前記フィルム3の下面
(図1参照)には、導体層からなる複数のリード4が設
けられている。リード4は、図2にも示すように、前記
パッケージ2の内外に亘って放射状に延在し、外端にA
uバンプ5(点々が施された部分)が設けられている。
前記Auバンプ5が設けられたリード4の外端はフィル
ム3の外端ともなっている。
A semiconductor device 1 of the present invention, as shown in FIG. 1, is a package 2 made of a resin having a rectangular appearance.
And a film 3 extending from each of the four sides around the package 2. On the lower surface of the film 3 (see FIG. 1), a plurality of leads 4 made of a conductor layer are provided. As shown in FIG. 2, the leads 4 extend radially inside and outside the package 2 and have A at the outer end.
The u-bump 5 (a portion where dots are applied) is provided.
The outer end of the lead 4 provided with the Au bump 5 also serves as the outer end of the film 3.

【0023】前記フィルム3の中央部分は矩形状に打ち
抜かれて穴6が設けられている。前記リード4の内端は
この穴6の縁にまで延在している。また、リード4が設
けられない面側の穴6の周囲には、図4および図6に記
載されているようにバンプ下地導体層7が設けられると
ともに、このバンプ下地導体層7上にはAuバンプ9
(図3参照)が設けられている。図4に示すように、前
記バンプ下地導体層7の中央のフィルム部分にはスルー
ホール10が設けられている。このスルーホール10は
前記リード4の内端部分の中央を貫いている。また、こ
のスルーホール10内には導体11が充填されている。
したがって、各リード4の内端と、バンプ下地導体層7
とは導体11によって電気的に接続されている。
A central portion of the film 3 is punched out in a rectangular shape to form a hole 6. The inner end of the lead 4 extends to the edge of the hole 6. Further, as shown in FIGS. 4 and 6, a bump underlayer conductor layer 7 is provided around the hole 6 on the side where the leads 4 are not provided, and Au is formed on the bump underlayer conductor layer 7. Bump 9
(See FIG. 3) are provided. As shown in FIG. 4, a through hole 10 is provided in the central film portion of the bump base conductor layer 7. The through hole 10 penetrates the center of the inner end portion of the lead 4. A conductor 11 is filled in the through hole 10.
Therefore, the inner end of each lead 4 and the bump foundation conductor layer 7
And are electrically connected by a conductor 11.

【0024】パッケージ2内に封止される半導体チップ
12は、図5に示すように、その一面側の周縁に沿って
電極13を複数有している。これら電極13は前記Au
バンプ9に対応し、かつ図6に示すように、Auバンプ
9に電気的に接続されている。
As shown in FIG. 5, the semiconductor chip 12 sealed in the package 2 has a plurality of electrodes 13 along the peripheral edge on one surface side. These electrodes 13 are the Au
Corresponding to the bump 9, and as shown in FIG. 6, it is electrically connected to the Au bump 9.

【0025】つぎに、このような半導体装置1の製造に
ついて説明する。半導体装置1の製造においては、図2
〜図4に示すようなフィルム3が用意される。このフィ
ルム3は、厚さ20〜30μmの絶縁性のポリエステル
樹脂からなり、4隅に矩形状の切込部15を有する矩形
体となっている。各切込部15の先端のやや内側の部分
を各頂点とする一点鎖線で示される矩形部分がパッケー
ジ2を形成する領域となる。したがって、このパッケー
ジ2の4辺から矩形状にフィルム部分が突出することに
なる(説明の便宜上この部分を張り出しフィルム部分1
6と呼称する)。また、フィルム3の中央には、矩形の
穴6が設けられている。この穴6は半導体チップ12よ
りも小さなサイズとなっている。
Next, manufacturing of such a semiconductor device 1 will be described. In manufacturing the semiconductor device 1, FIG.
~ A film 3 as shown in Fig. 4 is prepared. The film 3 is made of an insulating polyester resin having a thickness of 20 to 30 μm and is a rectangular body having rectangular cutouts 15 at four corners. The rectangular portion indicated by the alternate long and short dash line having the apex of the tip of each notch 15 as the apex is the region forming the package 2. Therefore, the film portion projects in a rectangular shape from the four sides of this package 2 (for convenience of explanation, this film portion is projected and the film portion 1 is projected.
6). A rectangular hole 6 is provided in the center of the film 3. The hole 6 is smaller than the semiconductor chip 12.

【0026】前記フィルム3の一面には、図2に示すよ
うに、リード4が穴6の周縁から張り出しフィルム部分
16の外縁に亘って放射状に延在している。このリード
4は、前記フィルム3の一面に貼り付けた35μm程度
の厚さの銅箔、あるいは輪転機印刷による銅からなる2
0μmの厚さの印刷層をエッチングによって形成したも
のである。この例では、矩形状の穴6の4辺から張り出
しフィルム部分16の縁に亘ってそれぞれ4本のリード
4が設けられている。リード4の内端のピッチは、半導
体チップ12の電極13のピッチに対応する。また、リ
ード4の外端のピッチは、半導体装置1を実装する際の
配線基板における配線層(フットプリント等)のピッチ
に対応し、前記半導体チップ12の電極13のピッチよ
りも広くなっている。また、リード4の外端には、図4
にも示すようにAuバンプ5が設けられている。Auバ
ンプは20〜25μm直径のAu線の先端を放電等によ
って球状化し、その後、リード4に直接圧着しかつ分断
させることによって形成される。
As shown in FIG. 2, on one surface of the film 3, the leads 4 extend radially from the peripheral edge of the hole 6 to the outer edge of the film portion 16. The lead 4 is made of copper foil having a thickness of about 35 μm attached to one surface of the film 3 or copper produced by rotary printing.
The printed layer having a thickness of 0 μm is formed by etching. In this example, four leads 4 are provided from the four sides of the rectangular hole 6 to the edges of the film portion 16. The pitch of the inner ends of the leads 4 corresponds to the pitch of the electrodes 13 of the semiconductor chip 12. The pitch of the outer ends of the leads 4 corresponds to the pitch of the wiring layer (footprint or the like) on the wiring board when the semiconductor device 1 is mounted, and is wider than the pitch of the electrodes 13 of the semiconductor chip 12. . In addition, at the outer end of the lead 4,
Au bumps 5 are provided as shown in FIG. The Au bump is formed by spheroidizing the tip of an Au wire having a diameter of 20 to 25 μm by electric discharge or the like, and then directly crimping and breaking the lead 4 to the lead 4.

【0027】また、フィルム3の他面、すなわちリード
4が設けられない面の穴6の周囲には、バンプ下地導体
層7が形成されている。このバンプ下地導体層7は、前
記リード4の形成と同様にフィルム3の表面に設けた銅
からなる層をエッチングして形成され、その大きさは、
たとえば50〜80μm□となっている。このバンプ下
地導体層7は、前記半導体チップ12の電極13に対応
するとともに、図4に示すように、裏面に設けられたリ
ード4の内端に対面するようになっている。バンプ下地
導体層7の中央に対応するフィルム部分にはスルーホー
ル10が形成されている。このスルーホール10はリー
ド4の内端部分の中央を貫く。このスルーホール10内
には、導体11が充填され、リード4とバンプ下地導体
層7を電気的に接続する。前記バンプ下地導体層7上に
はAuバンプ9が形成される。このAuバンプ9は前記
Auバンプ5と同様な方法で形成される。図3はフィル
ム3の穴6の周縁に配列されたAuバンプ9を示すもの
である。
A bump base conductor layer 7 is formed around the hole 6 on the other surface of the film 3, that is, the surface on which the leads 4 are not provided. The bump base conductor layer 7 is formed by etching a layer made of copper provided on the surface of the film 3 similarly to the formation of the leads 4, and its size is
For example, it is 50 to 80 μm □. The bump base conductor layer 7 corresponds to the electrode 13 of the semiconductor chip 12 and faces the inner end of the lead 4 provided on the back surface as shown in FIG. A through hole 10 is formed in the film portion corresponding to the center of the bump base conductor layer 7. The through hole 10 penetrates the center of the inner end portion of the lead 4. A conductor 11 is filled in the through hole 10 to electrically connect the lead 4 and the bump base conductor layer 7. An Au bump 9 is formed on the bump base conductor layer 7. The Au bumps 9 are formed by the same method as the Au bumps 5. FIG. 3 shows Au bumps 9 arranged on the periphery of the holes 6 of the film 3.

【0028】このようなフィルム3に対して、図2に示
すように、二点鎖線で示されるように半導体チップ12
が位置決めして重ねられ、半導体チップ12の電極13
にリード4の内端側のAuバンプ9が超音波振動によっ
て接続される。Auバンプ9は超音波振動によって電極
13に擦り合わされて接続されるため、Auバンプ9が
溶けて隣接する電極13に接触するようなことはない。
その後、図2の一点鎖線で示すように、常用のトランス
ファモールドによってパッケージ2が形成され、図1に
示すような半導体装置1が製造される。
With respect to such a film 3, as shown in FIG. 2, the semiconductor chip 12 is indicated by a chain double-dashed line.
Are positioned and stacked, and the electrodes 13 of the semiconductor chip 12 are
The Au bumps 9 on the inner end side of the leads 4 are connected to each other by ultrasonic vibration. Since the Au bump 9 is rubbed and connected to the electrode 13 by ultrasonic vibration, the Au bump 9 does not melt and come into contact with the adjacent electrode 13.
Thereafter, as shown by the alternate long and short dash line in FIG. 2, the package 2 is formed by conventional transfer molding, and the semiconductor device 1 as shown in FIG. 1 is manufactured.

【0029】このような半導体装置1は、図1に示すよ
うにリード4が真っ直ぐに延在したフラットな構造で、
あるいは図7に示すようにリード4が一段階段状に折り
曲げられたガルウィング構造で販売される。この半導体
装置1は、一般の半導体装置と同様に、図7に示すよう
に、配線基板20の配線層21にリード4の外端を接続
して実装される。しかし、本発明の半導体装置1の場合
は、配線層21に対するリード4の接続は、超音波振動
によって行う。すなわち、リード4の外端のAuバンプ
9部分は、フィルム3の上から押し付けられるツールの
超音波振動で、配線層21に擦り付けられて接続され
る。したがって、従来のリフロー等のように接続体であ
る半田全体が溶け出すこともなく、隣接するリードとの
間の半田ブリッジのような不良が発生しなくなる。な
お、この実装時、リード4の外端は可撓性のフィルム3
で支持されていることから、配線基板20の表面に凹凸
やうねりがあっても、各リード4のAuバンプ5は、確
実に配線層21に押し付けられ、ボンディング性が良好
となる。なお、図7においては、フィルム3面に設けら
れたリード4および導体11は太線で示してある。
Such a semiconductor device 1 has a flat structure in which the leads 4 extend straight as shown in FIG.
Alternatively, as shown in FIG. 7, the lead 4 is sold in a gull wing structure in which it is bent in a one-step step. This semiconductor device 1 is mounted by connecting the outer ends of the leads 4 to the wiring layer 21 of the wiring substrate 20, as shown in FIG. 7, like a general semiconductor device. However, in the case of the semiconductor device 1 of the present invention, the lead 4 is connected to the wiring layer 21 by ultrasonic vibration. That is, the Au bump 9 portion at the outer end of the lead 4 is rubbed and connected to the wiring layer 21 by the ultrasonic vibration of the tool pressed from above the film 3. Therefore, unlike the conventional reflow, the entire solder that is the connection body does not melt out, and a defect such as a solder bridge between adjacent leads does not occur. At the time of this mounting, the outer ends of the leads 4 are made of the flexible film 3
Therefore, even if the surface of the wiring substrate 20 has irregularities or undulations, the Au bumps 5 of the leads 4 are reliably pressed against the wiring layer 21 and the bondability becomes good. Note that, in FIG. 7, the leads 4 and the conductors 11 provided on the surface of the film 3 are indicated by thick lines.

【0030】本発明の半導体装置1は、リード4が可撓
性のフィルム3で支持される構造となっていることか
ら、図8に示すように、水平方向に延在する水平延在配
線基板30と、この水平延在配線基板30に垂直に延在
する垂直延在配線基板31に、それぞれリード4を接続
することができる。これにより、三次元実装も可能とな
り、実装の余裕度が向上する。図8において、左側の半
導体装置35は、従来のTSOPである。また、図8に
おいてはフィルム3面に設けられたリード4は太線で示
してある。
Since the semiconductor device 1 of the present invention has a structure in which the leads 4 are supported by the flexible film 3, as shown in FIG. 8, a horizontally extending wiring substrate extending in the horizontal direction. The leads 4 can be connected to the vertical extension wiring board 31 extending vertically to the horizontal extension wiring board 30. As a result, three-dimensional mounting is also possible, and the mounting margin is improved. In FIG. 8, the semiconductor device 35 on the left side is a conventional TSOP. Further, in FIG. 8, the leads 4 provided on the surface of the film 3 are indicated by thick lines.

【0031】[0031]

【発明の効果】【The invention's effect】

(1)本発明の半導体装置にあっては、リードの内外端
を含む全体がフィルムで支持されていることから、リー
ドが薄くかつ細くなっても、またリードピッチが小さく
なっても、リードが変形して隣接するリードに接触する
ような不良は発生しなくなるという効果が得られる。
(1) In the semiconductor device of the present invention, since the entire portion including the inner and outer ends of the leads is supported by the film, the leads can be formed even if the leads are thin and thin or the lead pitch is small. It is possible to obtain an effect that defects such as deformation and contact with adjacent leads do not occur.

【0032】(2)本発明の半導体装置にあっては、リ
ードの外端はフィルムで支持され、かつ超音波振動によ
って配線基板の配線層に接続されることから、Auバン
プの変形量は少なく、Auバンプによって隣接する配線
層に触れるような不良発生を防ぐことができるという効
果が得られる。
(2) In the semiconductor device of the present invention, since the outer ends of the leads are supported by the film and are connected to the wiring layer of the wiring board by ultrasonic vibration, the Au bumps have a small deformation amount. , Au bumps can prevent the occurrence of defects such as contact with an adjacent wiring layer.

【0033】(3)本発明の半導体装置においては、リ
ードは可撓性のフィルムによって支持されていることか
ら、配線基板の配線層にAuバンプを圧着した際、配線
基板面に凹凸やうねりがあっても確実に配線層に密着
し、実装の歩留りが向上するという効果が得られる。
(3) In the semiconductor device of the present invention, since the leads are supported by the flexible film, when the Au bumps are pressure-bonded to the wiring layer of the wiring board, unevenness or waviness is generated on the wiring board surface. Even if there is, the effect of reliably adhering to the wiring layer and improving the mounting yield can be obtained.

【0034】(4)本発明の半導体装置にあっては、実
装のために形成されるAuバンプはリードに直接形成さ
れ、従来のようにリードにメッキ処理する必要がないこ
とから、Auバンプ形成のコスト低減が可能となるとい
う効果が得られる。
(4) In the semiconductor device of the present invention, the Au bumps formed for mounting are directly formed on the leads, and it is not necessary to plate the leads as in the conventional case. The effect that the cost can be reduced can be obtained.

【0035】(5)本発明の半導体装置にあっては、リ
ードはフィルムに形成した導体層をエッチングによって
形成する構造となっていることから、リード幅およびリ
ードピッチの狭小化が達成できるとともに、多ピン化も
達成できるという効果が得られる。
(5) In the semiconductor device of the present invention, since the leads are formed by etching the conductor layer formed on the film, the lead width and lead pitch can be narrowed, and The effect that multiple pins can be achieved can be obtained.

【0036】(6)本発明の半導体装置にあっては、リ
ードはフィルムに形成した導体層をエッチングによって
形成する構造となっていることから、リード幅およびリ
ードピッチの狭小化が達成でき、半導体チップの小型化
およびパッケージの小型化が達成できるという効果が得
られる。
(6) In the semiconductor device of the present invention, since the leads have a structure in which the conductor layer formed on the film is formed by etching, the lead width and lead pitch can be narrowed, and the semiconductor The effect that the miniaturization of the chip and the miniaturization of the package can be achieved is obtained.

【0037】(7)本発明の電子装置では、相互に所定
の角度を有して延在する複数の実装面を有する配線基板
に対して、半導体装置のパッケージから延在しかつ各フ
ィルムに支持されるリードは、一部のリードが一方の実
装面に取り付けられ、残りのリードは前記実装面に垂直
となる実装面に取り付けられるため、実装が三次元的に
なり、実装効率が向上するという効果が得られる。
(7) In the electronic device of the present invention, the wiring substrate having a plurality of mounting surfaces extending at a predetermined angle to each other extends from the package of the semiconductor device and is supported by each film. Some of the leads are attached to one mounting surface and the remaining leads are attached to a mounting surface perpendicular to the mounting surface, so that the mounting becomes three-dimensional and the mounting efficiency is improved. The effect is obtained.

【0038】(8)本発明の半導体装置は、リードを支
持するフィルムは安価なポリエステル樹脂で形成されて
いることから、コストの低減が達成できるという効果が
得られる。
(8) In the semiconductor device of the present invention, the film supporting the leads is formed of an inexpensive polyester resin, so that the effect of cost reduction can be achieved.

【0039】(9)上記(1)〜(8)により、本発明
によれば、リードピッチの狭小化,多ピン化が達成で
き、かつ実装歩留りが高く実装が容易で安価な三次元実
装が可能な半導体装置を提供することができるという相
乗効果が得られる。
(9) Due to the above (1) to (8), according to the present invention, the lead pitch can be narrowed and the number of pins can be increased, and the mounting yield is high, and the mounting is easy and the three-dimensional mounting is inexpensive. The synergistic effect that a possible semiconductor device can be provided is obtained.

【0040】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、リードの内外端のAuバンプは、フィ
ルムの表裏に別けて設けたが、フィルムの一面側にリー
ドを設け、そのリードの内外端にAuバンプを設けるよ
うにして、リードの内外端のAuバンプをフィルムの同
一面側に設けても前記実施例同様な効果が得られる。ま
た、前記フィルムおよびパッケージを同一の材質、たと
えば、エポキシ樹脂で形成すれば、フィルムとパッケー
ジ間での熱膨張係数差による剥離等が発生しなくなり、
パッケージの信頼性を高めることができる。また、パッ
ケージの両側からリードを延在させる構造の半導体装置
の場合には、フィルムはパッケージの両側から延在させ
る形状となるため、切込部は不要となる。また、前記実
施例では、リードの内外端をフィルムの内外端に一致さ
せてあるが、リード内外端をフィルム端の内側に位置さ
せてもよい。さらに、リードの内外端に設けるバンプと
しては半田ワイヤで形成する半田バンプでもよい。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
In the above-mentioned embodiment, the Au bumps at the inner and outer ends of the lead are separately provided on the front and back sides of the film. However, the lead is provided on one side of the film, and the Au bumps are provided on the inner and outer ends of the lead. Even if the Au bumps at the ends are provided on the same surface side of the film, the same effect as in the above embodiment can be obtained. Further, if the film and the package are made of the same material, for example, an epoxy resin, peeling due to a difference in thermal expansion coefficient between the film and the package does not occur,
The reliability of the package can be increased. Further, in the case of a semiconductor device having a structure in which the leads extend from both sides of the package, the film has a shape extending from both sides of the package, so that the notch is not necessary. Further, in the above embodiment, the inner and outer ends of the lead are aligned with the inner and outer ends of the film, but the inner and outer ends of the lead may be located inside the film end. Further, the bumps provided on the inner and outer ends of the leads may be solder bumps formed of solder wires.

【0041】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型半導体装置の製造技術に適用した場合について説明
したが、それに限定されるものではない。本発明はリー
ドを絶縁性フィルムで支持する構造の半導体装置および
その実装構造(電子装置)には適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of the surface mount type semiconductor device which is the field of application which is the background of the invention has been described, but the invention is not limited thereto. The present invention can be applied to a semiconductor device having a structure in which leads are supported by an insulating film and a mounting structure (electronic device) thereof.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例による半導体装置の要部を
示す断面図である。
FIG. 1 is a sectional view showing a main part of a semiconductor device according to an embodiment of the present invention.

【図2】 本発明の半導体装置の製造に使用されるフィ
ルムの平面図である。
FIG. 2 is a plan view of a film used for manufacturing the semiconductor device of the present invention.

【図3】 本発明の半導体装置の製造に使用されるフィ
ルムの底面図である。
FIG. 3 is a bottom view of a film used for manufacturing the semiconductor device of the present invention.

【図4】 本発明の半導体装置の製造に使用されるフィ
ルムの一部の拡大断面図である。
FIG. 4 is an enlarged cross-sectional view of a part of a film used for manufacturing the semiconductor device of the present invention.

【図5】 本発明の半導体装置に組み込まれた半導体チ
ップの平面図である。
FIG. 5 is a plan view of a semiconductor chip incorporated in the semiconductor device of the present invention.

【図6】 本発明の半導体装置における半導体チップの
電極とフィルムに支持されたリードの内端との接続状態
を示す一部の拡大断面図である。
FIG. 6 is a partial enlarged cross-sectional view showing a connection state between an electrode of a semiconductor chip and an inner end of a lead supported by a film in a semiconductor device of the present invention.

【図7】 本発明の半導体装置の実装状態を示す模式的
断面図である。
FIG. 7 is a schematic cross-sectional view showing a mounted state of the semiconductor device of the present invention.

【図8】 本発明による半導体装置の実装構造を示す模
式的断面図である。
FIG. 8 is a schematic cross-sectional view showing a mounting structure of a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…半導体装置、2…パッケージ、3…フィルム、4…
リード、5…Auバンプ、6…穴、7…バンプ下地導体
層、9…Auバンプ、10…スルーホール、11…導
体、12…半導体チップ、13…電極、15…切込部、
16…張り出しフィルム部分、20…配線基板、21…
配線層、30…水平延在配線基板、31…垂直延在配線
基板、35…半導体装置。
1 ... Semiconductor device, 2 ... Package, 3 ... Film, 4 ...
Leads, 5 ... Au bumps, 6 ... Holes, 7 ... Bump base conductor layer, 9 ... Au bumps, 10 ... Through holes, 11 ... Conductors, 12 ... Semiconductor chips, 13 ... Electrodes, 15 ... Cut portions,
16 ... Overhanging film portion, 20 ... Wiring board, 21 ...
Wiring layer, 30 ... Horizontally extending wiring board, 31 ... Vertically extending wiring board, 35 ... Semiconductor device.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 パッケージと、このパッケージの内外に
亘って延在する可撓性でかつ絶縁性からなるフィルム
と、このフィルムの少なくとも一面に亘って設けられる
とともに前記パッケージの内外に亘って延在しかつ内外
端部分に導電性のバンプが設けられた導体層からなる複
数のリードと、前記パッケージ内に設けられかつ電極が
前記リードの内端のバンプを介して接続される半導体チ
ップとを有することを特徴とする半導体装置。
1. A package, a flexible and insulating film extending inside and outside the package, and provided on at least one surface of the film and extending inside and outside the package. And a plurality of leads made of a conductor layer having conductive bumps provided at the inner and outer ends thereof, and a semiconductor chip provided in the package and having electrodes connected to each other via the bumps at the inner ends of the leads. A semiconductor device characterized by the above.
【請求項2】 パッケージと、このパッケージの内外に
亘って延在する可撓性でかつ絶縁性からなるフィルム
と、このフィルムの少なくとも一面に亘って設けられる
とともに前記パッケージの内外に亘って延在しかつ内外
端部分に導電性のバンプが設けられた導体層からなる複
数のリードと、前記パッケージ内に設けられかつ電極が
前記リードの内端のバンプを介して接続される半導体チ
ップと、所望のリード間を分離させるように前記フィル
ムに設けられる切込部とを有することを特徴とする半導
体装置。
2. A package, a flexible and insulating film extending inside and outside the package, and provided on at least one surface of the film and extending inside and outside the package. A plurality of leads made of a conductor layer having conductive bumps on the inner and outer ends thereof, and a semiconductor chip provided in the package and having electrodes connected to each other via the bumps on the inner ends of the leads, And a notch formed in the film so as to separate the leads of the semiconductor device.
【請求項3】 前記バンプはAuや半田からなるワイヤ
をリードに直接圧着しかつ分断させて形成されているこ
とを特徴とする請求項1または請求項2記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein the bump is formed by directly crimping and dividing a wire made of Au or solder to a lead.
【請求項4】 前記フィルムとパッケージは同じ材質で
形成されていることを特徴とする請求項1または請求項
2記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the film and the package are made of the same material.
【請求項5】 配線基板と、この配線基板の実装面に実
装された半導体装置とからなる電子装置であって、前記
配線基板は相互に所定の角度を有して延在する複数の実
装面を有するとともに、前記半導体装置はパッケージ
と、このパッケージの内外に亘って延在する可撓性でか
つ絶縁性からなるフィルムと、このフィルムの少なくと
も一面に亘って設けられるとともに前記パッケージの内
外に亘って延在しかつ内外端部分に導電性のバンプが設
けられた導体層からなる複数のリードと、前記パッケー
ジ内に設けられかつ電極が前記リードの内端のバンプを
介して接続される半導体チップと、所望のリード間を分
離させるように前記フィルムに設けられる切込部とを有
し、前記半導体装置のリードは前記配線基板の複数の実
装面に別々に取り付けられていることを特徴とする電子
装置。
5. An electronic device comprising a wiring board and a semiconductor device mounted on a mounting surface of the wiring board, wherein the wiring board has a plurality of mounting surfaces extending at a predetermined angle from each other. The semiconductor device has a package, a flexible and insulating film extending inside and outside the package, and provided on at least one surface of the film and extending inside and outside the package. Semiconductor chip having a plurality of leads formed of a conductor layer extending in the vertical direction and provided with conductive bumps at inner and outer end portions, and electrodes provided in the package and connected via bumps at inner ends of the leads And a notch formed in the film so as to separate desired leads from each other, and the leads of the semiconductor device are separately attached to a plurality of mounting surfaces of the wiring board. An electronic device characterized by being provided.
JP6555893A 1993-03-24 1993-03-24 Semiconductor device and electronic device with built-in semiconductor device Pending JPH06275676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6555893A JPH06275676A (en) 1993-03-24 1993-03-24 Semiconductor device and electronic device with built-in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6555893A JPH06275676A (en) 1993-03-24 1993-03-24 Semiconductor device and electronic device with built-in semiconductor device

Publications (1)

Publication Number Publication Date
JPH06275676A true JPH06275676A (en) 1994-09-30

Family

ID=13290459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6555893A Pending JPH06275676A (en) 1993-03-24 1993-03-24 Semiconductor device and electronic device with built-in semiconductor device

Country Status (1)

Country Link
JP (1) JPH06275676A (en)

Similar Documents

Publication Publication Date Title
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JPH06224246A (en) High multiterminal package for semiconductor element
JPH02502323A (en) Support assembly for integrated circuits
US6285074B2 (en) Semiconductor device
KR100226335B1 (en) Molded plastic packaging of electronic devices
JP2800967B2 (en) Manufacturing method of stacked semiconductor device and semiconductor package thereby
JPH07161876A (en) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD FOR MANUFACTURING THE SAME, AND MOLD DIES USED FOR MANUFACTURING THE SAME
JP3497775B2 (en) Semiconductor device
USRE36894E (en) Semiconductor package with high density I/O lead connection
JPH06204390A (en) Semiconductor device
JPH06275676A (en) Semiconductor device and electronic device with built-in semiconductor device
KR970001891B1 (en) Semiconductor device and method for manufacturing the same
JPH07122701A (en) Semiconductor device, manufacturing method thereof, and lead frame for PGA
JP3336235B2 (en) Semiconductor device and manufacturing method thereof
JP3398556B2 (en) Method for manufacturing semiconductor device
JPH03105961A (en) Resin-sealed semiconductor device
JP2784209B2 (en) Semiconductor device
JP3288973B2 (en) Semiconductor device, laminate, and module structure
JPH07283274A (en) Semiconductor device and junction seat
JPS63160262A (en) Lead frame and semiconductor device using the same
JPH06260530A (en) Semiconductor integrated circuit device
JPH09172042A (en) Semiconductor device