[go: up one dir, main page]

JPH06266479A - Small-sized personal computer - Google Patents

Small-sized personal computer

Info

Publication number
JPH06266479A
JPH06266479A JP5053737A JP5373793A JPH06266479A JP H06266479 A JPH06266479 A JP H06266479A JP 5053737 A JP5053737 A JP 5053737A JP 5373793 A JP5373793 A JP 5373793A JP H06266479 A JPH06266479 A JP H06266479A
Authority
JP
Japan
Prior art keywords
computer
memory
power supply
battery
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5053737A
Other languages
Japanese (ja)
Inventor
Masashi Isozaki
政志 磯崎
Yoshihiro Hayashi
良裕 林
Hiroyoshi Tanaka
浩由 田中
Yosuke Konaka
陽介 小中
Yoshiaki Nomura
賀昭 野村
Nobuo Arinaga
信夫 有永
Takahiro Maeda
貴博 前田
Mari Kurita
真里 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi KE Systems Ltd
Original Assignee
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Keiyo Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP5053737A priority Critical patent/JPH06266479A/en
Publication of JPH06266479A publication Critical patent/JPH06266479A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

(57)【要約】 【目的】AC電源供給が停止した場合に、システムをダ
ウンさせることなく自動的に退避行動が可能な、且つ小
スペースで停電保護装置を内蔵するコンピュータを提供
する。 【構成】電源をAC電源802に基づきDC入力を生成
する手段37とバッテリー電源22とで構成し、AC電
源断を検出する手段805と、この検出手段805の出
力に応じて電源をバッテリー電源に切り替える手段80
4を付加し、検出手段805の出力に応じた割り込み処
理によりコンピュータ内の揮発性メモリのデータを自動
的に不揮発性メモリに退避処理を行う。
(57) [Summary] [Object] To provide a computer capable of automatically performing evacuation action without shutting down the system when AC power supply is stopped, and having a built-in power failure protection device in a small space. [Structure] The power supply is configured by a means 37 for generating a DC input based on an AC power supply 802 and a battery power supply 22, and means 805 for detecting AC power failure, and the power supply is changed to a battery power supply according to the output of the detection means 805. Switching means 80
4 is added, and the data in the volatile memory in the computer is automatically saved in the non-volatile memory by the interrupt processing according to the output of the detecting means 805.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、AC電源供給が停止し
た場合に、システムをダウンさせることなく、ユーザー
が速やかに退避行動を行うことを可能にする停電保護装
置を有するコンピュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer having a power failure protection device that enables a user to quickly take evacuation action without shutting down the system when AC power supply is stopped.

【0002】[0002]

【従来の技術】従来、停電時などにコンピュータのシス
テムがダウンするのを防止するために、コンピュータを
無停電電源に接続しておくという方法がとられている。
また、AC電源駆動とバッテリー駆動の両方が可能なコ
ンピュータでは、AC電源が切れるとバッテリー駆動に
切り替わるようになっているのが一般的である。
2. Description of the Related Art Conventionally, a method of connecting a computer to an uninterruptible power supply has been used in order to prevent the computer system from going down in the event of a power failure.
Further, in a computer capable of both AC power driving and battery driving, it is general to switch to battery driving when the AC power is turned off.

【0003】[0003]

【発明が解決しようとする課題】上記従来の技術におい
て、無停電電源を使用する場合、コンピュータの電源ケ
ーブルを無停電電源に接続するという方法をとっている
ため、コンピュータの電源ケーブルが抜けてAC電源供
給が停止した場合には、システムがダウンするのを防止
することができない。また、無停電電源はコンピュータ
外の据置型としてスペースをとる。さらに、無停電電源
は、接続したコンピュータとは無関係に動作するため、
コンピュータ上から無停電電源の機能のオン/オフを選
択したり、電源供給の状態、無停電電源の接続の有無、
バッテリー残容量などをコンピュータ側で認識すること
ができない。そのため、AC電源供給が停止したときに
は、単に電源供給をバッテリー側に切り替えるのみで
は、バッテリー切れにより揮発性メモリ上のデータ等が
消失する恐れがあった。
In the above-mentioned prior art, when an uninterruptible power supply is used, the method is to connect the power cable of the computer to the uninterruptible power supply. If the power supply is stopped, it is impossible to prevent the system from going down. In addition, the uninterruptible power supply takes up space as a stationary type outside the computer. In addition, the uninterruptible power supply operates independently of the computer to which it is connected,
Select ON / OFF of the uninterruptible power supply function from the computer, power supply status, whether the uninterruptible power supply is connected,
The computer cannot recognize the remaining battery charge, etc. Therefore, when the AC power supply is stopped, simply switching the power supply to the battery side may cause loss of data on the volatile memory due to battery exhaustion.

【0004】さらに、AC電源駆動とバッテリー駆動の
両方が可能なコンピュータにおいては、AC電源駆動と
バッテリー駆動を切り替えるという機能は、AC電源断
後も数時間の間バッテリーによってコンピュータを駆動
させるためのものであり、そのためにバッテリーは比較
的大容量(すなわち大型)のものを必要とし、コンピュ
ータ内で大きなスペースを占めることになる。また、そ
の充電や放電の制御回路は複雑なものとなる。なお、本
技術に関連する特許出願としては、例えば、特開平4−
51303号公報、同4−152410号公報、同4−
151704号等があげられる。
Further, in a computer capable of both AC power source drive and battery drive, the function of switching between AC power source drive and battery drive is for driving the computer by the battery for several hours after the AC power source is cut off. Therefore, the battery requires a relatively large capacity (that is, a large size), and thus occupies a large space in the computer. In addition, the charge and discharge control circuits are complicated. In addition, as a patent application related to the present technology, for example, Japanese Patent Laid-Open No.
No. 51303, No. 4-152410, No. 4-
151704 and the like are listed.

【0005】本発明の目的は、AC電源供給が停止した
場合に、システムをダウンさせることなく自動的に退避
行動を行うことを可能にし、かつ小スペースで停電保護
装置を内蔵する小型パーソナルコンピュータを提供する
ことにある。本発明の他の目的は、クライアントに最適
な省スペースを実現し、LANシステムやホスト接続に
好適なパーソナルコンピュータを提供することにある。
An object of the present invention is to provide a small personal computer capable of automatically performing an evacuation action without shutting down the system when AC power supply is stopped and having a built-in blackout protection device in a small space. To provide. Another object of the present invention is to provide a personal computer suitable for a LAN system and host connection, which realizes an optimal space saving for a client.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による停電保護装置を内蔵するコンピュー
タは、AC電源に基づきDC入力電圧を生成する手段
と、バッテリー電源と、AC電源断を検出する検出手段
と、この検出手段の検出出力に応じて電源をバッテリー
電源に切り替える切り替え手段と、検出手段の検出出力
に応じた割り込み処理によりコンピュータ内の揮発性記
憶手段のデータを自動的に不揮発性記憶手段に退避する
処理手段とを備えた構成をもつ。
To achieve the above object, a computer incorporating a power failure protection device according to the present invention comprises a means for generating a DC input voltage based on an AC power source, a battery power source, and an AC power source disconnection. Detecting means, a switching means for switching the power supply to a battery power source according to the detection output of this detecting means, and an interrupt process according to the detection output of the detecting means, so that the data in the volatile storage means in the computer is automatically And a processing means for saving the data in the non-volatile storage means.

【0007】[0007]

【作用】本発明では、AC電源断を検出手段で検出した
とき、電源をバッテリー電源に切り替えるとともに、退
避の必要な揮発性メモリのデータを自動的にディスク装
置のような不揮発性記憶手段に退避する。すなわち、本
発明におけるバッテリー電源は、AC電源断後も数時間
の間、コンピュータ動作を継続させるためのものではな
く、不意の電源断によるデータ消失を回避することを主
目的とするものである。このため、コンピュータに内蔵
のバッテリー電源は必要最小限の容量のものでよく、コ
ンピュータの小型軽量化に寄与することができる。
According to the present invention, when AC power is cut off by the detecting means, the power source is switched to the battery power source and the data in the volatile memory that needs to be saved is automatically saved in the non-volatile storage means such as a disk device. To do. That is, the battery power supply in the present invention is not for continuing the computer operation for several hours even after the AC power supply is cut off, and its main purpose is to avoid the data loss due to the unexpected power supply cutoff. Therefore, the battery power source built in the computer may have a minimum necessary capacity, which can contribute to the reduction in size and weight of the computer.

【0008】又、本発明の停電保護装置はコンピュータ
内に内蔵されるため、従来のように外部の停電保護装置
への電源ケーブル接続が外れるというようなことはなく
なる。更に、検出手段の検出出力に応じてユーザーに対
する警告を発することにより、ユーザーはAC電源断を
直ちに認識することができる。また更に、処理手段から
の指示に応じて切り替え手段をディセーブルする停電保
護抑止手段を備えることにより、電源を別にする拡張ユ
ニット等を接続している場合に対処することが可能にな
る。
Further, since the power failure protection device of the present invention is built in the computer, the disconnection of the power cable to the external power failure protection device unlike the prior art is eliminated. Furthermore, by issuing a warning to the user in accordance with the detection output of the detection means, the user can immediately recognize the AC power interruption. Furthermore, by providing a power failure protection suppressing means for disabling the switching means in response to an instruction from the processing means, it is possible to cope with the case where an expansion unit or the like having a different power supply is connected.

【0009】本発明では更にバッテリー電源切れを示す
バッテリー電圧を検出する第2の検出手段を備え、この
第2の検出手段の検出出力に応じて切り替え手段を制御
することにより、バッテリー電源による電力供給を遮断
する。これにより、バッテリーの過放電を防止すること
ができる。又、バッテリー電源の電圧低下を示すバッテ
リー電圧を検出する第3の検出手段と、該第3の検出出
力に応じてユーザーに対する警告を発する第2の警告発
生手段を備えることにより、バッテリー電源の残量少で
あることをユーザーが認識することができる。又更に、
前記停電保護抑止の有無の状態をユーザーに通知する通
知手段を備えることにより、AC電源断が生じた場合に
停電保護がなされるか否かをユーザーが認識することが
できる。
The present invention further comprises a second detecting means for detecting a battery voltage indicating that the power source of the battery is cut off, and the switching means is controlled in accordance with the detection output of the second detecting means to supply electric power from the battery power source. Shut off. This can prevent the battery from being over-discharged. Further, by providing a third detection means for detecting a battery voltage indicating a voltage drop of the battery power supply and a second warning generation means for issuing a warning to the user in response to the third detection output, the remaining battery power remains. The user can recognize that the quantity is small. Furthermore,
By providing the notifying unit for notifying the user of the presence / absence of the power outage protection suppression, the user can recognize whether or not the power outage protection will be performed when the AC power is cut off.

【0010】[0010]

【実施例】本発明の実施例の小型情報処理装置(以下シ
ステム装置)の概要を図1、図2に示す。図示の都合
上、全体システムは図1、図2に分けられている。本シ
ステム装置701は、キャッシュメモリ内臓高速マイク
ロプロセッサ(CPU)702、プログラム及びデータ
処理用大容量メインメモリ703、マイクロプロセッサ
702と各種周辺コントローラとを接続する汎用バス7
04、汎用バス704及びメインメモリ703の制御用
コントローラ705、起動処理及び基本制御プログラム
を格納したROM(Read Only Memory)706、フロッ
ピーディスク3、固定ディスク装置(HDD)21、プ
リンタインターフェース、シリアルインターフェース等
の周辺コントローラ707、高速表示コントローラ70
8、表示用メモリ709、文字表示用フォントパターン
を格納したCGROM710(Character Generater Rea
d Only Memory)、ゲートアレイで構成され、主たる機能
がパワーマネイジメントであるIC711等を有し、ま
たファイル装置として、上述した3.5インチフロッピ
ーデスク装置3を1台、大容量2.5インチ固定ディス
ク装置21を1台内臓し、入力装置としてコンパクトキ
ーボード装置18を備えている。表示装置としては、液
晶表示装置17を内臓し、液晶タイプとしては、白黒液
晶モデル(16階調)とカラー液晶モデル(16/51
2色)が選択可能となっている。外部入出力及び機能拡
張インターフェースとしては、テンキーボードインター
フェース5、マウスインターフェース6、プリンタイン
ターフェース16、シリアルインターフェース8、外部
表示装置接続用ディスプレイインターフェース14、内
臓汎用バス機能拡張用バスインターフェース15をそな
えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An outline of a compact information processing apparatus (hereinafter referred to as a system apparatus) according to an embodiment of the present invention is shown in FIGS. For convenience of illustration, the entire system is divided into FIG. 1 and FIG. The system unit 701 includes a high-speed microprocessor (CPU) 702 with a built-in cache memory, a large-capacity main memory 703 for processing programs and data, and a general-purpose bus 7 connecting the microprocessor 702 and various peripheral controllers.
04, a general-purpose bus 704, a controller 705 for controlling the main memory 703, a ROM (Read Only Memory) 706 storing a start-up process and a basic control program, a floppy disk 3, a fixed disk device (HDD) 21, a printer interface, a serial interface, etc. Peripheral controller 707, high-speed display controller 70
8. Display memory 709, CGROM 710 (Character Generator Rea) storing character display font patterns
d Only Memory), has a gate array, and has an IC 711 whose main function is power management. Also, as a file device, one 3.5-inch floppy desk device 3 described above, fixed with a large capacity of 2.5 inches. One disk device 21 is incorporated, and a compact keyboard device 18 is provided as an input device. A liquid crystal display device 17 is built in as a display device, and a black and white liquid crystal model (16 gradations) and a color liquid crystal model (16/51) are provided as liquid crystal types.
2 colors) can be selected. As the external input / output and function expansion interface, a ten keyboard interface 5, a mouse interface 6, a printer interface 16, a serial interface 8, an external display device connection display interface 14, and a built-in general-purpose bus function expansion bus interface 15 are provided.

【0011】また、電源装置として、外部のAC/DC
変換アダプター721からDC変換されたDC電源72
2の供給をうけ、内臓DC/DCコンバータ37によ
り、内部ロジック用電源、液晶駆動電源を供給してい
る。また、装置本体内部に、メインメモリを増設するた
めのメモリスロット724を備え、メモリ容量の必要な
ソフトプログラムにも対応可能となっている。更に、汎
用バス704機能を備えた2個の機能拡張用内臓スロッ
ト1、2(それぞれ102、104)を備え、装置内部
に、LAN(Local Area Network)、モデム等の通信制御
機能や、各種入出力周辺インターフェース機能が2個同
時拡張可能となっている。
As a power supply device, an external AC / DC
DC power source 72 converted from DC by the conversion adapter 721
2, the internal logic power supply and the liquid crystal drive power supply are supplied by the built-in DC / DC converter 37. In addition, a memory slot 724 for adding a main memory is provided inside the main body of the apparatus, so that a software program requiring a memory capacity can be supported. Further, it is equipped with two function expansion built-in slots 1 and 2 (102 and 104, respectively) equipped with a general-purpose bus 704 function, and a communication control function such as a LAN (Local Area Network) and a modem and various types of inputs are provided inside the device. Two output peripheral interface functions can be expanded simultaneously.

【0012】さらに、電源供給の一手段として、内部に
停電保護バッテリー22を搭載し、停電等により、外部
電源が、切断された場合には、DC電源722をバッテ
リー制御コントローラ23が監視し、異常を検知した場
合には、バッテリー動作に切り替わり、処理中の作業の
退避動作が可能な時間電源を供給可能となっている。
Further, as a means for supplying power, a power failure protection battery 22 is mounted inside, and when the external power source is cut off due to a power failure or the like, the battery controller 23 monitors the DC power source 722 to detect an abnormality. When it is detected, the power is switched to the battery operation and the power can be supplied for the time during which the work being processed can be saved.

【0013】そして、以上述べた全ての機能をコンパク
トなA4ブックサイズのケースに納め、ビジネスからパ
ーソナルまでの本格的情報処理装置として利用できる
他、内臓スロット1、2に搭載した通信機能により、コ
ンパクトなネットワーク端末や、各種通信端末としても
利用可能である。
All of the functions described above can be used as a full-scale information processing device from business to personal by storing them in a compact A4 book size case, and the communication functions installed in the built-in slots 1 and 2 make them compact. It can also be used as a network terminal and various communication terminals.

【0014】図14、図15にシステム構成図を示す。
システム装置701には、図中にある各種装置を接続、
組み込む事により、用途に応じたシステムを構築でき
る。
14 and 15 show system configuration diagrams.
The system device 701 is connected with various devices shown in the drawing,
By incorporating it, you can build a system according to your application.

【0015】内臓用装置として、メインメモリ増設用メ
モリボード724、内臓スロット装着用各種通信ボード
731がある。出力装置としては、低速から高速までの
各種プリンタ装置732、入力装置として、マウス73
3、テンキーボード734が接続可能である。また、シ
ステム機能をさらに拡張させるため、システム装置70
1にドッキングさせて装着する拡張ユニット735があ
る。拡張ユニット735には、内臓拡張スロットだけで
は、まかなえない通信機能を拡張するボード、記憶装置
の増設ボード736が用意されている。ファイル装置7
37としても、固定ディスク、フロッピーディスク装置
がある。以上の各種装置により、小型情報処理装置を基
本とした仕様から、複数の通信手順に対応出来、大容量
ファイル装置を備えた据置型の情報処理装置に匹敵する
システム仕様までカバーできる事になる。以下、本発明
の小型パーソナルコンピュータの一実施例の構成を、
1.実装、2.停電保護装置、3.電源保護装置、4.
メモリ回路、5.システム構成に分けて詳述する。
As built-in devices, there are a main memory expansion memory board 724 and built-in slot mounting various communication boards 731. Various printer devices 732 from low speed to high speed are used as an output device, and a mouse 73 is used as an input device.
3. A ten keyboard 734 can be connected. Further, in order to further expand the system function, the system device 70
There is an expansion unit 735 that is docked to the 1 and mounted. The expansion unit 735 is provided with a board for expanding a communication function that cannot be covered only by a built-in expansion slot and an expansion board 736 for a storage device. File device 7
As 37, there are fixed disk and floppy disk devices. With the above various devices, it is possible to cover from the specifications based on the small-sized information processing device to the system specifications capable of supporting a plurality of communication procedures and comparable to a stationary information processing device equipped with a large-capacity file device. Hereinafter, the configuration of an embodiment of a small personal computer of the present invention,
1. Implementation, 2. Blackout protection device, 3. Power protection device, 4.
Memory circuit, 5. The system configuration will be described in detail.

【0016】1.実装 (1)概要 次にシステム装置の実装の概要を述べる。図3は、本発
明の一実施例の左側面構成図である。下段に内蔵スロッ
ト1、上段に内蔵スロット2を設けている。図4は、当
該実施例の右側面構成図である。操作性を考慮し上部に
フロッピーディスクドライブ(FDD)3を配置し、ま
た下段には、リセットスイッチ4、テンキーボードコネ
クター5、マウスコネクター6、タブレットコネクター
7等の補助入力装置のインターフェースコネクター、シ
リアルコネクター8、及び電源スイッチ9を配置した。
コネクター部には、開閉式カバー10、11を設け、誤
動作、異物混入防止をはかっている。前面には、パーム
レスト兼用のハンドル12を設けている。また、表示部
27は開閉式となっており、未使用時は図2のように閉
じられているが使用時には図3のように開き、画面17
を見ながらキーボード18を操作することができる。図
5は、その実施例の後面構成図である。後面は、電源コ
ネクター13、CRTコネクター14、拡張バスコネク
ター15、プリンタコネクター16等の各種外部インタ
ーフェースコネクターを配置してある。それぞれのコネ
クターに図8に示す取り外し式のコネクターカバーが装
着できるようになっている。図6は、当該実施例の前面
構成図、図7は、当該実施例の平面構成図を示す。
1. Implementation (1) Outline Next, an outline of the implementation of the system device will be described. FIG. 3 is a left side view of an embodiment of the present invention. A built-in slot 1 is provided in the lower stage, and a built-in slot 2 is provided in the upper stage. FIG. 4 is a right side configuration diagram of the embodiment. A floppy disk drive (FDD) 3 is placed on the upper part in consideration of operability, and an interface connector for auxiliary input devices such as reset switch 4, numeric keyboard connector 5, mouse connector 6, tablet connector 7 and serial connector are arranged on the lower stage. 8 and the power switch 9 are arranged.
The connector section is provided with openable covers 10 and 11 to prevent malfunction and foreign matter mixture. A handle 12 that also serves as a palm rest is provided on the front surface. The display unit 27 is of an openable and closable type, and when it is not used, it is closed as shown in FIG. 2, but when it is used, it is opened as shown in FIG.
The keyboard 18 can be operated while watching. FIG. 5 is a rear view of the embodiment. Various external interface connectors such as a power supply connector 13, a CRT connector 14, an expansion bus connector 15, and a printer connector 16 are arranged on the rear surface. The detachable connector cover shown in FIG. 8 can be attached to each connector. FIG. 6 is a front view of the embodiment, and FIG. 7 is a plan view of the embodiment.

【0017】図8は、上述した実施例の全体分解構成図
を示す。本体後部右側は、上段にフロッピーディスク
(FDD)3、下段にハードディスク(HDD)21を
配置し、本体後部左側は、上段・下段はそれぞれ内蔵ス
ロット部1、2となっており、図13のような内蔵ボー
ドを本体外部より装着することができる。本体前部に
は、停電保護用バッテリー22及びバッテリー制御ボー
ド23を内蔵できるようにしてあり、上部のキーボード
18を取り外すことにより容易に外部より脱着できる。
本体下部には、CPU制御、表示制御を含む制御基板3
6、および前方左に電源であるDC/DCコンバータ3
7を配置してあり、FDD3、HDD21を含め全体と
して各部の発熱が均一となるように配置してある。ま
た、インターフェースコネクター5、6、7、13、1
4、15、電源スイッチ9、下部内蔵スロットコネクタ
ー102は、制御基板36上に実装してあり実装を簡略
化してある。さらにFDDユニット24、HDDユニッ
ト25、上部内蔵スロットユニット26、表示ユニット
27、本体ユニット28等、各種デバイスそれぞれをユ
ニット化してあり、組立性の向上をはかっている。また
LEDボード29は、本体カバー30を通してFDDユ
ニット24に取り付けられたFPC31のコネクターに
直結できるようになっている。
FIG. 8 shows an overall exploded view of the above-described embodiment. A floppy disk (FDD) 3 is arranged on the upper side on the right side of the rear of the main body, and a hard disk (HDD) 21 is arranged on the lower side of the main body. On the left side of the main body, built-in slot parts 1 and 2 are formed on the upper and lower stages, respectively. A built-in board can be installed from outside the main unit. A power failure protection battery 22 and a battery control board 23 can be built in the front part of the main body, and can be easily attached and detached from the outside by removing the keyboard 18 on the upper side.
At the bottom of the main body, a control board 3 including CPU control and display control
6, and DC / DC converter 3 which is a power source on the front left
7 are arranged so that the heat generation of each part including the FDD 3 and the HDD 21 is uniform as a whole. Also, interface connectors 5, 6, 7, 13, 1
4, 15, the power switch 9, and the lower built-in slot connector 102 are mounted on the control board 36 to simplify the mounting. Further, various devices such as the FDD unit 24, the HDD unit 25, the upper built-in slot unit 26, the display unit 27, and the main unit 28 are unitized to improve the assemblability. The LED board 29 can be directly connected to the connector of the FPC 31 attached to the FDD unit 24 through the body cover 30.

【0018】図9は、本体ユニット28の構成を示す。
制御基板36及びDC/DCコンバータ37の下には、
絶縁シート38をはさんで、放熱板兼用のシールドプレ
ート39を入れ回路アースの強化や放熱効果を高めてい
る。制御基板36とシールドプレート39は、共締めで
本体ケース40に固定される。
FIG. 9 shows the structure of the main unit 28.
Below the control board 36 and the DC / DC converter 37,
A shield plate 39, which also serves as a heat dissipation plate, is inserted between the insulating sheets 38 to enhance the circuit ground and enhance the heat dissipation effect. The control board 36 and the shield plate 39 are fastened together and fixed to the main body case 40.

【0019】(2)内蔵スロット部1、2の詳細 図10にFDD、HDD、内蔵スロット部の取り付け構
造を示す。内蔵スロットは、上段2・下段1共に外部よ
り図13に示す内蔵ボードを本体左側面外部よりスライ
ドさせて挿抜できる構造となっている。図12は、内蔵
スロット部構造断面を示す。下段は、下ケース40にガ
イドレールを設けてあり、制御基板36のコネクター1
01に内蔵ボード103のコネクター102を直結する
構造である。上段は、図11のように別部品のスロット
ガイド26を用意し、それに中継基板56を取り付けて
一体化したスロットユニットで構成される。このスロッ
トユニットへの信号供給は、図12のように制御基板3
6よりコネクターで直結された中継基板56を通じて行
われる構造となっている。上部内蔵ボード106を、ス
ロットガイド26のレールに沿って内部に挿入した場
合、中継基板56のコネクター104に内蔵ボード10
6のコネクター105が接続され信号が供給される。
(2) Details of built-in slot parts 1 and 2 FIG. 10 shows the mounting structure of the FDD, HDD, and built-in slot parts. The built-in slots of both the upper stage 2 and the lower stage 1 are structured so that the built-in board shown in FIG. FIG. 12 shows a cross section of the internal slot portion structure. In the lower stage, the lower case 40 is provided with a guide rail, and the connector 1 of the control board 36 is provided.
This is a structure in which the connector 102 of the built-in board 103 is directly connected to 01. As shown in FIG. 11, the upper stage is composed of a slot unit in which a slot guide 26, which is a separate component, is prepared, and a relay board 56 is attached to the slot guide 26 to be integrated. Signals are supplied to the slot unit as shown in FIG.
The structure is carried out through the relay board 56 directly connected by the connector from No. 6. When the upper built-in board 106 is inserted inside along the rail of the slot guide 26, the built-in board 10 is inserted into the connector 104 of the relay board 56.
The connector 105 of 6 is connected and a signal is supplied.

【0020】図13に内蔵ボード103、106の外観
図を示す。この内蔵ボードは金属プレート59によりス
ロットガイド26に固定されるが、固定後の実使用状態
において外部から印加される静電気等による障害を防止
するため、スロットガイド29は板金、または金属メッ
キしたモールドを用いる。
FIG. 13 shows an external view of the built-in boards 103 and 106. This built-in board is fixed to the slot guide 26 by a metal plate 59. In order to prevent a failure due to static electricity applied from the outside in the actual use state after the fixing, the slot guide 29 is made of sheet metal or a metal-plated mold. To use.

【0021】(3)瞬断保護バッテリー 図16に、瞬断保護バッテリーの外観図を示す。瞬断保
護バッテリーは、バッテリー本体22と制御ボード23
からなり、バッテリー本体22は2列の組電池で一方の
列には奇数のセルを使用し、他方の列には偶数のセルを
使用して構成される。このため、セル1個分開いたスペ
ースに保護素子210を配置する事ができ、スペースの
有効活用ができる。また、2本のセル同志の固定は、テ
ープ211を使用しており、このため格列毎にチューブ
212を巻くことができるようになり、絶縁、漏液保護
に有効であるほか、組電池の製造も容易となるという効
果がある。なお、201はクッションである。
(3) Instantaneous interruption protection battery FIG. 16 shows an external view of the instantaneous interruption protection battery. The instantaneous interruption protection battery includes a battery body 22 and a control board 23.
The battery body 22 is composed of two rows of assembled cells, one row using odd number cells and the other row using even number cells. Therefore, the protection element 210 can be arranged in the space opened by one cell, and the space can be effectively used. Further, since the tape 211 is used to fix the two cells to each other, the tube 212 can be wound for each row, which is effective for insulation and leakage protection, and for the battery pack. There is an effect that manufacturing becomes easy. In addition, 201 is a cushion.

【0022】図17は、瞬断保護バッテリー22を本体
に実装した場合の図である。制御ボード23は、本体ケ
ース40にネジにて固定される。バッテリー本体22
は、本体ケース40のリブ202、203、204、2
05で位置決めされ、キーボード32を取り付けること
によりバッテリー本体22に貼り付けられたクッション
201を圧縮し、本体内部に固定される。
FIG. 17 is a diagram showing the case where the instantaneous interruption protection battery 22 is mounted on the main body. The control board 23 is fixed to the body case 40 with screws. Battery body 22
Are ribs 202, 203, 204, 2 of the body case 40.
When the keyboard 32 is positioned at 05, the cushion 201 attached to the battery main body 22 is compressed by attaching the keyboard 32 and fixed inside the main body.

【0023】(4)HDD・FDD部 図18は、FDD・HDDの実装状態を示す。FDD3
は、FDDプレート50にネジ止めされていて、その制
御信号はFPC31を通じて制御基板36に接続されて
いる。HDD21は、FDD3の下に配置されている。
HDD21は、HDDプレート51にネジ止めされ、さ
らにSLOT.HDDプレート53にネジ止めされてい
て、その制御信号はFPC52を通じて制御基板36に
接続されている。SLOT.HDDプレート53は、上
部内蔵スロットユニット26の固定ベースもかねてい
る。
(4) HDD / FDD Section FIG. 18 shows a mounting state of the FDD / HDD. FDD3
Is screwed to the FDD plate 50, and its control signal is connected to the control board 36 through the FPC 31. The HDD 21 is arranged below the FDD 3.
The HDD 21 is screwed to the HDD plate 51, and the SLOT. It is screwed to the HDD plate 53, and its control signal is connected to the control board 36 through the FPC 52. SLOT. The HDD plate 53 also serves as a fixed base for the upper built-in slot unit 26.

【0024】図20は、HDD・FDDの取付構造を示
す。HDD21を直接HDDプレート53に取り付ける
のではなくHDDプレート51に取り付け、そのHDD
プレート51をHDDプレート53に取り付ける構造と
した。このことにより、HDD21交換時にHDDユニ
ット25全体を取り外す必要がなくなり、FPC52の
HDD21側のコネクターを取り外すことのみで、HD
D21を容易に取り外すことができる。
FIG. 20 shows an HDD / FDD mounting structure. Instead of directly attaching the HDD 21 to the HDD plate 53, the HDD 21 is attached to the HDD plate 51.
The plate 51 is attached to the HDD plate 53. This eliminates the need to remove the entire HDD unit 25 when replacing the HDD 21, and by simply removing the connector of the FPC 52 on the HDD 21 side, the HD
D21 can be easily removed.

【0025】(5)シールドプレート、電源部実装 図21に、DC/DCコンバータ37の外観を示す。D
C/DCコンバータ37は、その基板として金属基板を
使用し、放熱効果を高めている。また、基板自体は回路
アース電位としてある。
(5) Shield Plate and Power Supply Unit Mounting FIG. 21 shows the appearance of the DC / DC converter 37. D
The C / DC converter 37 uses a metal substrate as its substrate to enhance the heat dissipation effect. The substrate itself is at the circuit ground potential.

【0026】図22に、シールドプレート39の外観図
を示す。シールドプレート39は、金属のバネ材を使用
し、502、503、504等一部にバネ構造をもたせ
ている。また、DC/DCコンバータ37や制御基板3
6と同時に本体ケース40のボス部に共締めできるよ
う、ネジ穴のあいた切り起こし部505を有している。
図23は、シールドプレート39、DC/DCコンバー
タ37、制御基板36及びバネの接続関係を示す。DC
/DCコンバータ37と制御基板36は、シールドプレ
ート39の切り起こし部505を通して本体ケース40
(図9等参照)に共締めされる。これによりネジ締め状
態では、同一のシールドプレート上に制御基板36、D
C/DCコンバータ37が電気的、機械的に接続される
ことになり、基板上で発生した熱がネジ締め部を通して
シールドプレート39上に放熱、拡散するという効果が
発生する外、制御基板36のネジ穴部分を回路アースと
しておけばシールドプレート39が共通アースとなって
アースが強化され、放射電磁界の抑止、回路動作の安定
化に対して著しい効果がある。
FIG. 22 shows an external view of the shield plate 39. The shield plate 39 uses a metal spring material, and has a spring structure in a part thereof such as 502, 503, and 504. In addition, the DC / DC converter 37 and the control board 3
6 has a cut-and-raised part 505 with a screw hole so that it can be tightened together with the boss part of the main body case 40 at the same time.
FIG. 23 shows the connection relationship between the shield plate 39, the DC / DC converter 37, the control board 36, and the spring. DC
The / DC converter 37 and the control board 36 pass through the cut-and-raised part 505 of the shield plate 39, and the main body case 40
(See FIG. 9 etc.). As a result, in the screw tightened state, the control boards 36 and D are placed on the same shield plate.
The C / DC converter 37 is electrically and mechanically connected, so that the heat generated on the substrate is radiated and diffused on the shield plate 39 through the screw tightening portion. If the screw hole portion is used as a circuit ground, the shield plate 39 serves as a common ground and the ground is strengthened, and there is a remarkable effect in suppressing the radiated electromagnetic field and stabilizing the circuit operation.

【0027】さらに、シールドプレート39後部のバネ
部502が、図7のC−C’断面を示す図24のように
制御基板36に取り付けられた裏面板501と接触する
ようになっており、また、HDDユニット25は、後部
を裏面板501にネジ止めし前部をシールドプレート3
9及び制御基板36と共締めするため、制御基板36の
後ろ側は、全体を金属でシールドされる。またそれぞれ
図7のD−D’E−E’断面を示す図25、図26のよ
うにHDDユニット25に取り付けられたバネ54、5
5とシールドプレート39の前部にあるバネ部504が
キーボード18の裏側の金属板510に接触することに
より、制御基板36の前側も金属でシールドされる。こ
れにより、制御基板36及びDC/DCコンバータ37
は、全体を金属でシールドされることになり放射電磁界
の抑止に対して効果が発生する。
Further, the spring portion 502 at the rear portion of the shield plate 39 comes into contact with the back plate 501 attached to the control board 36 as shown in FIG. 24 showing the CC ′ cross section of FIG. 7, and The HDD unit 25 has a rear portion screwed to the back plate 501 and a front portion shielded by the shield plate 3.
9 and the control board 36 are tightened together, the rear side of the control board 36 is entirely shielded with metal. In addition, springs 54 and 5 attached to the HDD unit 25 as shown in FIG. 25 and FIG. 26 respectively showing the DD′EE ′ cross section of FIG. 7.
5 and the spring portion 504 at the front of the shield plate 39 come into contact with the metal plate 510 on the back side of the keyboard 18, so that the front side of the control board 36 is also shielded by metal. Accordingly, the control board 36 and the DC / DC converter 37
Will be shielded with metal as a whole, which will be effective in suppressing the radiated electromagnetic field.

【0028】(6)表示ユニット部 表示部の一実施例の構成を図27、図28に示す。(6) Display Unit Section The construction of one embodiment of the display section is shown in FIGS.

【0029】本実施例は、本発明をラップトップ型パー
ソナルコンピュータに適用した実施例となっている。表
示ユニット27は、主として液晶表示パネル17、LC
D中継FPC(フレキシブルプリント基板)48、バッ
クライト駆動用インバータ45、LCD信号ケーブル4
6の4点が組み込まれており、液晶表示パネル横にイン
バータ45、上部にLCD中継FPC48を配置してい
る。表示ユニット27は、液晶表示パネル17がそのス
ペースの大半を占めておりインバータ45の配置、LC
D信号ケーブル46を引き回すためのスペースは限られ
ている。又、表示ユニット27全体が薄型化されてお
り、インバータ45などの部品についても薄型化する必
要がある。そのため、インバータ45は片面部品実装と
している。片面部品実装を行うための基板面積を確保す
るため、基板形状を図29のようにL字型にして面積を
確保し、片面部品実装を可能としている。又、インバー
タ45をL字型とすることによりケーブル配線ルートの
簡略化ができ、ケーブル長を最小限に抑え、さらにケー
ブルからのノイズの発生を防ぐという効果が発生するな
ど、限られたスペースを有効に使うことができるので、
製品の小型化に有利である。
The present embodiment is an embodiment in which the present invention is applied to a laptop personal computer. The display unit 27 mainly includes the liquid crystal display panel 17 and LC.
D relay FPC (flexible printed circuit board) 48, backlight driving inverter 45, LCD signal cable 4
6 points are incorporated, and an inverter 45 is arranged beside the liquid crystal display panel and an LCD relay FPC 48 is arranged above. In the display unit 27, the liquid crystal display panel 17 occupies most of the space, and the layout of the inverter 45, LC
Space for routing the D signal cable 46 is limited. Further, since the display unit 27 as a whole is thinned, the parts such as the inverter 45 also need to be thinned. Therefore, the inverter 45 is mounted on a single-sided component. In order to secure the board area for mounting the one-sided component, the board shape is made L-shaped as shown in FIG. 29 to secure the area, and the one-sided component mounting is enabled. Further, by making the inverter 45 L-shaped, the cable wiring route can be simplified, the cable length can be minimized, and the noise from the cable can be prevented. Because it can be used effectively,
It is advantageous for product miniaturization.

【0030】(7)放射電磁界対策 装置全体の実装を図8、図23、図24、図25、図2
6を使用し、表示部を図27を使用し、制御基板36な
どの基板実装に関しては図30、図31を使用して以下
に記述する。制御基板36の層構成に関しては、信号パ
ターンのターンのループや迂回等の引き回しを防ぐた
め、信号層を図30のbの様に4層以上とした。配線の
特性インピーダンスを下げることで、輻射ノイズを下げ
ることができる。そこで基板にアース層と電源層を設け
るが、基板厚tを通常の1.6mmより薄くすることで
その効果が増大させてある。さらに、層構成を図30の
bの様に部品面より、信号層〜アース層〜信号層〜信号
層〜電源層〜信号層とするなど、信号層を電源、アース
層で挟み込み、配線の特性インピーダンスの低減と、部
品〜アース間の距離を短くしてある。
(7) Countermeasures for radiated electromagnetic field The mounting of the entire device is shown in FIG. 8, FIG. 23, FIG. 24, FIG.
6 is used, the display section is shown in FIG. 27, and the mounting of the control board 36 and the like will be described below with reference to FIGS. 30 and 31. Regarding the layer structure of the control board 36, in order to prevent the looping of signal pattern turns and the routing of detours, the signal layer is made up of four layers or more as shown in FIG. Radiation noise can be reduced by lowering the characteristic impedance of the wiring. Therefore, a ground layer and a power supply layer are provided on the substrate, but the effect is increased by making the substrate thickness t smaller than the usual 1.6 mm. Further, as shown in FIG. 30b, the layer structure is such that the signal layer, the ground layer, the signal layer, the signal layer, the power supply layer, and the signal layer are arranged from the component side, and the signal layer is sandwiched between the power supply and the ground layer, and wiring characteristics are provided. The impedance is reduced and the distance between the component and ground is shortened.

【0031】スルーホールを短い間隔で並べるとアース
層または電源層に図30のcの様にスリット状の穴があ
き、その上を通過する信号線とアース間にインピーダン
スのアンマッチが発生し、輻射ノイズが増加するという
弊害が発生する。これを解決するためスルーホールを連
続して並べられる数と、スルーホールどうしの間隔とス
ルーホール部のアース、電源層のクリアランスを管理す
ることとした。すなわち、連続して発生する電源、アー
ス層のスリットの長さlは8mm以下とし、その基板上
で最も短いピッチでスルーホールを並べたときにも、極
力その部分の電源、アース層がスリット状につながらな
いよう、スルーホールと電源、アース層の間のクリアラ
ンス径を小さくし、各スルーホールの周囲の電源、アー
ス層には円形の穴があくのみとした。
When the through holes are arranged at short intervals, a slit-like hole is formed in the ground layer or the power supply layer as shown in FIG. 30c, an impedance unmatch occurs between the signal line passing therethrough and the ground, and radiation occurs. The adverse effect that noise increases increases. In order to solve this, we decided to control the number of consecutive through holes, the distance between the through holes, the grounding of the through holes, and the clearance of the power supply layer. That is, the length l of the slits of the power source and the earth layer, which are continuously generated, is 8 mm or less, and even when the through holes are arranged at the shortest pitch on the substrate, the power source and the earth layer of the portion are slit-shaped as much as possible. The diameter of the clearance between the through hole and the power supply / ground layer was reduced so that it would not connect to the ground, and only the circular holes were formed in the power supply and ground layer around each through hole.

【0032】基板のアースは基板の複数箇所で共通のア
ースプレーンとなるシールド板39に接続し、アース電
位安定化を計っている。基板上に搭載される各種コネク
ター(図30の5,6,7,13,14,15,16な
ど)に関しては、コネクターの金属シェルが筐体の金属
部分に極力面接触するような構造とし、コネクターの金
属シェルを制御基板36のアースに半田付け、またはネ
ジ止めで接続するような実装とした。またコネクターの
金属シェルが上記部分に接触しない構造のものに関して
は、制御基板36のアースとコネクターの信号ピンとし
て配置されるアース間にインダクタンスを直列に接続
し、さらにコネクターの金属製シェルをシールドプレー
ト39のバネ503(図22、23)に点接触させるこ
とで、アース接続した。コネクター(図30の5,6,
7,13,14,15)に接続され、本体外部の機器に
接続される信号、電源にはフィルタを挿入し、フィルタ
はコネクターの極近傍に配置した。またフィルタに接続
される内部回路素子は、フィルタの近くに配置し、フィ
ルタ〜回路素子間の配線を短くするようにした。
The ground of the board is connected to a shield plate 39, which serves as a common ground plane at a plurality of points on the board, to stabilize the ground potential. Regarding various connectors mounted on the board (5, 6, 7, 13, 14, 15, 16, etc. in FIG. 30), the metal shell of the connector should be in surface contact with the metal part of the housing as much as possible, The mounting was such that the metal shell of the connector was connected to the ground of the control board 36 by soldering or screwing. For a structure in which the metal shell of the connector does not come into contact with the above portion, an inductance is connected in series between the ground of the control board 36 and the ground arranged as a signal pin of the connector, and the metal shell of the connector is further shielded by a shield plate. It was grounded by making point contact with the spring 503 (FIGS. 22 and 23) of 39. Connector (5, 6, in FIG. 30)
7, 13, 14, 15), and a filter was inserted in the signal and power supply connected to the equipment outside the main body, and the filter was arranged in the immediate vicinity of the connector. Further, the internal circuit element connected to the filter is arranged near the filter so that the wiring between the filter and the circuit element is shortened.

【0033】制御基板36から発生し、コネクタ108
を通して供給される、液晶表示信号、液晶表示パネル1
7用の電源ライン及びバックライトの電源ラインにはす
べてフィルタを挿入する。また、制御基板36上にある
液晶表示用信号のドライブ素子がCMOSで、その信号
を受ける液晶表示パネル17の入力素子がTTLの場
合、液晶表示用信号とアースの間にプルダウン抵抗を接
続し信号の振幅を小さくしノイズの発生を抑止してい
る。さらに図27のLCDケーブル46にはフェライト
コアをコモンモードに挿入する。これにより、液晶表示
パネル17やLCDケーブル46からの輻射ノイズを低
減している。
The connector 108 is generated from the control board 36.
Liquid crystal display signal, liquid crystal display panel 1 supplied through
Filters are inserted in all the power supply lines for 7 and the backlight. When the drive element for the liquid crystal display signal on the control board 36 is CMOS and the input element of the liquid crystal display panel 17 which receives the signal is TTL, a pull-down resistor is connected between the liquid crystal display signal and ground to connect the signal. The amplitude of is reduced to suppress the generation of noise. Further, a ferrite core is inserted in the common mode in the LCD cable 46 of FIG. Thereby, the radiation noise from the liquid crystal display panel 17 and the LCD cable 46 is reduced.

【0034】14MHz以上のクロックラインには、フ
ィルタを挿入する。フィルタはドライブICの近傍に配
置する。メモリ703に供給されるコントロール信号に
はダンピング抵抗を直列に挿入し、信号の立ち上がり/
立ち下がりを緩やかにする。メモリ703に使用される
DRAMの電源電流は、コントロール信号の信号波形に
依存するので、コントロール信号をなまらせることで、
DRAMからの輻射ノイズを低減できる。DRAMはデ
ータ出力ピンが多ビット構成の素子を使用する。これに
より一度にアクセスするメモリの素子数が減少するの
で、DRAMの消費電流が減少し、メモリトータルから
輻射されるノイズを低減できる。
A filter is inserted in the clock line of 14 MHz or more. The filter is arranged near the drive IC. A damping resistor is inserted in series with the control signal supplied to the memory 703 to increase the rising / falling of the signal.
Make the fall gentle. Since the power supply current of the DRAM used in the memory 703 depends on the signal waveform of the control signal, by making the control signal blunt,
Radiation noise from the DRAM can be reduced. The DRAM uses a device having a multi-bit data output pin. As a result, the number of memory elements accessed at one time is reduced, so that the current consumption of the DRAM is reduced and the noise radiated from the memory total can be reduced.

【0035】クロックライン、アドレス/データバスラ
イン及びメモリのコントロール信号に沿ってアース電位
のガードパターンを設け、他の信号にクロストークの影
響を与えないようにしている。IC素子内でのクロスト
ークを発生させないようにするため、クロックドライブ
用に割り当てられた素子を他の信号のドライブに兼用し
て使用しないようにしている。
A ground potential guard pattern is provided along the clock line, the address / data bus line, and the control signal of the memory so that the crosstalk does not affect other signals. In order to prevent crosstalk in the IC element, the element assigned for clock driving is not used for driving other signals.

【0036】通常の信号ラインにCPU、メモリ、表示
系等の高速信号が沿って配線された場合、クロストーク
の影響により通常の信号ラインに高周波ノイズが重畳さ
れないように配慮している。すなわち、プリント基板の
平面上で配線エリアを信号種別に分離して指定すること
と、配線層を分離して指定している。クロック信号等特
に高速な信号はアース層に隣接した層のみを利用して配
線をしている。但し面実装部品間を接続する場合、部品
間距離が5mm以下の場合はこの限りではない。基板に
実装する部品は、部品端子部のインダクタンスを低減ら
すため、また図30の様なスルーホールによる電源、ア
ース層のスリットを少なくするため、面実装タイプを優
先して使用する。
When high-speed signals of the CPU, memory, display system, etc. are wired along the normal signal lines, care is taken to prevent high frequency noise from being superimposed on the normal signal lines due to the influence of crosstalk. That is, on the plane of the printed circuit board, the wiring area is separated and designated by the signal type, and the wiring layer is separately designated. Particularly high-speed signals such as clock signals are wired using only the layer adjacent to the ground layer. However, this is not the case when the surface mount components are connected and the component distance is 5 mm or less. For the components to be mounted on the board, the surface mounting type is preferentially used in order to reduce the inductance of the component terminal portion to a low level and to reduce the slits in the power supply and ground layers by the through holes as shown in FIG.

【0037】パスコンはICの電源端子の近傍に配置す
る。パスコンには0.1μF程度の積層セラミックコン
デンサ等の高周波特性の優れたコンデンサを使用する。
パスコンはDRAMに各1個、QFP(Quad Flat Pack
age )のLSIには各辺に1個以上、またコネクターの
電源端子にも配置する。パスコンに面実装タイプのコン
デンサを利用した場合、部品の端子から電源/アース層
に接続するスルーホールまでの距離は最短距離(1mm
程度以下)としている。
The bypass capacitor is arranged near the power supply terminal of the IC. For the bypass capacitor, use a capacitor having excellent high frequency characteristics such as a multilayer ceramic capacitor of about 0.1 μF.
One bypass capacitor for each DRAM, QFP (Quad Flat Pack)
age), one or more on each side, and also for the power supply terminal of the connector. When a surface mount type capacitor is used for the decap, the shortest distance (1mm) from the component terminal to the through hole connected to the power / ground layer
Below).

【0038】発振器、発振回路の下あるいはその周辺に
は他の信号を配線しない。部品の実装は配線の距離を短
くするため、プリント基板の部品面、はんだ面の両面を
利用する。特にメモリは図30、図31のメモリ703
の様に一方の面から見て両面の同一位置に配置する。図
23、24、25の様に制御基板36の底面に敷いたシ
ールドプレート39とFDD/HDDを取り付けている
金属シャーシ24、25とキーボード18の裏面に付い
ている金属板510はネジまたはバネにより多点で導通
がとられている。なお、図31において、SOPは他の
パッケージ(Small Outline Package)を示している。
No other signal is provided under or around the oscillator or oscillator circuit. In order to mount a component, the wiring distance is shortened, so that both the component side and the solder side of the printed circuit board are used. In particular, the memory is the memory 703 of FIGS. 30 and 31.
As seen from one side, it is placed at the same position on both sides. As shown in FIGS. 23, 24, and 25, the shield plate 39 laid on the bottom surface of the control board 36, the metal chassis 24 and 25 to which the FDD / HDD is attached, and the metal plate 510 attached to the back surface of the keyboard 18 are formed by screws or springs. There is continuity at multiple points. Note that, in FIG. 31, SOP indicates another package (Small Outline Package).

【0039】液晶表示パネル17は、図27の様に、導
電処理の施されたケース41、43に囲われ液晶表示パ
ネルのシャーシとケース41、43の導電部は複数箇所
で電気的に接続されている。液晶表示パネル17のシャ
ーシとケース41、43とFDD/HDDシャーシ2
4、25とは導電性のあるヒンジ49により電気的に接
続されている。液晶表示パネル17と制御基板36間は
LCDFPC48とケーブル46により信号を接続す
る。使用するFPC(フレキシブルプリント基板)は多
層構造とし、1層はベタアースとする。またFPCにコ
アではさみこむための穴をあけ、FPCを挟んで筒状の
コアを装着した際に、FPC上で信号パターンがコアの
中空を通過して周回するよう、信号パターンをループ状
に配線している。
As shown in FIG. 27, the liquid crystal display panel 17 is surrounded by cases 41 and 43 that have been subjected to a conductive treatment, and the chassis of the liquid crystal display panel and the conductive portions of the cases 41 and 43 are electrically connected at a plurality of points. ing. Chassis of liquid crystal display panel 17, cases 41 and 43, and FDD / HDD chassis 2
4 and 25 are electrically connected by a conductive hinge 49. A signal is connected between the liquid crystal display panel 17 and the control board 36 by an LCD FPC 48 and a cable 46. The FPC (flexible printed circuit board) used has a multi-layer structure and one layer has a solid ground. In addition, when the FPC has a hole for pinching in the core and a tubular core is mounted with the FPC sandwiched, the signal pattern is wired in a loop shape so that the signal pattern passes through the hollow of the core and circulates on the FPC. is doing.

【0040】以上の処置により輻射電磁界ノイズの発生
を防止できる。また、発熱を考慮し、図30の様にCP
U702を装置手前キーボード側に配置した。707、
708、709、710、711は先に説明したように
それぞれ、周辺コントローラ、表示コントローラ、RA
M、CGROM、制御用ゲートアレイである。
By the above measures, generation of radiated electromagnetic field noise can be prevented. Considering heat generation, CP as shown in Fig. 30
U702 was placed on the keyboard side in front of the device. 707,
708, 709, 710, and 711 are the peripheral controller, the display controller, and the RA, respectively, as described above.
M, CGROM, and control gate array.

【0041】2.停電保護装置 図32は、本実施例による停電保護装置を内蔵するコン
ピュータを停電保護装置を中心に見た場合の概略構成を
示す。同図において、停電保護装置は、図17に示され
る制御基板(図1のバッテリー制御コントローラボー
ド)23とその上に構成される制御回路およびバッテリ
ー22により成る。802はAC電源、22はバッテリ
ー、804はDC入力/バッテリー切り替え回路、80
5はDC入力電圧検出回路、806はバッテリー電圧検
出回路、807はバッテリー充電回路、36はコンピュ
ータ機能を有する制御ボード、721はACアダプタ、
810は瞬時停電保護オン/オフ選択回路、811はス
テータス出力回路である。
2. Power Failure Protection Device FIG. 32 shows a schematic configuration of a computer incorporating the power failure protection device according to the present embodiment, focusing on the power failure protection device. In the figure, the power failure protection device comprises a control board (battery control controller board in FIG. 1) 23 shown in FIG. 17, a control circuit and a battery 22 formed thereon. 802 is an AC power source, 22 is a battery, 804 is a DC input / battery switching circuit, 80
5 is a DC input voltage detection circuit, 806 is a battery voltage detection circuit, 807 is a battery charging circuit, 36 is a control board having a computer function, 721 is an AC adapter,
Reference numeral 810 is an instantaneous power failure protection ON / OFF selection circuit, and 811 is a status output circuit.

【0042】AC/DC変換アダプター721は、AC
電源802からの交流電圧を電源ケーブルを介して受
け、直流電圧に変換して出力する。充電回路807は、
AC/DC変換アダプター721からの直流電圧を受け
てバッテリー22を充電する。DC入力電圧検出回路8
05は、AC/DC変換アダプター721の出力する直
流電圧が所定値より低下したことを検出する。バッテリ
ー電圧検出回路806は、バッテリー22の残容量を検
出する。DC入力電圧/バッテリー切り替え回路804
は、AC/DC変換アダプター721から供給される直
流電圧が低下したことを示すDC入力電圧検出回路80
5からの信号により、制御基板36その他への電力供給
をAC電源802側からバッテリー22側へ切り替え
る。DC入力電圧検出回路805からの信号によりAC
電源が復帰したことが判れば、切り替え回路804は、
バッテリー22から再度AC電源802側に切り替え
る。
The AC / DC conversion adapter 721 is an AC
The AC voltage from the power source 802 is received via the power cable, converted into a DC voltage, and output. The charging circuit 807 is
The battery 22 is charged by receiving the DC voltage from the AC / DC conversion adapter 721. DC input voltage detection circuit 8
05 detects that the DC voltage output from the AC / DC conversion adapter 721 has dropped below a predetermined value. The battery voltage detection circuit 806 detects the remaining capacity of the battery 22. DC input voltage / battery switching circuit 804
Is a DC input voltage detection circuit 80 indicating that the DC voltage supplied from the AC / DC conversion adapter 721 has dropped.
The power supply to the control board 36 and the like is switched from the AC power source 802 side to the battery 22 side by a signal from the control circuit 5. AC from the signal from the DC input voltage detection circuit 805
If it is known that the power has been restored, the switching circuit 804
The battery 22 is switched again to the AC power source 802 side.

【0043】また、検出回路805、806の出力は、
ステータス出力保持回路811に保持される。これによ
って、DC入力供給の有無や、バッテリー残容量等の停
電保護装置23の現在のステータスを制御基板36に対
して明らかにする。制御基板36は、周期的にこのステ
ータスを読みだし、ステータスに応じた処理を行う。す
なわち、制御基板36では、DC入力供給が停止したこ
とを知らせる信号によってアラームを鳴らしたり、LE
Dを点滅させるなどの警告を発することにより、DC入
力供給の停止時あるいはバッテリー切れ時に、直ちにユ
ーザーに対して注意を促すことができる。
The outputs of the detection circuits 805 and 806 are
It is held in the status output holding circuit 811. As a result, the current status of the power failure protection device 23, such as the presence or absence of DC input supply and the remaining battery capacity, is made clear to the control board 36. The control board 36 periodically reads this status and performs processing according to the status. That is, the control board 36 sounds an alarm by a signal notifying that the DC input supply is stopped,
By issuing a warning such as blinking D, the user can be immediately alerted when the DC input supply is stopped or the battery is dead.

【0044】さらに、DC入力供給が停止したことによ
り、ステータス出力保持回路811を介して、またはD
C入力電圧検出回路805から直接、制御基板36側へ
割り込みをかけることにより、電源障害により消失して
は困るデータ類を不揮発性メモリ(例えばディスク装
置)へ退避させる退避処理を、後で説明するソフトウェ
ア(割り込み処理)で自動的に実行する。
Further, since the DC input supply is stopped, the status output holding circuit 811 is used, or D
A saving process for saving the data that should not be lost due to a power failure to a nonvolatile memory (for example, a disk device) by directly interrupting the control board 36 side from the C input voltage detection circuit 805 will be described later. It is automatically executed by software (interrupt processing).

【0045】又、瞬時停電保護オン/オフ選択回路81
0により、切り替え回路804の動作をディセーブルす
ることにより、瞬時停電保護機能を抑止することが可能
になる。すなわち、制御基板36からオン/オフ選択回
路810を制御することによって、瞬時停電保護のオン
/オフを制御基板36から選択することができる。停電
保護機能を抑制する必要性は、次のような場合に存在す
る。制御基板36には拡張バスコネクター15などを通
じて、電源を別個にうける拡張ユニットが接続される場
合がある。このような場合、停電時にこの拡張ユニット
の電源が切れているにも拘らず、制御基板36から信号
が供給されることにより不具合が生じる恐れがある。瞬
時停電保護機能を抑止しておけば、このような不具合の
発生が防止される。
Further, the instantaneous power failure protection ON / OFF selection circuit 81
A value of 0 disables the operation of the switching circuit 804, so that the instantaneous power failure protection function can be suppressed. That is, by controlling the on / off selection circuit 810 from the control board 36, it is possible to select on / off of the instantaneous power failure protection from the control board 36. The need to suppress the power failure protection function exists in the following cases. The control board 36 may be connected to an expansion unit that receives a separate power supply through the expansion bus connector 15 or the like. In such a case, a problem may occur due to the supply of a signal from the control board 36, even though the expansion unit is powered off during a power failure. If the instantaneous power failure protection function is suppressed, the occurrence of such a problem can be prevented.

【0046】図34に、図32に示した停電保護装置の
各部の内部構成を示す。DC入力/バッテリー切り替え
回路804は、FETの電子スイッチ841と、例えば
DTL構成のAND回路842とからなる。AND回路
842は、DC入力電圧検出回路805からの出力15
4と、バッテリー電圧検出回路806の信号867と、
瞬時停電保護オン/オフ選択回路810の出力869と
を受けて、これらの信号が全てアクティブのとき、出力
信号をアクティブにする。これにより、通常オフ状態の
FETの電子スイッチ841をオンに切り替え、制御基
板36その他に対してバッテリー22からの電源を供給
する。
FIG. 34 shows the internal structure of each part of the power failure protection device shown in FIG. The DC input / battery switching circuit 804 includes an electronic switch 841 of FET and an AND circuit 842 having a DTL configuration, for example. The AND circuit 842 outputs the output 15 from the DC input voltage detection circuit 805.
4 and the signal 867 of the battery voltage detection circuit 806,
Upon receiving the output 869 of the instantaneous power failure protection ON / OFF selection circuit 810, when all of these signals are active, the output signal is activated. As a result, the electronic switch 841 of the FET that is normally in the off state is turned on, and power is supplied from the battery 22 to the control board 36 and others.

【0047】DC入力電圧検出回路805は、DC入力
電圧を予め定められた分圧比で分圧する直列抵抗85
1、852と、両抵抗の接続点の電圧を基準電圧と比較
する比較器853とからなり、DC入力電圧が予め定め
られた電圧より低下した場合に、DC入力バッテリー切
り替え回路804に対して信号を出力する。
The DC input voltage detection circuit 805 has a series resistor 85 for dividing the DC input voltage at a predetermined voltage division ratio.
1, 852 and a comparator 853 that compares the voltage at the connection point of both resistors with a reference voltage, and sends a signal to the DC input battery switching circuit 804 when the DC input voltage falls below a predetermined voltage. Is output.

【0048】バッテリー電圧検出回路806は、バッテ
リー22の出力電圧を予め定めた分圧比でする直列接続
抵抗861、862とこの接続点電圧を基準電圧と比較
する比較器863、およびバッテリー22の出力電圧を
別の分圧比で分圧する直列接続抵抗864、865とこ
の接続点電圧を基準電圧と比較する比較器866からな
る。抵抗861、862の分圧比は、バッテリー22の
電圧が予め定めた電圧(第1の電圧)まで低下したとき
に、その放電を防止するためにFETの電子スイッチ8
41をオフさせることができる値とする。また、抵抗8
64、865の分圧比は、バッテリー22の電圧が第1
の電圧より高いがバッテリーの残量が少ないことを示す
ことができる値とする。この値になったとき、比較器8
66から信号868がステータス保持回路811へ送出
される。
The battery voltage detection circuit 806 includes series-connected resistors 861 and 862 for making the output voltage of the battery 22 at a predetermined voltage division ratio, a comparator 863 for comparing the connection point voltage with a reference voltage, and an output voltage of the battery 22. Of the serially connected resistors 864 and 865 for dividing the voltage at a different voltage dividing ratio and a comparator 866 for comparing the voltage at this connection point with a reference voltage. The voltage division ratio of the resistors 861 and 862 is set such that when the voltage of the battery 22 drops to a predetermined voltage (first voltage), the electronic switch 8 of the FET is provided to prevent the discharge of the voltage.
It is a value that can turn off 41. Also, the resistor 8
The voltage division ratio of 64 and 865 is the first voltage of the battery 22.
It is higher than the voltage of, but it should be a value that can indicate that the battery is low. When this value is reached, the comparator 8
A signal 868 is sent from 66 to the status holding circuit 811.

【0049】結局、電子スイッチ841は、瞬時停電保
護オン/オフ回路810の出力が保護オンを指示してい
るとき、DC入力電圧が所定値に満たないこと、バッテ
リー電圧が所定値以上であること、の3条件が満たされ
たときのみオンされることとなる。
After all, when the output of the instantaneous power failure protection ON / OFF circuit 810 indicates protection ON, the electronic switch 841 has a DC input voltage that is less than a predetermined value and a battery voltage that is not less than a predetermined value. It is turned on only when the three conditions of, and are satisfied.

【0050】図33に、瞬時停電保護の処理の流れを示
す。通常、制御基板36は、AC電源により動作してい
る。まず、AC/DC変換アダプター721からの電圧
を調べ(821)、DC入力が供給されていなければ
(すなわち、AC電源の供給が停止していれば)、DC
入力/バッテリー切り替え回路804が働き(82
2)、電源をバッテリー駆動に切り替えて制御基板36
を含むコンピュータ本体がシステムダウンしないように
する。また、この停電保護装置からAC電源が切れたこ
とを制御基板36上のパワーマネイジメントIC711
に知らせて、パワーマネイジメントIC711がLED
を点灯させたり(824)、アラームをならす(82
3)などの警告を発し、AC電源が切れたことをユーザ
に知らせることができる。また、このときパワーマネイ
ジメントIC711が割り込みを発生させる(826)
ことにより、ソフトウェアがメモリデータの自動退避を
行うように対応することが可能である。さらに、瞬時停
電保護のオン/オフを制御基板36から選択することも
可能である。さらに、瞬時停電保護のオン/オフを制御
基板36から選択することも可能である。その後、AC
電源が復帰すれば(827のYes)、DC入力/バッ
テリー切り替え回路804によってバッテリー駆動から
AC電源駆動に切り替える。同時に、LED点滅やアラ
ームなどの警告を停止する。なお、図1、2上ではバッ
テリー制御コントローラ23とパワーマネイジメントI
C711間の信号線は省略され図示されていない。
FIG. 33 shows the flow of processing for instantaneous power failure protection. Normally, the control board 36 is operated by an AC power supply. First, the voltage from the AC / DC conversion adapter 721 is checked (821). If the DC input is not supplied (that is, the AC power supply is stopped), the DC
The input / battery switching circuit 804 works (82
2) Switch the power supply to battery drive and control board 36
Prevent the system from shutting down the computer body including. Further, the power management IC 711 on the control board 36 indicates that the AC power supply has been cut off from this power failure protection device.
The power management IC 711 LED
Is turned on (824) or the alarm is turned on (82
A warning such as 3) can be issued to notify the user that the AC power supply is cut off. At this time, the power management IC 711 causes an interrupt (826).
This makes it possible for the software to automatically save the memory data. Further, it is possible to select ON / OFF of the instantaneous power failure protection from the control board 36. Further, it is possible to select ON / OFF of the instantaneous power failure protection from the control board 36. Then AC
When the power is restored (Yes in 827), the DC input / battery switching circuit 804 switches from battery driving to AC power driving. At the same time, warnings such as LED blinking and alarms are stopped. 1 and 2, the battery controller 23 and the power management I
The signal line between C711 is omitted and not shown.

【0051】本実施例によれば、瞬時停電保護に目的を
限定しているために、充電/放電制御回路は簡略化で
き、回路の規模を非常に小さくすることができる。ま
た、瞬時停電保護を行う対象としてのコンピュータ本体
は1台であり、さらに退避行動に限定して使用するた
め、バッテリーも無停電電源に使用されているものやバ
ッテリー駆動コンピュータのバッテリーに比べて非常に
小さくすることができ、バッテリー駆動のコンピュータ
のバッテリーおよび制御回路に比べて約1/10の体積
で構成でき、コンピュータに容易に内蔵することができ
る。
According to the present embodiment, since the purpose is limited to the instantaneous power failure protection, the charge / discharge control circuit can be simplified and the circuit scale can be made very small. In addition, since only one computer is targeted for instantaneous power failure protection, and the battery is used only for evacuation activities, the battery is more difficult than the one used for an uninterruptible power supply or the battery of a battery-powered computer. The size of the battery can be reduced to about 1/10 of that of a battery and a control circuit of a battery-powered computer, and the battery can be easily incorporated in the computer.

【0052】3.電源保護回路 以下、本発明の電源保護回路の実施例を図35を参照し
て説明する。本実施例の電源保護回路は制御基板36上
に構成されており、DC/DCコンバータ37に対して
電力を供給することを目的として、本体外の制御基板3
6上のコネクター13を通じて物理的に接続可能な異な
る種類の電源装置が複数存在する場合に、有効となるも
のである。本発明の保護回路は、同一形状の電源接続コ
ネクター13に物理的に接続される可能性のある電源装
置のうち、機能的に共用して使用出来ない電源装置を接
続した場合、制御基板36、その他を含むシステム装置
701本体の保護を行うため、システム本体やDC/D
Cコンバータ37の動作を禁止させる回路である。
3. Power Supply Protection Circuit An embodiment of the power supply protection circuit of the present invention will be described below with reference to FIG. The power supply protection circuit of this embodiment is configured on the control board 36, and for the purpose of supplying electric power to the DC / DC converter 37, the control board 3 outside the main body.
This is effective when there are a plurality of different types of power supply devices that can be physically connected through the connector 13 on the above-mentioned 6. In the protection circuit of the present invention, of the power supply devices that may be physically connected to the power supply connection connector 13 having the same shape, when a power supply device that cannot be used in a functional manner is connected, the control board 36, In order to protect the main body of the system device 701 including the others, the system main body and DC / D
This is a circuit that prohibits the operation of the C converter 37.

【0053】図35は、本発明の一実施例に係る電源保
護回路の回路構成図である。電源保護回路は以下の通り
である。増幅回路(AMP)401によって接続装置検
出信号SIG1に加わる微小電流の増幅を行う。半導体
スイッチ回路(TRSW)402は、増幅回路(AM
P)401に微小電流が流れた時に、これが増幅されて
供給されONとなる。電源スイッチ(SW)9は、これ
がONになったとき電流制限抵抗407を通してDC/
DCコンバータ37に対する電源動作許可信号412か
ら図Aの方向に電流を流す。DC/DCコンバータ37
は、電源装置を動作させる制御回路(CONV.C)4
04、必要な電圧を生成するコンバータ回路(CON
V)405、制御回路を動作させる半導体スイッチ(T
RSW)403を主に構成される装置である。AMP4
01、TRSW402は回路的には図1のシステム装置
701のバッテリー制御コントローラ23とDC/DC
コンバータ37の間に挿入される。
FIG. 35 is a circuit configuration diagram of a power supply protection circuit according to an embodiment of the present invention. The power supply protection circuit is as follows. The amplifier circuit (AMP) 401 amplifies a minute current added to the connection device detection signal SIG1. The semiconductor switch circuit (TRSW) 402 is an amplifier circuit (AM
P) When a minute current flows through 401, this is amplified and supplied, and turned on. When the power switch (SW) 9 is turned on, the DC /
A current flows from the power supply operation permission signal 412 to the DC converter 37 in the direction of FIG. DC / DC converter 37
Is a control circuit (CONV.C) 4 for operating the power supply device.
04, converter circuit (CON
V) 405, a semiconductor switch (T
The RSW) 403 is a device mainly configured. AMP4
01 and TRSW 402 are the DC / DC circuit of the battery controller 23 of the system unit 701 of FIG.
It is inserted between the converters 37.

【0054】DC/DCコンバータ37は、電源装置動
作許可信号12によりその動作を開始または停止するよ
う制御される。即ち電源入力線(DCIN)409が半
導体スイッチ403をONさせるに必要な電圧以下に低
下したとき、半導体スイッチ403がONとなり制御回
路404が起動し電源装置出力(OUT1)415に規
定の電圧が出力される。このコンバータ37の出力41
5が図1のDC/DCコンバータ37の出力(CH1、
CH2)となる。
The DC / DC converter 37 is controlled by the power supply device operation permission signal 12 to start or stop its operation. That is, when the power input line (DCIN) 409 drops below the voltage required to turn on the semiconductor switch 403, the semiconductor switch 403 turns on, the control circuit 404 starts up, and the specified voltage is output to the power supply output (OUT1) 415. To be done. Output 41 of this converter 37
5 is the output of the DC / DC converter 37 (CH1,
CH2).

【0055】次に本回路の保護動作について述べる。シ
ステム装置701本体の受電コネクター13(図30)
に、物理的には接続可能であっても機能的には接続して
はならない電源装置を判別するために、その電源装置の
システム装置701本体への接続コネクターおよび本体
の受電コネクター13に、電源以外に410検出信号S
IG1を割付ておく。本発明の保護回路はSIG1を使
用することで保護回路を実現している。DCIN40
9、SIG1は共にACアダプタ721から、供給され
る。
Next, the protection operation of this circuit will be described. Power receiving connector 13 of the system unit 701 main body (FIG. 30)
In order to identify a power supply device that can be physically connected but should not be functionally connected, the power supply device is connected to the system device 701 main body connector and the power supply connector 13 of the main body. Besides 410 detection signal S
Allocate IG1. The protection circuit of the present invention realizes the protection circuit by using SIG1. DCIN40
Both 9 and SIG1 are supplied from the AC adapter 721.

【0056】使用してはならない電源装置を接続した場
合、検出信号SIG1には電源装置内の回路からの微小
な漏洩電流もしくは漏洩電圧が流れ込む。この微小な信
号を増幅回路401によって半導体スイッチ402が動
作可能なレベルまで増幅し、半導体スイッチ402をO
Nにする。これによって、電源スイッチ9がON状態の
場合でも、電流制限抵抗407が付いていることから電
源動作許可信号線412はDC/DCコンバータ37の
動作許可レベルまで電圧降下せず、DC/DCコンバー
タ37は動作しない。
When a power supply device which should not be used is connected, a minute leakage current or leakage voltage from the circuit in the power supply device flows into the detection signal SIG1. The minute signal is amplified by the amplifier circuit 401 to a level at which the semiconductor switch 402 can operate, and the semiconductor switch 402 is turned on.
Set to N. As a result, even when the power switch 9 is in the ON state, since the current limiting resistor 407 is provided, the power supply operation permission signal line 412 does not drop in voltage to the operation permission level of the DC / DC converter 37, and the DC / DC converter 37. Does not work.

【0057】システム装置701本体に適合対応した電
源装置を接続した場合は、検出信号SIG1は未接続と
なり、増幅回路1は動作せず半導体スイッチ402はO
FFとなる。このため、電源スイッチ9をONにすると
電流制限抵抗407を通して、動作許可信号412は動
作許可レベルまで降下し、DC/DCコンバータ37内
の半導体スイッチ403がONとなり電源装置は動作す
る。
When a power supply device compatible with the main body of the system device 701 is connected, the detection signal SIG1 is not connected, the amplifier circuit 1 does not operate, and the semiconductor switch 402 is turned off.
It becomes FF. Therefore, when the power switch 9 is turned on, the operation permission signal 412 drops to the operation permission level through the current limiting resistor 407, the semiconductor switch 403 in the DC / DC converter 37 is turned on, and the power supply device operates.

【0058】4.メモリ回路 以下、本発明の一実施例を図面を参照して説明する。図
36、図37は、本発明の一実施例に係り、制御ボード
36上に構成されるメモリ回路の回路構成図である。
4. Memory Circuit An embodiment of the present invention will be described below with reference to the drawings. 36 and 37 are circuit configuration diagrams of a memory circuit configured on the control board 36 according to the embodiment of the present invention.

【0059】メモリ回路は、メモリ制御回路303によ
って、メモリ素子304、305が制御されている。メ
モリ回路はCPU302もしくはバス301に接続され
ている他の周辺回路からアクセスされる。これらの要素
は、図1、2における制御用コントローラ705、標準
メモリ703マイクロプロセッサ702、その間のバス
に対応する。メモリ制御回路303はメモリアドレス制
御回路(AMC)306、メモリデータ制御回路(DC
ON)307で構成される。AMC306は、メモリ素
子304、305のアドレスを生成し出力する。生成す
るメモリアドレスは一部、メモリ素子304、305で
並列に接続して使用するものがある。DCON307に
はメモリ制御を行う為のタイミング制御回路、メモリデ
ータ出力切替制御回路が含まれる。またメモリ制御装置
303にはAMC306、DCON307以外の図示は
されていないメモリを動作させる為に必要な回路も含ま
れる。メモリ素子304、305はデータ出力制御バッ
ファ及びメモリアレイ制御回路(DMC)308を含め
たメモリで構成される。DMC308はメモリアレイ
(MEM)309の制御及び、メモリアレイ(MEM)
309が出力するデータの出力制御バッファを持ってお
り、出力バッファはメモリ素子に持っている固有の信号
線で制御される。メモリ素子304、305は物理イン
ターフェースは同一構成となっており、データ入出力信
号線は並列接続しメモリデータバス信号線316に接続
される。
In the memory circuit, the memory control circuit 303 controls the memory elements 304 and 305. The memory circuit is accessed by the CPU 302 or another peripheral circuit connected to the bus 301. These elements correspond to the controller 705 for control in FIGS. 1 and 2, the standard memory 703 microprocessor 702, and the bus between them. The memory control circuit 303 includes a memory address control circuit (AMC) 306 and a memory data control circuit (DC
ON) 307. The AMC 306 generates and outputs the addresses of the memory elements 304 and 305. Some of the generated memory addresses are used by connecting in parallel with the memory elements 304 and 305. The DCON 307 includes a timing control circuit for performing memory control and a memory data output switching control circuit. The memory control device 303 also includes circuits necessary for operating memories (not shown) other than the AMC 306 and DCON 307. The memory devices 304 and 305 are composed of memories including a data output control buffer and a memory array control circuit (DMC) 308. The DMC 308 controls the memory array (MEM) 309 and controls the memory array (MEM).
309 has an output control buffer for the data output by 309, and the output buffer is controlled by a unique signal line included in the memory element. The memory devices 304 and 305 have the same physical interface, and the data input / output signal lines are connected in parallel and connected to the memory data bus signal line 316.

【0060】まず、その動作を簡単に説明する。図36
は2バンク構成のメモリ回路であり本説明ではCPU3
02がバス301を通してメモリを読み出す場合につい
て図38に示すメモリタイミングチャートで示された一
例について説明する。メモリ素子304、305は一例
としてメモリ素子304が偶数アドレスに配置、メモリ
素子305が奇数アドレスに配置されているとして説明
する。
First, the operation will be briefly described. Fig. 36
Is a memory circuit having a 2-bank configuration, and in this description, the CPU 3
A case where the memory 02 reads the memory through the bus 301 will be described with reference to an example shown in the memory timing chart of FIG. The memory elements 304 and 305 will be described as an example in which the memory element 304 is arranged at even addresses and the memory element 305 is arranged at odd addresses.

【0061】CPU302がバス301を通してメモリ
アクセスアドレスをメモリ制御回路303に、ある回数
だけ逐次与える。メモリ制御回路303内のメモリアド
レス制御回路AMC30は、図38のメモリタイミング
チャートのタイミングに従い、メモリ素子304に偶数
アドレスADR0を出力し、メモリデータ制御回路DC
ON307はメモリ素子304に対し、メモリアドレス
ラッチ信号MCONT−ODをLowにしCNT0を出
力する。
The CPU 302 sequentially gives memory access addresses to the memory control circuit 303 a certain number of times through the bus 301. The memory address control circuit AMC30 in the memory control circuit 303 outputs the even address ADR0 to the memory element 304 in accordance with the timing of the memory timing chart of FIG.
The ON 307 sets the memory address latch signal MCONT-OD to Low and outputs CNT0 to the memory element 304.

【0062】メモリ素子304は、メモリアレイMEM
309がデータを読み出す動作を行っている間に、メモ
リ素子305に奇数アドレスADR1を出力しメモリデ
ータ制御回路DCON307はメモリ素子305に対
し、メモリアドレスラッチ信号MCONT−EVをLo
wにしCNT1を出力する。この時点でメモリ素子30
4及び305は同時にメモリアレイMEM309からの
読み出し動作を行っている。メモリ素子304及び30
5は逐次メモリアレイMEM309からのメモリ読み出
し動作を終了し、メモリ素子内のDMC308内のデー
タバッファにデータを与える。メモリ制御回路303は
メモリ素子内のDMC308に準備されたデータを読み
出すためメモリ制御回路303のデータ制御回路DCO
N307によってメモリデータ出力イネーブル信号ME
MOE−ODをLowにしメモリ素子4内のデータをメ
モリデータバス信号線316、バス301を通してCP
U302に読み出しデータを与え、MEMOE−OD信
号Hiに戻し、同時にメモリアドレスラッチ信号MCO
NT−ODをHiに戻し読み出しを終了させ、次のメモ
リ読み出し動作に備える。
The memory element 304 is a memory array MEM.
While the data read operation is being performed by the memory device 309, the odd address ADR1 is output to the memory device 305, and the memory data control circuit DCON307 outputs the memory address latch signal MCONT-EV to the memory device 305 as Lo.
Set to w and output CNT1. At this point, the memory device 30
4 and 305 are simultaneously performing a read operation from the memory array MEM309. Memory elements 304 and 30
5 sequentially finishes the memory read operation from the memory array MEM309 and supplies the data to the data buffer in the DMC 308 in the memory element. The memory control circuit 303 is a data control circuit DCO of the memory control circuit 303 for reading data prepared in the DMC 308 in the memory device.
Memory data output enable signal ME by N307
The MOE-OD is set to Low and the data in the memory element 4 is sent to the CP via the memory data bus signal line 316 and the bus 301.
Read data is given to U302 and returned to MEMOE-OD signal Hi, and at the same time, memory address latch signal MCO
The NT-OD is returned to Hi to complete the reading and prepare for the next memory reading operation.

【0063】この次のメモリ読み出し動作に対する備え
が終了した時点でメモリ制御回路303は次のメモリア
クセスサイクルを開始する。同時に、メモリ素子304
のMEMOE−OD信号がHiに戻り次第、メモリ素子
5内DMCに準備されたデータを読み出すため、メモリ
制御回路303のデータ制御回路DCON307によっ
てメモリデータ出力イネーブル信号信号MEMOE−E
VをLowにしメモリ素子305内のデータをメモリデ
ータバス信号線316、バス301を通してCPU30
2に読み出しデータを与え、MEMOE−EVをHiに
戻し、同時にメモリアドレスラッチ信号MCONT−E
VをHiに戻し読み出し読み出しを終了させ、次のメモ
リ読み出し動作に備える。
When the preparation for the next memory read operation is completed, the memory control circuit 303 starts the next memory access cycle. At the same time, the memory device 304
As soon as the MEMOE-OD signal of the signal returns to Hi, the data prepared in the DMC in the memory element 5 is read out. Therefore, the data control circuit DCON 307 of the memory control circuit 303 causes the memory data output enable signal signal MEMOE-E.
When V is set to Low, the data in the memory element 305 is transferred to the CPU 30 through the memory data bus signal line 316 and the bus 301.
2 is given read data, MEMOE-EV is returned to Hi, and at the same time, memory address latch signal MCONT-E
V is returned to Hi to complete the read and read operations, and prepare for the next memory read operation.

【0064】この次のメモリ読み出し動作に対する備え
が終了した時点でメモリ制御回路303は次のメモリア
クセスサイクルを開始する。この繰り返しをCPU30
2からのメモリアクセス操作の終了もしくは、その他の
繰り返し終了条件が発生するまで行う。上記に示した操
作を行うことにより、図38のメモリタイミングのメモ
リデータ出力MEMDATAに示すように、CPU30
2に対しメモリのアクセス時間を意識せず逐次データを
受け渡すことができる。
When the preparation for the next memory read operation is completed, the memory control circuit 303 starts the next memory access cycle. Repeat this for CPU30
It is performed until the end of the memory access operation from 2 or other repeated end conditions occur. By performing the above-described operation, as shown in the memory data output MEMDATA of the memory timing of FIG. 38, the CPU 30
Data can be sequentially transferred to the memory 2 without concern for the memory access time.

【0065】図37は、図36のメモリ回路を改良した
一実施例である。これをを図面を参照して説明する。図
37は、メモリ回路を構成するメモリ素子304、30
5の他にメモリ素子320、321に示すようなメモリ
素子自体に出力制御バッファを持たないものを使用し回
路を構成した場合を示す。この場合、メモリ素子32
0、321のデータ入出力信号線もしくは出力信号線に
出力制御機能を持つバッファICとして出力制御バッフ
ァDBUF319を追加する必要がある。出力制御バッ
ファDBUF319の出力イネーブルピンは、メモリ素
子304、305に持っているデータ出力制御バッファ
の制御信号とデータ出力制御機能としての同等の機能を
持つ。これによって、出力制御バッファを持たないメモ
リ素子を接続することが実現できる。なお、このメモリ
素子320、321は図1の拡張メモリスロット724
上のメモリであり、出力制御バッファDBUF319も
拡張メモリスロット724上に設けられている。
FIG. 37 shows an embodiment in which the memory circuit of FIG. 36 is improved. This will be described with reference to the drawings. FIG. 37 shows memory elements 304 and 30 which constitute a memory circuit.
5 shows a case in which the circuit is configured by using the memory elements 320, 321 as shown in FIG. In this case, the memory element 32
It is necessary to add an output control buffer DBUF319 as a buffer IC having an output control function to the data input / output signal lines or output signal lines 0 and 321. The output enable pin of the output control buffer DBUF319 has the same function as the data output control function of the control signal of the data output control buffer included in the memory elements 304 and 305. As a result, it is possible to connect a memory device having no output control buffer. The memory devices 320 and 321 are the expansion memory slots 724 of FIG.
The output control buffer DBUF319, which is the upper memory, is also provided on the expansion memory slot 724.

【0066】出力制御バッファDBUF319の迂回ル
ートとしての信号線319は、出力制御バッファに双方
向タイプを使用しなかった場合のライトデータの流れる
信号線を示す。メモリの拡張等によるメモリの追加は、
メモリ制御回路303、回路内のメモリアドレス制御回
路AMC306、メモリデータ制御回路DCON307
を拡張することによって実現可能なとなる。メモリ素子
の接続は、図36もしくは図37に示すメモリ素子と同
様の回路を一つもしくは、複数持つことによって実現す
る。回路内のメモリアドレス制御回路AMC306、メ
モリデータ制御回DCON307はメモリ拡張前から前
もって拡張用まで実装しておく場合もある。
A signal line 319 as a bypass route of the output control buffer DBUF319 indicates a signal line through which write data flows when the bidirectional type is not used for the output control buffer. Adding memory by expanding memory, etc.
Memory control circuit 303, in-circuit memory address control circuit AMC 306, memory data control circuit DCON 307
Can be realized by extending. Connection of the memory element is realized by having one or a plurality of circuits similar to those of the memory element shown in FIG. 36 or FIG. The memory address control circuit AMC 306 and the memory data control circuit DCON 307 in the circuit may be mounted from before the memory expansion to before the expansion.

【0067】5.システム構成 本発明の装置を用いることで図39〜図44に示すよう
なLANシステムやネットワークを構築することができ
る。
5. System Configuration By using the device of the present invention, a LAN system or network as shown in FIGS. 39 to 44 can be constructed.

【0068】図39はLAN接続された本発明のパーソ
ナルコンピュータ701および内蔵ボード103、10
6を含む複数のクライアント装置および1台のサーバ装
置構成による、通常のサーバへの共通アクセス(共有プ
リンタ、ファイル)機能の他に、ゲートウェイ装置を介
してLANネットワークとホストコンピュータを接続す
ることでクライアントとサーバおとびホスト間が同時ア
クセス可能な構成で、本発明の装置701はLANのク
ライアントとしても、ホスト端末としても使用できる。
また図39は、対ホスト間はLANプロトコルとは異な
る専用のプロトコルを用いた例である。
FIG. 39 shows a personal computer 701 and built-in boards 103 and 10 of the present invention connected to a LAN.
In addition to a common access (shared printer, file) function to a normal server by a plurality of client devices including 6 and one server device configuration, a client can be created by connecting a LAN network and a host computer via a gateway device. The device 701 of the present invention can be used both as a client of the LAN and as a host terminal with a configuration that allows simultaneous access between a server and a host.
Further, FIG. 39 is an example in which a dedicated protocol different from the LAN protocol is used between the host and the host.

【0069】図40は、図39に対し、さらにゲートウ
ェイとなるべき装置にプリンタおよびファイルを接続し
て、サーバ機能を持たせたことを特徴とし、装置数を増
やすことなくサーバが追加できる。図41は、図39と
同様の構成であるが、対ホスト間に共通のLANプロト
コルを用いた例である。
40 is different from FIG. 39 in that a printer and a file are further connected to a device serving as a gateway to have a server function, and a server can be added without increasing the number of devices. 41 shows an example having the same configuration as that of FIG. 39 but using a common LAN protocol between the host and the host.

【0070】図42は、通常のLAN構成(クライアン
ト、サーバシステム)である。図43は、ホストに本発
明の装置701を回線を使用して直結した例で、装置7
01に内蔵ボード103、106としてモデムを内蔵
し、これにより回線に直結できる。この構成では、本発
明の装置701を省スペースのホスト端末として使用で
きる。図44は、端末制御装置(TCE)を介してホス
トに本発明の装置701を接続した例で、本発明の装置
701の内蔵ボード103、106として端末制御装置
が内蔵でき、省スペースホスト端末が実現できる。
FIG. 42 shows a normal LAN configuration (client, server system). FIG. 43 shows an example in which the device 701 of the present invention is directly connected to the host using a line.
01 has built-in boards 103 and 106 as built-in boards, which allows direct connection to lines. With this configuration, the device 701 of the present invention can be used as a space-saving host terminal. FIG. 44 is an example in which the device 701 of the present invention is connected to a host via a terminal control device (TCE). The terminal control device can be built in as the built-in boards 103 and 106 of the device 701 of the present invention, and a space-saving host terminal can be provided. realizable.

【0071】以上の様に、本発明の装置701を用いて
多種のシステムを省スペース、低コストで実現できる。
As described above, various types of systems can be realized with space saving and low cost by using the device 701 of the present invention.

【0072】[0072]

【発明の効果】本発明によれば、コンピュータのAC電
源供給が停止した場合に、システムをダウンすることな
く、ユーザーが退避動作を行うことを可能にし、かつ、
制御回路とバッテリーにより構成され、コンピュータに
小スペースで内蔵可能な停電保護装置を提供することが
できる。また高速で省スペースな、クライアントに好適
なパーソナルコンピュータを提供できる。
According to the present invention, when the AC power supply of the computer is stopped, the user can perform the evacuation operation without shutting down the system, and
It is possible to provide a power failure protection device which is composed of a control circuit and a battery and can be incorporated in a computer in a small space. Further, it is possible to provide a high-speed and space-saving personal computer suitable for a client.

【0073】更に、メモリ回路の構成をデータ制御バッ
ファ内蔵タイプのメモリ及び、これに対応した特殊なメ
モリ制御回路を使用することで、低コストかつ非常に高
速でアクセス可能なメモリ回路を構成することが実現で
きる。また、データ制御バッファ内蔵タイプのメモリを
使用することで従来の同一のメモリ制御方式を採用した
メモリ回路に比べ回路を簡略化可能になり、小型化を実
現できる。
Further, by using a memory having a built-in data control buffer and a special memory control circuit corresponding to the memory circuit, a memory circuit which can be accessed at a low cost and at a very high speed can be constructed. Can be realized. Further, by using the memory with the built-in data control buffer, the circuit can be simplified and the size can be reduced as compared with the conventional memory circuit adopting the same memory control method.

【0074】[0074]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のシステム装置ブロック図
(1)である。
FIG. 1 is a block diagram (1) of a system device according to an embodiment of the present invention.

【図2】本発明の一実施例のシステム装置ブロック図
(2)である。
FIG. 2 is a system device block diagram (2) according to an embodiment of the present invention.

【図3】本発明の一実施例の左側面構成図である。FIG. 3 is a left side configuration diagram of an embodiment of the present invention.

【図4】本発明の一実施例の右側面構成図である。FIG. 4 is a right side configuration diagram of an embodiment of the present invention.

【図5】本発明の一実施例の後面構成図である。FIG. 5 is a rear view of an embodiment of the present invention.

【図6】本発明の一実施例の前面構成図である。FIG. 6 is a front view of an embodiment of the present invention.

【図7】本発明の一実施例の平面構成図である。FIG. 7 is a plan configuration diagram of an embodiment of the present invention.

【図8】本発明の一実施例の全体分解構成図である。FIG. 8 is an overall exploded configuration diagram of an embodiment of the present invention.

【図9】本発明の一実施例の本体ユニット構成図であ
る。
FIG. 9 is a configuration diagram of a main body unit according to an embodiment of the present invention.

【図10】本発明の一実施例のFDD・HDD・内蔵ス
ロット部取付け構造図である。
FIG. 10 is a structural diagram of the FDD / HDD / built-in slot portion mounting structure according to the embodiment of the present invention.

【図11】本発明の一実施例のスロットユニット構成図
である。
FIG. 11 is a configuration diagram of a slot unit according to an embodiment of the present invention.

【図12】本発明の一実施例の内蔵スロット部の構造図
である。
FIG. 12 is a structural diagram of a built-in slot portion according to an embodiment of the present invention.

【図13】本発明の一実施例の内蔵ボードの外観図であ
る。
FIG. 13 is an external view of a built-in board according to an embodiment of the present invention.

【図14】本発明の一実施例のシステム構成図(1)で
ある。
FIG. 14 is a system configuration diagram (1) of one embodiment of the present invention.

【図15】本発明の一実施例のシステム構成図(2)で
ある。
FIG. 15 is a system configuration diagram (2) of one embodiment of the present invention.

【図16】本発明の一実施例の瞬断保護バッテリー外観
図である。
FIG. 16 is an external view of a momentary interruption protection battery according to an embodiment of the present invention.

【図17】本発明の一実施例の瞬断保護バッテリー実装
図である。
FIG. 17 is a schematic view of a battery for instantaneous interruption protection according to an embodiment of the present invention.

【図18】本発明の一実施例のFDDユニット構成図で
ある。
FIG. 18 is a configuration diagram of an FDD unit according to an embodiment of the present invention.

【図19】本発明の一実施例のHDDユニット構成図で
ある。
FIG. 19 is a configuration diagram of an HDD unit according to an embodiment of the present invention.

【図20】本発明の一実施例のFDD・HDD実装図で
ある。
FIG. 20 is a mounting diagram of an FDD / HDD according to an embodiment of the present invention.

【図21】本発明の一実施例のDC/DCコンバータ外
観図である。
FIG. 21 is an external view of a DC / DC converter according to an embodiment of the present invention.

【図22】本発明の一実施例のシールドプレート外観図
である。
FIG. 22 is an external view of a shield plate according to an embodiment of the present invention.

【図23】本発明の一実施例のシールドプレート及びバ
ネの接続関係図である。
FIG. 23 is a connection relationship diagram of a shield plate and a spring according to an embodiment of the present invention.

【図24】本発明の一実施例のシールドプレート及びバ
ネの接続状態図(1)(C-C'断面)である。
FIG. 24 is a connection state diagram (1) (C-C ′ cross section) of the shield plate and the spring according to the embodiment of the present invention.

【図25】本発明の一実施例のシールドプレート及びバ
ネの接続状態図(2)(D-D'断面)である。
FIG. 25 is a connection state diagram (2) (cross section DD ′) of the shield plate and the spring according to the embodiment of the present invention.

【図26】本発明の一実施例のシールドプレート及びバ
ネの接続状態図(3)(E-E'断面)である。
FIG. 26 is a connection state diagram (3) (section E-E ′) of the shield plate and the spring according to the embodiment of the present invention.

【図27】本発明の一実施例の表示ユニット構成図であ
る。
FIG. 27 is a configuration diagram of a display unit according to an embodiment of the present invention.

【図28】本発明の一実施例の表示部実装図である。FIG. 28 is a mounting diagram of a display unit according to an embodiment of the present invention.

【図29】本発明の一実施例のインバータ外観図であ
る。
FIG. 29 is an external view of an inverter according to an embodiment of the present invention.

【図30】本発明の一実施例の制御基板の実装図であ
る。
FIG. 30 is a mounting diagram of a control board according to an embodiment of the present invention.

【図31】本発明の一実施例の制御基板の部品配置図
(半田面)である。
FIG. 31 is a component layout diagram (solder surface) of the control board according to the embodiment of the present invention.

【図32】本発明の一実施例の瞬断保護装置構成図であ
る。
FIG. 32 is a configuration diagram of an instantaneous interruption protection device according to an embodiment of the present invention.

【図33】本発明の一実施例の瞬断保護装置の流れ図で
ある。
FIG. 33 is a flowchart of the instantaneous interruption protection device according to the embodiment of the present invention.

【図34】本発明の一実施例の瞬断保護装置の具体的構
成図である。
FIG. 34 is a specific configuration diagram of the instantaneous interruption protection device according to the embodiment of the present invention.

【図35】本発明の一実施例の電源保護回路図である。FIG. 35 is a power supply protection circuit diagram of an embodiment of the present invention.

【図36】本発明の一実施例のメモリ回路構成図であ
る。
FIG. 36 is a memory circuit configuration diagram of an embodiment of the present invention.

【図37】本発明の他の実施例のメモリ回路構成図であ
る。
FIG. 37 is a memory circuit configuration diagram of another embodiment of the present invention.

【図38】本発明の一実施例のメモリタイミング図であ
る。
FIG. 38 is a memory timing diagram of an example of the present invention.

【図39】本発明のLAN接続図(1)である。FIG. 39 is a LAN connection diagram (1) according to the present invention.

【図40】本発明のLAN接続図(2)である。FIG. 40 is a LAN connection diagram (2) according to the present invention.

【図41】本発明のLAN接続図(3)である。FIG. 41 is a LAN connection diagram (3) according to the present invention.

【図42】本発明のLAN接続図(4)である。FIG. 42 is a LAN connection diagram (4) according to the present invention.

【図43】本発明の回線接続図である。FIG. 43 is a line connection diagram of the present invention.

【図44】本発明の同軸ケーブル接続図である。FIG. 44 is a connection diagram of the coaxial cable of the present invention.

【符号の説明】[Explanation of symbols]

1…内蔵スロット1、2…内蔵スロット2、3…フロッ
ピーディスク、4…リセットスイッチ、5…テンキーボ
ードインターフェース、6…マウスインターフェース、
7…タブレットインターフェース、8…シリアルインタ
ーフェース、9…電源スイッチ、10、11…開閉式カ
バー、12…ハンドル、13…電源コネクター、14…
外部表示装置接続用ディスプレイインターフェース、1
5…内蔵汎用バス機能拡張用バスインターフェース、1
6…プリンタインターフェース、17…液晶表示装置、
18…コンパクトキーボード装置、19、20…コネク
ターカバー、21…固定ディスク装置、22…バッテリ
ー、23…バッテリー制御コントローラ、24…FDD
ユニット、25…HDDユニット、26…上部内蔵スロ
ットユニット、27…表示部、28…本体ユニット、2
9…LEDボード、30…本体カバー、31…液晶、F
DD信号FPC、32…キーボード、36…制御基板、
37…内蔵DC/DCコンバータ、38…絶縁シート、
39…シールドプレート、40…本体ケース、41…ケ
ース、43…ケース、45…バックライト駆動用インバ
ータ、46…LCD信号ケーブル、48…LCD中継F
PC、49…ヒンジ、50…FDD PLATE、51
…HDD PLATE、52…HDD FPC、53…
SLOT.HDD PLATE、54、55…バネ、5
6…中継基板、59…金属プレート、60、61…イン
バータコネクター、101…下部内蔵スロット用コネク
ター、102…下部内蔵スロットコネクター、103…
下部内蔵ボード、104…上部スロット用コネクター、
105…上部内蔵ボードコネクター、106…上部内蔵
ボード、107…上部スロット中継コネクター、108
…液晶表示、FDD信号中継コネクター、109…HD
D信号コネクター、110…キーボード接続コネクタ
ー、201…クッション、202、203、204、2
05…リブ、210…保護素子、211…テープ、21
2…チューブ、301…バス、302…CPU、303
…メモリ制御回路、304、305…メモリ素子、30
6…メモリ制御回路AMC、307…メモリ制御回路D
CON、308…DMC、309…メモリアレイME
M、316…メモリデータバス信号線、319…出力制
御バッファDBUF、320、321…メモリ素子、4
01…増幅回路、402、403…半導体スイッチ、4
04…制御回路、405…コンバータ回路、407…電
流制限抵抗、409…電源入力線、410…検出信号S
IG1、412…電源動作許可信号、415…電源装置
出力、501…裏面板、502、503、504…シー
ルドプレート(一部)、505…シールドプレート切り
起こし部、510…金属板、701…システム本体装
置、702…キャッシュメモリ内蔵高速マイクロプロセ
ッサ、703…プログラム及びデータ処理用大容量メイ
ンメモリ、704…汎用バス、705…汎用バス・メイ
ンメモリ制御用コントローラ、706…ROM、707
…周辺コントローラ、708…高速表示コントローラ、
709…表示用メモリ、710…CGROM、711…
パワーマネイジメントIC、721…AC/DC変換ア
ダプター、722…DC電源、724…メモリスロッ
ト、731…内蔵ボード、732…プリンタ装置、73
3…マウス、734…テンキーボード、735…拡張ユ
ニット、736…増設ボード、737…各種ファイル装
置、802…AC電源、804…DC入力/バッテリー
切り替え回路、805…DC入力電圧検出回路、806
…バッテリー電圧検出回路、807…バッテリー充電回
路、810…瞬時停電保護オン/オフ回路、811…ス
テータス保持回路、821、827…DC/DCコンバ
ータ電圧検出結果、822、825…804切替信号、
823…アラーム信号、824…LED点滅信号、82
6…割込信号、841…FET、842…AND回路、
851、852…抵抗、853…比較器、854…80
5の出力、861、862…抵抗、863…比較器、8
46、865…抵抗、866…比較器、867…806
の出力、868…866の出力、869…810の出
力。
1 ... Built-in slot 1, 2 ... Built-in slot 2, 3 ... Floppy disk, 4 ... Reset switch, 5 ... Numeric keyboard interface, 6 ... Mouse interface,
7 ... Tablet interface, 8 ... Serial interface, 9 ... Power switch, 10, 11 ... Openable cover, 12 ... Handle, 13 ... Power connector, 14 ...
Display interface for external display device connection, 1
5 ... Bus interface for built-in general-purpose bus function expansion, 1
6 ... Printer interface, 17 ... Liquid crystal display device,
18 ... Compact keyboard device, 19, 20 ... Connector cover, 21 ... Fixed disk device, 22 ... Battery, 23 ... Battery control controller, 24 ... FDD
Unit, 25 ... HDD unit, 26 ... Upper built-in slot unit, 27 ... Display unit, 28 ... Main body unit, 2
9 ... LED board, 30 ... main body cover, 31 ... liquid crystal, F
DD signal FPC, 32 ... Keyboard, 36 ... Control board,
37 ... Built-in DC / DC converter, 38 ... Insulation sheet,
39 ... Shield plate, 40 ... Main body case, 41 ... Case, 43 ... Case, 45 ... Backlight driving inverter, 46 ... LCD signal cable, 48 ... LCD relay F
PC, 49 ... Hinge, 50 ... FDD PLATE, 51
... HDD PLATE, 52 ... HDD FPC, 53 ...
SLOT. HDD PLATE, 54, 55 ... Spring, 5
6 ... Relay board, 59 ... Metal plate, 60, 61 ... Inverter connector, 101 ... Lower internal slot connector, 102 ... Lower internal slot connector, 103 ...
Lower built-in board, 104 ... Connector for upper slot,
105 ... Upper built-in board connector, 106 ... Upper built-in board, 107 ... Upper slot relay connector, 108
... Liquid crystal display, FDD signal relay connector, 109 ... HD
D signal connector, 110 ... Keyboard connection connector, 201 ... Cushion, 202, 203, 204, 2
05 ... Rib, 210 ... Protective element, 211 ... Tape, 21
2 ... Tube, 301 ... Bus, 302 ... CPU, 303
... Memory control circuit, 304, 305 ... Memory element, 30
6 ... Memory control circuit AMC, 307 ... Memory control circuit D
CON, 308 ... DMC, 309 ... Memory array ME
M, 316 ... Memory data bus signal line, 319 ... Output control buffer DBUF, 320, 321 ... Memory element, 4
01 ... Amplifier circuit, 402, 403 ... Semiconductor switch, 4
04 ... Control circuit, 405 ... Converter circuit, 407 ... Current limiting resistance, 409 ... Power input line, 410 ... Detection signal S
IG1, 412 ... Power supply operation permission signal, 415 ... Power supply device output, 501 ... Back plate, 502, 503, 504 ... Shield plate (part), 505 ... Shield plate cut-and-raised part 510 ... Metal plate, 701 ... System body Device, 702 ... High-speed microprocessor with built-in cache memory, 703 ... Large-capacity main memory for program and data processing, 704 ... General-purpose bus, 705 ... General-purpose bus / main memory control controller, 706 ... ROM, 707
… Peripheral controller, 708… High-speed display controller,
709 ... Display memory, 710 ... CGROM, 711 ...
Power management IC, 721 ... AC / DC conversion adapter, 722 ... DC power supply, 724 ... Memory slot, 731 ... Built-in board, 732 ... Printer device, 73
3 ... Mouse, 734 ... Numeric keyboard, 735 ... Expansion unit, 736 ... Expansion board, 737 ... Various file devices, 802 ... AC power supply, 804 ... DC input / battery switching circuit, 805 ... DC input voltage detection circuit, 806
... Battery voltage detection circuit, 807 ... Battery charging circuit, 810 ... Instantaneous power failure protection ON / OFF circuit, 811, ... Status holding circuit, 821,827 ... DC / DC converter voltage detection result, 822,825 ... 804 switching signal,
823 ... Alarm signal, 824 ... LED blinking signal, 82
6 ... Interrupt signal, 841 ... FET, 842 ... AND circuit,
851, 852 ... Resistance, 853 ... Comparator, 854 ... 80
5 outputs, 861, 862 ... Resistance, 863 ... Comparator, 8
46, 865 ... Resistance, 866 ... Comparator, 867 ... 806
Output, 868 ... 866 output, 869 ... 810 output.

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 7165−5B G06F 1/00 335 C (72)発明者 田中 浩由 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 小中 陽介 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 野村 賀昭 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 有永 信夫 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 前田 貴博 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 栗田 真里 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内Continuation of front page (51) Int.Cl. 5 Identification number Reference number in the agency FI Technical display location 7165-5B G06F 1/00 335 C (72) Inventor Hiroyuki Tanaka 7-1-1, Higashi Narashino, Narashino, Chiba Prefecture Hitachi Keiyo Engineering Co., Ltd. (72) Inventor Yosuke Konaka 7-1-1 Higashi Narashino, Narashino City, Chiba Prefecture Hitachi Keiyo Engineering Co., Ltd. (72) Inventor Kaaki Nomura 810 Shimoimaizumi, Ebina, Kanagawa Prefecture Stock Company Hitachi, Ltd. Office Systems Division (72) Inventor Nobuo Arinaga 810 Shimoimaizumi, Ebina, Kanagawa Stock Company Hitachi Ltd. Office Systems Division (72) Inventor Takahiro Maeda 810 Shimoimazumi, Ebina, Kanagawa Stock Company Hitachi (72) Inventor Mari Kurita 810 Shimoimaizumi, Ebina, Kanagawa Stock Company, Hitachi Office Systems Division

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】停電保護機構を内蔵するコンピュータであ
って、AC電源に基づきDC入力を生成する手段と、バ
ッテリー電源と、AC電源断を検出する第1の検出手段
と、該第1の検出手段の検出出力に応じて電源を前記バ
ッテリー電源に切り替える切り替え手段と、前記第1の
検出手段の検出出力に応じた割り込み処理によりコンピ
ュータ内の揮発性記憶手段のデータを自動的に不揮発性
記憶手段に退避する処理手段とを備えたことを特徴とす
る停電保護機構を内蔵するコンピュータ。
1. A computer having a built-in power failure protection mechanism, which generates a DC input based on an AC power supply, a battery power supply, a first detection means for detecting AC power interruption, and the first detection. Switching means for switching the power supply to the battery power source according to the detection output of the means, and interrupt processing according to the detection output of the first detection means, so that the data in the volatile storage means in the computer is automatically nonvolatile storage means. A computer having a built-in power failure protection mechanism, characterized in that the computer has a processing means for evacuating.
【請求項2】前記第1の検出手段による検出出力に応じ
てユーザーに対する警告を発する第1の警告発生手段を
備えることを特徴とする請求項1記載の停電保護装置を
内蔵するコンピュータ。
2. A computer incorporating a power failure protection device according to claim 1, further comprising first warning generation means for issuing a warning to a user in accordance with a detection output by the first detection means.
【請求項3】前記処理手段からの指示に応じて前記切り
替え手段をディセーブルする停電保護抑止手段を備える
ことを特徴とする請求項1記載の停電保護装置を内蔵す
るコンピュータ装置。
3. A computer device incorporating a power failure protection device according to claim 1, further comprising power failure protection suppression means for disabling the switching means in response to an instruction from the processing means.
【請求項4】前記バッテリー電源切れを示すバッテリー
電圧を検出する第2の検出手段を備え、該第2の検出手
段の検出出力に応じて前記切り替え手段を制御すること
により前記バッテリー電源による電源供給を遮断するこ
とを特徴とする請求項1記載の停電保護装置を内蔵する
コンピュータ。
4. A power supply by the battery power supply, comprising a second detection means for detecting a battery voltage indicating that the battery power is off, and controlling the switching means according to a detection output of the second detection means. A computer having a built-in power failure protection device according to claim 1, wherein the computer is shut off.
【請求項5】前記バッテリー電源の電圧低下を示すバッ
テリー電圧を検出する第3の検出手段と、該第3の検出
手段の検出出力に応じてユーザーに対する警告を発する
第2の警告発生手段を備えることを特徴とする請求項1
記載の停電保護装置を内蔵するコンピュータ。
5. A third detection means for detecting a battery voltage indicating a voltage drop of the battery power source, and a second warning generation means for issuing a warning to a user according to a detection output of the third detection means. Claim 1 characterized by the above.
A computer that incorporates the described power failure protection device.
【請求項6】前記停電保護抑止手段の出力の状態をユー
ザーに通知する通知手段を備えることを特徴とする請求
項3記載の停電保護装置を内蔵するコンピュータ。
6. A computer incorporating a power failure protection device according to claim 3, further comprising notification means for notifying a user of an output state of said power failure protection inhibiting means.
【請求項7】有機的にバス接続された少なくともCPU
とメインメモリと制御用コントローラと表示コントロー
ラと周辺コントローラとが設置された制御基板が本体内
部に設置されたコンピュータ装置であって、 該本体内部に少なくとも二つの内蔵ボードを装着可能な
内蔵スロットを有し、該内蔵スロットが前記本体の側部
で上下二段に設置されていることを特徴とするコンピュ
ータ装置。
7. At least a CPU organically bus-connected
A computer device in which a control board on which a main memory, a controller for control, a display controller, and a peripheral controller are installed is installed in the main body, and has a built-in slot in which at least two built-in boards can be mounted. However, the computer device is characterized in that the built-in slots are installed in upper and lower two stages on the side of the main body.
【請求項8】前記内蔵ボードのための一つのコネクタが
前記制御基板上に直接設置され、他のコネクタが前記制
御基板に接続された中継基板上に設置されていることを
特徴とする請求項7記載のコンピュータ装置。
8. One of the connectors for the built-in board is directly installed on the control board, and the other connector is installed on a relay board connected to the control board. 7. The computer device according to 7.
【請求項9】有機的にバス接続された少なくともCPU
とメインメモリと制御用コントローラと表示コントロー
ラと周辺コントローラとが設置された制御基板を有する
パーソナルコンピュータであって、 その本体内部のシールドプレートを該制御基板と機械
的、電気的に一体構造とすることを特徴とする小型パー
ソナルコンピュータ。
9. At least a CPU organically connected to a bus
A personal computer having a control board on which a main memory, a controller for control, a display controller, and a peripheral controller are installed, and a shield plate inside the main body is mechanically and electrically integrated with the control board. A small personal computer characterized by.
【請求項10】本体内に少なくともCPUとメインメモ
リと制御用コントローラと表示コントローラと周辺コン
トローラが設置され制御基板と、これらの電源を供給す
るためのDC/DCコンバータが設置されたを有するパ
ーソナルコンピュータであって、前記本体内部のシール
ドプレートと前記DC/DCコンバータと前記制御基板
とキーボードとを、板金に一体化されたバネ等を用いて
同一電位とすることで輻射ノイズを低減したことを特徴
とするパーソナルコンピュータ。
10. A personal computer having at least a CPU, a main memory, a controller for control, a display controller, and a peripheral controller installed in the main body, and a control board, and a DC / DC converter for supplying power to these. The radiation noise is reduced by making the shield plate inside the main body, the DC / DC converter, the control board, and the keyboard have the same potential using a spring or the like integrated with the sheet metal. And a personal computer.
JP5053737A 1993-03-15 1993-03-15 Small-sized personal computer Pending JPH06266479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5053737A JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5053737A JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Publications (1)

Publication Number Publication Date
JPH06266479A true JPH06266479A (en) 1994-09-22

Family

ID=12951144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5053737A Pending JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Country Status (1)

Country Link
JP (1) JPH06266479A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411503B1 (en) 1996-10-11 2002-06-25 Fujitsu Limited Portable type information apparatus
US6560100B1 (en) 1996-10-24 2003-05-06 Fujitsu Limited Portable computer equipped with add-on battery
JP2008306779A (en) * 2007-06-05 2008-12-18 Hitachi Ltd Switching power supply and its mounting structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411503B1 (en) 1996-10-11 2002-06-25 Fujitsu Limited Portable type information apparatus
US6948966B2 (en) 1996-10-11 2005-09-27 Fujitsu Limited Portable-type information apparatus
US6560100B1 (en) 1996-10-24 2003-05-06 Fujitsu Limited Portable computer equipped with add-on battery
US6563702B1 (en) 1996-10-24 2003-05-13 Fujitsu Limited Portable computer equipped with add-on battery
US6674637B2 (en) 1996-10-24 2004-01-06 Fujitsu Limited Portable computer equipped with add-on battery
US6956734B2 (en) 1996-10-24 2005-10-18 Fujitsu Limited Portable computer equipped with add-on battery
JP2008306779A (en) * 2007-06-05 2008-12-18 Hitachi Ltd Switching power supply and its mounting structure

Similar Documents

Publication Publication Date Title
US20120327591A1 (en) Rack server system
US7284140B2 (en) Disk array device and method of supplying power to disk array device
US6651138B2 (en) Hot-plug memory catridge power control logic
US6737763B2 (en) Intelligent load sharing with power limiting scheme for multiple power supplies connected to a common load
US7133282B2 (en) Disk array device
CN109236714B (en) Fan control circuit and fan control system
US20050081068A1 (en) Disk array system
US20030112647A1 (en) System and method for distributed power supply supporting high currents with redundancy
US7113402B2 (en) Systems, apparatus and method for reducing dust on components in a computer system
JP2008083841A (en) Blade server, blade device, and power management method for blade server
CN112701936A (en) Computer power supply assembly and manufacturing method thereof
JP5084153B2 (en) Printed board
KR100373995B1 (en) Hot-pluggable voltage regulator module
CN113467595B (en) Four-way server power consumption management device
CN106227303A (en) A kind of storage array hardware structure based on domestic CPU and method for designing
JPH06266479A (en) Small-sized personal computer
US20060132086A1 (en) Power source selection
US6353893B1 (en) Sleep mode indicator for a battery-operated device
JP2732520B2 (en) Anomaly detection device
CN217586185U (en) Liquid inlet detection circuit and electronic equipment
JPH11119862A (en) Print wiring plate unit and electronic equipment
CN213693469U (en) Intelligent wearable device power supply circuit and intelligent wearable device
JP2024048499A (en) Circuit substrate and image forming apparatus
JP3576096B2 (en) Portable computer
CN115719050A (en) Linux card controller and electronic equipment