JPH06266462A

JPH06266462A - 電子機器の節電装置

Info

Publication number: JPH06266462A
Application number: JP5053721A
Authority: JP
Inventors: Kenichi Nagashima; 賢一長島; Giichiro Yokokura; 義一郎横倉; Takashi Abe; 隆阿部; Toshiyuki Tsunemoto; 俊幸常本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-15
Filing date: 1993-03-15
Publication date: 1994-09-22

Abstract

(57)【要約】【目的】コンピュータ等のデータ処理装置において、Ｍ
ＰＵに供給されるクロックの周波数を制御することによ
り、ＭＰＵによる消費電力を低減させる。【構成】ＭＰＵ２のホールドサイクル中にクロック制御
回路１４にてＭＰＵ２へ供給するＭＰＵクロック信号２
２の周波数を低下させる。またはクロック停止制御回路
１５にてＭＰＵ２へ供給するＭＰＵクロック信号２２を
停止させる。ＭＰＵ２がアクセスタイムの遅い入出力部
（Ｉ／Ｏ）９やメモリ１０をアクセスするとき、ＭＰＵ
２でウェイトサイクルを実行せずに、ウェイト期間中Ｍ
ＰＵクロック信号２２を停止させる信号をバスウェイト
制御回路１１で作成し、この信号を使用してクロック停
止制御回路１５にて一時的にＭＰＵ２へ供給するＭＰＵ
クロック信号２２を停止させる。【効果】ＭＰＵで消費される電力が低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種電子機器、特にバ
ッテリー駆動可能な比較的小型の、一般的にはパーソナ
ルコンピュータ等と呼ばれる種類のコンピュータ装置に
利用して好適な電子機器の節電装置に関する。

【０００２】

【従来の技術】近年、コンピュータに代表される電子機
器の小型化、高機能化に伴い、携帯して使用できるラッ
プトップ型、ノート型と呼ばれる種類の製品が登場し
た。これらは携帯使用中の電源として通常、バッテリー
が用いられている。

【０００３】これらを長時間、携帯して使用するために
は、その電力源であるバッテリーの容量を大きなものに
するか、または消費される電力を減少させる必要があ
る。

【０００４】

【発明が解決しようとする課題】この種の電子機器は、
携帯して使用するという使用形態のため、バッテリーの
容量を大きくすることは、バッテリー重量の増大という
結果を招き、またその外観寸法も大きくなってしまうた
め、製品重量、及び製品寸法が増大し、携帯使用に支障
をきたす恐れがある。

【０００５】そのため、携帯使用時間を少しでも長くす
るためには、その消費電力を減少させる必要がある。

【０００６】本発明の目的はラップトップ型、ノート型
コンピュータ等と呼ばれる電子機器の消費電力を減少さ
せ、携帯時の使用時間を長くすることのできる電子機器
の節電装置を得ることにある。

【０００７】

【課題を解決するための手段】前記した種類の電子機器
は、中央処理部を備え、この中央処理部はクロック信号
を入力して動作する。しかしながら、特異な動作モード
を備えている。その一つは、ホールドというサイクルで
ある。これはクロック信号を入力して動作はしているも
のの、何の処理も行っておらず、ただ電力を消費してい
るのみである。

【０００８】本発明はこの点に着目してなされたもので
あり、その特徴とするところは、クロック信号に同期し
て動作する中央処理部を備えた電子機器において、前記
中央処理部のホールドサイクル中に、当該中央処理部に
供給するクロック信号のクロック周波数を低下するクロ
ック制御回路を具備したことにある。ここにおいて、ク
ロック制御回路は中央処理部に供給するクロック信号を
停止するものであってもよい。

【０００９】また、本発明の特徴とするところは、クロ
ック信号に同期して動作する中央処理部と、この中央処
理部からアクセスされるアクセス時間の異なる入出力部
と、メモリを備えた電子機器において、アクセス時間の
長い前記入出力部及びメモリにアクセスする際のウエイ
ト期間中に、前記中央処理部に供給するクロック信号の
クロック周波数を低下するクロック制御回路を具備した
ことにある。ここにおいて、クロック制御回路は中央処
理部に供給するクロック信号を停止するものであっても
よい。

【００１０】また、更に、本発明の特徴とするところ
は、クロック信号に同期して動作する中央処理部と、ダ
イレクト・メモリ・アクセス部とを備えた電子機器にお
いて、前記ダイレクト・メモリ・アクセス部によるデー
タ転送期間中に、前記中央処理部に供給するクロック信
号のクロック周波数を低下するクロック制御回路を具備
したことにある。ここにおいて、クロック制御回路は中
央処理部に供給するクロック信号を停止するものであっ
てもよい。

【００１１】

【作用】中央処理部は、クロック信号が入力されている
と電力を消費する。その消費電力の度合いは、クロック
信号の周波数が高ければ高いほど大きくなる。

【００１２】上記のように構成すれば、中央処理部がホ
ールドサイクルになると、クロック制御回路が中央処理
部に供給するクロック信号の周波数を低下するため、そ
の分、消費電力を低下することができる。

【００１３】また、クロック制御回路は、中央処理部が
アクセス時間の長い入出力部及びメモリにアクセスする
際のウエイト期間になると、中央処理部に供給するクロ
ック信号の周波数を低下するため、その分、消費電力を
低下することができる。

【００１４】更には、クロック制御回路は、ダイレクト
・メモリ・アクセス部によるデータ転送期間になると、
中央処理部に供給するクロック信号のクロック周波数を
低下するため、その分、消費電力を低下することができ
る。

【００１５】

【実施例】以下、図に示す本発明の実施例について説明
する。

【００１６】図７は中央処理部の一般的なホールドサイ
クルを説明するための図であり、図８にそのタイムチャ
ートを示す。この図において、クロック発生器１は中央
処理部（以下、ＭＰＵという。）２に直接接続されてお
り、ＭＰＵ２にホールドリクエスト（ＨＲＱ）信号３が
入力され、ＭＰＵ２がホールド応答（ＨＯＬＤＡ）信号
４を出力して、ＭＰＵ２がホールドサイクル中となって
も、図８に示されるようにＭＰＵ２に供給されるクロッ
ク（ＣＬＫ）信号５の周波数が変化したり、停止するこ
とはなく常に一定である。

【００１７】また、図９はアクセス時間の長い入出力部
及びメモリにアクセスする際のウエイト期間を説明する
ための図であり、図１０にそのタイムチャートを示す。
この場合、ＭＰＵ２はクロック発生器１からのクロック
信号５に同期して動作し、アドレスバス６、データバス
７、バスコントロール信号８を介して、入出力部（Ｉ／
Ｏ）９及びメモリ１０との間でデータをリード、ライト
することによりデータを処理する。アクセスタイムが十
分に早い入出力部（Ｉ／Ｏ）９及びメモリ１０に対して
は、図１０の「ウェイトの無いサイクル」で示したタイ
ミングでリード、ライトが行われ、Ｔ１及びＴ２の２サ
イクルで動作は終了する。サイクルが終了するかどうか
は、バスウェイト制御回路１１からＭＰＵ２に出力され
るバスウェイト制御（ＷＡＩＴ）信号１２によって制御
され、Ｔ２の最後でバスウェイト制御信号１２がＬＯＷ
レベルであれば、そのアクセスサイクルは終了する。

【００１８】アクセスタイムが遅い入出力部（Ｉ／Ｏ）
９及びメモリ１０の場合は、Ｔ１とＴ２の２サイクルで
はアクセス動作は終了できず、遅い入出力部（Ｉ／Ｏ）
９及びメモリ１０の動作が終了するまでＴ２のサイクル
を繰り返してアクセスタイムを延ばし、ＭＰＵ２は遅い
入出力部（Ｉ／Ｏ）９及びメモリ１０のリード、ライト
が終了するのを待つ。何クロック延ばすかは入出力部
（Ｉ／Ｏ）９及びメモリ１０の種類ごとにバスウェイト
制御回路１１に設定してある。このようにして、アクセ
スタイムの異なる入出力部（Ｉ／Ｏ）９及びメモリ１０
へのアクセスを制御するが、図１０に示されているよう
に、ウェイトが入ったサイクルでもクロック信号５は常
にＭＰＵ２に供給されている。

【００１９】上記したように、従来のものは、クロック
発生器１がＭＰＵ２に直結されているため、ＭＰＵ２が
ホールドサイクル中でもＭＰＵ２には通常のクロック信
号５が供給され、ＭＰＵ２の消費電力は変わらず、電力
が無駄に消費されている。

【００２０】また、遅い入出力部（Ｉ／Ｏ）９及びメモ
リ１０へアクセスしている時でも、ＭＰＵ２には通常の
クロック信号５が供給されているため、ＭＰＵ２の消費
電力は変わらず、電力が無駄に消費されている。

【００２１】実施例によれば、ホールドサイクル中のＭ
ＰＵ２の消費電力を低減することができ、またアクセス
タイムの遅い入出力部（Ｉ／Ｏ）９及びメモリ１０にア
クセスしている間のＭＰＵ２の消費電力を低減すること
ができる。

【００２２】ＭＰＵ２はクロック信号が供給されている
と、電力を消費する。その消費電力の度合いはクロック
信号の周波数が高いほど大きい。

【００２３】また、前記したように、ホールドサイクル
中、ＭＰＵ２は何の処理も行っておらず、ただ電力を消
費しているだけである。よって、クロック制御回路をク
ロック発生器とＭＰＵ２との間に設け、ホールドサイク
ル中はクロック信号の周波数を低下させるか、またはク
ロック信号を停止する制御回路を、クロック発生器１と
ＭＰＵ２との間に設け、ホールドサイクル中はクロック
信号の周波数を低下、あるいは停止させる。

【００２４】また、ＭＰＵ２が遅い入出力部（Ｉ／Ｏ）
及びメモリにアクセスし、ウェイトのサイクルを実行す
る期間は、ＭＰＵ２がウェイトのサイクルを繰り返すの
ではなく、クロック停止制御回路によりＭＰＵへ供給さ
れているクロック信号を停止させる。

【００２５】ＭＰＵ２がホールドサイクルに入ったこと
を知らせるホールド応答信号により、クロック制御回路
でＭＰＵに供給するクロック信号の周波数を一時的に低
下させる、またはクロック停止制御回路によりＭＰＵに
供給するクロック信号を一時的に停止させる。

【００２６】また、ＭＰＵ２が遅い入出力部（Ｉ／Ｏ）
及びメモリに対してアクセスし、ウェイトのサイクルを
実行する期間で、バスウェイト制御回路によりクロック
信号の停止を制御するクロック停止（ＣＷＡＩＴ）信号
を発生させ、この信号によりＭＰＵへのクロック信号の
供給を一時的に停止する。

【００２７】以下、図１および図２により本発明の一実
施例を説明する。図１は本発明の一実施例によるＤＭＡ
（Direct Memory Access)転送を示した図である。図２
はそのタイミングを示したタイミングチャートである。
ＭＰＵのホールドサイクルの一例として、ここではＤＭ
Ａ転送を取り上げる。この図において、ＤＭＡコントロ
ーラ１７に対して周辺装置１８より、ＤＭＡ転送を要求
するＤＭＡリクエスト（ＤＲＱ）信号１９が入力され、
ＤＭＡコントローラ１７がＭＰＵ２へシステムバス２０
の占有権を要求するホールドリクエスト信号３を出力す
る。

【００２８】ＭＰＵ２がホールドサイクルに入ったこと
を示すホールド応答信号４を出力すると、ＤＭＡ転送要
求を出している周辺装置１８へＤＭＡ受付信号であるＤ
ＭＡ応答（ＤＡＣＫ）信号２１を送り、ＤＭＡ転送を開
始する。

【００２９】ここで、ホールドリクエスト信号３および
ホールド応答信号４が出力されるとＭＰＵ２へ供給する
ＭＰＵクロック（ＭＰＵＣＬＫ）信号２２の周波数を低
下させるクロック制御回路１４によりＭＰＵクロック信
号２２を制御する。

【００３０】ＤＭＡ転送が終了するとＭＰＵ２へシステ
ム・バス２０の占有権を返すためホールドリクエスト信
号３をＬＯＷにする。このホールドリクエスト信号３が
ＬＯＷになることによりクロック制御回路１４はＭＰＵ
２に供給するＭＰＵクロック信号２２の周波数を元に戻
す。この時の信号のタイミングは図２のようになる。

【００３１】本発明の他の実施例を図３および図４によ
り説明する。図３は本発明の他の実施例によるＤＭＡ転
送を示した図である。図４はその信号タイミングを示し
たタイミングチャートである。ＭＰＵのホールドサイク
ルの一例として、ここではＤＭＡ転送を取り上げる。こ
の図において、ＤＭＡコントローラ１７に対して周辺装
置１８より、ＤＭＡ転送を要求するＤＭＡリクエスト信
号１９が入力され、ＤＭＡコントローラ１７がＭＰＵ２
へシステムバス２０の占有権を要求するホールドリクエ
スト信号３を出力する。

【００３２】ＭＰＵ２がホールドサイクルに入ったこと
を示すホールド応答信号４を出力すると、ＤＭＡ転送要
求を出している周辺装置１８へＤＭＡ受付信号であるＤ
ＭＡ応答信号２１を送り、ＤＭＡ転送を開始する。

【００３３】ここで、ホールドリクエスト信号３および
ホールド応答信号４が出力されるとＭＰＵ２へ供給する
ＭＰＵクロック信号２２を一時的に停止させるようなク
ロック停止制御回路１５によりＭＰＵクロック信号２２
を停止させる。

【００３４】ＤＭＡ転送が終了するとＭＰＵ２へシステ
ム・バス２０の占有権を返すためホールドリクエスト信
号３をＬＯＷにする。このホールドリクエスト信号３が
ＬＯＷになることによりクロック停止制御回路１５はＭ
ＰＵ２に供給するＭＰＵクロック信号を元に戻す。この
時の信号のタイミングは図４のようになる。

【００３５】図５に本発明の更に他の実施例を、図６に
そのタイムチャートを示す。

【００３６】ＭＰＵ２に供給されるＭＰＵクロック信号
２２は、クロック停止制御回路１５を介してＭＰＵ２に
供給される。このＭＰＵクロック信号２２は、バスウェ
イト制御回路１１で作成されるクロック停止信号１６を
クロック停止制御回路１５に入力することにより一時的
に停止することができる。アクセスサイクルが終了する
かどうかは、Ｔ２の最後でＭＰＵ２に入力されるバスウ
ェイト制御信号１２がＬＯＷレベルかどうかで判断され
る。

【００３７】そこで、ＭＰＵ２に入力されるバスウェイ
ト制御信号１２はＬＯＷレベルに固定し、Ｔ２の期間で
ＭＰＵ２へ供給するＭＰＵクロック信号２２を停止させ
ることにより、Ｔ２の最終の期間を遅らせる。このＴ２
の最終の期間を何クロック遅らせるかは、Ｉ／Ｏ９及び
メモリ１０の種類ごとにバスウェイト制御回路１１に設
定されている。

【００３８】以上のようにすれば、ＭＰＵの消費電力は
供給されるクロック信号の周波数にほぼ比例するため、
クロック信号の周波数を低下させたり、クロック信号を
停止させることによりＭＰＵの低消費電力化を図ること
ができる。従って、ＭＰＵのホールドサイクル中に、Ｍ
ＰＵに供給するクロックの周波数を低下させたり、停止
させたりすることにより、ホールドサイクル中にＭＰＵ
で消費される電力は通常時に比べ低減される。

【００３９】また、アクセス時間の長いＩ／Ｏ及びメモ
リをアクセスしている間の無駄なサイクル中に、ＭＰＵ
に供給するクロックを停止することにより、ＭＰＵで消
費される電力を低減させることができる。

【００４０】以下、本発明の更に他の実施例を説明す
る。通常、コンピュータ装置はＤＭＡ（Direct Memory
Access）と呼ばれるデータ転送手段を持つ。これはＣＰ
Ｕ（Central Processing Unit、中央処理装置）を介さ
ずに、ハードディスクからメインメモリへ、あるいはメ
インメモリからフロッピーディスクへなど、メモリと周
辺機器の間でデータを転送するものである。

【００４１】このＤＭＡ処理に関して、実際の処理を行
っているのはＤＭＡコントローラと呼ばれるデバイスで
あり、ＣＰＵは何の処理も行っておらず、ＤＭＡ中はた
だ電力を消費しているだけである。

【００４２】また、ＣＰＵはクロックが入力されている
と、電力を消費する。その消費電力の度合いはクロック
周波数が高いほど大きい。

【００４３】そこで、本実施例では発振器を２つ装備す
る、または分周器を装備するなどにより、高低、異なる
２つの周波数のクロックを作る。そして通常時は高周波
数のクロックをＣＰＵに入力してＣＰＵを動作させ、Ｄ
ＭＡ転送中は低周波のクロックを入力する。

【００４４】このような構成により、ＤＭＡ転送中にＣ
ＰＵに入力されるクロックの周波数を低下させ、ＣＰＵ
により消費される電力を低下させることができる。従っ
て、ＤＭＡ転送中にＣＰＵで消費される電力は、通常使
用時に比べ、減少する。

【００４５】以下、上記を図１１、図１２、図１３およ
び図１４により説明する。図１１は一般的なＤＭＡ転送
を説明するための図、図１２、図１３は実施例を示した
回路構造図である。図１４は本実施例の信号タイミング
を示したタイミングチャートである。

【００４６】まず、図１１により通常のＤＭＡ転送につ
いて説明する。通常のＤＭＡ転送では、以下の（１）〜
（８）の手順によりＤＭＡ転送が行われる。

【００４７】（１）ＤＭＡコントローラ１７内のチャネ
ルに対して周辺装置１８等より、ＤＭＡ要求（ＤＲＱ信
号１９）が入力される。

【００４８】（２）ＤＭＡコントローラ１７がＣＰＵ２
へシステムバスの占有権を要求（ＨＲＱ信号３）する。

【００４９】（３）ＣＰＵ２からの応答信号（ＨＯＬＤ
Ａ信号４）を受けると、ＤＭＡ転送要求を出しているチ
ャネルへＤＭＡ受付信号（ＤＡＣＫ信号２１）を送り、
ＤＭＡ転送を開始する。

【００５０】（４）ＤＭＡ転送の対象であるメモリ・ア
ドレスの下位バイトを、Ａ０〜Ａ７端子よりシステム・
アドレス・ライン２０の下位部に出力し、上位バイトを
Ｄ０〜Ｄ７端子よりシステム・データ・バスに出力し、
アドレス・ラッチに一旦データをラッチさせる。

【００５１】（５）アドレス・ラッチの出力はシステム
・アドレス・ライン２０の上位部に接続されており、こ
の出力と前述のＡ０〜Ａ７からのアドレスデータとで１
６ビットのＤＭＡ転送アドレスがシステム・アドレスに
送り出される。

【００５２】（６）ＤＭＡ動作中、前述のアドレスのメ
モリと、周辺装置１８との間でデータ送受信を行うため
に、メモリ及び周辺装置１８にリード信号（ＭＥＭＲ、
Ｉ／ＯＲ）やライト制御信号（ＭＥＭＷ、Ｉ／ＯＷ）を
出力し、ＤＭＡ転送を実行する。

【００５３】（７）指定されたバイト数のデータを転送
すると、ＣＰＵ２にＤＭＡ転送が終了したことを知らせ
るため、ＴＣ信号を出力する。ここで転送が未完の時は
前述（４）から再び繰り返す。

【００５４】（８）ＣＰＵ２へシステム・バスの占有権
を返す（ＨＲＱ信号３ネゲート）。

【００５５】ここで図１２のように、（２）のＨＲＱ信
号が出力され、かつ（３）のＨＯＬＤＡ信号がＣＰＵか
ら出力された時点で、ＣＰＵ２に入力されるクロックを
分周させ、（８）のＨＲＱ信号がネゲートされた時点で
クロック周波数を元に戻す回路１４（分周器）をクロッ
ク発振器１（クロックドライバを含む）とＣＰＵ２の間
に入れておく。

【００５６】または図１３のように、発振器１ａ、１ｂ
を高周波数のものと低周波数のもの２つ用意し、通常使
用時は高周波数のクロックをＣＰＵ２に入力し、（２）
のＨＲＱ信号が出力され、かつ（３）のＨＯＬＤＡが出
力された時点で、高周波数のクロックと同期をとり、か
つ低周波数のクロックに切り替え、（８）のＨＲＱ信号
がネゲートされた時点で、低周波数のクロックと同期を
とり、かつ高周波数のクロックに切り替える回路１４を
発振器１ａ、１ｂとＣＰＵ２の間に入れておくなどし
て、ＤＭＡ転送中にＣＰＵに入力されるクロックの周波
数を低下させる。

【００５７】ここで注意すべきは、ＣＰＵ２には、入力
することができるクロックの最高周波数と最低周波数と
が、スペックで決められているので、通常使用時のクロ
ック周波数は最高周波数以下に、またＤＭＡ転送中に低
下させるクロック周波数は、最低周波数以上になるよう
クロックの分周比率、または発振器の周波数を決定する
必要がある。

【００５８】図１２、図１３のいずれの方法をとって
も、信号のタイミングは図１４のようになる。また、図
１２の分周させる回路や、図１３の発振器を切り替える
回路は様々な回路が考えられる。

【００５９】なお、図１１、図１２、図１３において、
信号ＤＲＱ（ＤＭＡＲＥＱＵＥＳＴ）は、周辺装置が
ＤＭＡコントローラに対して、ＤＭＡ転送を要求する信
号である。ＤＲＥＱはＤＡＣＫがアクティブになるまで
保持される。信号ＨＲＱ（ＨＯＬＤＲＥＱＵＥＳＴ）
は、システム・バスの占有権をＣＰＵに要求する信号で
ある。信号ＨＯＬＤＡ（ＨＯＬＤＡＣＫＮＯＷＬＥＤ
ＧＥ）は、ＤＭＡコントローラからのホールド要求（Ｈ
ＲＱ信号）をＣＰＵが確認したことを表す信号である。
この信号をＤＭＡコントローラが受け取ると、システム
・バスの制御がＤＭＡコントローラに移る。信号ＤＡＣ
Ｋ（ＤＭＡＡＣＫＮＯＷＬＥＤＧＥ）は、ＤＭＡコン
トローラ内のチャネルへのＤＭＡ受付信号である。この
信号がチャネルに入力されると、ＤＭＡ転送が開始され
る。信号ＭＥＭＲ（ＭＥＭＯＲＹＲＥＡＤ）は、ＤＭＡ
リード・サイクル中にアドレスされたメモリからデータ
を読み出すために使用する。信号Ｉ／ＯＲ（Ｉ／ＯＲ
ＥＡＤ）は、ＤＭＡ転送中に周辺装置からデータを読み
出す制御信号である。信号ＭＥＭＷ（ＭＥＭＯＲＹＷ
ＲＩＴＥ）は、ＤＭＡライト・サイクル中にアドレスさ
れたメモリにデータを書き込むために使用する。信号Ｉ
／ＯＷ（Ｉ／ＯＷＲＩＴＥ）は、ＤＭＡ転送中に周辺
装置にデータを書き込む制御信号である。信号ＴＣ（Ｔ
ＥＲＭＩＮＡＬＣＯＵＮＴ）は、周辺装置に対して、
現在実行中のＤＭＡ転送が所定の転送バイトの最終バイ
トである事を示す信号である。信号ＣＣＬＫ（ＣＰＵ
ＣＬＯＣＫ）は、ＣＰＵに入力されるクロック信号であ
る。信号ＤＣＬＫ（ＤＭＡＣＣＬＯＣＫ）は、ＤＭＡコ
ントローラに入力されるクロック信号である。信号ＡＤ
ＳＴＢ（ＡＤＤＲＥＳＳＳＴＯＲＯＢＥ）は、ＤＭＡ
転送の対象となるメモリ・アドレスの上位バイトをデー
タ・バス（Ｄ０〜Ｄ７）からアドレス・ラッチに送り込
むためのストローブ信号である。

【００６０】以上のように構成すれば、ＤＭＡ転送中に
ＣＰＵに入力されるクロックの周波数が低下するので、
ＤＭＡ転送中にＣＰＵで消費される電力は通常時に比べ
低減される。

【００６１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ラップトップ型、ノート型コンピュータ等と
呼ばれるバッテリーを備えた電子機器の消費電力を減少
させ、携帯時の使用時間を長くすることのできる電子機
器の節電装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１の各部のタイミングを示したタイムチャー
トである。

【図３】本発明の他の実施例を示す回路図である。

【図４】図３の各部のタイミングを示したタイムチャー
トである。

【図５】本発明の更に他の実施例を示す回路図である。

【図６】図５の各部のタイミングを示したタイムチャー
トである。

【図７】中央処理部のホールドモードを説明するための
回路図である。

【図８】図７の各部のタイミングを示したタイムチャー
トである。

【図９】バスウエイトを説明するための回路図である。

【図１０】図１０の各部のタイミングを示したタイムチ
ャートである。

【図１１】ＤＭＡ転送を説明するための回路図である。

【図１２】本発明の更に他の実施例を示す回路図であ
る。

【図１３】本発明の更に他の実施例を示す回路図であ
る。

【図１４】図１２、図１３各部のタイミングを示したタ
イムチャートである。

【符号の説明】

１…クロック発生器、２…ＭＰＵ、３…ホールドリクエ
スト信号（ＨＲＱ）、４…ホールド応答信号（ＨＯＬＤ
Ａ）、５…クロック信号（ＣＬＫ）、６…アドレスバ
ス、７…データバス、８…バスコントロール信号、９…
Ｉ／Ｏ、１０…メモリ、１１…バスウェイト制御回路、
１２…バスウェイト制御信号（ＷＡＩＴ）、１３…ＭＰ
Ｕ内部クロック信号、１４…クロック制御回路、１５…
クロック停止制御回路、１６…クロック停止信号（ＣＷ
ＡＩＴ）、１７…ＤＭＡコントローラ、１８…周辺装
置、１９…ＤＭＡリクエスト信号（ＤＲＱ）、２０…シ
ステムバス（データ、アドレス）、２１…ＤＭＡ応答信
号、２２…ＭＰＵクロック信号（ＭＰＵＣＬＫ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者常本俊幸神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】クロック信号に同期して動作する中央処理
部を備えた電子機器において、前記中央処理部のホールドサイクル中に、当該中央処理
部に供給するクロック信号のクロック周波数を低下する
クロック制御回路を具備したことを特徴とする電子機器
の節電装置。
【請求項２】クロック信号に同期して動作する中央処理
部を備えた電子機器において、前記中央処理部のホールドサイクル中に、当該中央処理
部に供給するクロック信号を停止するクロック制御回路
を具備したことを特徴とする電子機器の節電装置。
【請求項３】クロック信号に同期して動作する中央処理
部と、この中央処理部からアクセスされるアクセス時間
の異なる入出力部と、メモリを備えた電子機器におい
て、アクセス時間の長い前記入出力部及びメモリにアクセス
する際のウエイト期間中に、前記中央処理部に供給する
クロック信号を停止するクロック制御回路を具備したこ
とを特徴とする電子機器の節電装置。
【請求項４】クロック信号に同期して動作する中央処理
部と、ダイレクト・メモリ・アクセス部とを備えた電子
機器において、前記ダイレクト・メモリ・アクセス部によるデータ転送
期間中に、前記中央処理部に供給するクロック信号のク
ロック周波数を低下するクロック制御回路を具備したこ
とを特徴とする電子機器の節電装置。
【請求項５】クロック信号に同期して動作する中央処理
部と、ダイレクト・メモリ・アクセス部とを備えた電子
機器において、前記ダイレクト・メモリ・アクセス部によるデータ転送
期間中に、前記中央処理部に供給するクロック信号を停
止するクロック制御回路を具備したことを特徴とする電
子機器の節電装置。