[go: up one dir, main page]

JPH06244299A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06244299A
JPH06244299A JP5024594A JP2459493A JPH06244299A JP H06244299 A JPH06244299 A JP H06244299A JP 5024594 A JP5024594 A JP 5024594A JP 2459493 A JP2459493 A JP 2459493A JP H06244299 A JPH06244299 A JP H06244299A
Authority
JP
Japan
Prior art keywords
microstrip line
manufacturing
semiconductor device
dielectric constant
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5024594A
Other languages
Japanese (ja)
Inventor
Hiromasa Fujimoto
裕雅 藤本
Masaaki Nishijima
将明 西嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5024594A priority Critical patent/JPH06244299A/en
Publication of JPH06244299A publication Critical patent/JPH06244299A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

PURPOSE:To enhance a monolithic microwave integrated circuit in degree of integration by a method wherein a layer optional in dielectric constant is formed on a semiconductor substrate to serve as a microstrip. CONSTITUTION:A dielectric film 12 is deposited on a semiconductor 11, a photoresist 13 is applied thereon, and a prescribed pattern is formed through a photolithography technique. An etching process is carried out using the patterned resist 13 as a mask to pattern the dielectric film 12, and a dielectric film 14 is deposited, and a photoresist 13 is patterned. Then, an etching process is carried out using the patterned resist 13 as a mask to form a region of two different dielectric constants on the semiconductor 11. Lastly, a wiring metal 15 is vapor-deposited for the formation of a wiring pattern, and thus a microstrip is formed. By this setup, a monolithic microwave integrated circuit is improved in degree of integration.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路および
マイクロストリップ線路の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit and a method for manufacturing a microstrip line.

【0002】[0002]

【従来の技術】従来、マイクロ波の伝送線路としては導
波管や同軸線路が用いられてきたが、それらの線路に比
べて非常に小型なマイクロ波線路として、マイクロスト
リップ線路と呼ばれるものが、最近非常に重要性を増し
ている。特に、マイクロ波領域のモノリシック半導体集
積回路(以下MMICと呼ぶ)では、マイクロストリッ
プ線路を使用しなければ集積度が向上しないため広く用
いられている。
2. Description of the Related Art Heretofore, a waveguide or a coaxial line has been used as a microwave transmission line. As a microwave line which is much smaller than these lines, what is called a microstrip line is used. It has become very important recently. In particular, it is widely used in a microwave region monolithic semiconductor integrated circuit (hereinafter referred to as MMIC) because the degree of integration cannot be improved unless a microstrip line is used.

【0003】以下に従来のマイクロストリップ線路形成
工程を図6に基づいて説明する。誘電損失の少ないセラ
ミック板61(比誘電率10程度)上にフォトレジスト
62を塗布し、フォトリソグラフィー工程によりマイク
ロストリップ線路のパターンを形成する(図6
(a))。次に、図6(b)に示すようにセラミック板
61の両面に金属膜63を蒸着する。最後に、リフトオ
フを行ってマイクロストリップ線路64が形成される
(図6(c))。このようにして形成されたマイクロス
トリップ線路は、低損失で比誘電率の大きいセラミック
板が開発されたため広く用いられている。
A conventional microstrip line forming process will be described below with reference to FIG. A photoresist 62 is applied on a ceramic plate 61 (relative permittivity of about 10) having a small dielectric loss, and a microstrip line pattern is formed by a photolithography process (FIG. 6).
(A)). Next, as shown in FIG. 6B, a metal film 63 is deposited on both surfaces of the ceramic plate 61. Finally, lift-off is performed to form the microstrip line 64 (FIG. 6C). The microstrip line thus formed is widely used because a ceramic plate having a low loss and a large relative dielectric constant has been developed.

【0004】MMICでは、一般の半導体集積回路(以
下ICと呼ぶ)に比べて電界効果トランジスタ(以下F
ETと呼ぶ)や回路ブロック間の整合をとることが極め
て重要である。そこで通常は整合回路部分に冗長性を持
たせておき、最後に調整を行うという手法が用いられ
る。
In the MMIC, compared to a general semiconductor integrated circuit (hereinafter referred to as IC), a field effect transistor (hereinafter referred to as F
(Referred to as ET) and matching between circuit blocks is extremely important. Therefore, a method is usually used in which the matching circuit portion is provided with redundancy and the adjustment is finally performed.

【0005】以下に従来の整合回路の調整方法を図7に
基づいて説明する。図7(a)にMMICにおける整合
回路部を示す。ここでは、説明を簡単にするため集中定
数によって回路が示してある。図に示すように、キャパ
シタンス部分をC1からC6、インダクタンス部分をL
とする。調整のため、レーザ光を用いてC1・C3・C
6部分の配線を切断する(図7(b))。最終的には、
最適な整合回路として図7(c)に示す回路が作成され
る。
A conventional matching circuit adjustment method will be described below with reference to FIG. FIG. 7A shows a matching circuit unit in the MMIC. Here, the circuit is shown by a lumped constant for simplification of description. As shown in the figure, the capacitance part is C1 to C6 and the inductance part is L
And C1 ・ C3 ・ C using laser light for adjustment
The wiring of the six parts is cut (FIG. 7B). Eventually,
The circuit shown in FIG. 7C is created as an optimum matching circuit.

【0006】[0006]

【発明が解決しようとする課題】ところで従来より広く
用いられているセラミック板上に形成されたマイクロス
トリップ線路では、FET等の能動素子をマイクロスト
リップ線路形成後、所定の位置に実装しなければならな
いので、MMICの集積度にも限界が生じる。
By the way, in a microstrip line formed on a ceramic plate which has been widely used conventionally, an active element such as FET must be mounted at a predetermined position after the microstrip line is formed. Therefore, there is a limit to the degree of integration of the MMIC.

【0007】また、従来の調整方法では、整合回路部の
インダクタンスやキャパシタンスに冗長性を持たせるた
め、整合回路部分の面積が大きくなりMMICの集積度
の低下やコストの上昇を生じさせている。
Further, in the conventional adjusting method, since the inductance and capacitance of the matching circuit section are made redundant, the area of the matching circuit section becomes large, resulting in a decrease in the degree of integration of the MMIC and an increase in cost.

【0008】本発明は上記従来の問題に留意し、マイク
ロストリップ線路をもつものであって、FETなどの能
動素子を実装してもMMICとしての集積度が大きい半
導体装置を得ることを目的とする。
In view of the above conventional problems, the present invention has a microstrip line, and an object thereof is to obtain a semiconductor device having a large degree of integration as an MMIC even when an active element such as an FET is mounted. .

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
第1の課題解決手段は半導体基板上に任意の誘電率(導
電率)を持った層を形成し、所定の部分以外をエッチン
グ工程によって除去した後前記の所定部分上にマイクロ
ストリップ線路を形成する半導体装置の製造方法とす
る。
In order to achieve the above object, the first means for solving the problems is to form a layer having an arbitrary dielectric constant (conductivity) on a semiconductor substrate, and etch a portion other than a predetermined portion by an etching process. A method of manufacturing a semiconductor device is described in which a microstrip line is formed on the predetermined portion after the removal.

【0010】第2の課題解決手段は、前記第1の課題解
決手段における誘電率を持った層の厚さを部分的に任意
の厚さに変更した後、マイクロストリップ線路を形成す
る半導体装置の製造方法とする。
A second problem solving means is a semiconductor device for forming a microstrip line after partially changing the thickness of a layer having a dielectric constant in the first problem solving means to an arbitrary thickness. The manufacturing method.

【0011】第3の課題解決手段は、2種類以上の誘電
率を持った部分を半導体上に形成した後、マイクロスト
リップ線路を形成する半導体装置の製造方法とする。第
4の課題解決手段は、半導体基板上にアモルファスシリ
コン層を堆積させた後マイクロストリップ線路形成し、
所定のマイクロストリップ線路部分のみ光を照射するこ
とにより前記の線路部分の特性インピーダンスを変化さ
せる半導体装置の製造方法とする。
A third problem solving means is a method of manufacturing a semiconductor device in which a microstrip line is formed after forming a portion having two or more types of dielectric constants on a semiconductor. A fourth problem-solving means is to form a microstrip line after depositing an amorphous silicon layer on a semiconductor substrate,
A method of manufacturing a semiconductor device in which the characteristic impedance of the line portion is changed by irradiating light only on a predetermined microstrip line portion.

【0012】また第5の課題解決手段は、選択イオン注
入工程とアニール工程を組合せて行い所定の部分の導電
率を任意に変化させた後、前記の領域上にマイクロスト
リップ線路を形成する半導体装置の製造方法とする。
A fifth problem solving means is a semiconductor device in which a selective ion implantation process and an annealing process are combined to arbitrarily change the conductivity of a predetermined portion, and then a microstrip line is formed on the region. Manufacturing method.

【0013】第6の課題解決手段は、半導体内部にキャ
リアを一定時間捕獲する準位(以下トラップと呼ぶ)を
設けることにより、前記の半導体表面に作成したマイク
ロストリップ線路の特性インピーダンスを変化させる半
導体装置の製造方法とする。
The sixth means for solving the problem is to provide a level (hereinafter referred to as a trap) for trapping carriers in the semiconductor for a certain period of time to change the characteristic impedance of the microstrip line formed on the semiconductor surface. The method of manufacturing the device.

【0014】[0014]

【作用】前記第1の課題解決手段によれば、半導体基板
上に誘電損失の小さい任意の誘電率を持った層を形成し
マイクロストリップ線路を形成するため、MMICの集
積度向上が可能となる。
According to the first means for solving the problems, since the microstrip line is formed by forming the layer having the small dielectric loss and the arbitrary dielectric constant on the semiconductor substrate, it is possible to improve the integration degree of the MMIC. .

【0015】また第2の課題解決手段によれば、誘電体
層の厚さを任意に変更することにより、マイクロストリ
ップ線路の特性インピーダンスの変更が可能となる。第
3の課題解決手段によれば、2種類以上の誘電率を持っ
た部分を半導体上に形成するので、マイクロストリップ
線路の特性インピーダンスを場所によって変更すること
ができる。
According to the second problem solving means, the characteristic impedance of the microstrip line can be changed by arbitrarily changing the thickness of the dielectric layer. According to the third problem solving means, since the portion having two or more types of dielectric constants is formed on the semiconductor, the characteristic impedance of the microstrip line can be changed depending on the location.

【0016】第4の課題解決手段によれば、アモルファ
スシリコンが光の照射により導電率が大きく変化するこ
とをを利用することによって、マイクロストリップ線路
の特性インピーダンスを変化できるため、前記のマイク
ロストリップ線路形成後でも整合回路の調整が可能とな
る。
According to the fourth means for solving the problems, the characteristic impedance of the microstrip line can be changed by utilizing the fact that the conductivity of amorphous silicon is largely changed by the irradiation of light. Even after the formation, the matching circuit can be adjusted.

【0017】第5の課題解決手段によれば、選択イオン
注入工程とアニール工程を行い所定の部分の導電率を任
意後、前記記載の領域上にマイクロストリップ線路を形
成するので、MMICの設計の自由度が向上する。
According to the fifth means for solving the problem, the microstrip line is formed on the above-mentioned region after the selective ion implantation step and the annealing step are performed to set the conductivity of a predetermined portion, so that the MMIC can be designed. The degree of freedom is improved.

【0018】第6の課題解決手段によれば、トラップの
種類を選ぶことにより、マイクロストリップ線路を伝搬
するマイクロ波の周波数によって、特性インピーダンス
を容量性と誘導性に変化させることが可能となる。
According to the sixth means for solving problems, by selecting the type of trap, it becomes possible to change the characteristic impedance between capacitive and inductive depending on the frequency of the microwave propagating through the microstrip line.

【0019】[0019]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。 [第1の実施例]本発明の半導体装置の製造方法の第1
の実施例、特にマイクロストリップ線路の製造方法の実
施例を図1および図2に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] A first method of manufacturing a semiconductor device according to the present invention.
Example 1, particularly an example of a method for manufacturing a microstrip line will be described with reference to FIGS. 1 and 2.

【0020】この半導体装置の製造方法では、まず図1
(a)に示すように、半導体11上に誘電体膜A12を
堆積し、フォトレジスト13を塗布しフォトリソグラフ
ィー工程によって所定のパターンを形成する。フォトレ
ジスト13をマスクとしエッチング工程を行い、誘電体
膜A12のパターンを形成し、誘電体膜B14を堆積し
た後、再びフォトレジスト13によりパターンを形成す
る(図1(b))。次に、フォトレジスト13をマスク
としたエッチングを行うことにより、半導体上に2種類
の誘電率を持った領域が形成される(図1(c))。最
後に、配線金属15を蒸着し配線パターンを形成するこ
とによって、マイクロストリップ線路が完成する(図1
(d))。
In this semiconductor device manufacturing method, first, referring to FIG.
As shown in (a), a dielectric film A12 is deposited on the semiconductor 11, a photoresist 13 is applied, and a predetermined pattern is formed by a photolithography process. An etching process is performed using the photoresist 13 as a mask to form a pattern of the dielectric film A12, a dielectric film B14 is deposited, and then a pattern is formed again with the photoresist 13 (FIG. 1B). Next, etching is performed using the photoresist 13 as a mask to form regions having two types of dielectric constants on the semiconductor (FIG. 1C). Finally, the wiring metal 15 is vapor-deposited to form a wiring pattern to complete the microstrip line (see FIG. 1).
(D)).

【0021】以上の工程によって形成されたマイクロス
トリップ線路を上部から見ると、図2(a)に示すよう
になっている。この線路を集中定数により表示すると、
図2(b)となる。ここで、Z1・Z2・Z3は誘電体
層がない部分の特性インピーダンス、ZA1・ZA2は
誘電体A12の部分、ZB1は誘電体B14の部分の特
性インピーダンスを示している。
When the microstrip line formed by the above steps is viewed from above, it is as shown in FIG. 2 (a). When this line is displayed by the lumped constant,
It becomes FIG.2 (b). Here, Z1, Z2, and Z3 are characteristic impedances of a portion without a dielectric layer, ZA1 and ZA2 are characteristic impedances of a dielectric A12, and ZB1 is a characteristic impedance of a dielectric B14 portion.

【0022】このようにして形成されたマイクロストリ
ップ線路では、FET製造工程で用いるフォトリソグラ
フィー工程をそのままマイクロストリップ線路形成に利
用できるため、MMICの集積度向上が容易に実現でき
る。また、誘電体膜の種類を増やしたり厚みを変えるこ
とによって、マイクロストリップ線路の特性インピーダ
ンスを容易に変えることができるため、本実施例の方法
によれば、フォトリソグラフィー工程用のマスクの変更
無しに最適なFET間や回路間の整合が可能である。 [第2の実施例]本発明の半導体装置の製造方法の第2
の実施例、特に整合回路の製造方法の実施例を図3およ
び図4に基づいて説明する。
In the microstrip line formed as described above, the photolithography process used in the FET manufacturing process can be directly used for forming the microstrip line, so that the degree of integration of the MMIC can be easily improved. In addition, since the characteristic impedance of the microstrip line can be easily changed by increasing the type of the dielectric film or changing the thickness thereof, the method of the present embodiment does not require changing the mask for the photolithography process. Optimal matching between FETs and circuits is possible. [Second Embodiment] Second Embodiment of Semiconductor Device Manufacturing Method of the Present Invention
Example 1, particularly an example of a method of manufacturing a matching circuit will be described with reference to FIGS.

【0023】この半導体装置の製造方法では、まず図3
(a)に示すように、半導体11上にアモルファスシリ
コン31を堆積し、フォトレジスト13を塗布しフォト
リソグラフィー工程によってフォトレジスト13のパタ
ーンを形成する。フォトレジスト13をマスクにして、
アモルファスシリコン31をエッチング工程によって除
去した後、絶縁膜32を堆積する(図3(b))。最後
に、配線金属15を蒸着し、配線パターンを形成しマイ
クロストリップ線路が形成される(図3(c))。図3
(d)にマイクロストリップ線路の上面図を示す。図中
の33はアモルファスシリコン領域である。
In this semiconductor device manufacturing method, first, referring to FIG.
As shown in (a), amorphous silicon 31 is deposited on the semiconductor 11, a photoresist 13 is applied, and a pattern of the photoresist 13 is formed by a photolithography process. With the photoresist 13 as a mask,
After removing the amorphous silicon 31 by an etching process, an insulating film 32 is deposited (FIG. 3B). Finally, the wiring metal 15 is vapor-deposited to form a wiring pattern to form a microstrip line (FIG. 3C). Figure 3
A top view of the microstrip line is shown in (d). 33 in the figure is an amorphous silicon region.

【0024】次に、このようにして形成されたマイクロ
ストリップ線路を用いた整合回路の一例を図4(a)に
示す。ここで、領域41と42は光を照射可能な場所を
示している。領域41・42に光を照射しない場合の回
路の集中定数表示を、図4(b)に示す。また、領域4
1・42に光を照射するとアモルファスシリコンが光起
電圧を生じることになり、領域41・42部分のインピ
ーダンスが0となるため、図4(c)に示す回路とな
る。つまり、光のあるなしで2種類の特性を持った回路
が実現可能となる。
Next, an example of a matching circuit using the microstrip line thus formed is shown in FIG. 4 (a). Here, the regions 41 and 42 indicate the places where light can be emitted. FIG. 4B shows a lumped constant display of the circuit when the regions 41 and 42 are not irradiated with light. Area 4
When light is irradiated to 1.42, the amorphous silicon generates a photovoltage, and the impedance of the regions 41 and 42 becomes 0. Therefore, the circuit shown in FIG. That is, a circuit having two types of characteristics can be realized with or without light.

【0025】このようにして形成された整合回路では、
光の照射の有無によって回路の特性インピーダンスを容
易に可変できるため、FET間や回路間の最適整合が容
易に実現できる。また、アモルファスシリコン層の形成
およびパターンの形成は、通常の半導体装置製造工程を
利用して容易に実現できるため、コストを上昇させるこ
となしにMMIC製造工程への導入を容易に行なうこと
ができる。 [第3の実施例]本発明の半導体装置の製造方法の第3
の実施例、特にマイクロストリップ線路および回路の製
造方法の実施例を図5に基づいて説明する。
In the matching circuit thus formed,
Since the characteristic impedance of the circuit can be easily changed depending on the presence or absence of light irradiation, optimum matching between FETs and circuits can be easily realized. Further, since the formation of the amorphous silicon layer and the formation of the pattern can be easily realized by utilizing the usual semiconductor device manufacturing process, it can be easily introduced into the MMIC manufacturing process without increasing the cost. [Third Embodiment] Third Embodiment of Manufacturing Method of Semiconductor Device of the Present Invention
Example 1, particularly an example of a method for manufacturing a microstrip line and a circuit will be described with reference to FIG.

【0026】この半導体装置の製造方法では、まず図5
(a)に示すように、半導体11上にフォトレジスト1
3を塗布し、フォトリソグラフィー工程によってフォト
レジスト13のパターンを形成した後、イオン注入を行
い注入領域A51を形成する。その後、アニール工程を
行うことによって、注入領域A51の誘電率を減少させ
る。次に、再びフォトレジスト13をマスクにして、イ
オン注入を行い注入領域B52を形成する(図5
(b))。注入領域B52は、結晶格子が壊されている
ため誘電率の高い領域となる。最後に、絶縁膜32を堆
積した後、配線金属15を蒸着し、配線パターンを形成
しマイクロストリップ線路が形成される(図5
(c))。このマイクロストリップ線路は、ある周波数
のマイクロ波では、注入領域A・Bがそれぞれ容量性・
誘導性を示す。ただし、周波数が変われば逆の場合もあ
る。したがって、マイクロストリップ線路を集中定数表
示すると図5(d)のように示される。このようにして
形成されたマイクロストリップ線路を、組み合わせると
マイクロストリップ線路だけで、発振回路やフィルター
などの回路の形成が実現可能となる。
In this semiconductor device manufacturing method, first, referring to FIG.
As shown in (a), the photoresist 1 is formed on the semiconductor 11.
3 is applied and a pattern of the photoresist 13 is formed by a photolithography process, and then ion implantation is performed to form an implantation region A51. Then, an annealing process is performed to reduce the dielectric constant of the implanted region A51. Next, using the photoresist 13 as a mask again, ion implantation is performed to form an implantation region B52 (FIG. 5).
(B)). The implantation region B52 has a high dielectric constant because the crystal lattice is broken. Finally, after depositing the insulating film 32, the wiring metal 15 is vapor-deposited to form a wiring pattern to form a microstrip line (FIG. 5).
(C)). In this microstrip line, the injection regions A and B are capacitive and
Inducible. However, if the frequency changes, the opposite may occur. Therefore, the lumped constant display of the microstrip line is shown in FIG. 5 (d). By combining the microstrip lines formed in this way, it is possible to form circuits such as an oscillation circuit and a filter using only the microstrip lines.

【0027】このようにして形成されたマイクロスプリ
ット線路では、選択イオン注入を用いて任意の場所の特
性インピーダンスを容易に可変できるため、マイクロ波
の線路だけを利用して回路が容易に実現できる。また、
通常の半導体装置製造工程と全く同じ工程だけを利用し
て容易に実現できるため、コストを上昇させることなし
にMMIC製造工程への導入を容易に行なうことができ
る。
In the micro-split line thus formed, the characteristic impedance at any place can be easily changed by using selective ion implantation, so that the circuit can be easily realized by using only the microwave line. Also,
Since it can be easily realized by using exactly the same process as the normal semiconductor device manufacturing process, it can be easily introduced into the MMIC manufacturing process without increasing the cost.

【0028】なお、本発明は上記実施例に限定されるも
のでなく、本発明の趣旨に基づいて種々の変形が可能で
あり、これらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention, and these modifications are not excluded from the scope of the present invention.

【0029】[0029]

【発明の効果】前記実施例の説明より明らかなように、
本発明によればFET製造工程で用いるフォトリソグラ
フィー工程をそのままマイクロストリップ線路形成に利
用できるため、MMICの集積度向上が容易に実現でき
る。また、誘電体膜の種類を増やしたり厚みを変えるこ
とによって、マイクロストリップ線路の特性インピーダ
ンスを容易に変えることができるため、フォトリソグラ
フィー工程用のマスクの変更無しに最適なFET間や回
路間の整合が可能である。
As is clear from the description of the above embodiment,
According to the present invention, the photolithography process used in the FET manufacturing process can be used as it is for forming the microstrip line, so that the degree of integration of the MMIC can be easily improved. In addition, since the characteristic impedance of the microstrip line can be easily changed by increasing the type or thickness of the dielectric film, it is possible to optimize the matching between FETs and circuits without changing the mask for the photolithography process. Is possible.

【0030】また光の照射の有無によって回路の特性イ
ンピーダンスを容易に可変できるため、FET間や回路
間の最適整合が容易に実現できる。また、通常の半導体
装置製造工程を利用して容易に実現できるため、コスト
を上昇させることなしにMMIC製造工程への導入を容
易に行なうことができる。
Further, since the characteristic impedance of the circuit can be easily changed depending on the presence or absence of light irradiation, optimum matching between FETs and circuits can be easily realized. Further, since it can be easily realized by using the normal semiconductor device manufacturing process, it can be easily introduced into the MMIC manufacturing process without increasing the cost.

【0031】さらに選択イオン注入を用いて任意の場所
の特性インピーダンスを容易に可変できるため、マイク
ロ波の線路だけを利用して回路が容易に実現できる。
Further, since the characteristic impedance at an arbitrary place can be easily changed by using the selective ion implantation, the circuit can be easily realized by using only the microwave line.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のマイクロストリップ線路の
製造工程図
FIG. 1 is a manufacturing process diagram of a microstrip line according to an embodiment of the present invention.

【図2】(a)は同マイクロストリップ線路の上面図 (b)は同マイクロストリップ線路の集中定数線路図2A is a top view of the microstrip line, and FIG. 2B is a lumped constant line diagram of the microstrip line.

【図3】本発明の他の実施例のマイクロストリップ線路
を用いた整合回路の製造工程図
FIG. 3 is a manufacturing process diagram of a matching circuit using a microstrip line according to another embodiment of the present invention.

【図4】同マイクロストリップ線路を用いた整合回路の
回路図
FIG. 4 is a circuit diagram of a matching circuit using the microstrip line.

【図5】本発明の他の実施例のマイクロストリップ線路
の製造工程図
FIG. 5 is a manufacturing process diagram of a microstrip line according to another embodiment of the present invention.

【図6】従来のマイクロストリップ線路の製造工程図FIG. 6 is a manufacturing process diagram of a conventional microstrip line.

【図7】同マイクロストリップ線路の回路図FIG. 7 is a circuit diagram of the microstrip line.

【符号の説明】[Explanation of symbols]

11 半導体 12 誘電体A 13 フォトレジスト 14 誘電体B 15 配線金属 31 アモルファスシリコン 32 絶縁膜 11 Semiconductor 12 Dielectric A 13 Photoresist 14 Dielectric B 15 Wiring Metal 31 Amorphous Silicon 32 Insulating Film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 電界効果トランジスタなどの能動素子を
あらかじめ形成した半導体基板上に任意の誘電率(導電
率)を持った層を形成し、所定の部分以外をエッチング
工程によって除去した後前記の所定部分上にマイクロス
トリップ線路を形成することを特徴とする半導体装置の
製造方法。
1. A layer having an arbitrary permittivity (conductivity) is formed on a semiconductor substrate on which an active element such as a field effect transistor is formed in advance, and a portion other than a predetermined portion is removed by an etching process and then the predetermined portion is formed. A method of manufacturing a semiconductor device, comprising forming a microstrip line on a portion.
【請求項2】 請求項1記載の誘電率を持った層を半導
体基板上に形成し、所定の部分のみエッチング工程によ
って前記の誘電率を持った層の厚さを任意の厚さに変更
した後、マイクロストリップ線路を形成することを特徴
とする半導体装置の製造方法。
2. A layer having a dielectric constant according to claim 1 is formed on a semiconductor substrate, and the thickness of the layer having a dielectric constant is changed to an arbitrary thickness by an etching process only on a predetermined portion. After that, a method of manufacturing a semiconductor device, which comprises forming a microstrip line.
【請求項3】 請求項1記載の誘電率を持った層を半導
体基板上に形成し所定の部分のみエッチング工程によっ
て除去し、再び前記の誘電率以外の誘電率を持った層を
形成し所定の部分のみエッチング工程によって除去する
ことによって、2種類以上の誘電率及び厚みを持った部
分を形成した後、マイクロストリップ線路を形成するこ
とを特徴とする半導体装置の製造方法。
3. A layer having a dielectric constant according to claim 1 is formed on a semiconductor substrate, and only a predetermined portion is removed by an etching process, and a layer having a dielectric constant other than the above-mentioned dielectric constant is formed again. A method for manufacturing a semiconductor device, characterized in that a microstrip line is formed after forming a portion having two or more types of dielectric constants and thicknesses by removing only the portion by an etching step.
【請求項4】 半導体基板上にアモルファスシリコン層
を形成し、前記のアモルファスシリコン層上に請求項1
記載のマイクロストリップ線路を形成することを特徴と
する半導体装置の製造方法。
4. An amorphous silicon layer is formed on a semiconductor substrate, and the amorphous silicon layer is formed on the amorphous silicon layer.
A method of manufacturing a semiconductor device, which comprises forming the microstrip line as described above.
【請求項5】 請求項4記載のマイクロストリップ線路
形成後、所定のマイクロストリップ線路を半導体基板上
に部分のみ光を照射することにより前記の線路部分の特
性インピーダンスを変化させることを特徴とする半導体
装置の製造方法。
5. The semiconductor device according to claim 4, wherein after the formation of the microstrip line, the characteristic impedance of the line portion is changed by irradiating only a predetermined microstrip line on a semiconductor substrate. Device manufacturing method.
【請求項6】 請求項4記載のマイクロストリップ線路
を半導体基板上に形成後、前記の線路により能動素子間
の整合回路を形成し光を照射することにより前記の線路
部分の特性インピーダンスを変化させ整合回路の最適整
合を行うことを特徴とする半導体装置の製造方法。
6. The microstrip line according to claim 4 is formed on a semiconductor substrate, a matching circuit between active elements is formed by the line, and the characteristic impedance of the line portion is changed by irradiating light. A method of manufacturing a semiconductor device, characterized by performing optimum matching of a matching circuit.
【請求項7】 選択イオン注入法を用い半導体基板上の
誘電率をもつ層の所定の部分の誘電率を任意に変化させ
た後、その領域上にマイクロストリップ線路を形成する
ことを特徴とする半導体装置の製造方法。
7. A microstrip line is formed on a predetermined portion of a layer having a dielectric constant on a semiconductor substrate by using a selective ion implantation method, after which the dielectric constant is arbitrarily changed. Manufacturing method of semiconductor device.
【請求項8】 請求項7記載の選択イオン注入を2種類
以上行ないアニール工程を行うことによって誘電率の高
い領域を形成後、再び選択イオン注入をおこなうことに
より、前記の領域より誘電率の小さい領域を形成するこ
とによって、マイクロストリップ線路の特性インピーダ
ンスを2種類以上形成することを特徴とする半導体装置
の製造方法。
8. The selective ion implantation according to claim 7 is performed two or more times, and an annealing process is performed to form a region having a high dielectric constant, and then selective ion implantation is performed again, so that the dielectric constant is smaller than that of the region. A method of manufacturing a semiconductor device, characterized in that two or more types of characteristic impedance of a microstrip line are formed by forming a region.
【請求項9】 請求項8記載の2種類以上の特性インピ
ーダンスとして、容量性インピーダンスと誘導性インピ
ーダンスを作成しそれらを組み合わせて回路を形成する
ことを特徴とする半導体装置の製造方法。
9. A method of manufacturing a semiconductor device, wherein a capacitive impedance and an inductive impedance are created as the two or more types of characteristic impedances according to claim 8, and these are combined to form a circuit.
【請求項10】 イオン注入や結晶の低温成長などにより
半導体内部にキャリアを一定時間捕獲する準位を設ける
ことにより、前記の半導体表面に作成したマイクロスト
リップ線路の特性インピーダンスを変化させることを特
徴とする半導体装置の製造方法。
10. The characteristic impedance of the microstrip line formed on the semiconductor surface is changed by providing a level for trapping carriers in the semiconductor for a certain time by ion implantation or low temperature growth of crystals. Of manufacturing a semiconductor device.
JP5024594A 1993-02-15 1993-02-15 Manufacture of semiconductor device Pending JPH06244299A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5024594A JPH06244299A (en) 1993-02-15 1993-02-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5024594A JPH06244299A (en) 1993-02-15 1993-02-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06244299A true JPH06244299A (en) 1994-09-02

Family

ID=12142487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5024594A Pending JPH06244299A (en) 1993-02-15 1993-02-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06244299A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634665B2 (en) * 2001-08-20 2011-02-16 富士通株式会社 Capacitor built-in circuit board and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634665B2 (en) * 2001-08-20 2011-02-16 富士通株式会社 Capacitor built-in circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5202286A (en) Method of forming three-dimensional features on substrates with adjacent insulating films
US4906956A (en) On-chip tuning for integrated circuit using heat responsive element
JPH0228332A (en) Self-aligning gate process
KR20040007529A (en) Method for thin film lift-off processes using lateral extended etching masks and device
US5252842A (en) Low-loss semiconductor device and backside etching method for manufacturing same
JPH06244299A (en) Manufacture of semiconductor device
US5416341A (en) Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate
US4902646A (en) MESFET process employing dummy electrodes and resist reflow
US5970328A (en) Fabrication method of T-shaped gate electrode in semiconductor device
US20070252177A1 (en) Silicon integrated circuit operating at microwave frequencies and fabrication process
KR100436566B1 (en) Method for fabricating fet of mmic for improving high-frequency characteristic by reducing length of gate electrode for transistor
US6734528B2 (en) Transistor with pi-gate structure and method for producing the same
US6100555A (en) Semiconductor device having a photosensitive organic film, and process for producing the same
JP3081361B2 (en) Method for manufacturing semiconductor device
KR100415190B1 (en) Rf semiconductor device and fabricating method thereof
JP3232773B2 (en) Method for manufacturing semiconductor device
JPH10200312A (en) Microwave integrated circuit
JP2830636B2 (en) Method for manufacturing semiconductor device
JPH0443416B2 (en)
KR100281038B1 (en) Semiconductor Memory Device Manufacturing Method
JP3601746B2 (en) Method for manufacturing semiconductor integrated device
JP2001230605A (en) High frequency transmission line
KR960002089B1 (en) Air bridge formation method of power field effect transistor
KR100323694B1 (en) method for fabricating a T-gate
JPH0442544A (en) Microwave integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees