[go: up one dir, main page]

JPH06232247A - 絶縁層上に隔離された半導体層を製造する方法 - Google Patents

絶縁層上に隔離された半導体層を製造する方法

Info

Publication number
JPH06232247A
JPH06232247A JP5304106A JP30410693A JPH06232247A JP H06232247 A JPH06232247 A JP H06232247A JP 5304106 A JP5304106 A JP 5304106A JP 30410693 A JP30410693 A JP 30410693A JP H06232247 A JPH06232247 A JP H06232247A
Authority
JP
Japan
Prior art keywords
layer
insulating film
film
semiconductor
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5304106A
Other languages
English (en)
Inventor
Chang-Jae Lee
リー チャング−ジャエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH06232247A publication Critical patent/JPH06232247A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】陽極化成処理を用いないで、絶縁層上に隔離さ
れた半導体層を製造する簡単な製造方法を提供する。 【構成】半導体基板３０上に第１絶縁膜３２を形成した
後、単結晶層成長の種となる部位の上記第１絶縁膜３２
を除去して開口部３４を設ける工程、半導体膜３６を形
成して上記開口部３４から単結晶層３０′を成長させる
工程、上記成長した単結晶層３０′に活性領域３００を
定め、活性領域以外の単結晶層を除去する工程、上記活
性領域３００の上面及び側面に第２絶縁膜３８′を形成
した後、酸化工程を施し、上記開口部３４の下部に第３
絶縁膜３０２を形成する工程から成る。 【効果】ウエーハ汚染と活性領域シリコン結晶度不良を
防止し、活性領域の大きさ制限を無くし、酸化物の成長
による活性領域欠陥の発生を減らし、工程を単純化さ
せ、高速度・高品位半導体装置の製作を可能とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁層上に隔離された
半導体層を隔離する方法に関し、特に、絶縁層上に隔離
された単結晶半導体の活性領域を製造する方法に関す
る。
【０００２】
【従来の技術】一般に、ＣＭＯＳ半導体製作に用いられ
る接合部位隔離は、通常のドーピング水準及び通常の寸
法の半導体では、±３０Ｖの電圧が加えられると接合部
位が破壊するので、高電圧での使用に適さない。
【０００３】また、このような接合部位隔離は、ガンマ
線によりｐｎ接合部に過渡的な光電流が発生することが
あるので、高い放射能環境での使用に適さない。
【０００４】そこで、このような条件下でも影響を受け
ないように、活性領域をその周囲の絶縁体で完全に隔離
する必要性が生じた。
【０００５】活性領域をその周囲の絶縁体で完全に隔離
する方法の一つは、いわゆるＳＯＩ（シリコン オン
インシュレータ（Silicon On Insulator））法である。
【０００６】また、絶縁層上に半導体活性領域を製造す
るその他の方法としては、ＳＯＳ（シリコン オン サ
ファイア（Silicon on Saphire））法、ＳＩＭＯＸ（セ
パレーテッド バイ インプランテッド オキシジェン
（Separation by ImplantedOxygen））法、ＦＩＰＯＳ
（フル アイソレーション バイ ポーラス オキシダ
イズド シリコン（Full Isolation by Porous Oxidize
d Silicon））法等がある。
【０００７】特に、本発明と類似のＳＯＩ技術として
は、上記ＦＩＰＯＳ法と、最近報告されたＲＬＯＭ（レ
セスド ローカル オキシダイゼーション メソッド(R
ecessed Local Oxidation Method)）法とがあるので、
以下これらについて説明する。
【０００８】図３は、ＦＩＰＯＳ法により絶縁体上に半
導体層を隔離する工程を示す。
【０００９】先ず、図３（ａ）に示すように、シリコン
基板１０の上に、硼素イオンを多量注入し高濃度にドー
ピングされたｐ+領域層１２を形成する。
【００１０】次に、図３（ｂ）に示すように、上記ドー
ピングされたｐ+領域層１２の上に、単結晶層をエピタ
キシャル成長させ、低濃度でイオンを注入してｎ-領域
層１４を形成する。
【００１１】次に、図３（ｃ）に示すように、上記ｎ-
領域層１４にホトエッチングを施して所望のｎ-領域層
１４ａを形成する。その後、上記ｐ+領域層１２に、Ｈ
Ｆ溶液による陽極化成処理を施して、多孔性のシリコン
領域１２ａを形成する。
【００１２】次に、図３（ｄ）に示すように、上記多孔
性のシリコン領域１２ａの小さい穴を通して酸化剤を注
入し、この領域を酸化してシリコン酸化膜１２ｂを形成
して上記ｎ-領域層１４ａを、シリコン基板１０から絶
縁する。この工程中に、上記ｎ-領域層１４ａの表面及
び側面も同時に酸化され、一定の厚さのシリコン酸化膜
１４ｂで覆われるので、上記ｎ-領域層１４ａは、周囲
と電気的に完全に絶縁される。
【００１３】図４は、ＲＬＯＭ法により、絶縁層上に半
導体層を隔離する工程を示す。
【００１４】先ず、図４（ａ）に示すように、在来の方
法でシリコン基板２１上に単結晶シリコン層をエピタキ
シャル成長させた後、異方性蝕刻を行って、活性領域２
６が形成される部分のエピタキシャル層を残す。その
後、上記活性領域２６及び上記シリコン基板２１上に、
それぞれシリコン酸化膜２２および２２′を蒸着する。
【００１５】次に、上記シリコン酸化膜２２および２
２′の上にシリコン窒化膜を蒸着した後、エッチングバ
ックを行って、上記活性領域２６の上面及び側面に相当
する部分をそれぞれシリコン窒化膜２３及びシリコン窒
化膜２４で覆い、上記活性領域２６をシリコン窒化膜で
保護する。
【００１６】次に、図４（ｂ）に示すように、等方性蝕
刻により、上記シリコン酸化膜２２′及び上記シリコン
基板２１の一部を取り除き、上記活性領域２６の底部の
一部をアンダーカッティング（Under cutting）して、
トレンチ２１′を形成する。
【００１７】次に、図４（ｃ）に示すように、シリコン
酸化膜２５をデポジションした後、酸化剤を利用した熱
酸化反応を、上記左右のシリコン酸化膜２５が成長して
連結されるまで進行させ、上記活性領域２６を上記シリ
コン基板２１から分離する。
【００１８】次に、図４（ｄ）に示すように、多結晶シ
リコン２７を、残存する上記活性領域２６の上面の高さ
までデポジションした後、さらにその上にシリコン酸化
膜２８を蒸着した後、蝕刻により上記シリコン窒化膜２
３を除去して平坦化する。
【００１９】
【発明が解決しようとする課題】上記説明した従来技術
のうち、ＦＩＰＯＳ法においては、工程数が多いのが問
題であり、これらの工程には、多孔性シリコン形成のた
めの、一般の半導体製造工程では行われない陽極化成処
理、酸化及びアニール工程が含まれる。このため、ウエ
ーハが汚染される可能性が高く、かつ、多孔性シリコン
部位形成の制御は甚だ難しい。
【００２０】また、ＲＬＯＭ法においては、残存される
活性領域（Sｉ−island（シリコンアイランド））の大
きさが極めて小さいこと、及び、活性領域底部のアンダ
ーカット部に酸化膜を成長させる際に欠陥が発生する可
能性があるという問題がある。
【００２１】本発明の目的は、上記問題点を解決するた
めに、絶縁層上に隔離された半導体層を製造するに際
し、陽極化成処理を行わないで、素子が形成されるべき
活性領域を他の部位と絶縁することのできる、より簡単
な製造方法を提供することにある。
【００２２】
【課題を解決するための手段】本発明は、絶縁層上に隔
離された半導体層を製造する方法において、半導体基板
上に第１絶縁膜を形成した後、単結晶層成長の種となる
部位を定めてから、この部位の上にある上記第１絶縁膜
を除去して開口部を設ける工程と、上記開口部及び残存
する上記第１絶縁膜の上に半導体膜を形成し、上記半導
体基板と同一の結晶型の半導体を、上記単結晶層成長の
種となる部位から成長させる工程と、上記成長した単結
晶層に活性領域を定め、上記活性領域以外の上記成長し
た単結晶層を除去する工程と、上記活性領域の上面及び
側面に第２絶縁膜を形成した後、酸化工程を施して、上
記開口部の下部にあって上記単結晶層成長の種となった
部位に第３絶縁膜を形成する工程、とを含んで成ること
を特徴とする。
【００２３】また、本発明は、絶縁層上に隔離された半
導体層を製造する方法において、半導体基板上に第１絶
縁膜を形成した後、単結晶層成長の種となる部位の上に
ある上記第１絶縁膜を除去して開口部を設ける工程と、
上記開口部及び残存する上記第１絶縁膜の上に半導体膜
を形成し、上記単結晶層成長の種となる部位から単結晶
層を成長させる工程と、上記成長した単結晶層に活性領
域を定め、上記活性領域以外の部分にある上記短結晶層
を除去する工程と、上記活性領域の上面及び側面に第２
絶縁膜を形成した後、酸化工程を実施して上記第１絶縁
膜を通路として酸化剤を拡散させ、上記開口部の下部に
あって上記単結晶層成長の種となった部位に酸化膜を形
成する工程、とを含んで成ることを特徴とする。
【００２４】
【作用】陽極化成処理、酸化及びアニールを行わないの
で、ウエーハが汚染される可能性が減少し、活性領域シ
リコンの結晶度不良発生の可能性が少なく、複雑な製造
工程を単純化することが可能となる。また、活性領域の
大きさの制限が無いので、酸化物の成長により活性領域
に欠陥が発生する可能性を少なくすることができる。
【００２５】
【実施例】本発明の実施例である絶縁層上に隔離された
半導体層を製造する方法を、添付図面を参照して説明す
る。
【００２６】図１は、本発明による絶縁層上に隔離され
た半導体層を製造する方法の第１の実施例を図示したも
のである。
【００２７】先ず、図１（Ａ）に示すように、シリコン
基板３０上に第１絶縁膜としてシリコン酸化膜３２を形
成した後、ホトレジスト膜を用いたホトエッチングを施
して、上記シリコン酸化膜３２に開口部３４を設け、上
記シシリコン基板３０の一部を露出させ、単結晶層を成
長させるための成長の種（エピタキシャル フィルムグ
ロウス シード（epitaxial film growth seed））とな
る部分（ウインドウ（window））を設定する。
【００２８】この際、上記シリコン酸化膜３２のうちで
残存する部分は、層間絶縁膜及び以後の酸化工程時に酸
化剤が拡散する通路として使用される。
【００２９】次に、図１（Ｂ）に示すように、上記開口
部３４及び上記シリコン酸化膜３２の残存部分の上に、
非晶質シリコン膜３６をＣＶＤ（化学気相蒸着）で蒸着
する。
【００３０】次に、図１（Ｃ）に示すように、上記非晶
質シリコン膜３６にアニーリングを施して、上記シリコ
ン基板３０の上記開口部３４にエピタキシャル単結晶層
３０′を成長させる。
【００３１】次に、図１（Ｄ）に示すように、上記エピ
タキシャル単結晶層３０′の上に、第２絶縁膜としてシ
リコン窒化膜（Ｓｉ3Ｎ4）３８をデポジションする。
【００３２】次に、図１（Ｅ）に示すように、ホトレジ
スト膜を用いたホトエッチングを施して、活性領域とし
て残す部分以外の上記エピタキシャル単結晶層３０′と
その上に位置する上記シリコン窒化膜３８とを取り除
き、残された上記シリコン窒化膜３８′で表面が保護さ
れた活性領域３００を形成する。
【００３３】次に、図１（Ｆ）に示すように、上記活性
領域３００の上面及び側面と上記シリコン酸化膜３２
（第１絶縁膜）の表面にシリコン窒化膜をデポジション
した後、上記シリコン酸化膜３２（第１絶縁膜）の表面
が露出するまでシリコン窒化膜に非等方性蝕刻を施し
て、上記活性領域３００の側面、及び上記シリコン窒化
膜３８′（第２絶縁膜）の側面にシリコン窒化物からな
る側壁スペーサ３０１を形成する。
【００３４】次に、図１（Ｇ）に示すように、上記シリ
コン酸化膜３２（第１絶縁膜）に酸化剤を拡散させ酸化
工程を施す。
【００３５】この酸化反応は、上記シリコン酸化膜３２
の側方延長方向にも進行して酸化物を形成するので、図
１（Ａ）において開口部３４の下部にあってエピタキシ
ャル成長の種であった部分の単結晶シリコンがシリコン
酸化物３０２（第３絶縁膜）に変化し、不連続であった
上記シリコン酸化膜３２が連結されることにより、上記
活性領域３００が上記シリコン基板３０から隔離され、
電気的に絶縁された活性領域３００′（シリコンアイラ
ンド）を形成することになる。
【００３６】次に、図１（Ｈ）に示すように、活性領域
３００′（シリコンアイランド）の上面及び側壁のシリ
コン窒化物即ち上記シリコン窒化膜３８′（第２絶縁
膜）及び上記側壁スペーサ３０１を除去して、絶縁層で
あるシリコン基板３０の上に単結晶シリコンの活性領域
３００′が形成される。
【００３７】図２は、本発明による絶縁層上に隔離され
た半導体層を製造する方法の第２の実施例を図示したも
のである。
【００３８】先ず、図２（Ａ）に示すように、シリコン
基板４０の上に第１絶縁膜としてシリコン酸化膜４２を
形成した後、ホトレジスト膜を用いたホトエッチングを
施して、上記シリコン酸化膜４２に開口部４４を設け、
上記シリコン基板４０の一部を露出させ、単結晶層を成
長させるための成長の種となる部分を設ける。
【００３９】この際、上記シリコン酸化膜４２のうちで
残存する部分は、層間絶縁膜及び以後の酸化工程時に酸
化剤が拡散する通路として使用される。
【００４０】次に、図２（Ｂ）に示すように、上記開口
部４４及び上記シリコン酸化膜４２の残存部分の上に、
非晶質シリコン膜４６をＣＶＤ（化学気相蒸着）で蒸着
する。
【００４１】次に、図２（Ｃ）に示すように、上記非晶
質シリコン膜４６にアニーリングを施して、上記シリコ
ン基板４０の上記開口部４４にエピタキシャル単結晶層
４０′を成長させる。
【００４２】次に、図２（Ｄ）に示すように、上記エピ
タキシャル単結晶層４０′の上に、ホトレジスト膜を塗
布し、露光及び現像してホトレジストパターン５１を形
成した後、該ホトレジストパターン５１をマスクとして
利用して上記エピタキシャル単結晶層４０′に非等方性
蝕刻を施し、活性領域４００を形成する。
【００４３】次に、図２（Ｅ）に示すように、上記ホト
レジストパターン５１を除去した後、上記活性領域４０
０の上面及び側面並びに上記シリコン酸化膜４２（第１
絶縁膜）の上に第２絶縁膜としてシリコン窒化膜４８を
蒸着する。
【００４４】次に、図２（Ｆ）に示すように、上記シリ
コン酸化膜４２及び上記シリコン窒化膜４８の全表面に
ホトレジスト膜を塗布し、活性領域形成用マスクより若
干大きいマスクを利用して露光及び現像し、ホトレジス
トパターン５１′を形成する。
【００４５】次に、上記シリコン酸化膜４２（第１絶縁
膜）をエッチストップ層に利用して、シリコン窒化膜４
８（第２絶縁膜）に蝕刻を施す。上記活性領域４００の
上面及び側面は、残存する上記シリコン窒化膜４８′
（第２絶縁膜）で保護され、以後の酸化工程時に酸化さ
れることを防止する。
【００４６】次に、図２（Ｇ）に示すように、上記シリ
コン酸化膜４２（第１絶縁膜）に酸化剤を拡散させ酸化
工程を施す。
【００４７】この酸化反応は、上記シリコン酸化膜４２
の側方延長方向にも進行して酸化物を形成するので、図
２（Ａ）において開口部４４の下部にあってエピタキシ
ャル成長の種であった部分の単結晶シリコンがシリコン
酸化物４０２に変化し、不連続であった上記シリコン酸
化膜４２が連結されることにより、上記活性領域４００
がシリコン基板４０より隔離され、電気的に絶縁された
活性領域４００′（シリコンアイランド）を形成するこ
とになる。
【００４８】次に、図２（Ｈ）に示すように、上記活性
領域４００′（シリコンアイランド）の上面及び側壁の
シリコン窒化物即ち上記シリコン窒化膜４８′（第２絶
縁膜）を蝕刻により除去して、絶縁層である上記シリコ
ン酸化膜４２上に単結晶シリコンの活性領域４００′が
形成される。
【００４９】
【発明の効果】以上説明した本願発明によれば、絶縁層
上に隔離された半導体層を製造する際、ＦＩＰＯＳ法に
おける複雑な製造工程を単純化させることが可能であ
り、陽極化成処理、酸化及びアニールに伴うウエーハ汚
染の問題が消滅し、活性領域のシリコンの結晶度の不良
問題を解決することができる。また、ＲＬＯＭ法におけ
るような活性領域が小さく制限され、酸化物の成長によ
り活性領域に欠陥が発生する可能性があるという問題も
解決される。その結果、本願発明によれば、高速度及び
高品位の半導体装置を製作することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である、絶縁層上に隔離
された半導体層を製造する方法を示す製造工程断面図で
ある。
【図２】本発明の第２の実施例である、絶縁層上に隔離
された半導体層を製造する方法を示す製造工程断面図で
ある。
【図３】従来の、絶縁層上に隔離された半導体層を製造
する方法の第１の例を示す製造工程断面図である。
【図４】従来の、絶縁層上に隔離された半導体層を製造
する方法の第２の例を示す製造工程断面図である。
【符号の説明】
１０…シリコン基板 １２…ｐ+領域層 １２ａ…多孔性のシリコン領域 １２ｂ…シリコン酸化膜 １４、１４ａ…ｎ-領域層 １４ｂ…シリコン酸化膜 ２１…シリコン基板 ２１′…トレンチ ２２、２２′…シリコン酸化膜 ２３、２４…シリコン窒化膜 ２５…シリコン酸化膜 ２６…活性領域 ２７…多結晶シリコン ２８…シリコン酸化膜 ３０…シリコン基板 ３０′…エピタキシャル単結晶層 ３２…シリコン酸化膜（第１絶縁膜） ３４…開口部 ３６…非晶質シリコン膜 ３８、３８′…シリコン窒化膜（第２絶縁膜） ３００…活性領域 ３００′…活性領域（シリコンアイランド） ３０１…側壁スペーサ ３０２…シリコン酸化物（第３絶縁膜） ４０…シリコン基板 ４０′…エピタキシャル単結晶層 ４２…シリコン酸化膜（第１絶縁膜） ４４…開口部 ４６…非晶質シリコン膜 ４８、４８′…シリコン窒化膜（第２絶縁膜） ５１、５１′…ホトレジストパターン ４００…活性領域 ４００′…活性領域（シリコンアイランド） ４０２…シリコン酸化物

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】絶縁層上に隔離された半導体層を製造する
    方法において、 半導体基板上に第１絶縁膜を形成した後、単結晶層成長
    の種となる部位を定めてから、この部位の上にある上記
    第１絶縁膜を除去して開口部を設ける工程と、 上記開口部及び残存する上記第１絶縁膜の上に半導体膜
    を形成し、上記半導体基板と同一の結晶型の半導体を、
    上記単結晶層成長の種となる部位から成長させる工程
    と、 上記成長した単結晶層に活性領域を定め、上記活性領域
    以外の上記成長した単結晶層を除去する工程と、 上記活性領域の上面及び側面に第２絶縁膜を形成した
    後、酸化工程を施して、上記開口部の下部にあって上記
    単結晶層成長の種となった部位に第３絶縁膜を形成する
    工程、 とを含んで成る、絶縁層上に隔離された半導体層を製造
    する方法。
  2. 【請求項２】請求項１において、上記第１絶縁膜をシリ
    コン酸化膜で形成することを特徴とする、絶縁層上に隔
    離された半導体層を製造する方法。
  3. 【請求項３】請求項１において、上記第２絶縁膜を酸化
    防止層に利用することを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  4. 【請求項４】請求項３において、上記酸化防止層はシリ
    コン窒化物であることを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  5. 【請求項５】請求項１において、上記半導体膜は多結晶
    シリコンからなることを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  6. 【請求項６】請求項１において、上記半導体膜は非晶質
    シリコンからなることを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  7. 【請求項７】請求項１において、上記第３絶縁膜を形成
    する工程後、上記第２絶縁膜を除去する工程を含むこと
    を特徴とする、絶縁層上に隔離された半導体層を製造す
    る方法。
  8. 【請求項８】請求項７において、上記第２絶縁膜は等方
    性蝕刻で除去することを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  9. 【請求項９】絶縁層上に隔離された半導体層を製造する
    方法において、 半導体基板上に第１絶縁膜を形成した後、単結晶層成長
    の種となる部位の上にある上記第１絶縁膜を除去して開
    口部を設ける工程と、 上記開口部及び残存する上記第１絶縁膜の上に半導体膜
    を形成し、上記単結晶層成長の種となる部位から単結晶
    層を成長させる工程と、 上記成長した単結晶層に活性領域を定め、上記活性領域
    以外の部分にある上記単結晶層を除去する工程と、 上記活性領域の上面及び側面に第２絶縁膜を形成した
    後、酸化工程を実施して上記第１絶縁膜を通路として酸
    化剤を拡散させ、上記開口部の下部にあって上記単結晶
    層成長の種となった部位に酸化膜を形成する工程、 とを含んで成る、絶縁層上に隔離された半導体層を製造
    する方法。
  10. 【請求項１０】請求項９において、上記第１絶縁膜をシ
    リコン酸化膜で形成することを特徴とする、絶縁層上に
    隔離された半導体層を製造する方法。
  11. 【請求項１１】請求項９において、上記第２絶縁膜を酸
    化防止層に利用することを特徴とする、絶縁層上に隔離
    された半導体層を製造する方法。
  12. 【請求項１２】請求項１１において、上記酸化防止層は
    シリコン窒化物であることを特徴とする、絶縁層上に隔
    離された半導体層を製造する方法。
  13. 【請求項１３】請求項９において、上記半導体膜は多結
    晶シリコンであることを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  14. 【請求項１４】請求項９において、上記半導体膜は非晶
    質シリコンであることを特徴とする、絶縁層上に隔離さ
    れた半導体層を製造する方法。
  15. 【請求項１５】請求項９において、上記第２絶縁膜を形
    成して等方性蝕刻を行い、上記活性領域の上面及び側面
    に上記第２絶縁膜を残留させることを特徴とする、絶縁
    層上に隔離された半導体層を製造する方法。
  16. 【請求項１６】請求項９において、上記開口部の下部に
    あって上記単結晶層成長の種となった部位に上記酸化膜
    を形成する工程の後、上記第２絶縁膜を除去する工程を
    含むことを特徴とする、絶縁層上に隔離された半導体層
    を製造する方法。
JP5304106A 1992-12-22 1993-12-03 絶縁層上に隔離された半導体層を製造する方法 Pending JPH06232247A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920024967A KR960002765B1 (ko) 1992-12-22 1992-12-22 절연체 위에 단결정 반도체 제조방법
KR1992-24967 1992-12-22

Publications (1)

Publication Number Publication Date
JPH06232247A true JPH06232247A (ja) 1994-08-19

Family

ID=19346154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5304106A Pending JPH06232247A (ja) 1992-12-22 1993-12-03 絶縁層上に隔離された半導体層を製造する方法

Country Status (4)

Country Link
US (1) US5686343A (ja)
JP (1) JPH06232247A (ja)
KR (1) KR960002765B1 (ja)
DE (1) DE4341180B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308245B2 (ja) * 1999-08-12 2002-07-29 住友ゴム工業株式会社 空気入りタイヤ
US6037199A (en) * 1999-08-16 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. SOI device for DRAM cells beyond gigabit generation and method for making the same
US6350659B1 (en) * 1999-09-01 2002-02-26 Agere Systems Guardian Corp. Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate
US6326272B1 (en) 1999-11-18 2001-12-04 Chartered Semiconductor Manufacturing Ltd. Method for forming self-aligned elevated transistor
US6174754B1 (en) 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US6319772B1 (en) 2000-10-30 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method for making low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer
US7125458B2 (en) * 2003-09-12 2006-10-24 International Business Machines Corporation Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer
KR100578821B1 (ko) * 2004-08-24 2006-05-11 삼성전자주식회사 박막 형성 방법
US20090200635A1 (en) * 2008-02-12 2009-08-13 Viktor Koldiaev Integrated Circuit Having Electrical Isolation Regions, Mask Technology and Method of Manufacturing Same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
JPS58132919A (ja) * 1982-02-03 1983-08-08 Nec Corp 半導体装置の製造方法
JPS6124246A (ja) * 1984-07-13 1986-02-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
JPS62245646A (ja) * 1986-04-18 1987-10-26 Sony Corp 半導体装置の製造方法
NL8800847A (nl) * 1988-04-05 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur.
JPH0324719A (ja) * 1989-06-22 1991-02-01 Canon Inc 単結晶膜の形成方法及び結晶物品
JPH03125458A (ja) * 1989-10-11 1991-05-28 Canon Inc 単結晶領域の形成方法及びそれを用いた結晶物品
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JP2752868B2 (ja) * 1992-10-13 1998-05-18 三田工業株式会社 インタフェース有効／無効判定装置

Also Published As

Publication number Publication date
KR940016597A (ko) 1994-07-23
DE4341180B4 (de) 2006-07-27
DE4341180A1 (de) 1994-06-23
KR960002765B1 (ko) 1996-02-26
US5686343A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JP3058954B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
US5057450A (en) Method for fabricating silicon-on-insulator structures
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
WO1988001436A1 (en) Process for fabricating stacked mos structures
US4810668A (en) Semiconductor device element-isolation by oxidation of polysilicon in trench
JPH06232247A (ja) 絶縁層上に隔離された半導体層を製造する方法
US6445043B1 (en) Isolated regions in an integrated circuit
JP2989051B2 (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
EP0126292B1 (en) Semiconductor device having an element isolation layer and method of manufacturing the same
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH0974189A (ja) 半導体装置の製造方法
KR100290901B1 (ko) 반도체소자의격리막형성방법
JPH07183372A (ja) 半導体基板の作成方法
JPH01295438A (ja) 半導体装置の製造方法
JPH0661343A (ja) 半導体装置の製造方法
JPH0313745B2 (ja)
KR0157965B1 (ko) 에스오아이구조와 그 제조방법
KR19980084714A (ko) 반도체소자의 분리영역 제조방법
JPH05251435A (ja) 半導体装置の素子分離用酸化膜の形成方法
JPH0267728A (ja) 素子分離用酸化膜の形成方法
JPH06188259A (ja) 半導体装置の製造方法
JPS6154256B2 (ja)
JPS62291941A (ja) 半導体装置における素子間分離方法
JPS5830142A (ja) 半導体装置の製造方法