[go: up one dir, main page]

JPH06225538A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH06225538A
JPH06225538A JP5011118A JP1111893A JPH06225538A JP H06225538 A JPH06225538 A JP H06225538A JP 5011118 A JP5011118 A JP 5011118A JP 1111893 A JP1111893 A JP 1111893A JP H06225538 A JPH06225538 A JP H06225538A
Authority
JP
Japan
Prior art keywords
inductor
capacitor
full
diode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5011118A
Other languages
Japanese (ja)
Other versions
JP3265671B2 (en
Inventor
Isao Takahashi
勲 高橋
Masataka Mitani
正孝 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP01111893A priority Critical patent/JP3265671B2/en
Priority to US08/021,908 priority patent/US5402331A/en
Publication of JPH06225538A publication Critical patent/JPH06225538A/en
Application granted granted Critical
Publication of JP3265671B2 publication Critical patent/JP3265671B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To provide an inverter device in which the rush current at power on does not flow, the input power factor is high, and a high frequency current can be suppressed, and the number of switching elements is small, and which is small-light, low-priced, little in occurrence of electric noise, and high in circuit efficiency. CONSTITUTION:The output of a full-wave rectifying circuit DB is intermitted with a switching means S1, and the energy accumulated in an inductor L1 is discharged to a capacitor C1 through a switching means S2. The current flowing from the power source into the capacitor C1 is intermitted with a switching means S3. A load current is made a resonant current by means of an inductor L2 and a capacitor CO. Hereby, the input current distortion is reduced, and the input power factor can be raised. The rush current at power on does not flow. High frequency noise is reduced, and switching loss is reduced, and circuit efficiency becomes high, and a heat sink becomes needless, whereby it can constituted in small size at low cost.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、交流電源を入力とする
スイッチング式のインバータ装置に関するものであり、
さらに詳しくは、電源投入時の突入電流の防止と入力力
率の改善並びに入力電流の高調波歪対策に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching type inverter device using an AC power source as an input,
More specifically, it relates to prevention of inrush current at power-on, improvement of input power factor, and measures against harmonic distortion of input current.

【0002】[0002]

【従来の技術】図19は特願平4−38212号として
提案された電源装置の回路図である。以下、その回路構
成について説明する。交流電源Vsは電源スイッチSW
を介して全波整流回路DBの交流入力端子に接続されて
いる。全波整流回路DBの交流入力端子には、フィルタ
用の小容量のコンデンサCfが並列接続されている。全
波整流回路DBの直流出力端子には、スイッチング素子
Q1を介してインダクタL1が接続されている。インダ
クタL1の両端には、逆流阻止用のダイオードD2を介
して平滑用のコンデンサC1が接続されている。高周波
トランスTの1次巻線N1は、ダイオードD3とスイッ
チング素子Q1を介してコンデンサC1の両端に接続さ
れている。高周波トランスTの2次巻線N2には、ダイ
オードD0とインダクタL0の直列回路を介してコンデ
ンサC5と負荷Zの並列回路が接続されている。インダ
クタL0とコンデンサC5の直列回路には、ダイオード
D1が図示された極性で接続されている。なお、特に図
示していないが、スイッチング素子Q1の両端には、ス
ナバ回路が接続されている。
2. Description of the Related Art FIG. 19 is a circuit diagram of a power supply device proposed as Japanese Patent Application No. 4-38212. The circuit configuration will be described below. AC power supply Vs is power switch SW
Is connected to the AC input terminal of the full-wave rectifier circuit DB. A small capacity capacitor Cf for filtering is connected in parallel to the AC input terminal of the full-wave rectifier circuit DB. The inductor L1 is connected to the DC output terminal of the full-wave rectifier circuit DB via the switching element Q1. A smoothing capacitor C1 is connected to both ends of the inductor L1 through a backflow blocking diode D2. The primary winding N1 of the high frequency transformer T is connected to both ends of a capacitor C1 via a diode D3 and a switching element Q1. To the secondary winding N2 of the high frequency transformer T, a parallel circuit of a capacitor C5 and a load Z is connected via a series circuit of a diode D0 and an inductor L0. The diode D1 is connected to the series circuit of the inductor L0 and the capacitor C5 with the polarity shown. Although not particularly shown, snubber circuits are connected to both ends of the switching element Q1.

【0003】図19の回路の動作波形を図20に示し
た。図中、I1はスイッチング素子Q1に流れる電流波
形、I2はダイオードD2に流れる電流波形である。ス
イッチング素子Q1がONすると、全波整流回路DBの
整流出力電圧がインダクタL1に印加される。インダク
タL1のインダクタンス値をLとし、全波整流回路DB
の整流出力電圧をVd、スイッチング素子Q1のオン電
圧をVsとすると、インダクタL1に流れる電流I1
は、di/dt=(Vd−Vs)/Lの傾きで直線的に
増加する。
FIG. 20 shows operation waveforms of the circuit of FIG. In the figure, I1 is a current waveform flowing in the switching element Q1, and I2 is a current waveform flowing in the diode D2. When the switching element Q1 is turned on, the rectified output voltage of the full-wave rectifier circuit DB is applied to the inductor L1. Let the inductance value of inductor L1 be L, and full-wave rectifier circuit DB
Of the rectified output voltage of Vd and the ON voltage of the switching element Q1 are Vs, the current I1 flowing through the inductor L1 is
Increases linearly with a slope of di / dt = (Vd−Vs) / L.

【0004】次に、スイッチング素子Q1がOFFする
と、インダクタL1に蓄積された電磁エネルギーがダイ
オードD2を介してコンデンサC1に放出され、コンデ
ンサC1が充電される。コンデンサC1に充電される電
圧は、スイッチング素子Q1のON時間を制御すること
により増減できる。
Next, when the switching element Q1 is turned off, the electromagnetic energy accumulated in the inductor L1 is released to the capacitor C1 via the diode D2 and the capacitor C1 is charged. The voltage charged in the capacitor C1 can be increased or decreased by controlling the ON time of the switching element Q1.

【0005】次に、コンデンサC1が充電された状態で
スイッチング素子Q1がONすると、コンデンサC1か
ら高周波トランスTの1次巻線N1、ダイオードD3、
スイッチング素子Q1を介して電流が流れる。このと
き、高周波トランスTの2次巻線N2にはダイオードD
0を順バイアスする極性の電圧が発生する。このため、
ダイオードD0が導通し、インダクタL0を介してコン
デンサC5と負荷Zの並列回路に電流が流れる。
Next, when the switching element Q1 is turned on while the capacitor C1 is charged, the primary winding N1 of the high frequency transformer T, the diode D3,
A current flows through the switching element Q1. At this time, the diode D is attached to the secondary winding N2 of the high frequency transformer T.
A voltage with a polarity that forward biases 0 is generated. For this reason,
The diode D0 becomes conductive, and a current flows through a parallel circuit of the capacitor C5 and the load Z via the inductor L0.

【0006】次に、スイッチング素子Q1がOFFする
と、高周波トランスTの1次巻線N1には逆起電力が発
生する。このとき、高周波トランスTの2次巻線N2に
はダイオードD0を逆バイアスする極性の電圧が発生す
る。このため、ダイオードD0は非導通状態となり、イ
ンダクタL0に蓄積されたエネルギーがダイオードD1
を介してコンデンサC5と負荷Zの並列回路に放出され
る。したがって、負荷Zの両端電圧のリップルは少なく
なる。なお、コンデンサC5に充電された電圧は、スイ
ッチング素子Q1のON時間を制御することにより増減
できる。
Next, when the switching element Q1 is turned off, a counter electromotive force is generated in the primary winding N1 of the high frequency transformer T. At this time, a voltage having a polarity that reversely biases the diode D0 is generated in the secondary winding N2 of the high frequency transformer T. Therefore, the diode D0 becomes non-conductive, and the energy stored in the inductor L0 is transferred to the diode D1.
Is discharged to the parallel circuit of the capacitor C5 and the load Z via. Therefore, the ripple of the voltage across the load Z is reduced. The voltage charged in the capacitor C5 can be increased or decreased by controlling the ON time of the switching element Q1.

【0007】この従来例では、チョッパー回路を有して
いることにより、入力力率が高力率であり、また、コン
デンサCfのようなローパスフィルタを入力側に採用す
ることにより、入力電流の高調波成分が少ない。さら
に、ダイオードD3が挿入されているので、電源投入時
に商用交流電源VsからインダクタL1を介してコンデ
ンサC1に突入電流(インラッシュ・カレント)が流れ
ないという利点がある。しかしながら、この従来例で
は、共振インバータとなっておらず、スイッチング素子
の両端電圧波形と電流波形は、拡大すると図21のよう
になっている。スイッチング素子Q1の立上り及び立下
り特性によって、波形変化に遅れがあり、スイッチング
素子Q1のオフ時とオン時には、斜線で示すように電圧
波形と電流波形の重なった部分がある。この重なった部
分がスイッチング時の電力損であり、その損失も大き
く、回路効率が悪くなり、発熱量が多くなって、放熱対
策が必要となる。このため、スイッチング素子に放熱板
を設ける等の構造上の工夫が必要となり、寸法が大きく
なると共に、高価になるという欠点がある。また、スイ
ッチング素子Q1のオン/オフ時に発生する急峻な電圧
の立上り/立下りによって、高周波成分の電気雑音が発
生する不都合もある。特に、放電灯負荷を矩形波点灯し
た場合、ランプへの配線及びランプ自体がアンテナとな
り、高周波ノイズを放射する。これを防ぐべく、ランプ
等を電磁シールドすることも考えられるが、コストの増
加と明るさの低下等の点で好ましくない。
In this conventional example, since the chopper circuit is provided, the input power factor is a high power factor, and by adopting a low pass filter such as the capacitor Cf on the input side, the input current harmonics are increased. There are few wave components. Further, since the diode D3 is inserted, there is an advantage that no rush current (inrush current) flows from the commercial AC power supply Vs to the capacitor C1 via the inductor L1 when the power is turned on. However, in this conventional example, a resonance inverter is not used, and the voltage waveform and the current waveform across the switching element are enlarged as shown in FIG. Due to the rising and falling characteristics of the switching element Q1, there is a delay in the waveform change, and when the switching element Q1 is off and on, there is a portion where the voltage waveform and the current waveform overlap, as indicated by the diagonal lines. This overlapped portion is a power loss at the time of switching, the loss is large, the circuit efficiency is deteriorated, the heat generation amount is increased, and a heat radiation measure is required. For this reason, structural ingenuity such as providing a heat radiating plate on the switching element is required, resulting in a large size and a high cost. Further, there is a disadvantage that high-frequency electric noise is generated due to a sharp rise / fall of the voltage generated when the switching element Q1 is turned on / off. In particular, when the discharge lamp load is lit with a rectangular wave, the wiring to the lamp and the lamp itself serve as an antenna and radiate high frequency noise. In order to prevent this, it is conceivable to electromagnetically shield the lamp or the like, but this is not preferable in terms of increased cost and reduced brightness.

【0008】次に、特開平1−160367号公報に記
載されたインバータ装置によれば、電源投入時のインラ
ッシュ電流を防止し、且つ高入力力率の一石式共振イン
バータとなっているが、負荷への供給電圧が交流電源の
入力周波数に同期したリップル成分を持っているので、
完全にフラットなリップル無しの安定した電圧となら
ず、放電灯が負荷である場合には、光出力がちらつきを
含むという問題がある。また、特開平4−127875
号公報に記載されたインバータ装置は共振インバータと
なっていない。
Next, according to the inverter device disclosed in Japanese Patent Laid-Open No. 1-160367, an inrush current at the time of turning on the power source is prevented, and a high-input power factor monolithic resonance inverter is obtained. Since the voltage supplied to the load has a ripple component that is synchronized with the input frequency of the AC power supply,
There is a problem that the output voltage does not become a completely flat and stable voltage without ripples and the light output includes flicker when the discharge lamp is a load. In addition, JP-A-4-127875
The inverter device described in the publication is not a resonant inverter.

【0009】[0009]

【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、電源投入時の突入電流が流れず、入力力率が高
く、入力側にローパスフィルタを入れることにより、高
調波電流の抑制ができ、スイッチング素子数が少なく、
小型軽量で安価で且つ電気雑音の発生が少なく、回路効
率の高いインバータ装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to prevent a rush current from flowing at the time of turning on a power source and to provide a high input power factor. By inserting a low-pass filter on the input side, harmonic current can be suppressed, the number of switching elements is small,
An object of the present invention is to provide an inverter device that is small, lightweight, inexpensive, generates little electrical noise, and has high circuit efficiency.

【0010】[0010]

【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図1に示す
ように、交流電源Vsを全波整流する全波整流回路DB
と、全波整流回路DBの直流出力を高周波的に断続させ
る第1のスイッチング手段S1と、第1のスイッチング
手段S1を介して全波整流回路DBの直流出力端に接続
された第1のインダクタL1と、第1のスイッチング手
段S1と交互にオン・オフされる第2のスイッチング手
段S2と、第1のインダクタL1に第2のスイッチング
手段S2を介して接続された平滑用の第1のコンデンサ
C1と、第1のスイッチング手段S1と第3のスイッチ
ング手段S3を介して第1のコンデンサC1に接続され
た第2のインダクタL2と、第2のインダクタL2と共
振するように接続された第2のコンデンサC0と、第2
のコンデンサC0の共振電圧を受けて駆動される負荷回
路Zとからなり、第3のスイッチング手段S3は全波整
流回路DBから平滑用の第1のコンデンサC1に流れる
電流を阻止するように構成されていることを特徴とする
ものである。
In order to solve the above-mentioned problems, in the inverter device of the present invention, as shown in FIG. 1, a full-wave rectification circuit DB for full-wave rectifying the AC power supply Vs.
A first switching means S1 for connecting and disconnecting the DC output of the full-wave rectification circuit DB at a high frequency; and a first inductor connected to the DC output end of the full-wave rectification circuit DB via the first switching means S1. L1, a second switching means S2 which is alternately turned on / off with the first switching means S1, and a first smoothing capacitor connected to the first inductor L1 via the second switching means S2. C1, a second inductor L2 connected to the first capacitor C1 via the first switching means S1 and the third switching means S3, and a second inductor L2 connected to resonate with the second inductor L2. Second capacitor C0 and second
Load circuit Z driven by receiving the resonance voltage of the capacitor C0, and the third switching means S3 is configured to block the current flowing from the full-wave rectifier circuit DB to the smoothing first capacitor C1. It is characterized by that.

【0011】[0011]

【作用】本発明では、交流電源Vsの交流電圧を全波整
流回路DBにより全波整流し、その出力電圧をスイッチ
ング手段S1により高周波的に断続して第1のインダク
タL1に印加することにより電磁エネルギーを蓄積し、
この電磁エネルギーを第2のスイッチング手段S2を介
して平滑用の第1のコンデンサC1に放出しているの
で、交流電源Vsからの入力電流が流れている期間を長
くすることができ、入力電流歪みを低減し、入力力率を
高くすることができるものである。また、全波整流回路
DBの直流出力端子から平滑用のコンデンサC1に直接
的に電流が流れ込む経路は第3のスイッチング手段S3
により遮断されるので、電源スイッチSWをオンしたと
きの突入電流は流れない。さらに、負荷電流は第2のイ
ンダクタL2と第2のコンデンサC0により共振電流と
なるので、高周波ノイズが低減されると共に、スイッチ
ング損失が低減され、回路効率が高くなり、放熱板等が
不要となることにより安価で小型に構成できるものであ
る。
According to the present invention, the AC voltage of the AC power supply Vs is full-wave rectified by the full-wave rectifier circuit DB, and the output voltage is intermittently applied at high frequency by the switching means S1 and applied to the first inductor L1. Accumulate energy,
Since this electromagnetic energy is released to the first smoothing capacitor C1 via the second switching means S2, the period during which the input current from the AC power supply Vs is flowing can be lengthened and the input current distortion can be increased. And the input power factor can be increased. The path through which the current directly flows from the DC output terminal of the full-wave rectifier circuit DB to the smoothing capacitor C1 is the third switching means S3.
As a result, the inrush current does not flow when the power switch SW is turned on. Furthermore, since the load current becomes a resonance current due to the second inductor L2 and the second capacitor C0, high-frequency noise is reduced, switching loss is reduced, circuit efficiency is increased, and a heat sink or the like is not required. As a result, it is inexpensive and can be made compact.

【0012】[0012]

【実施例】図1は本発明の第1実施例の回路図である。
以下、その回路構成について説明する。交流電源Vsは
電源スイッチSWを介して全波整流回路DBの交流入力
端子に接続されている。全波整流回路DBの交流入力端
子には、フィルタ用の小容量のコンデンサCfが並列接
続されている。全波整流回路DBの直流出力端子には、
スイッチング手段S1を介してインダクタL1が接続さ
れている。インダクタL1の両端には、スイッチング手
段Q2を介して平滑用のコンデンサC1が接続されてい
る。インダクタL2は、スイッチング手段S3とS1を
介してコンデンサC1の両端に接続されている。スイッ
チング手段S3とS1の直列回路には、コンデンサC0
と負荷Zの並列回路が接続されている。インダクタL2
とコンデンサC0はスイッチング手段S1,S2,S3
の動作周波数で共振するように定数を設定され、負荷Z
はコンデンサC0の両端より電力を供給されるように接
続されている。負荷Zは、インダクタL2とコンデンサ
C0の共振を大きく損なわないインピーダンス値に設定
されている。なお、フリーホイル電流が流れるときに、
電解コンデンサC1の高周波に対する内部インピーダン
スが高いので、平滑用のコンデンサC1の両端には、高
周波バイパス用のコンデンサChを並列接続しても良
い。
1 is a circuit diagram of a first embodiment of the present invention.
The circuit configuration will be described below. The AC power supply Vs is connected to the AC input terminal of the full-wave rectifier circuit DB via the power switch SW. A small capacity capacitor Cf for filtering is connected in parallel to the AC input terminal of the full-wave rectifier circuit DB. At the DC output terminal of the full-wave rectifier circuit DB,
The inductor L1 is connected via the switching means S1. A smoothing capacitor C1 is connected to both ends of the inductor L1 via a switching means Q2. The inductor L2 is connected to both ends of the capacitor C1 via the switching means S3 and S1. A capacitor C0 is provided in the series circuit of the switching means S3 and S1.
And a load Z parallel circuit is connected. Inductor L2
And capacitor C0 are switching means S1, S2, S3.
Constants are set to resonate at the operating frequency of the load Z
Are connected so that power is supplied from both ends of the capacitor C0. The load Z is set to an impedance value that does not significantly impair the resonance between the inductor L2 and the capacitor C0. In addition, when the free wheel current flows,
Since the electrolytic capacitor C1 has a high internal impedance with respect to high frequencies, a high-frequency bypass capacitor Ch may be connected in parallel at both ends of the smoothing capacitor C1.

【0013】図1の回路の動作波形を図2に示した。図
中、(a)はスイッチング手段S1の制御信号の波形、
(b)はスイッチング手段S2の制御信号の波形、
(c),(d)はスイッチング手段S3の制御信号の波
形である。図2(a),(b)に示すように、スイッチ
ング手段S1とS2は、交互にオン/オフ駆動される。
まず、スイッチング手段S1がオン、スイッチング手段
S2がオフのときには、全波整流回路DBの整流出力電
圧がインダクタL1に印加されて、インダクタL1に電
磁エネルギーが蓄積される。次に、スイッチング手段S
1がオフ、スイッチング手段S2がオンのときには、イ
ンダクタL1に蓄積された電磁エネルギーがスイッチン
グ手段S2を介してコンデンサC1に放出され、コンデ
ンサC1が充電される。コンデンサC1に充電される電
圧は、スイッチング手段S1のON時間を制御すること
により増減できる。
The operation waveforms of the circuit of FIG. 1 are shown in FIG. In the figure, (a) shows the waveform of the control signal of the switching means S1,
(B) is the waveform of the control signal of the switching means S2,
(C) and (d) are waveforms of the control signal of the switching means S3. As shown in FIGS. 2A and 2B, the switching means S1 and S2 are alternately driven on / off.
First, when the switching means S1 is on and the switching means S2 is off, the rectified output voltage of the full-wave rectifier circuit DB is applied to the inductor L1, and electromagnetic energy is accumulated in the inductor L1. Next, the switching means S
When 1 is off and the switching means S2 is on, the electromagnetic energy accumulated in the inductor L1 is released to the capacitor C1 via the switching means S2, and the capacitor C1 is charged. The voltage charged in the capacitor C1 can be increased or decreased by controlling the ON time of the switching means S1.

【0014】次に、コンデンサC1が充電された状態で
スイッチング手段S1がオンすると、スイッチング手段
S3がオンであれば、コンデンサC1の電圧がインダク
タL2に印加される。また、スイッチング手段S1がオ
フすると、インダクタL2とコンデンサC0の共振回路
に共振電流が流れる。このように、スイッチング手段S
1は、インダクタL2、コンデンサC0及び負荷Zで構
成される一石共振インバータ回路のスイッチング手段と
して使用されると共に、交流電源Vs、全波整流回路D
B、インダクタL1、スイッチング手段S2、コンデン
サC1で構成されるチョッパー回路のスイッチング手段
として共用されている。
Next, when the switching means S1 is turned on while the capacitor C1 is charged, if the switching means S3 is turned on, the voltage of the capacitor C1 is applied to the inductor L2. When the switching means S1 is turned off, a resonance current flows in the resonance circuit of the inductor L2 and the capacitor C0. In this way, the switching means S
1 is used as a switching means of the one-stone resonant inverter circuit composed of an inductor L2, a capacitor C0 and a load Z, an AC power supply Vs, a full-wave rectification circuit D.
B, an inductor L1, a switching device S2, and a capacitor C1 are commonly used as a switching device of a chopper circuit.

【0015】次に、スイッチング手段S3については、
図2(c)又は(d)に示すように、2通りの制御方式
がある。図2(c)のように、スイッチング手段S3が
スイッチング手段S1と同期してオン・オフ動作する場
合には、電源投入時のコンデンサC1へのインラッシュ
電流を防ぐことができる。すなわち、スイッチング手段
S3がオンされるときには、スイッチング手段S1がオ
ンされているので、スイッチング手段S3とインダクタ
L2を介してコンデンサC1にインラッシュ電流が流れ
ることはない。また、スイッチング手段S1がオフした
ときには、スイッチング手段S3もオフされているの
で、スイッチング手段S3とインダクタL2を介してコ
ンデンサC1にインラッシュ電流が流れることはない。
また、図2(d)のように、コンデンサC1がスイッチ
ング手段S1、インダクタL1、スイッチング手段S2
のチョッパー動作により充分に充電されるのに要する時
間t 0 の経過後にスイッチング手段S3がオンする場合
には、コンデンサC1は予め充電された後なので、交流
電源Vsから全波整流回路DB、スイッチング手段S
3、インダクタL2、コンデンサC1、インダクタL
1、全波整流回路DBの経路で流れる電流は抑制され、
インラッシュ電流を防ぐことができる。
Next, regarding the switching means S3,
As shown in FIG. 2C or 2D, there are two control methods.
There is. As shown in FIG. 2C, the switching means S3
In case of ON / OFF operation in synchronization with the switching means S1
In case of power on, inrush to capacitor C1 at power-on
The current can be prevented. That is, switching means
When S3 is turned on, switching means S1 is turned off.
The switching means S3 and the inductor
Inrush current flows to capacitor C1 via L2
There is no such thing. Further, the switching means S1 is turned off.
Sometimes the switching means S3 is also off
Then, through the switching means S3 and the inductor L2,
No inrush current flows through the capacitor C1.
Also, as shown in FIG. 2D, the capacitor C1 is a switch.
Switching means S1, inductor L1, switching means S2
When it takes to be fully charged by the chopper operation of
Interval t 0 When the switching means S3 is turned on after the passage of
Since the capacitor C1 has already been charged, the AC
Power supply Vs to full-wave rectifier circuit DB, switching means S
3, inductor L2, capacitor C1, inductor L
1, the current flowing in the path of the full-wave rectifier circuit DB is suppressed,
Inrush current can be prevented.

【0016】図3は本発明の第2実施例の回路図であ
る。本実施例は、図1の実施例を具体化したものであ
る。図中、Q1はスイッチング素子であり、パワーバイ
ポーラトランジスタ又はパワーMOSFET、IGBT
等よりなる。また、D2,D3はダイオードであり、そ
れぞれスイッチング手段S2,S3として使用されてい
る。ダイオードD3とスイッチング素子Q1の直列回路
には、ダイオードD4を逆並列接続することが好まし
い。このダイオードD4は、スイッチング素子Q1への
逆バイアス電圧の印加を防ぐ作用を有するものであり、
スイッチング素子Q1の劣化防止又はインバータの設計
自由度の拡大のために挿入する場合がある。
FIG. 3 is a circuit diagram of the second embodiment of the present invention. This embodiment is a concrete embodiment of the embodiment shown in FIG. In the figure, Q1 is a switching element, which is a power bipolar transistor, a power MOSFET, or an IGBT.
And so on. D2 and D3 are diodes, which are used as switching means S2 and S3, respectively. The diode D4 is preferably connected in antiparallel to the series circuit of the diode D3 and the switching element Q1. The diode D4 has a function of preventing application of a reverse bias voltage to the switching element Q1,
It may be inserted to prevent deterioration of the switching element Q1 or to increase the degree of freedom in designing the inverter.

【0017】以下、本回路の動作について説明する。電
源スイッチSWを投入したときの入力インラッシュ電流
は、全波整流回路DB、ダイオードD3、インダクタL
2、コンデンサC1、インダクタL1の経路で流れよう
とするが、ダイオードD3により阻止されるので、この
経路でのインラッシュ電流は流れない。また、全波整流
回路DB、スイッチング素子Q1、インダクタL1、ダ
イオードD2、平滑コンデンサC1でチョッパー回路を
構成したので、高入力力率を確保することができ、さら
に、電源入力端子側にコンデンサCfのようなローパス
フィルタを挿入することにより、入力電流が平滑化され
て正弦波となり、高調波電流が低減される。
The operation of this circuit will be described below. The input inrush current when the power switch SW is turned on is the full-wave rectification circuit DB, the diode D3, the inductor L.
2, the capacitor C1 and the inductor L1 try to flow, but the diode D3 prevents the current from flowing in the inrush current. Further, since the chopper circuit is configured by the full-wave rectifier circuit DB, the switching element Q1, the inductor L1, the diode D2, and the smoothing capacitor C1, a high input power factor can be ensured, and further, the capacitor Cf on the power input terminal side can be secured. By inserting such a low-pass filter, the input current is smoothed into a sine wave, and the harmonic current is reduced.

【0018】図3の回路の動作波形図を図4及び図5に
示した。図中、v0 は放電灯FLの両端電圧、i0 はコ
ンデンサC0に流れる電流、i4 はダイオードD4の逆
方向電流、i3 はダイオードD3の順方向電流、i2
ダイオードD2の順方向電流、i1 は全波整流回路DB
の出力電流である。また、(a)は放電灯FLの両端電
圧v0 、(b)はインバータ部の各部の電流波形、
(c)はチョッパー部の各部の電流波形である。負荷Z
のインピーダンス値は、共振系の条件を損なわない程度
の値としているので、負荷Zに流れる電流は、ほぼコン
デンサC0に流れる電流i0 と同様な波形となる。負荷
Zには休止区間を有する電流が流れ、高周波の半波電流
が供給される。図4はフリーホイル電流を流すダイオー
ドD4が有る場合の動作波形図である。スイッチング素
子Q1とダイオードD3の直列接続回路の両端電圧v0
は、インダクタL2とコンデンサC0の共振によって、
正弦波半波となる。スイッチング素子Q1に流れる電流
はi1 とi3 の波形を加えたもので、この電流(i1
3 )と電圧v0 の重なりの度合いは少なく、スイッチ
ングQ1の損失は矩形波点灯の場合に比べて大幅に少な
くなっている。また、電圧v0 の立上り、立下りも急峻
でないので、高周波ノイズの発生も抑制されていること
が分かる。
Operation waveform diagrams of the circuit of FIG. 3 are shown in FIGS. 4 and 5. In the figure, v 0 is the voltage across the discharge lamp FL, i 0 is the current flowing through the capacitor C 0 , i 4 is the reverse current of the diode D 4 , i 3 is the forward current of the diode D 3 , and i 2 is the forward direction of the diode D 2. Current, i 1 is full-wave rectifier circuit DB
Is the output current of. Further, (a) is a voltage v 0 across the discharge lamp FL, (b) is a current waveform of each part of the inverter part,
(C) is a current waveform of each part of the chopper part. Load Z
Since the impedance value of is a value that does not impair the conditions of the resonance system, the current flowing through the load Z has substantially the same waveform as the current i 0 flowing through the capacitor C0. A current having a rest section flows through the load Z, and a high-frequency half-wave current is supplied. FIG. 4 is an operation waveform diagram in the case where there is a diode D4 for flowing a free wheel current. The voltage v 0 across the series connection circuit of the switching element Q1 and the diode D3
Is due to the resonance of the inductor L2 and the capacitor C0,
It becomes a half-sine wave. The current flowing through the switching element Q1 is the sum of the waveforms of i 1 and i 3 , and this current (i 1 +
The degree of overlap between i 3 ) and the voltage v 0 is small, and the loss of the switching Q1 is significantly smaller than that in the case of rectangular wave lighting. Further, since the rise and fall of the voltage v 0 are not steep, it can be seen that the generation of high frequency noise is suppressed.

【0019】図5はフリーホイル電流を流すダイオード
D4が無い場合の動作波形図である。この場合には、ス
イッチング素子Q1とダイオードD3の直列接続回路の
両端電圧v0 が負電圧になる部分、つまり、スイッチン
グ素子Q1に逆電圧を印加する期間が存在することが分
かる。スイッチング素子Q1への逆バイアス電圧の印加
に留意すれば、ダイオードD4を省略できるので、部品
数を少なくでき、コストの面でも有利である。
FIG. 5 is an operation waveform diagram in the case where there is no diode D4 for flowing a free wheel current. In this case, it can be seen that there is a portion where the voltage v 0 across the series connection circuit of the switching element Q1 and the diode D3 becomes a negative voltage, that is, there is a period in which a reverse voltage is applied to the switching element Q1. Considering the application of the reverse bias voltage to the switching element Q1, the diode D4 can be omitted, so that the number of parts can be reduced, which is advantageous in terms of cost.

【0020】図6は本発明の第3実施例の回路図であ
る。本実施例では、第2実施例において、コンデンサC
0の両端に、コンデンサC3とインダクタL3の直列回
路を介して放電灯FLのフィラメントの電源側端子を接
続したものである。放電灯FLのフィラメントの非電源
側端子には、コンデンサC2が接続されている。コンデ
ンサC3は直流成分カット用であり、コンデンサC0,
C2に比べて容量が大きく、共振には寄与しない。コン
デンサC2は共振用のコンデンサであり、放電灯FLの
フィラメントの予熱電流を通電する作用も有している。
インダクタL3は共振用であり、放電灯FLのランプ電
流に対する限流要素(バラスト)となっている。インダ
クタL2は、インダクタL3に比べてインダクタンス値
が大きく、本実施例では、定電流作用を呈するものであ
り、インダクタL3とコンデンサC0,C2よりなる共
振回路で構成されたタンク回路へ安定した電力を供給す
る働きを有している。
FIG. 6 is a circuit diagram of the third embodiment of the present invention. In this embodiment, in the second embodiment, the capacitor C
The power source side terminals of the filament of the discharge lamp FL are connected to both ends of 0 through a series circuit of a capacitor C3 and an inductor L3. The capacitor C2 is connected to the non-power supply side terminal of the filament of the discharge lamp FL. The capacitor C3 is for cutting the DC component, and the capacitors C0,
The capacitance is larger than that of C2 and does not contribute to resonance. The capacitor C2 is a resonance capacitor, and also has a function of supplying a preheating current to the filament of the discharge lamp FL.
The inductor L3 is for resonance and serves as a current limiting element (ballast) for the lamp current of the discharge lamp FL. The inductor L2 has a larger inductance value than the inductor L3, and exhibits a constant current action in the present embodiment, so that stable power is supplied to the tank circuit configured by the resonance circuit including the inductor L3 and the capacitors C0 and C2. It has the function of supplying.

【0021】図6の実施例の動作波形を図7に示した。
放電灯FLを含む負荷回路は、全体として誘導性負荷を
構成している。放電灯FLの予熱時には、スイッチング
周波数は共振周波数よりも充分に高く設定されており、
共振作用は弱くなる。このとき、インダクタL2、コン
デンサC3、インダクタL3、放電灯FLのフィラメン
ト、コンデンサC2、放電灯FLのフィラメントを通る
経路で予熱電流が流れる。一定時間後、スイッチング素
子Q1のスイッチング周波数を低くして共振周波数に近
づけることにより共振作用を強くし、放電灯FLの両端
に高電圧を印加して放電灯FLを点灯に至らしめる。放
電灯FLの点灯維持はインダクタL3がバラストの作用
をして安定に点灯する。コンデンサC0の両端に得られ
る電圧v 0 は不連続であるが、結合用のコンデンサC3
により直流成分をカットし、共振用のインダクタL3と
コンデンサC2の共振作用を利用することにより、放電
灯FLには連続的に電流(電力)が供給される。点灯時
における放電灯FLの両端電圧v2 は、インダクタL3
の共振作用により、コンデンサC3とインダクタL3の
接続点の電圧v3 に比べると、少々歪みを含みながらも
正弦波電圧に近づいたものとなっている。放電灯FLに
流れる電流iもほぼ正弦波である。このことにより、放
電灯FLへの配線及び放電灯FL自体からの放射ノイズ
は、矩形波点灯時に比べて低減でき、高周波パルス発生
成分を少なくできることが分かる。コンデンサC1の電
圧は、チョッパー作用によりリップル成分が無い純直流
の電源であり、これを供給されて放電灯FLが点灯して
いるので、フラットで安定した光を出すことができる。
The operation waveforms of the embodiment of FIG. 6 are shown in FIG.
The load circuit including the discharge lamp FL is designed to handle inductive loads as a whole.
I am configuring. Switching when the discharge lamp FL is preheated
The frequency is set sufficiently higher than the resonance frequency,
Resonance becomes weak. At this time, inductor L2,
Filament of C3, inductor L3, discharge lamp FL
The condenser, the condenser C2, and the filament of the discharge lamp FL.
Preheating current flows in the path. After a certain time, switching element
Reduce the switching frequency of the child Q1 to close to the resonance frequency.
The resonance effect is strengthened by attaching the both ends of the discharge lamp FL.
A high voltage is applied to the lamp to turn on the discharge lamp FL. Release
The inductor L3 acts as a ballast to maintain the lighting of the electric lamp FL.
And turn on stably. Obtained on both ends of the capacitor C0
Voltage v 0 Is discontinuous, but the coupling capacitor C3
Cuts the DC component by using the inductor L3 for resonance.
By utilizing the resonance action of the capacitor C2, discharge
Electric current (electric power) is continuously supplied to the lamp FL. When lit
Voltage v of the discharge lamp FL at2 Is the inductor L3
Resonance of the capacitor C3 and inductor L3
Connection voltage v3 Compared to, although it contains some distortion
It is close to the sine wave voltage. For discharge lamp FL
The flowing current i is also a sine wave. This allows
Radiation noise from the wiring to the electric lamp FL and from the discharge lamp FL itself
Can be reduced compared to when square wave is lit and high frequency pulse generation
It can be seen that the components can be reduced. Charge of capacitor C1
Pressure is pure DC with no ripple component due to chopper action
Power source of the discharge lamp FL
Since it has a flat, stable light can be emitted.

【0022】図8は本発明の第4実施例、図9は第5実
施例の回路図である。図8の実施例では、図6の実施例
において、コンデンサC0の両端に並列接続された負荷
回路をインダクタL2の両端に並列接続したものであ
る。また、図9の実施例では、コンデンサC0もインダ
クタL2の両端に並列接続したものである。後者の実施
例では、全波整流回路DBの交流入力側に、コンデンサ
CfとインダクタLfよりなるローパスフィルタを挿入
してあり、入力電流isが歪みの少ないスムーズな波形
となり、高調波成分が低減されるものである。
FIG. 8 is a circuit diagram of the fourth embodiment of the present invention, and FIG. 9 is a circuit diagram of the fifth embodiment. In the embodiment of FIG. 8, the load circuit connected in parallel to both ends of the capacitor C0 in the embodiment of FIG. 6 is connected in parallel to both ends of the inductor L2. In the embodiment of FIG. 9, the capacitor C0 is also connected in parallel to both ends of the inductor L2. In the latter embodiment, a low-pass filter composed of a capacitor Cf and an inductor Lf is inserted on the AC input side of the full-wave rectification circuit DB, and the input current is has a smooth waveform with little distortion, and harmonic components are reduced. It is something.

【0023】図10は本発明の第6実施例の回路図であ
る。本実施例では、放電灯FLのフィラメントの非電源
側端子に並列接続されたコンデンサC2と並列にインダ
クタL4を接続している。このインダクタL4は、放電
灯FLに直流成分を流さないためのバイパス用のインダ
クタとして兼用されている。コンデンサC0とC2及び
インダクタL3はタンク回路を形成し、インバータの共
振回路として作用する。本実施例の利点は、直流カット
用の大容量のコンデンサC3を省略できる点である。当
然、インダクタL3はバラストの作用もさせている。さ
らに、図示された箇所にインダクタL3を挿入すること
により、スイッチング素子Q1やダイオードD3のスイ
ッチング時における高周波パルスノイズが放電灯FLへ
帰還することを防ぐ作用がある。
FIG. 10 is a circuit diagram of a sixth embodiment of the present invention. In this embodiment, the inductor L4 is connected in parallel with the capacitor C2 connected in parallel to the non-power supply side terminal of the filament of the discharge lamp FL. The inductor L4 is also used as a bypass inductor to prevent a direct current component from flowing through the discharge lamp FL. The capacitors C0 and C2 and the inductor L3 form a tank circuit and act as a resonance circuit of the inverter. The advantage of this embodiment is that the large-capacity capacitor C3 for cutting direct current can be omitted. Naturally, the inductor L3 also acts as a ballast. Further, by inserting the inductor L3 in the illustrated portion, there is an effect of preventing high frequency pulse noise during the switching of the switching element Q1 and the diode D3 from returning to the discharge lamp FL.

【0024】図11は本発明の第7実施例の回路図であ
る。本実施例では、予熱時のような軽負荷時にはスイッ
チング素子Q1をチョッパー回路とインバータ回路のス
イッチング手段として共用している。一方、点灯時のよ
うな重負荷時には、スイッチング素子Q1に負担がかか
り、実用上、採用できるパワートランジスタが少ない、
或いは殆ど無い場合が考えられるので、その解決策とし
て、新たに別のスイッチング素子Q2を、ダイオードD
3とスイッチング素子Q1の両端に接続したものであ
る。スイッチング素子Q2と逆並列にダイオードD4を
接続する場合には、スイッチング素子Q2としてパワー
MOSFETを使用することにより、見掛け上1個の素
子で構成できる。これは、パワーMOSFETのドレイ
ン・ソース間に寄生する逆方向ダイオードをダイオード
D4として代用できるからである。
FIG. 11 is a circuit diagram of the seventh embodiment of the present invention. In this embodiment, the switching element Q1 is commonly used as the switching means for the chopper circuit and the inverter circuit when the load is light such as during preheating. On the other hand, under heavy load such as lighting, the switching element Q1 is overloaded, and practically few power transistors can be adopted.
Or, since there may be almost no case, as a solution, another switching element Q2 is newly added to the diode D.
3 and the switching element Q1. When the diode D4 is connected in anti-parallel to the switching element Q2, a power MOSFET is used as the switching element Q2, so that the switching element Q2 can be apparently composed of one element. This is because the reverse diode that is parasitic between the drain and the source of the power MOSFET can be used as the diode D4.

【0025】図11の回路の動作波形を図12に示し
た。予熱期間中は軽負荷のため、スイッチング素子Q1
をチョッパー回路とインバータ回路のスイッチング手段
として共用してスイッチング素子Q2はオフしておく。
また、放電灯の点灯期間中は重負荷のため、スイッチン
グ素子Q2をインバータ専用として、スイッチング素子
Q1をチョッパー専用としてそれぞれ動作させる。な
お、スイッチS4は予熱電流制御用のスイッチであり、
予熱期間中はオンとなり、点灯期間中はオフとなる。
The operation waveforms of the circuit of FIG. 11 are shown in FIG. Since the load is light during the preheating period, switching element Q1
Is used as switching means for the chopper circuit and the inverter circuit, and the switching element Q2 is turned off.
Since the load is heavy during the lighting period of the discharge lamp, the switching element Q2 is operated exclusively for the inverter and the switching element Q1 is operated exclusively for the chopper. The switch S4 is a switch for controlling the preheating current,
It is turned on during the preheating period and turned off during the lighting period.

【0026】本実施例の利点は回路効率が高くなること
及び設計の自由度が向上することにある。スイッチング
素子Q1をチョッパー回路とインバータ回路のスイッチ
ング手段として共用した場合には、ダイオードD3の順
方向の電圧降下による電力損失があったが、インバータ
回路に流れる電流をスイッチング素子Q2に流すことに
より、ダイオードD3における電力損失が低減される。
また、スイッチング素子Q1の電流容量が小さくても良
いので、その選択範囲が広くなり、コスト的にもスイッ
チング素子Q1,Q2の2個を合わせても、スイッチン
グ素子Q1を共用する構成に比べて安価になる場合があ
る。
The advantages of this embodiment are that the circuit efficiency is high and the degree of freedom in design is improved. When the switching element Q1 is shared as the switching means of the chopper circuit and the inverter circuit, there was a power loss due to the forward voltage drop of the diode D3. The power loss at D3 is reduced.
Further, since the current capacity of the switching element Q1 may be small, the selection range thereof is widened, and even if the two switching elements Q1 and Q2 are combined, it is cheaper than the configuration in which the switching element Q1 is shared. May be.

【0027】図13は本発明の第8実施例の回路図であ
る。この実施例では、放電灯FLのフィラメントの予熱
電源として、インダクタL1の2次巻線を利用し、イン
ピーダンス要素Z0を介して予熱電流を供給している。
FIG. 13 is a circuit diagram of the eighth embodiment of the present invention. In this embodiment, the secondary winding of the inductor L1 is used as the preheating power source for the filament of the discharge lamp FL, and the preheating current is supplied via the impedance element Z0.

【0028】図14〜図16は本発明の第9〜第11実
施例の回路図である。これらの実施例は、絶縁トランス
Tを使用しており、共振用のコンデンサC0の接続位置
が異なる。図14の実施例では、トランスTの1次巻線
N1と並列に共振用のコンデンサC0を接続している。
図15の実施例では、トランスTの1次巻線N1と直列
に共振用のコンデンサC0を接続している。図16の実
施例では、負荷Zと並列に共振用のコンデンサC0を接
続している。これらの実施例では、絶縁トランスTの使
用により寸法は大きくなるが、負荷Zでの感電事故を防
げるので安全となる。特に、負荷Zとして蛍光灯のよう
な放電灯を使用する場合には、ランプ交換時の感電事故
を防ぐことができる。
14 to 16 are circuit diagrams of ninth to eleventh embodiments of the present invention. In these embodiments, the insulating transformer T is used, and the connection position of the resonance capacitor C0 is different. In the embodiment of FIG. 14, a resonance capacitor C0 is connected in parallel with the primary winding N1 of the transformer T.
In the embodiment of FIG. 15, the resonance capacitor C0 is connected in series with the primary winding N1 of the transformer T. In the embodiment shown in FIG. 16, the resonance capacitor C0 is connected in parallel with the load Z. In these embodiments, the size is increased by using the insulating transformer T, but it is safe because an electric shock accident under the load Z can be prevented. In particular, when a discharge lamp such as a fluorescent lamp is used as the load Z, an electric shock accident when replacing the lamp can be prevented.

【0029】図17は本発明の第12実施例の回路図で
ある。この実施例では、ダイオードD3に容量の大きい
コンデンサC4を並列接続し、スイッチング素子Q1に
容量の小さいコンデンサC0を並列接続することによ
り、コンデンサC4にダイオードD3のターンオフ作用
を持たせたものである。これにより、ダイオードD3の
逆回復電流によるリカバリー損失がなくなり、且つ、ダ
イオードD3には低周波用の安価なものが使用できる。
FIG. 17 is a circuit diagram of the twelfth embodiment of the present invention. In this embodiment, a large capacity capacitor C4 is connected in parallel to the diode D3, and a small capacity capacitor C0 is connected in parallel to the switching element Q1 so that the capacitor C4 has the turn-off function of the diode D3. This eliminates the recovery loss due to the reverse recovery current of the diode D3, and the diode D3 can be an inexpensive one for low frequencies.

【0030】図18は本発明の第13実施例の回路図で
ある。この実施例では、共振用のコンデンサC0を全波
整流回路DBの負極側とダイオードD3のアノード間に
接続したものであり、インダクタL3及びL1とコンデ
ンサC0により共振回路を構成している。このように、
チョッパー用のインダクタL1をインバータ回路の共振
用インダンタンス成分としても兼用することによって、
インダクタL3の小型化が図れる。
FIG. 18 is a circuit diagram of the thirteenth embodiment of the present invention. In this embodiment, the resonance capacitor C0 is connected between the negative side of the full-wave rectifier circuit DB and the anode of the diode D3, and the inductor L3 and L1 and the capacitor C0 form a resonance circuit. in this way,
By also using the inductor L1 for the chopper as the resonance inductance component of the inverter circuit,
The size of the inductor L3 can be reduced.

【0031】[0031]

【発明の効果】本発明によれば、交流電源を全波整流回
路により整流し、その整流出力を第1のスイッチング手
段により高周波的に断続して、第1のインダクタに電磁
エネルギーを蓄積し、この電磁エネルギーを第2のスイ
ッチング手段を介して平滑用のコンデンサに全部注入す
るように構成されているので、入力電流波形を正弦波状
とすることができ、入力力率が高くなるという効果があ
る。また、全波整流回路の出力電流が平滑用のコンデン
サに直接的に流れ込むことを防止するための第3のスイ
ッチング手段を設けているので、電源オン時に突入電源
が流れないという効果がある。さらに、第2のインダク
タと第2のコンデンサにより負荷電流を共振電流とした
ので、ノイズの輻射が低減されると共に、スイッチング
損失も低減され、放熱構造を簡略化できることから、小
型で軽量なインバータ装置を実現できるという効果があ
る。
According to the present invention, an AC power supply is rectified by a full-wave rectification circuit, and the rectified output is intermittently cut off at high frequencies by the first switching means to store electromagnetic energy in the first inductor. Since this electromagnetic energy is entirely injected into the smoothing capacitor via the second switching means, the input current waveform can be sinusoidal, and the input power factor can be increased. . Further, since the third switching means for preventing the output current of the full-wave rectifier circuit from directly flowing into the smoothing capacitor is provided, there is an effect that the inrush power does not flow when the power is turned on. Further, since the load current is made to be the resonance current by the second inductor and the second capacitor, noise radiation is reduced, switching loss is also reduced, and the heat radiation structure can be simplified, so that the inverter device is small and lightweight. There is an effect that can be realized.

【0032】なお、負荷として放電灯を使用した場合に
は、第1のスイッチング手段のオン時間制御により任意
の大きさのリップル無しの安定した出力電圧を負荷に供
給でき、発光がフラットで良質な光出力を得ることがで
きるという効果がある。
When a discharge lamp is used as the load, a stable output voltage without ripple of any magnitude can be supplied to the load by controlling the ON time of the first switching means, and the light emission is flat and of good quality. There is an effect that a light output can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1実施例の動作波形図である。FIG. 2 is an operation waveform diagram of the first embodiment of the present invention.

【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図4】本発明の第2実施例の第1の動作波形図であ
る。
FIG. 4 is a first operation waveform diagram of the second embodiment of the present invention.

【図5】本発明の第2実施例の第2の動作波形図であ
る。
FIG. 5 is a second operation waveform diagram of the second embodiment of the present invention.

【図6】本発明の第3実施例の回路図である。FIG. 6 is a circuit diagram of a third embodiment of the present invention.

【図7】本発明の第3実施例の動作波形図である。FIG. 7 is an operation waveform diagram of the third embodiment of the present invention.

【図8】本発明の第4実施例の回路図である。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.

【図9】本発明の第5実施例の回路図である。FIG. 9 is a circuit diagram of a fifth embodiment of the present invention.

【図10】本発明の第6実施例の回路図である。FIG. 10 is a circuit diagram of a sixth embodiment of the present invention.

【図11】本発明の第7実施例の回路図である。FIG. 11 is a circuit diagram of a seventh embodiment of the present invention.

【図12】本発明の第7実施例の動作波形図である。FIG. 12 is an operation waveform diagram of the seventh embodiment of the present invention.

【図13】本発明の第8実施例の回路図である。FIG. 13 is a circuit diagram of an eighth embodiment of the present invention.

【図14】本発明の第9実施例の回路図である。FIG. 14 is a circuit diagram of a ninth embodiment of the present invention.

【図15】本発明の第10実施例の回路図である。FIG. 15 is a circuit diagram of a tenth embodiment of the present invention.

【図16】本発明の第11実施例の回路図である。FIG. 16 is a circuit diagram of an eleventh embodiment of the present invention.

【図17】本発明の第12実施例の回路図である。FIG. 17 is a circuit diagram of a twelfth embodiment of the present invention.

【図18】本発明の第13実施例の回路図である。FIG. 18 is a circuit diagram of a thirteenth embodiment of the present invention.

【図19】従来例の回路図である。FIG. 19 is a circuit diagram of a conventional example.

【図20】従来例の動作波形図である。FIG. 20 is an operation waveform diagram of a conventional example.

【図21】従来例のスイッチング時の動作波形図であ
る。
FIG. 21 is an operation waveform diagram at the time of switching in the conventional example.

【符号の説明】[Explanation of symbols]

S1 第1のスイッチング手段 S2 第2のスイッチング手段 S3 第3のスイッチング手段 DB 全波整流回路 Vs 交流電源 L1 第1のインダクタ L2 第2のインダクタ C1 第1のコンデンサ C0 第2のコンデンサ Z 負荷 S1 1st switching means S2 2nd switching means S3 3rd switching means DB Full wave rectification circuit Vs AC power supply L1 1st inductor L2 2nd inductor C1 1st capacitor C0 2nd capacitor Z load

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を全波整流する全波整流回路
と、全波整流回路の直流出力を高周波的に断続させる第
1のスイッチング手段と、第1のスイッチング手段を介
して全波整流回路の直流出力端に接続された第1のイン
ダクタと、第1のスイッチング手段と交互にオン・オフ
される第2のスイッチング手段と、第1のインダクタに
第2のスイッチング手段を介して接続された平滑用の第
1のコンデンサと、第1のスイッチング手段と第3のス
イッチング手段を介して第1のコンデンサに接続された
第2のインダクタと、第2のインダクタと共振するよう
に接続された第2のコンデンサと、第2のコンデンサの
共振電圧を受けて駆動される負荷回路とからなり、第3
のスイッチング手段は全波整流回路から平滑用の第1の
コンデンサに流れる電流を阻止するように構成されてい
ることを特徴とするインバータ装置。
1. A full-wave rectifier circuit for full-wave rectifying an AC power supply, a first switching means for intermittently connecting and disconnecting a DC output of the full-wave rectifier circuit at high frequencies, and a full-wave rectifier circuit via the first switching means. A first inductor connected to the DC output terminal of the second switching device, a second switching device that is alternately turned on and off with the first switching device, and a second inductor connected to the first inductor via the second switching device. A first smoothing capacitor, a second inductor connected to the first capacitor via the first switching means and the third switching means, and a second inductor connected to resonate with the second inductor. The second capacitor and a load circuit driven by receiving the resonance voltage of the second capacitor.
Inverter device, wherein the switching means is configured to block a current flowing from the full-wave rectifier circuit to the smoothing first capacitor.
【請求項2】 交流電源を全波整流する全波整流回路
と、全波整流回路の直流出力を高周波的に断続させるス
イッチング素子と、前記スイッチング素子を介して全波
整流回路の直流出力端に接続された第1のインダクタ
と、前記第1のインダクタに逆流阻止用の第1のダイオ
ードを介して接続された平滑用の第1のコンデンサと、
前記スイッチング素子と逆流阻止用の第2のダイオード
を介して前記第1のコンデンサに接続された第2のイン
ダクタと、第2のインダクタと共振するように接続され
た第2のコンデンサと、第2のコンデンサの共振電圧を
受けて駆動される負荷回路とからなり、第2のダイオー
ドは全波整流回路から平滑用のコンデンサに流れる電流
を阻止する方向に接続されていることを特徴とするイン
バータ装置。
2. A full-wave rectifier circuit for full-wave rectifying an AC power supply, a switching element for intermittently connecting and disconnecting the DC output of the full-wave rectifier circuit at a high frequency, and a DC output terminal of the full-wave rectifier circuit via the switching element. A connected first inductor and a smoothing first capacitor connected to the first inductor via a backflow blocking first diode;
A second inductor connected to the first capacitor via the switching element and a second diode for blocking backflow; a second capacitor connected to resonate with the second inductor; And a load circuit driven by receiving the resonance voltage of the capacitor, and the second diode is connected in a direction to block a current flowing from the full-wave rectifier circuit to the smoothing capacitor. .
【請求項3】 交流電源を全波整流する全波整流回路
と、全波整流回路の直流出力を高周波的に断続させるス
イッチング素子と、前記スイッチング素子を介して全波
整流回路の直流出力端に接続された第1のインダクタ
と、前記第1のインダクタに逆流阻止用の第1のダイオ
ードを介して接続された平滑用の第1のコンデンサと、
前記スイッチング素子と逆流阻止用の第2のダイオード
を介して前記第1のコンデンサに1次巻線を接続された
高周波トランスと、高周波トランスの2次巻線に接続さ
れた負荷回路及び第2のインダクタと、第2のインダク
タと共振するように接続された第2のコンデンサとから
構成され、第2のダイオードは全波整流回路から平滑用
のコンデンサに流れる電流を阻止する方向に接続されて
いることを特徴とするインバータ装置。
3. A full-wave rectifier circuit for full-wave rectifying an AC power source, a switching element for intermittently switching the DC output of the full-wave rectifier circuit at high frequencies, and a DC output terminal of the full-wave rectifier circuit via the switching element. A connected first inductor and a smoothing first capacitor connected to the first inductor via a backflow blocking first diode;
A high frequency transformer having a primary winding connected to the first capacitor via the switching element and a second diode for blocking reverse current, a load circuit connected to a secondary winding of the high frequency transformer, and a second It is composed of an inductor and a second capacitor connected so as to resonate with the second inductor, and the second diode is connected in a direction of blocking a current flowing from the full-wave rectifier circuit to the smoothing capacitor. An inverter device characterized in that
【請求項4】 第2のダイオードとスイッチング素子
の直列接続の両端に第3のダイオードを逆並列接続した
ことを特徴とする請求項2又は3に記載のインバータ装
置。
4. The inverter device according to claim 2, wherein a third diode is connected in antiparallel to both ends of the series connection of the second diode and the switching element.
【請求項5】 前記負荷回路は、直流カット用コンデ
ンサとバラスト用のインダクタと放電灯の直列回路を含
み、かつ放電灯のフィラメントの非電源側に予熱電流通
電用のコンデンサを並列接続され、前記バラスト用のイ
ンダクタと予熱電流通電用のコンデンサは共振回路を構
成していることを特徴とする請求項2又は3又は4に記
載のインバータ装置。
5. The load circuit includes a series circuit of a DC cutting capacitor, a ballast inductor and a discharge lamp, and a preheating current conducting capacitor is connected in parallel to a non-power supply side of a filament of the discharge lamp, The inverter device according to claim 2, 3 or 4, wherein the ballast inductor and the preheating current carrying capacitor constitute a resonance circuit.
【請求項6】 前記負荷回路は、バラスト用のインダ
クタと放電灯の直列回路を含み、かつ、放電灯のフィラ
メントの非電源側に予熱電流通電用のコンデンサと直流
バイパス用のインダクタを並列接続され、前記バラスト
用のインダクタと予熱電流通電用のコンデンサは共振回
路を構成していることを特徴とする請求項2に記載のイ
ンバータ装置。
6. The load circuit includes a series circuit of a ballast inductor and a discharge lamp, and a preheating current conducting capacitor and a DC bypass inductor are connected in parallel to the non-power supply side of the filament of the discharge lamp. The inverter device according to claim 2, wherein the ballast inductor and the preheating current carrying capacitor form a resonance circuit.
【請求項7】 前記負荷回路は、第3のインダクタと
放電灯の直列回路を含み、第3のインダクタは第2のダ
イオードと放電灯の間に介在させたことを特徴とする請
求項2に記載のインバータ装置。
7. The load circuit includes a series circuit of a third inductor and a discharge lamp, and the third inductor is interposed between the second diode and the discharge lamp. Inverter device described.
【請求項8】 前記スイッチング素子に第3のダイオ
ードを逆並列接続し、かつ前記第2のダイオードに並列
に逆回復用のコンデンサを並列接続したことを特徴とす
る請求項2乃至7のいずれかに記載のインバータ装置。
8. A third diode is connected in anti-parallel to the switching element, and a reverse recovery capacitor is connected in parallel to the second diode in any one of claims 2 to 7. Inverter device according to.
【請求項9】 第2のダイオードとスイッチング素子
の直列回路の両端に負荷電流が大きいときに第1のスイ
ッチング素子と同期して動作する第2のスイッチング素
子を並列接続したことを特徴とする請求項2乃至8のい
ずれかに記載のインバータ装置。
9. A second switching element that operates in synchronization with the first switching element when a load current is large is connected in parallel across the series circuit of the second diode and the switching element. Item 9. The inverter device according to any one of items 2 to 8.
【請求項10】 放電灯のフィラメントに予熱電流を供
給するための予熱巻線を第1のインダクタに設けたこと
を特徴とする請求項2乃至9のいずれかに記載のインバ
ータ装置。
10. The inverter device according to claim 2, wherein a preheating winding for supplying a preheating current to the filament of the discharge lamp is provided in the first inductor.
【請求項11】 第2のダイオードとスイッチング素子
と第1のインダクタの直列回路と並列に共振用の第2の
コンデンサを接続したことを特徴とする請求項2乃至1
0のいずれかに記載のインバータ装置。
11. A second capacitor for resonance is connected in parallel with a series circuit of a second diode, a switching element and a first inductor.
0. The inverter device according to any one of 0.
JP01111893A 1992-02-25 1993-01-26 Inverter device Expired - Lifetime JP3265671B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01111893A JP3265671B2 (en) 1993-01-26 1993-01-26 Inverter device
US08/021,908 US5402331A (en) 1992-02-25 1993-02-24 Power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01111893A JP3265671B2 (en) 1993-01-26 1993-01-26 Inverter device

Publications (2)

Publication Number Publication Date
JPH06225538A true JPH06225538A (en) 1994-08-12
JP3265671B2 JP3265671B2 (en) 2002-03-11

Family

ID=11769098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01111893A Expired - Lifetime JP3265671B2 (en) 1992-02-25 1993-01-26 Inverter device

Country Status (1)

Country Link
JP (1) JP3265671B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095918A1 (en) * 2001-05-24 2002-11-28 Daikin Industries, Ltd. Inverter control method and its device
JP2009072061A (en) * 2003-05-28 2009-04-02 Audio Labo Corp Unit for preventing counter-electromotive force

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879670B1 (en) * 2018-02-08 2018-07-18 스마트론파워(주) The Converter with Reduced Initial Starting Current
KR101877015B1 (en) * 2018-02-08 2018-07-10 스마트론파워(주) Constant Voltage - Constant Current Converter with Reduced Initial Starting Current
KR102466557B1 (en) * 2018-02-08 2022-11-14 스마트론파워(주) The Converter with Reduced Initial Starting Current

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095918A1 (en) * 2001-05-24 2002-11-28 Daikin Industries, Ltd. Inverter control method and its device
US7053569B2 (en) 2001-05-24 2006-05-30 Daikin Industries, Ltd. Inverter control method and its device
JP2009072061A (en) * 2003-05-28 2009-04-02 Audio Labo Corp Unit for preventing counter-electromotive force

Also Published As

Publication number Publication date
JP3265671B2 (en) 2002-03-11

Similar Documents

Publication Publication Date Title
US6008589A (en) Single-switch, high power factor, ac-to-ac power converters
Li et al. A current fed two-inductor boost converter with an integrated magnetic structure and passive lossless snubbers for photovoltaic module integrated converter applications
JP5065188B2 (en) Series resonant converter
JPH11235054A (en) Electronic ballast circuit
KR100724155B1 (en) Single Type FPC and Power Converter Circuit
KR0145690B1 (en) Inverter
US20130077356A1 (en) Dc-dc converters
KR20160056155A (en) Power converter
US6018221A (en) Lighting circuit and lighting device
Kwon et al. Single-stage half-bridge converter using a coupled-inductor
Do et al. Single-stage line-coupled half-bridge ballast with unity power factor and ripple-free input current using a coupled inductor
JP3265671B2 (en) Inverter device
US7057375B2 (en) Power factor correction
Youm et al. A single-stage electronic ballast with high power factor
JP2002078323A (en) Power device
JPH02202365A (en) Power source equipment
JP3427238B2 (en) Inverter device
KR100639484B1 (en) electrodeless discharge lamp electric source apparatus
JPH04193067A (en) Inverter unit
JP3518230B2 (en) Lighting device
JP3400594B2 (en) Power supply
JP3248198B2 (en) Power supply
JP3163657B2 (en) Inverter device
JP3261706B2 (en) Inverter device
JP3412354B2 (en) Power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12