[go: up one dir, main page]

JPH06216655A - 復調回路 - Google Patents

復調回路

Info

Publication number
JPH06216655A
JPH06216655A JP5004312A JP431293A JPH06216655A JP H06216655 A JPH06216655 A JP H06216655A JP 5004312 A JP5004312 A JP 5004312A JP 431293 A JP431293 A JP 431293A JP H06216655 A JPH06216655 A JP H06216655A
Authority
JP
Japan
Prior art keywords
output
demodulator
error
loop filter
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5004312A
Other languages
English (en)
Inventor
Shinichi Kono
伸一 河野
Tamio Okui
民生 奥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5004312A priority Critical patent/JPH06216655A/ja
Priority to AU53080/94A priority patent/AU666993B2/en
Priority to US08/180,120 priority patent/US5455536A/en
Priority to CN94100724A priority patent/CN1055581C/zh
Priority to DE4400819A priority patent/DE4400819C2/de
Publication of JPH06216655A publication Critical patent/JPH06216655A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 同期復調回路において、復調器のループフィ
ルタ帯域制御をＣ／Ｎ検出器や受信信号電力検出回路等
を必要とせずに、復調器のループフィルタ帯域制御を行
う。 【構成】 同期復調回路において、復調信号のビットエ
ラーレートを検出し、このビットエラーレートに基づい
て復調器の位相同期ループのループフィルタ帯域制御を
行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、無線通信に使用される
無線受信同期検波復調回路に関する。特に復調信号のビ
ットエラーレート（以下ＢＥＲと略称する）に基づいて
復調器のキャリア再生用位相同期ループの受信キャリア
ループフィルタの帯域を制御する復調回路に関する。こ
のＢＥＲ監視手段として、誤り訂正器を備えて、誤り訂
正前後の受信データを比較して近似ビットエラーレート
を測定し、この近似ＢＥＲ測定結果に基づいて復調器の
受信キャリアループフィルタの帯域を制御する。
【０００２】
【従来の技術】位相同期復調器は、受信キャリアを再生
するキャリア位相同期ループを備えており、受信信号を
復調するとともに再生クロックを抽出している。そし
て、受信状態が悪化したときには、このキャリア位相同
期ループ内の受信キャリアループフィルタの帯域を制御
して、受信状態が悪化したときにはループフィルタの帯
域を狭くするように制御して雑音によるキャリアスリッ
プ耐性を高める技術がある。
【０００３】このような復調回路において、その復調器
のループフィルタの帯域値を制御する技術思想として
は、例えば、特開昭６２−１５９５０５のＦＭ復調回路
に、ループフィルタ帯域の制御基準値として受信信号電
力を用いるもの、また特開昭６１−１３６３０８のＦＭ
復調回路に、Ｃ／Ｎを求めてこれによりループフィルタ
帯域を制御する技術が提案されている。
【０００４】この従来のＣ／Ｎによる復調器のループフ
ィルタ帯域制御の概念図を図３に示す。符号４１は受信
信号を通過させる受信信号用フィルタでこの出力は復調
器１およびＣ／Ｎ判定器４３に入力される。符号４２は
測定する雑音を通過させるノイズ用フィルタでその出力
はＣ／Ｎ判定器４３に入力される。Ｃ／Ｎ判定器４３
は、受信信号と雑音信号とを比較してＣ／Ｎ測定を行
い、そのＣ／Ｎ測定の結果により復調器１のループフィ
ルタ帯域を制御していた。
【０００５】
【発明が解決しようとする課題】上述したように、従来
装置では、受信信号電力やＣ／Ｎをループフィルタ帯域
制御の基準としている。
【０００６】このため、受信信号電力を基準とすると、
システムごとに異なる回線設計での標準入力レベルの変
化に対し、システムごとに基準値を変化させて対応しな
ければならない問題がある。また、Ｃ／Ｎ測定のために
は、図３の構成のようにノイズを測定するために受信信
号帯域とは異なる周波数帯の電力を測定する必要があ
り、受信信号とは別のフィルタなどが必要となる。ま
た、ノイズを測定するための帯域に別のキャリアが存在
した場合には、そのキャリアの分、実際のノイズ量より
大きな電力レベルを検出して、Ｃ／Ｎ測定に誤差を生じ
るおそれがある。
【０００７】本発明は、受信信号の状態推定に受信デー
タのＢＥＲを用い、このＢＥＲとして近似ＢＥＲを用い
ることにより、上述の問題を解決した復調回路を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の第一の観点は、
受信キャリア再生位相同期ループを含み受信入力信号を
位相同期再生して復調し、この位相同期ループのループ
フィルタの帯域が制御入力により制御される復調器と、
前記復調器の復調出力のビットエラーレートを検出する
ビットエラーレート監視手段と、このビットエラーレー
ト監視手段の出力するビットエラーレートに基づいて前
記受信キャリアループフィルタの帯域制御信号を出力す
るループフィルタ帯域制御手段とを備えたことを特徴と
する。
【０００９】本発明の第二の観点はビットエラーレート
監視をさらに具体化した構成であって、受信キャリア再
生位相同期ループを含み受信入力信号を位相同期再生し
て復調し復調後の受信データおよび再生クロックを出力
するとともに前記位相同期再生ループのループフィルタ
の帯域が制御入力により制御される復調器と、この復調
器出力の受信データを入力とし誤り訂正を行う誤り訂正
器と、前記復調器出力の受信データを入力とし前記誤り
訂正器による遅延分だけ受信データを遅延させる遅延器
と、前記誤り訂正器出力と前記遅延器出力とを比較し不
一致の場合にパルスを出力する比較器と、この比較器の
出力パルスをカウントしそのカウンタ値が外部入力によ
りクリアされるエラーカウンタと、前記復調器出力の再
生クロックより受信データビット数をカウントし、あら
かじめ定められたカウント数に達したときパルスを出力
するとともに、カウント数をクリアして再度カウントを
繰り返すビットカウンタと、前記エラーカウンタのカウ
ンタ値を前記ビットカウンタの出力パルスでラッチする
ラッチ回路と、このラッチ回路でラッチされた値に基づ
いて前記復調器の受信キャリアループフィルタの帯域を
制御する制御信号を出力するループフィルタ帯域制御器
とを備えることを特徴とする。
【００１０】
【作用】本発明は復調器で復調された信号のＢＥＲを監
視し、このＢＥＲに基づいて復調器のキャリア再生位相
同期ループのループフィルタの帯域を制御する。
【００１１】このＢＥＲ監視として、誤り訂正された受
信データと、誤り訂正前の受信データとを比較器で比較
して、その不一致数をエラーカウンタでカウントし、こ
のカウント数は誤り訂正前のビットエラー近似数を表す
ので、このビットエラー近似数を一定時間数えることに
より受信信号の誤り訂正前の近似ビットエラーレートを
求める。この近似ビットエラーレートに基づいて復調器
のループフィルタ帯域を制御する。これにより、受信信
号状態に基づいてループフィルタ帯域の正確な制御が可
能となる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００１３】図１は、本発明の構成を示す概念ブロック
図であり、この構成において、本発明実施例は、キャリ
ア再生用位相同期ループ１１を備えた復調器１の出力の
ＢＥＲを監視するＢＥＲ監視器２と、このＢＥＲ監視器
２の検出したＢＥＲの値に基づいて上記キャリア再生用
位相同期ループ１１のループフィルタの帯域を制御する
ループフィルタ帯域制御器３とを備える。
【００１４】図２は、上記図１に示す構成のＢＥＲ監視
の構成をさらに詳細に説明するブロック図である。
【００１５】この図２に示す構成において、本発明は、
受信ＩＦ信号を同期検波により復調し復調後の受信デー
タおよび再生クロックを出力するとともに制御入力によ
りループフィルタ帯域が制御される復調器１と、この復
調器１出力の受信データを入力とし誤り訂正を行う誤り
訂正器２１と、復調器１出力の受信データを入力とし誤
り訂正器２１による遅延分だけ受信データを遅延させる
遅延器２２と、誤り訂正器２１出力と遅延器２２出力と
を比較し不一致の場合にパルスを出力する比較器２３
と、この比較器２３の出力パルスをカウントしそのカウ
ンタ値が外部入力によりクリアされるエラーカウンタ２
４と、復調器１出力の再生クロックより受信データビッ
ト数をカウントし、あらかじめ定められたカウント数に
達したときパルスを出力するとともに、カウント数をク
リアして再度カウントを繰り返すビットカウンタ２５
と、エラーカウンタ２４のカウンタ値をビットカウンタ
２５の出力パルスでラッチするラッチ回路２６と、この
ラッチ回路２６でラッチされた値に基づいて復調器１の
ループフィルタの帯域を制御する制御信号を出力するル
ープフィルタ帯域制御器３とを備える。
【００１６】各構成回路の動作を説明する。
【００１７】復調器１は、受信ＩＦ信号の同期検波復調
を行い、受信データおよび受信データから抽出された再
生クロックを出力する。誤り訂正器２１はビタビ復号ア
ルゴリズムなどを用いた誤り訂正器であり、復調器１の
出力である受信データの誤り訂正を行う。遅延器２２は
誤り訂正で生じる入出力間遅延に相当する分の遅延をさ
せる遅延回路であり、次段の比較器２３で誤り訂正器２
１の出力と比較するために、ビットタイミングを一致さ
せる。エラーカウンタ２４では、比較器２３の出力をカ
ウントする。なお、エラーカウンタ２４は外部入力によ
りそのカウント値がクリアされるもので、外部入力とし
てビットカウンタ２５の出力パルスを用いる。
【００１８】比較器２３は、誤り訂正前と誤り訂正後の
値が異なるときはＲＺのパルスを出力するので、エラー
カウンタ２４は、このパルスを計数することによりエラ
ー近似数を計数できることになる。ここで、エラー近似
数であり、エラー数でない理由は、ＦＥＣ（Forward Er
ror Correction 受信側での誤り訂正をいう）前の受信
データとの比較対象が送信データではなく、誤り訂正後
のデータであるため、ＦＥＣ後のデータに含まれるビッ
トエラー分、本来のエラー数とは異なる値が得られるた
めである。しかし、誤り訂正前と後では、ＢＥＲの桁が
異なり、当然誤り訂正前の方がエラー数が多いので、誤
り訂正前後のビット比較により、ほぼ誤り訂正前のビッ
トエラー数を得ることができる。
【００１９】ビットカウンタ２５は復調器１の出力する
再生クロック数、すなわち、受信信号のビット数をカウ
ントし、カウント値があらかじめ定められた数に達した
らパルスを出力し、自分でカウント値をクリアしてから
再度カウントを開始するという動作を繰り返す。ラッチ
回路２６は、エラーカウンタ２４が出力するカウント値
をビットカウンタ２５が出力するパルスによりラッチす
る。このラッチ回路２６の値は、ビットカウンタ２５が
ビットカウントを行っている間の誤り訂正前の受信デー
タビットエラー総計近似数を表しており、このエラー総
計近似数をビットカウンタ２５がカウントするビット数
で割ることにより、近似ビットエラーレート（ＢＥＲ）
が算出される。ビットカウンタ２５がカウントするビッ
ト数はあらかじめ定められており、ループフィルタ帯域
制御器３はラッチ回路２６の出力さえ分かれば近似ＢＥ
Ｒを算出できる。この算出された近似ＢＥＲに基づいて
ループフィルタ帯域制御器３は復調器１のループフィル
タ帯域制御信号を出力し、ループフィルタ帯域を制御す
る。
【００２０】次に具体的なビットエラーレートに基づい
て説明する。
【００２１】ビットカウンタ２５でのカウントビット数
を１００，０００ビットとする。
【００２２】（Ａ）ラッチ回路２６出力が「３」のとき ＢＥＲ＝３／１００，０００＝３Ｅ-5 この値はエラーが少なく、Ｅｂ／Ｎｏが高いので、キャ
リアスリップ率は非常に小さい。したがって、ループフ
ィルタ帯域を拡げてもキャリアスリップは発生しないの
で、発振器のフェイズノイズ劣化などに強くなるように
ループフィルタ帯域を拡げる。
【００２３】（Ｂ）ラッチ回路２６出力が「３，００
０」のとき ＢＥＲ＝３，０００／１００，０００＝３Ｅ-2 この値はエラーが多く、Ｅｂ／Ｎｏが低いといえるの
で、キャリア同期がはずれないようにループフィルタ帯
域を狭くする。
【００２４】
【発明の効果】以上説明したように、本発明は復調器の
ループフィルタ帯域制御の基準値として、ＢＥＲを用
い、ＢＥＲとして受信信号自身の近似ＢＥＲ（ＦＥＣ前
後のビット比較）を用いるため、従来の方式で必要とさ
れた受信信号電力測定器やＣ／Ｎ測定器などを必要とせ
ずに、受信信号の回線状態に対応した復調器のループフ
ィルタ帯域制御ができる。
【図面の簡単な説明】
【図１】本発明一実施例の概念ブロック図。
【図２】本発明一実施例のブロック図。
【図３】従来例の概念ブロック図。
【符号の説明】
１ 復調器 ２ ＢＥＲ監視器 ３ ループフィルタ帯域制御器 １１ キャリア再生用位相同期ループ ２１ 誤り訂正器 ２２ 遅延器 ２３ 比較器 ２４ エラーカウンタ ２５ ビットカウンタ ２６ ラッチ回路 ４１ 受信信号用フィルタ ４２ ノイズ用フィルタ ４３ Ｃ／Ｎ判定器

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 受信キャリア再生位相同期ループを含み
    受信入力信号を位相同期再生して復調し、この位相同期
    ループのループフィルタの帯域が制御入力により制御さ
    れる復調器と、 前記復調器の復調出力のビットエラーレートを検出する
    ビットエラーレート監視手段と、 このビットエラーレート監視手段の出力するビットエラ
    ーレートに基づいて前記受信キャリアループフィルタの
    帯域制御信号を出力するループフィルタ帯域制御手段と
    を備えた復調回路。
  2. 【請求項２】 受信キャリア再生位相同期ループを含み
    受信入力信号を位相同期再生して復調し復調後の受信デ
    ータおよび再生クロックを出力するとともに前記位相同
    期再生ループのループフィルタの帯域が制御入力により
    制御される復調器と、 この復調器出力の受信データを入力とし誤り訂正を行う
    誤り訂正器と、 前記復調器出力の受信データを入力とし前記誤り訂正器
    による遅延分だけ受信データを遅延させる遅延器と、 前記誤り訂正器出力と前記遅延器出力とを比較し不一致
    の場合にパルスを出力する比較器と、 この比較器の出力パルスをカウントしそのカウンタ値が
    外部入力によりクリアされるエラーカウンタと、 前記復調器出力の再生クロックより受信データビット数
    をカウントし、あらかじめ定められたカウント数に達し
    たときパルスを出力するとともに、カウント数をクリア
    して再度カウントを繰り返すビットカウンタと、 前記エラーカウンタのカウンタ値を前記ビットカウンタ
    の出力パルスでラッチするラッチ回路と、 このラッチ回路でラッチされた値に基づいて前記復調器
    の受信キャリアループフィルタの帯域を制御する制御信
    号を出力するループフィルタ帯域制御器とを備える復調
    回路。
JP5004312A 1993-01-13 1993-01-13 復調回路 Pending JPH06216655A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5004312A JPH06216655A (ja) 1993-01-13 1993-01-13 復調回路
AU53080/94A AU666993B2 (en) 1993-01-13 1994-01-07 Demodulator circuit and demodulating method
US08/180,120 US5455536A (en) 1993-01-13 1994-01-12 Demodulator circuit and demodulating method employing bit error rate monitor
CN94100724A CN1055581C (zh) 1993-01-13 1994-01-13 解调电路和解调方法
DE4400819A DE4400819C2 (de) 1993-01-13 1994-01-13 Demodulatorschaltung und Demodulationsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5004312A JPH06216655A (ja) 1993-01-13 1993-01-13 復調回路

Publications (1)

Publication Number Publication Date
JPH06216655A true JPH06216655A (ja) 1994-08-05

Family

ID=11580971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5004312A Pending JPH06216655A (ja) 1993-01-13 1993-01-13 復調回路

Country Status (5)

Country Link
US (1) US5455536A (ja)
JP (1) JPH06216655A (ja)
CN (1) CN1055581C (ja)
AU (1) AU666993B2 (ja)
DE (1) DE4400819C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2303278A (en) * 1995-07-11 1997-02-12 Remo Giovanni Andrea Marzolini Adaptive angle demodulation systems

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090856B2 (ja) * 1994-11-08 2000-09-25 三洋電機株式会社 誤り率測定装置
US5781588A (en) * 1994-11-10 1998-07-14 Matsushita Electric Industrial Co., Ltd. FSK signal receiver
GB2305083B (en) * 1995-09-07 2000-03-29 Motorola Ltd Method of bit error rate calculation and apparatus therefor
US5867503A (en) * 1996-01-30 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Digital sound broadcasting receiver and automatic phase controlling method therefor
US5721756A (en) * 1996-03-26 1998-02-24 Sicom, Inc. Digital receiver with tunable analog parameters and method therefor
JPH09270775A (ja) * 1996-03-28 1997-10-14 Ando Electric Co Ltd Ｐｎ符号同期引き込み回路
US6219814B1 (en) 1996-12-23 2001-04-17 International Business Machines Corporation Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD)
DE19850567C2 (de) * 1998-11-02 2001-02-15 Wandel & Goltermann Man Holdin Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems
US6295614B1 (en) 2000-03-02 2001-09-25 Corning Incorporated Apparatus for estimating bit error rate by sampling in WDM communication system
US7010730B1 (en) * 2000-11-01 2006-03-07 Sunrise Telecom Incorporated System and method for testing the upstream channel of a cable network
US20020138796A1 (en) * 2001-03-23 2002-09-26 Jacob John M. Intelligent performance monitoring in optical networks using FEC statistics
US20030091048A1 (en) * 2001-11-13 2003-05-15 Jiang Sam Shiaw-Shiang Detection of ciphering parameter unsynchronization in a RLC entity
US7062165B2 (en) * 2001-12-26 2006-06-13 Nortel Networks Limited Receiver monitoring and optimization using forward error correction information
US7007220B2 (en) 2002-03-01 2006-02-28 Broadlogic Network Technologies, Inc. Error correction coding across multiple channels in content distribution systems
US7209532B2 (en) * 2002-03-28 2007-04-24 Harris Corporation Phase lock loop and method for coded waveforms
JP3556649B2 (ja) * 2002-07-26 2004-08-18 沖電気工業株式会社 メモリの異常動作検出回路，集積回路，及び異常動作検出方法
US7151894B2 (en) * 2002-08-07 2006-12-19 Broadcom Corporation Bit error rate based system and method for optimizing communication system performance
US6862397B2 (en) * 2002-10-15 2005-03-01 The Boeing Company Method for audibly measuring optical efficiency in an installed fiber optic link
US6920591B2 (en) * 2002-12-03 2005-07-19 Adc Telecommunications, Inc. Measuring an error rate in a communication link
US7278080B2 (en) * 2003-03-20 2007-10-02 Arm Limited Error detection and recovery within processing stages of an integrated circuit
US8650470B2 (en) 2003-03-20 2014-02-11 Arm Limited Error recovery within integrated circuit
DE602004001869T2 (de) * 2003-03-20 2007-05-03 Arm Ltd., Cherry Hinton Fehlererkennung und fehlerbehebung für systematische und zufällige fehler innerhalb einer verarbeitungsstufe einer integrierten schaltung
US8185812B2 (en) * 2003-03-20 2012-05-22 Arm Limited Single event upset error detection within an integrated circuit
US7260001B2 (en) * 2003-03-20 2007-08-21 Arm Limited Memory system having fast and slow data reading mechanisms
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8775112B2 (en) * 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
JP2005278122A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 受信機
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US7475304B1 (en) * 2005-02-25 2009-01-06 The United States Of America As Represented By The Secretary Of The Air Force Bit error tester
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US7440224B2 (en) * 2006-01-23 2008-10-21 Toshiba Corporation Disk drive servo
US7721049B2 (en) * 2006-03-27 2010-05-18 Kabuhsiki Kaisha Toshiba Disk drive write method
US7457066B2 (en) * 2006-05-31 2008-11-25 Kabushiki Kiasha Toshiba Method and apparatus for phase-shift null-burst-pattern
US20070279782A1 (en) * 2006-05-31 2007-12-06 Rydhan Abdul R Method and apparatus for determining offset between read and write transducers in a disk drive
US7468859B2 (en) * 2006-05-31 2008-12-23 Kabushiki Kaisha Toshiba Voice coil motor effective resistance determination
US7453660B2 (en) * 2006-05-31 2008-11-18 Kabushiki Kaisha Toshiba Shock feed forward adaptive filters
US20070279781A1 (en) * 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Channel training method and apparatus
US20070279790A1 (en) * 2006-05-31 2007-12-06 Tanner Brian K Adjustable output voltage regulator for disk drive
US7436616B2 (en) * 2006-05-31 2008-10-14 Toshiba Corporation Current pulsing for unloading
US20070279788A1 (en) * 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Method and apparatus to perform defect scanning
EP1976110B1 (en) * 2007-03-31 2014-01-01 Sony Deutschland Gmbh Circuit and method for processing an input signal
US8724483B2 (en) * 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8453019B2 (en) * 2007-11-06 2013-05-28 Nvidia Corporation Method and system for a free running strobe tolerant interface
US8171386B2 (en) * 2008-03-27 2012-05-01 Arm Limited Single event upset error detection within sequential storage circuitry of an integrated circuit
US8161367B2 (en) * 2008-10-07 2012-04-17 Arm Limited Correction of single event upset error within sequential storage circuitry of an integrated circuit
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US8493120B2 (en) 2011-03-10 2013-07-23 Arm Limited Storage circuitry and method with increased resilience to single event upsets
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
TWI521880B (zh) * 2013-01-29 2016-02-11 國立交通大學 軟性電子錯誤防護裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119156A (ja) * 1983-12-01 1985-06-26 Fujitsu Ltd Ｍｓｋ直交同期検波回路
JPH02249341A (ja) * 1989-03-22 1990-10-05 Fujitsu Ltd 擬似エラービット積算回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332029A (en) * 1980-05-16 1982-05-25 Harris Corporation Automatic alignment system for a digital modem
US4387461A (en) * 1981-03-11 1983-06-07 Ford Aerospace & Communications Corporation Experientially determined signal quality measurement device for antipodal data
CA1190289A (en) * 1981-04-28 1985-07-09 Nippon Hoso Kyokai Fm signal demodulation system
US4580101A (en) * 1983-04-06 1986-04-01 Multitone Electronics Plc FM demodulators with local oscillator frequency control circuits
US4594556A (en) * 1983-07-22 1986-06-10 Sharp Kabushiki Kaisha Demodulation circuit from FM signals and demodulation system therefor
JPH0752809B2 (ja) * 1984-12-07 1995-06-05 株式会社日立製作所 Ｆｍ復調回路
US4680765A (en) * 1985-07-26 1987-07-14 Doland George D Autosync circuit for error correcting block decoders
JPS62159505A (ja) * 1986-01-07 1987-07-15 Nec Corp Ｆｍ復調回路
JPH01196946A (ja) * 1988-02-01 1989-08-08 Toshiba Corp 周波数制御装置
US5065107A (en) * 1990-04-19 1991-11-12 University Of Saskatchewan Phase-locked loop bandwidth switching demodulator for suppressed carrier signals
JP2621614B2 (ja) * 1990-08-22 1997-06-18 日本電気株式会社 符号誤り検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119156A (ja) * 1983-12-01 1985-06-26 Fujitsu Ltd Ｍｓｋ直交同期検波回路
JPH02249341A (ja) * 1989-03-22 1990-10-05 Fujitsu Ltd 擬似エラービット積算回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2303278A (en) * 1995-07-11 1997-02-12 Remo Giovanni Andrea Marzolini Adaptive angle demodulation systems
GB2303278B (en) * 1995-07-11 2000-04-26 Remo Giovanni Andrea Marzolini Improvements to demodulation systems

Also Published As

Publication number Publication date
US5455536A (en) 1995-10-03
CN1092222A (zh) 1994-09-14
AU5308094A (en) 1994-07-21
AU666993B2 (en) 1996-02-29
DE4400819C2 (de) 1995-08-17
DE4400819A1 (de) 1994-07-14
CN1055581C (zh) 2000-08-16

Similar Documents

Publication Publication Date Title
JPH06216655A (ja) 復調回路
US5452333A (en) Digital jitter correction method and signal preconditioner
US6545507B1 (en) Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability
US5319679A (en) Method and apparatus for recovering data from a radio signal
JPH06268696A (ja) Ａｆｃ回路
JPH04278733A (ja) データ受信装置
EP0499397B1 (en) Digital communications systems
US6529148B1 (en) Apparatus and method for acquisition of an incoming data stream
US6757024B2 (en) Timing recovery apparatus and method for digital TV using envelope of timing error
JPH06205062A (ja) 遅延検波回路
JP2005039307A (ja) エラー検出装置および方法
JPH09312638A (ja) バーストフレーム位相同期回路
JP2004007429A (ja) データ処理回路
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
US7869552B2 (en) Receiving apparatus for performing frequency synchronization using specific code pattern
JP2001333055A (ja) クロック同期補正方法及び同期クロック生成装置
JPH06141056A (ja) エラー付加回路
JP2944153B2 (ja) 復調基準位相曖昧度除去方式
US11258461B2 (en) Data processing device and method
JPH08330979A (ja) 誤り訂正装置
JPH03239081A (ja) 文字放送信号のスライス信号制御回路
JP2023071215A (ja) 復調回路
JPH08111694A (ja) ビットエラーレート劣化検出回路
JP3229994B2 (ja) フレーム信号のフレーム同期回路
JPH1093648A (ja) Ｑｐｓｋ復調器