JPH0621624A - 実装回路基板 - Google Patents
実装回路基板Info
- Publication number
- JPH0621624A JPH0621624A JP4176376A JP17637692A JPH0621624A JP H0621624 A JPH0621624 A JP H0621624A JP 4176376 A JP4176376 A JP 4176376A JP 17637692 A JP17637692 A JP 17637692A JP H0621624 A JPH0621624 A JP H0621624A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resist layer
- opening
- layer
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000007639 printing Methods 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 abstract description 20
- 239000003795 chemical substances by application Substances 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路基板を直接実装回路基板上に実
装するＣＯＢ（ＣｈｉｐＯｎＢｏａｒｄ）において、Ｃ
ＯＢのモールド範囲を極力小さくする。 【構成】１． 第一のレジスト層、第二のレジスト層、
シルク印刷層を有し、半導体集積回路基板を搭載する部
分に第一のレジスト層の開口部を有し、第一のレジスト
層の開口部の外側に第二のレジスト層の開口部を有し、
第二のレジスト層の開口部の外側にシルク印刷層によっ
て枠を設けたことを特徴とする実装回路基板。２． レ
ジスト層、シルク印刷層を有し、半導体集積回路基板を
搭載する部分にレジスト層の開口部を有し、レジスト層
の開口部の外側にシルク印刷層によって２重の枠を設け
たことを特徴とする実装回路基板。 【効果】実装密度が向上する。また実装基板上に段差を
多く設けることにより、より流動性の高いモールド剤に
おいてもモールド剤の広がりを小さくできる。
装するＣＯＢ（ＣｈｉｐＯｎＢｏａｒｄ）において、Ｃ
ＯＢのモールド範囲を極力小さくする。 【構成】１． 第一のレジスト層、第二のレジスト層、
シルク印刷層を有し、半導体集積回路基板を搭載する部
分に第一のレジスト層の開口部を有し、第一のレジスト
層の開口部の外側に第二のレジスト層の開口部を有し、
第二のレジスト層の開口部の外側にシルク印刷層によっ
て枠を設けたことを特徴とする実装回路基板。２． レ
ジスト層、シルク印刷層を有し、半導体集積回路基板を
搭載する部分にレジスト層の開口部を有し、レジスト層
の開口部の外側にシルク印刷層によって２重の枠を設け
たことを特徴とする実装回路基板。 【効果】実装密度が向上する。また実装基板上に段差を
多く設けることにより、より流動性の高いモールド剤に
おいてもモールド剤の広がりを小さくできる。
Description
【０００１】
【産業上の利用分野】半導体集積回路基板を直接実装回
路基板上に実装するＣＯＢ（Ｃｈｉｐ ＯｎＢｏａｒ
ｄ）技術に関する。
路基板上に実装するＣＯＢ（Ｃｈｉｐ ＯｎＢｏａｒ
ｄ）技術に関する。
【０００２】
【従来の技術】図３に従来技術による実装図を示す。図
３において（ｂ）は（ａ）のＡ−Ａ’上での断面図であ
る。実装回路基板３０１上の半導体集積回路基板３０２
はダイボンディング剤３０３によって接着されている。
半導体集積回路基板３０２上のＡｌパッド３０４、３０
５は実装回路基板上の配線パターン３０６、３０７とＡ
ｕ線３０８、３０９によってそれぞれ電気的に接続され
ている。３１０は実装基板上の配線パターンを電気的に
絶縁するためのレジスト層である。半導体集積回路基板
３０２は表面の保護および耐湿性を向上させるためにモ
ールド剤３１１によって覆われている。このモールド剤
は塗布時には流動性が高く、モールド範囲を小さくする
ためにシルク印刷によってモールド枠３１２を形成して
いた。
３において（ｂ）は（ａ）のＡ−Ａ’上での断面図であ
る。実装回路基板３０１上の半導体集積回路基板３０２
はダイボンディング剤３０３によって接着されている。
半導体集積回路基板３０２上のＡｌパッド３０４、３０
５は実装回路基板上の配線パターン３０６、３０７とＡ
ｕ線３０８、３０９によってそれぞれ電気的に接続され
ている。３１０は実装基板上の配線パターンを電気的に
絶縁するためのレジスト層である。半導体集積回路基板
３０２は表面の保護および耐湿性を向上させるためにモ
ールド剤３１１によって覆われている。このモールド剤
は塗布時には流動性が高く、モールド範囲を小さくする
ためにシルク印刷によってモールド枠３１２を形成して
いた。
【０００３】
【発明が解決しようとする課題】上記従来技術におい
て、モールド剤が多めに塗布された場合にモールド剤が
枠をはみ出してしまい実装禁止領域にまで広がる恐れが
あった。本発明が解決すべき課題は、モールド塗布時の
モールド剤の広がりを小さくすることにある。
て、モールド剤が多めに塗布された場合にモールド剤が
枠をはみ出してしまい実装禁止領域にまで広がる恐れが
あった。本発明が解決すべき課題は、モールド塗布時の
モールド剤の広がりを小さくすることにある。
【０００４】
【課題を解決するための手段】モールド枠の内側に実装
回路基板の配線パターン間の絶縁を保つことを目的とし
たレジスト層を２層に分け、レジスト層の開口部に段差
をつけることによってモールドの広がりを吸収し、さら
に外側のシルク印刷による枠によってモールドをせき止
めるような構造としたことを特徴とする。
回路基板の配線パターン間の絶縁を保つことを目的とし
たレジスト層を２層に分け、レジスト層の開口部に段差
をつけることによってモールドの広がりを吸収し、さら
に外側のシルク印刷による枠によってモールドをせき止
めるような構造としたことを特徴とする。
【０００５】またシルク印刷による枠を２重にして内側
の枠からはみでても外側の枠によってモールドをせき止
めるような構造としたことを特徴とする。
の枠からはみでても外側の枠によってモールドをせき止
めるような構造としたことを特徴とする。
【０００６】
【実施例】（実施例１）図１に本発明の第一の実施例を
示す。図１において（ｂ）は（ａ）のＡ−Ａ’上での断
面図である。実装回路基板１０１上の半導体集積回路基
板１０２はダイボンディング剤１０３によって接着され
ている。半導体集積回路基板１０２上のＡｌパッド１０
４、１０５は実装回路基板上の配線パターン１０６、１
０７とＡｕ線１０８、１０９によってそれぞれ電気的に
接続されている。１１０は実装基板上の配線パターンを
電気的に絶縁するための第一のレジスト層、１１１は第
二のレジスト層である。半導体集積回路基板１０２は表
面の保護および耐湿性を向上させるためにモールド剤１
１２によって覆われている。１１３はシルク印刷層で形
成されたモールド枠である。
示す。図１において（ｂ）は（ａ）のＡ−Ａ’上での断
面図である。実装回路基板１０１上の半導体集積回路基
板１０２はダイボンディング剤１０３によって接着され
ている。半導体集積回路基板１０２上のＡｌパッド１０
４、１０５は実装回路基板上の配線パターン１０６、１
０７とＡｕ線１０８、１０９によってそれぞれ電気的に
接続されている。１１０は実装基板上の配線パターンを
電気的に絶縁するための第一のレジスト層、１１１は第
二のレジスト層である。半導体集積回路基板１０２は表
面の保護および耐湿性を向上させるためにモールド剤１
１２によって覆われている。１１３はシルク印刷層で形
成されたモールド枠である。
【０００７】以上のような構造にすれば、第一と第二の
レジスト層の段差が２０〜３０μｍ程度あるため、モー
ルド剤自身の粘性によってモールド剤１１２の広がりが
抑えられる。さらに外側のモールド枠１１３によってそ
れ以上のモールドの広がりを阻止できる。このことによ
り、設計されたモールド範囲よりモールド剤がはみ出す
ことがなく、実装領域を精密に制御でき、外装体を含め
たより高密度の実装が期待できる。
レジスト層の段差が２０〜３０μｍ程度あるため、モー
ルド剤自身の粘性によってモールド剤１１２の広がりが
抑えられる。さらに外側のモールド枠１１３によってそ
れ以上のモールドの広がりを阻止できる。このことによ
り、設計されたモールド範囲よりモールド剤がはみ出す
ことがなく、実装領域を精密に制御でき、外装体を含め
たより高密度の実装が期待できる。
【０００８】（実施例２）図２に本発明の第二の実施例
を示す。図２において（ｂ）は（ａ）のＡ−Ａ’上での
断面図である。実装回路基板２０１上の半導体集積回路
基板２０２はダイボンディング剤２０３によって接着さ
れている。半導体集積回路基板２０２上のＡｌパッド２
０４、２０５は実装回路基板上の配線パターン２０６、
２０７とＡｕ線２０８、２０９によってそれぞれ電気的
に接続されている。２１０は実装基板上の配線パターン
を電気的に絶縁するためのレジスト層である。半導体集
積回路基板２０２は表面の保護および耐湿性を向上させ
るためにモールド剤２１１によって覆われている。２１
２はシルク印刷層で形成された内側のモールド枠、２１
３は同様にシルク印刷層で形成された外側のモールド枠
である。
を示す。図２において（ｂ）は（ａ）のＡ−Ａ’上での
断面図である。実装回路基板２０１上の半導体集積回路
基板２０２はダイボンディング剤２０３によって接着さ
れている。半導体集積回路基板２０２上のＡｌパッド２
０４、２０５は実装回路基板上の配線パターン２０６、
２０７とＡｕ線２０８、２０９によってそれぞれ電気的
に接続されている。２１０は実装基板上の配線パターン
を電気的に絶縁するためのレジスト層である。半導体集
積回路基板２０２は表面の保護および耐湿性を向上させ
るためにモールド剤２１１によって覆われている。２１
２はシルク印刷層で形成された内側のモールド枠、２１
３は同様にシルク印刷層で形成された外側のモールド枠
である。
【０００９】以上のような構造にすれば、塗布されたモ
ールド剤はまず内側のモールド枠によって広がりを抑え
られる。さらに内側のモールド枠をのりこえた場合で
も、外側のモールド枠によってそれ以上のモールド剤の
広がりを阻止できる。このことにより、上記第一の実施
例と同様に外装体を含めたより高密度の実装が期待でき
る。
ールド剤はまず内側のモールド枠によって広がりを抑え
られる。さらに内側のモールド枠をのりこえた場合で
も、外側のモールド枠によってそれ以上のモールド剤の
広がりを阻止できる。このことにより、上記第一の実施
例と同様に外装体を含めたより高密度の実装が期待でき
る。
【００１０】
【発明の効果】本発明によれば、半導体集積回路基板を
保護するためのモールド剤の広がりを小さくすることが
可能になり、実装密度の向上が期待できる。また実装基
板上に段差を多く設けることにより、より流動性の高い
モールド剤においてもモールド剤の広がりを小さくする
ことが可能である。
保護するためのモールド剤の広がりを小さくすることが
可能になり、実装密度の向上が期待できる。また実装基
板上に段差を多く設けることにより、より流動性の高い
モールド剤においてもモールド剤の広がりを小さくする
ことが可能である。
【図１】 本発明の第一の実施例を示す図。
【図２】 本発明の第二の実施例を示す図。
【図３】 従来の実施例を示す図。
【符号の説明】 １０１、２０１、３０１ 実装回路基板 １０２、２０２、３０２ 半導体集積回路基板 １０３、２０３、３０３ ダイボンディング剤 １０４、１０５、２０４、２０５、３０４、 Ａｌパッド ３０５ １０６、１０７、２０６、２０７、３０６、 Ａｕ線 ３０７ １０８、１０９、２０８、２０９、３０８、 配線パターン ３０９ １１０、１１１、２１０、３１０ レジスト層 １１２、２１１、３１１ モールド剤 １１３、２１２、２１３、３１２ モールド枠
Claims (2)
- 【請求項１】第一のレジスト層、第二のレジスト層、シ
ルク印刷層を有し、半導体集積回路基板を搭載する部分
に第一のレジスト層の開口部を有し、前記第一のレジス
ト層の開口部の外側に第二のレジスト層の開口部を有
し、前記第二のレジスト層の開口部の外側にシルク印刷
層によって枠を設けたことを特徴とする実装回路基板。 - 【請求項２】レジスト層、シルク印刷層を有し、半導体
集積回路基板を搭載する部分にレジスト層の開口部を有
し、前記レジスト層の開口部の外側にシルク印刷層によ
って２重の枠を設けたことを特徴とする実装回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176376A JPH0621624A (ja) | 1992-07-03 | 1992-07-03 | 実装回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176376A JPH0621624A (ja) | 1992-07-03 | 1992-07-03 | 実装回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621624A true JPH0621624A (ja) | 1994-01-28 |
Family
ID=16012554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176376A Pending JPH0621624A (ja) | 1992-07-03 | 1992-07-03 | 実装回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621624A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6409715B1 (en) | 1999-06-09 | 2002-06-25 | Uni-Charm Corporation | Disposable absorbent article |
| US6497693B1 (en) | 1999-03-05 | 2002-12-24 | Uni-Charm Corporation | Disposable undergarment |
| JP2004055847A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | 回路封止構造および火災感知器 |
| US8475427B2 (en) | 2002-02-20 | 2013-07-02 | The Procter & Gamble Company | Disposable absorbent article designed to facilitate an easy change |
| US8563802B2 (en) | 2008-03-04 | 2013-10-22 | Unicharm Corporation | Absorbent article with pattern |
| US8716548B2 (en) | 2002-02-20 | 2014-05-06 | The Procter & Gamble Company | Disposable absorbent article designed to facilitate an easy change |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
-
1992
- 1992-07-03 JP JP4176376A patent/JPH0621624A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6497693B1 (en) | 1999-03-05 | 2002-12-24 | Uni-Charm Corporation | Disposable undergarment |
| US6409715B1 (en) | 1999-06-09 | 2002-06-25 | Uni-Charm Corporation | Disposable absorbent article |
| US8475427B2 (en) | 2002-02-20 | 2013-07-02 | The Procter & Gamble Company | Disposable absorbent article designed to facilitate an easy change |
| US8716548B2 (en) | 2002-02-20 | 2014-05-06 | The Procter & Gamble Company | Disposable absorbent article designed to facilitate an easy change |
| US9259367B2 (en) | 2002-02-20 | 2016-02-16 | The Procter & Gamble | Disposable absorbent article designed to facilitate an easy change |
| US11083646B2 (en) | 2002-02-20 | 2021-08-10 | The Procter & Gamble Company | Disposable absorbent article designed to facilitate an easy change |
| JP2004055847A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | 回路封止構造および火災感知器 |
| US8563802B2 (en) | 2008-03-04 | 2013-10-22 | Unicharm Corporation | Absorbent article with pattern |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US5989941A (en) | Encapsulated integrated circuit packaging | |
| JP3061954B2 (ja) | 半導体装置 | |
| US5461197A (en) | Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board | |
| US6372552B1 (en) | Semiconductor device, ball grid array connection system, and method of making | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| JPH0621624A (ja) | 実装回路基板 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP2570381B2 (ja) | フレキシブルプリント基板へのｉｃチツプ搭載構造 | |
| CN105704929B (zh) | 印刷电路板、集成电路封装件及制造印刷电路板的方法 | |
| JPH01282846A (ja) | 混成集積回路 | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| JPH08204107A (ja) | 樹脂封止型半導体装置 | |
| KR100388293B1 (ko) | 반도체패키지 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JPH077816B2 (ja) | 半導体封止容器 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JPH05226565A (ja) | 半導体装置 | |
| JPH0927567A (ja) | 半導体装置 | |
| JPH0945811A (ja) | 半導体装置 | |
| JPH07106462A (ja) | 半導体装置 | |
| KR960703274A (ko) | 분리 실리콘기판을 사용하여 전기적 열적으로 향상된 팩키지(electrically and thermally enhanced package using a separate silicon substrate) |