[go: up one dir, main page]

JPH06215058A - Measuring circuit designing device for multi-terminal device - Google Patents

Measuring circuit designing device for multi-terminal device

Info

Publication number
JPH06215058A
JPH06215058A JP5023806A JP2380693A JPH06215058A JP H06215058 A JPH06215058 A JP H06215058A JP 5023806 A JP5023806 A JP 5023806A JP 2380693 A JP2380693 A JP 2380693A JP H06215058 A JPH06215058 A JP H06215058A
Authority
JP
Japan
Prior art keywords
circuit
measurement
knowledge base
ideal
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5023806A
Other languages
Japanese (ja)
Inventor
Takatoshi Sugimoto
隆敏 杉本
Masayuki Suzuki
雅之 鈴木
Hideaki Yoshimura
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5023806A priority Critical patent/JPH06215058A/en
Priority to TW83100230A priority patent/TW259843B/zh
Priority to KR1019940000836A priority patent/KR100317727B1/en
Priority to US08/183,358 priority patent/US5414639A/en
Publication of JPH06215058A publication Critical patent/JPH06215058A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To provide a measuring circuit designing device for the multi-terminal device which can greatly be decreased in design man-hours and immediately cope with a change of a tester in use. CONSTITUTION:This device has a knowledge base part 6 which has knowledge base files 71, 72... to be applied to testers of respective makers and also has a knowledge base file 8 wherein measuring methods are described; when an IC characteristic measuring circuit is represented with signal sources, detectors, etc., having ideal characteristics and inputted from an input part 1, a measuring circuit conversion part 9 automatically converts the ideal measuring circuit into a measuring circuit which can be measured by an actually existent tester by using the knowledge base, etc., of a skilled test engineer obtained from the knowledge base part 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多端子装置の測定回路
設計装置に関し、特に半導体集積回路等の如き多端子装
置の特性を測定するための測定回路の設計に用いて好適
な測定回路設計装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a measuring circuit design device for a multi-terminal device, and more particularly to a measuring circuit design suitable for designing a measuring circuit for measuring the characteristics of a multi-terminal device such as a semiconductor integrated circuit. Regarding the device.

【0002】[0002]

【従来の技術】多端子装置である例えば半導体集積回路
(IC)の特性測定は、専用のテスタ(測定装置)が用
いて行われるが、このテスタの特性や仕様にはメーカ間
での統一性がなく、各メーカ毎に特性や仕様が異なって
いる。そのため、ICの特性の測定に際しては、使用す
るテスタの特性や仕様に適合した測定回路を設計し、こ
の測定回路をテスタとの間に介在させることによってI
Cの特性測定を可能としている。
2. Description of the Related Art The characteristics of a multi-terminal device such as a semiconductor integrated circuit (IC) is measured by a dedicated tester (measuring device). The characteristics and specifications of this tester are uniform among manufacturers. The characteristics and specifications are different for each manufacturer. Therefore, when measuring the characteristics of the IC, by designing a measurement circuit that conforms to the characteristics and specifications of the tester to be used and interposing this measurement circuit with the tester, I
This makes it possible to measure the characteristics of C.

【0003】[0003]

【発明が解決しようとする課題】従来は、この測定回路
の設計を、これを専門に行うエンジニア(以下、テスト
エンジニアと称する)がICの設計者によって記述され
た仕様書を基に行っていた。しかしながら、テストエン
ジニアは、使用するテスタ毎にその仕様と特性を熟知す
る必要があり、その熟練には多くの年月を要するととも
に、テストエンジニア自体の人的資源も乏しく、年々増
加するICの新設計数に対応できなくなりつつあるのが
現状である。
Conventionally, an engineer (hereinafter referred to as a test engineer) who specializes in designing the measurement circuit designs the measurement circuit based on a specification written by an IC designer. . However, the test engineer needs to be familiar with the specifications and characteristics of each tester used, and it takes many years for the skill, and the human resources of the test engineer itself are scarce, and the number of new ICs increasing year by year. The current situation is that the number of designs cannot be met.

【0004】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、設計工数を大幅に短
縮できるとともに、使用するテスタが変更されても迅速
に対応可能な多端子装置の測定回路設計装置を提供する
ことにある。
The present invention has been made in view of the above problems, and an object of the present invention is to reduce the design man-hours significantly and to quickly respond even if the tester used is changed. To provide a measuring circuit designing device.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明による測定回路設計装置は、理想測定回路の
データを入力する入力部と、この入力部から入力された
理想測定回路のデータを記憶する記憶部と、各メーカの
テスタに対応するための知識ベース及び測定手法につい
て記述された知識ベースを含む知識ベース部と、記憶部
に書き込まれた理想測定回路のデータを知識ベース部の
各知識ベースを基にして実際に特性測定に使用する実測
定回路のデータに変換しかつ記憶部に書き込む測定回路
変換部とを備えた構成となっている。
In order to achieve the above object, a measuring circuit designing apparatus according to the present invention has an input section for inputting data of an ideal measuring circuit and data of the ideal measuring circuit input from this input section. Of the ideal measurement circuit written in the storage unit, the knowledge base unit including the knowledge base that describes the knowledge base and the measurement method for supporting the tester of each maker, and the data of the ideal measurement circuit written in the storage unit. The measurement circuit conversion unit is configured to convert the data of the actual measurement circuit to be actually used for characteristic measurement based on each knowledge base and write the data in the storage unit.

【0006】[0006]

【作用】IC等の多端子装置の特性測定回路が、理想的
な特性を持つ信号源や検出器等で表現されて入力される
と、その理想的な測定回路を、熟練したテストエンジニ
アの知識ベース等を用いて実際に存在するテスタで測定
可能な測定回路に自動変換する。これによれば、実際の
即位回路に変換を行うのにテストエンジニアの介在を要
しないため、設計工数を大幅に短縮できるとともに、使
用するテスタが変更されても迅速に対応できる。
When a characteristic measuring circuit of a multi-terminal device such as an IC is expressed by a signal source or detector having ideal characteristics and input, the ideal measuring circuit can be learned by a skilled test engineer. It is automatically converted into a measurement circuit that can be measured by an existing tester using a base. According to this, since the test engineer does not need to intervene in the conversion to the actual coordinate circuit, the design man-hour can be greatly reduced and the tester to be used can be promptly dealt with.

【0007】[0007]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は、本発明の一実施例を示すシステム
概念図である。図1において、キーボード等の入力部1
からは、回路設計者によって理想信号源や理想検出器、
あるいは理想的な特性を持った周辺部品に関するデータ
が、理想測定回路のデータとして入力される。この理想
測定回路のデータは、入出力装置2によって記憶装置3
の所定の領域に書き込まれる。記憶装置3に書き込まれ
た理想測定回路のデータに関しては、正しく記述されて
いるかを、回路シミュレータ4を用いてディスプレイ5
にて確認でき、もし、間違って記述されている場合に
は、入力部1及び入出力装置2を使って訂正できるよう
になっている。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a system conceptual diagram showing an embodiment of the present invention. In FIG. 1, an input unit 1 such as a keyboard
From the ideal signal source and ideal detector by the circuit designer,
Alternatively, data on peripheral components having ideal characteristics are input as data of the ideal measurement circuit. The data of this ideal measurement circuit is stored in the storage device 3 by the input / output device 2.
Is written in a predetermined area of. With respect to the data of the ideal measurement circuit written in the storage device 3, it is displayed on the display 5 using the circuit simulator 4 whether the description is correct.
If it is incorrect, it can be corrected by using the input unit 1 and the input / output device 2.

【0008】知識ベース部6は、1つあるいは複数のメ
ーカのテスタに対応するためのテスタ用知識ベースファ
イル71 ,72 ,……と、測定手法について記述された
測定ノウハウ知識ベースファイル8とを有している。テ
スタ用知識ベースファイル71 ,72 ,……には、各メ
ーカのテスタの仕様や特性に関する知識ベースが格納さ
れている。そして、実際に測定に使用するテスタに対応
する知識ベースファイルがテストエンジニアによって入
力部1にて指定される。一方、測定ノウハウ知識ベース
ファイル8には、例えばある信号レベルに対してはアン
プのゲインをどの程度に設定すれば良いか、などの熟練
したテストエンジニアのノウハウに関する知識ベースが
格納されている。このノウハウに関しては、測定に用い
るテスタ毎に持つことができる。
The knowledge base unit 6 includes a tester knowledge base file 7 1 , 7 2 , ... For supporting testers of one or a plurality of makers, and a measurement know-how knowledge base file 8 describing a measurement method. have. Tester knowledge base file 7 1, 7 2, the ...., knowledge base are stored regarding the specifications and characteristics of the tester of each manufacturer. Then, the knowledge base file corresponding to the tester actually used for measurement is specified by the test engineer in the input unit 1. On the other hand, the measurement know-how knowledge base file 8 stores a knowledge base concerning know-how of a skilled test engineer such as how much the gain of the amplifier should be set for a certain signal level. This know-how can be held for each tester used for measurement.

【0009】測定回路変換部9は、理想的な信号源、検
出器、周辺部品に関するデータで記述されかつ記憶装置
3に書き込まれた理想測定回路のデータを、テスタ用知
識ベースファイル71 ,72 ,……及び測定ノウハウ知
識ベースファイル8の各知識ベースを基に、実際に特性
測定に使用するテスタで測定可能なテスタ用測定回路の
データに変換する。このテスタ用測定回路のデータは、
記憶装置3の所定の領域に書き込まれる。また、この実
際のテスタ用測定回路については、回路シミュレータ4
を用いて動作確認することができるようになっている。
The measurement circuit conversion unit 9 converts the data of the ideal measurement circuit described in the data about the ideal signal source, the detector and the peripheral parts and written in the storage device 3 into the knowledge base files 7 1 and 7 for the tester. 2 , ... and measurement know-how Based on each knowledge base of the knowledge base file 8, it is converted into the data of the tester measurement circuit that can be measured by the tester actually used for the characteristic measurement. The data of this tester measurement circuit is
It is written in a predetermined area of the storage device 3. For the actual tester measurement circuit, see the circuit simulator 4
You can check the operation using.

【0010】次に、上記構成の測定回路設計装置による
実際の測定回路の設計につき、例えば6ピンの或るIC
の特性を測定する場合を例にとって説明する。先ず、回
路設計者が被測定IC11の特性の測定回路を、図2に
示すように、理想信号源12、理想電圧源13、理想検
出器14及び理想的な特性を持った周辺部品R1
2 ,C1 ,C2 などで表現して入力部1から入力し、
この理想回路に関するデータを入出力装置2を経由して
記憶装置3に書き込む。続いて、テストエンジニアが実
際に特性測定に使用するテスタに対応するテスタ用知識
ベースファイル71 ,72 ,……を入力部1にて指定す
る。
Next, regarding the actual design of the measurement circuit by the measurement circuit designing apparatus having the above-mentioned structure, for example, an IC with 6 pins is used.
An example will be described where the characteristic of is measured. First, as shown in FIG. 2, a circuit designer uses an ideal signal source 12, an ideal voltage source 13, an ideal detector 14, and peripheral components R 1 having ideal characteristics to measure a characteristic of the IC under test 11, as shown in FIG.
Expressed as R 2 , C 1 , C 2, etc., and input from the input unit 1,
The data regarding this ideal circuit is written into the storage device 3 via the input / output device 2. Then, the test engineer specifies the tester knowledge base files 7 1 , 7 2 , ... Corresponding to the tester actually used for the characteristic measurement by the input unit 1.

【0011】測定回路変換部9は、対応する知識ベース
ファイルから得られる信号レベル、信号波形、信号周波
数などの知識ベースを基にし、さらに測定ノウハウ知識
ベースファイル8から得られる熟練したテストエンジニ
アのノウハウを参照しつつテスタと被測定IC11との
間に、図3に示すように、増幅器15や減衰器16を挿
入したり、コンデンサC3 など実際に測定を行うのに必
要な周辺回路を自動的に付加することにより、実際に使
用するテスタで被測定IC11を測定できる測定回路に
自動的に変換する。このとき、変換の必要のない周辺部
品(R1 ,R2 ,C1 ,C2 )は、そのまま変換されず
に残っている。
The measurement circuit conversion unit 9 is based on a knowledge base such as a signal level, a signal waveform, and a signal frequency obtained from a corresponding knowledge base file, and further, know-how of a skilled test engineer obtained from a measurement know-how knowledge base file 8. As shown in FIG. 3, the peripheral circuit necessary for actually performing the measurement such as inserting the amplifier 15 or the attenuator 16 and the capacitor C 3 is automatically provided between the tester and the IC 11 to be measured. In addition, the IC 11 to be measured is automatically converted into a measurement circuit that can be measured by a tester actually used. At this time, the peripheral components (R 1 , R 2 , C 1 , C 2 ) that do not need to be converted remain as they are without conversion.

【0012】このように、各メーカのテスタに対応する
ためのテスタ用知識ベースファイル71 ,72 ,……及
び熟練したテストエンジニアのノウハウが記述された測
定ノウハウ知識ベースファイル8を用意しておくことに
より、測定の仕様を回路設計者が理解し易い理想信号源
12、理想電圧源12、理想検出器14及び理想的な周
辺部品R1 ,R2 ,C1 ,C2 で記述すれば良いので、
容易に測定の内容を記述できることになる。
As described above, the tester knowledge base files 7 1 , 7 2 , ... For dealing with the testers of the respective manufacturers and the measurement know-how knowledge base file 8 in which the know-how of the experienced test engineer is described are prepared. If the measurement specifications are described by the ideal signal source 12, the ideal voltage source 12, the ideal detector 14, and the ideal peripheral components R 1 , R 2 , C 1 , and C 2 that are easily understood by the circuit designer, So good
The contents of measurement can be easily described.

【0013】また、回路シミュレータ4を用いることに
よって回路シミュレーションもできるため、仕様の記述
ミスの発見も容易に可能となる。さらに、実際の測定回
路への変換を行うにも、テストエンジニアの介在を要し
ないので、設計に要する工数を大幅に短縮することが可
能となる。またさらに、数種のテスタへの回路の変換
も、知識ベースを作成するだけで可能となるので、生産
ラインの都合で使用するテスタが変更されても、これに
迅速に対応できることになる。
Further, since circuit simulation can be performed by using the circuit simulator 4, it is possible to easily find a description error in specifications. Further, since conversion to an actual measurement circuit does not require the intervention of a test engineer, the number of man-hours required for design can be significantly reduced. Furthermore, since the circuit can be converted into several kinds of testers only by creating a knowledge base, even if the tester used is changed due to the production line, it can be dealt with quickly.

【0014】ところで、ICの特性測定には、その測定
項目毎に異なる回路構成の測定回路が用いられることか
ら、数百にも及ぶ測定項目毎の測定回路を1つの総合測
定回路に合成する必要がある。そのための本発明の他の
実施例を図4に示す。図4において、入力部1からは、
測定項目毎の測定回路1〜Nに関するデータが理想測定
回路のデータとして入力され、記憶装置3の中にそのネ
ットリストが作成される。これらネットリストに基づ
き、回路合成部17によって測定項目毎の測定回路を1
つの総合測定回路に合成する処理が行われる。
By the way, since measurement circuits having different circuit configurations are used for measurement of IC characteristics, it is necessary to combine several hundreds of measurement circuits for each measurement item into one comprehensive measurement circuit. There is. Another embodiment of the present invention for that purpose is shown in FIG. In FIG. 4, from the input unit 1,
Data regarding the measurement circuits 1 to N for each measurement item is input as data of the ideal measurement circuit, and the netlist is created in the storage device 3. Based on these netlists, the circuit synthesizing unit 17 sets one measurement circuit for each measurement item.
The process of combining the two integrated measurement circuits is performed.

【0015】すなわち、回路合成部17は、記憶装置3
に測定項目毎に書き込まれた測定回路のネットリストを
測定したい項目数だけ読み込み、読み込んだ複数の測定
回路のネットリストに基づいて理想的な1つの総合測定
回路に合成し、そのネットリストを出力するとともに、
その総合測定回路内に入れられたリレーにより各測定項
目毎に等価な回路とするためのリレー条件ファイルを作
成し、記憶装置3に格納する。オペレータは、記憶装置
3に格納された総合測定回路のネットリストとリレー条
件ファイルにより、入力された各測定回路の内容を満足
する1つの回路図と各テスト毎にどのリレーを駆動すれ
ば良いかを知ることができる。
That is, the circuit synthesizing unit 17 includes the storage device 3
The net list of the measurement circuit written for each measurement item is read for the number of items you want to measure, and based on the read net list of multiple measurement circuits, it is combined into one ideal total measurement circuit and the net list is output. Along with
A relay condition file for making an equivalent circuit for each measurement item is created by the relays included in the comprehensive measurement circuit, and stored in the storage device 3. Based on the net list of the total measurement circuit and the relay condition file stored in the storage device 3, the operator should drive one circuit diagram satisfying the contents of each input measurement circuit and which relay should be driven for each test. You can know.

【0016】次に、回路合成部17において、一例とし
て、図5に示す如き測定項目1〜4毎の測定回路(a)
〜(d)を、図6に示す如き総合測定回路(a)に合成
するとともに、そのリレー条件ファイル(b)を作成す
る際のアルゴリズムにつき、図7及び図8のフローチャ
ートにしたがって説明する。なお、ICの特性測定に用
いられる数百にも及ぶ測定項目毎の測定回路に関するデ
ータは、予め入力されかつネットリストとして記憶装置
3に格納されているものとする。
Next, in the circuit synthesizing section 17, as an example, the measurement circuit (a) for each of the measurement items 1 to 4 as shown in FIG.
(D) to (d) are combined with the total measurement circuit (a) shown in FIG. 6, and the algorithm for creating the relay condition file (b) will be described with reference to the flowcharts of FIGS. 7 and 8. It is assumed that the data regarding the measurement circuits for each of the hundreds of measurement items used for measuring the characteristics of the IC are input in advance and stored in the storage device 3 as a net list.

【0017】図7及び図8のフローチャートにおいて、
先ず、合成したい複数の測定回路のネットリストを記憶
装置3から読み込み(ステップS1)、ICのある1つ
の端子Aに着目し(ステップS2)、図9(a)に示す
ように、その端子Aに直接接続される素子を、既に読み
込んである複数の測定回路のネットリストから抽出する
(ステップS3)。次に、抽出された素子の数が「0」
か否かを判断し(ステップS4)、「0」であれば、端
子Aに何も結線せず(ステップS5)、ICの端子で回
路合成されてない端子が残っているか否かを判断する
(ステップS6)。
In the flowcharts of FIGS. 7 and 8,
First, the netlists of a plurality of measurement circuits to be synthesized are read from the storage device 3 (step S1), and attention is paid to one terminal A having an IC (step S2). As shown in FIG. The elements directly connected to are extracted from the netlists of the plurality of measurement circuits that have already been read (step S3). Next, the number of extracted elements is "0".
It is determined whether or not (step S4), and if it is "0", nothing is connected to the terminal A (step S5), and it is determined whether or not there is a terminal of the IC that is not circuit-synthesized. (Step S6).

【0018】そして、残っていれば、ICの端子のうち
回路合成されていない端子の1つを選択し(ステップS
7)、ステップS3に戻って新たに端子Aとして回路合
成を繰り返す一方、残っていなけば、一連の処理を終了
する。ステップS4において、「0」でないと判定した
場合には、抽出された素子のうち同じものが存在するか
否かを判断し(ステップS8)、存在する場合には、図
9(b)に示すように、同じ素子については1つの素子
に集約した後(ステップS9)、一方存在しない場合に
は直接に、図9(c)に示すように、端子Aと抽出され
た素子B,C間をメイクリレーRL -1,RL -2で接続す
る(ステップS10)。
Then, if any of them remains, one of the terminals of the IC which is not circuit-synthesized is selected (step S
7) Then, returning to step S3, the circuit synthesis is repeated for a new terminal A, while if there is no remaining one, the series of processing is terminated. If it is determined in step S4 that it is not "0", it is determined whether or not the same element exists among the extracted elements (step S8), and if it exists, it is shown in FIG. 9B. As described above, after consolidating the same element into one element (step S9), if not present, directly between the terminal A and the extracted elements B and C as shown in FIG. 9C, Connection is made with make relays RL -1, RL -2 (step S10).

【0019】次に、測定項目毎に端子Aと素子B,C間
の電気的接続状態が等価になるように、図10に示すメ
イクリレーRL -1,RL -2のスイッチ条件(a)を求め
(ステップS11)、続いて全測定項目でスイッチ条件
がONになるリレーがあるか否かを判断する(ステップ
S12)。そして、全測定項目でスイッチ条件がONに
なるリレーがあれば、スイッチ条件が全てONになるリ
レーを直接結線に変更し、スイッチ条件(a)からその
リレーを消去した後(ステップS13)、ONになるリ
レーがなければ直接、メイクリレーRL -1,RL -2のス
イッチ条件(a)の中にスイッチ条件が排反となってい
る2個のメイクリレーがあるか否かを判断する(ステッ
プS14)。
Next, the switch conditions (a) of make relays R L -1, R L -2 shown in FIG. 10 are set so that the electrical connection state between terminal A and elements B, C becomes equivalent for each measurement item. ) Is obtained (step S11), and then it is determined whether or not there is a relay whose switch condition is ON for all measurement items (step S12). Then, if there is a relay whose switch condition is ON for all measurement items, the relay whose switch condition is all ON is changed to a direct connection, and the relay is deleted from the switch condition (a) (step S13), and then turned ON. If there is no such relay, it is directly judged whether or not there are two make relays whose switch conditions are “exclusion” in the switch conditions (a) of make relays RL −1 and RL −2. (Step S14).

【0020】スイッチ条件の中に排反となっている2個
のメイクリレーがある場合には、該当する2つのリレー
のうち、電気的に接続されている項目の多い素子側のリ
レー端子をノーマリーオフとするために、図9(d)に
示すように、2つのメイクリレーRL -1,RL -2を1つ
のトランスファーリレーRL -10 に変更し、このトラン
スファーリレーRL -10 のスイッチ条件(b)を作成し
(ステップS15)、続いてトランスファーリレーに変
換されたリレー2個をスイッチ条件(a)から削除し
(ステップS16)、しかる後ステップS14に戻る。
When there are two make relays that have been rejected in the switch conditions, the relay terminals on the element side, which has the most electrically connected items, of the two corresponding relays are not connected. to the Mariofu, as shown in FIG. 9 (d), 2 two make the relay R L -1, to change the R L -2 to one transfer relay R L -10, the transfer relay R L -10 Switch condition (b) is created (step S15), the two relays converted into transfer relays are deleted from the switch condition (a) (step S16), and then the process returns to step S14.

【0021】スイッチ条件の中に排反となっている2個
のメイクリレーがない場合には、端子Aと、それにつな
がるリレーRL -10 と素子B,Cのネットリスト及びリ
レーのスイッチ条件(a),(b)を記憶装置3に書き
出し(ステップS17)、続いて素子B,Cに端子Aと
接続される分枝以外の回路合成をされてない回路分岐が
あるか否かを判断する(ステップS18)。そして、上
記回路分岐があれば、素子B,Cの持つ端子のうち端子
Aと接続されていない端子のうちの1つを選択し(ステ
ップS19)、これを新たに端子AとしてステップS3
に戻って回路合成を繰り返す。一方、上記分岐回路がな
ければ、そのままステップS6に移行する。
If there are not two make relays that are rejected in the switch condition, the terminal A, the relay R L -10 connected to it, the netlist of the elements B and C, and the switch condition of the relay ( (a) and (b) are written to the storage device 3 (step S17), and then it is determined whether or not there is a circuit branch other than the branch connected to the terminal A in the elements B and C that has not been subjected to circuit synthesis. (Step S18). If there is the above circuit branch, one of the terminals not connected to the terminal A among the terminals of the elements B and C is selected (step S19), and this is newly set as the terminal A in step S3.
Return to and repeat circuit synthesis. On the other hand, if there is no branch circuit, the process directly proceeds to step S6.

【0022】なお、上記実施例では、ICの特性測定に
適用した場合について説明したが、これに限定されるも
のではなく、本発明は、IC以外にも多端子装置全般に
ついてその特性測定に適用し得るものである。
In the above embodiment, the case where the present invention is applied to the characteristic measurement of the IC has been described. However, the present invention is not limited to this, and the present invention is applied to the characteristic measurement of general multi-terminal devices other than the IC. It is possible.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
IC等の如き多端子装置の特性測定回路を、理想的な特
性を持つ信号源や検出器等で表現して入力するように
し、その理想的な測定回路を熟練したテストエンジニア
の知識ベース等を用いて実際に存在するテスタで測定可
能な測定回路に自動変換する構成としたことにより、実
際の即位回路に変換を行うのにテストエンジニアの介在
を要しないため、設計工数を大幅に短縮できるととも
に、使用するテスタが変更されても迅速に対応できるこ
とになる。
As described above, according to the present invention,
The characteristic measurement circuit of a multi-terminal device such as an IC is represented by a signal source or detector having ideal characteristics and input, and the ideal measurement circuit is stored in the knowledge base of a skilled test engineer. Since it is configured to automatically convert to a measurement circuit that can be measured by an actually existing tester, it does not require the intervention of a test engineer to perform conversion to an actual coordinate circuit, and the design man-hour can be greatly reduced. , Even if the tester to be used is changed, it can respond promptly.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すシステム概念図であ
る。
FIG. 1 is a system conceptual diagram showing an embodiment of the present invention.

【図2】変更前の理想測定回路の回路図である。FIG. 2 is a circuit diagram of an ideal measurement circuit before change.

【図3】変更後の実際に使用するテスタ用測定回路の回
路図である。
FIG. 3 is a circuit diagram of a tester measurement circuit actually used after the change.

【図4】本発明の他の実施例を示すシステム概念図であ
る。
FIG. 4 is a system conceptual diagram showing another embodiment of the present invention.

【図5】回路合成前の測定項目毎の回路例を示す回路図
である。
FIG. 5 is a circuit diagram showing a circuit example for each measurement item before circuit synthesis.

【図6】合成後の総合測定回路及びリレー条件ファイル
を示す図である。
FIG. 6 is a diagram showing an integrated measurement circuit and a relay condition file after combination.

【図7】回路合成のアルゴリズムを示すフローチャート
(その1)である。
FIG. 7 is a flowchart (No. 1) showing an algorithm of circuit synthesis.

【図8】回路合成のアルゴリズムを示すフローチャート
(その2)である。
FIG. 8 is a flowchart (part 2) showing an algorithm of circuit synthesis.

【図9】回路合成の各過程における回路状態を示す回路
図である。
FIG. 9 is a circuit diagram showing a circuit state in each process of circuit synthesis.

【図10】リレー条件を示す図である。FIG. 10 is a diagram showing relay conditions.

【符号の説明】[Explanation of symbols]

1 入力部 3 記憶部 4 回路シミュレータ 5 ディスプレイ 6 知識ベース部 71 ,72 ,…… テスタ用知識ベースファイル 8 測定ノウハウ知識ベースファイル 9 測定回路変換部 17 回路合成部1 Input Section 3 Storage Section 4 Circuit Simulator 5 Display 6 Knowledge Base Section 7 1 , 7 2 , ... Tester Knowledge Base File 8 Measurement Know-how Knowledge Base File 9 Measurement Circuit Conversion Section 17 Circuit Synthesis Section

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 理想測定回路のデータを入力する入力部
と、 前記入力部から入力された前記理想測定回路のデータを
記憶する記憶部と、 各メーカのテスタに対応するための知識ベース及び測定
手法について記述された知識ベースを含む知識ベース部
と、 前記記憶部に書き込まれた前記理想測定回路のデータを
前記知識ベース部の各知識ベースを基にして実際に特性
測定に使用する実測定回路のデータに変換しかつ前記記
憶部に書き込む測定回路変換部とを備えたことを特徴と
する多端子装置の測定回路設計装置。
1. An input unit for inputting data of an ideal measurement circuit, a storage unit for storing data of the ideal measurement circuit input from the input unit, a knowledge base and a measurement for supporting a tester of each manufacturer. A knowledge base section including a knowledge base that describes the method, and an actual measurement circuit that actually uses the data of the ideal measurement circuit written in the storage section for characteristic measurement based on each knowledge base of the knowledge base section. And a measuring circuit converting unit for writing the data into the storage unit and writing the data in the storage unit.
【請求項2】 前記記憶部の記憶データに基づいて前記
実測定回路の動作確認を行う回路シミュレータを有する
ことを特徴とする請求項1記載の多端子装置の測定回路
設計装置。
2. The measurement circuit design apparatus for a multi-terminal device according to claim 1, further comprising a circuit simulator for confirming the operation of the actual measurement circuit based on the data stored in the storage unit.
【請求項3】 前記記憶部には、前記入力部から測定項
目毎に入力された理想測定回路のネットリストを作成し
て記憶することとし、 前記記憶部からネットリストを複数読み込んで多端子装
置の各端子毎に接続される素子を読み取って1つの総合
測定回路に合成する回路合成部を有することを特徴とす
る請求項1又は2記載の多端子装置の測定回路設計装
置。
3. A netlist of the ideal measurement circuit input from the input section for each measurement item is created and stored in the storage section, and a plurality of netlists are read from the storage section to provide a multi-terminal device. 3. The measuring circuit designing device for a multi-terminal device according to claim 1, further comprising a circuit synthesizing unit for reading an element connected to each of the terminals and synthesizing it into one integrated measuring circuit.
【請求項4】 前記回路合成部は、多端子装置の各端子
に接続される素子を同じ端子には同じ素子が重複しない
ように配し、かつ端子と各素子間にメイクリレーを介在
させるとともに、前記メイクリレーのオン/オフ条件を
各測定項目毎に作成して前記記憶部に記憶することを特
徴とする請求項3記載の多端子装置の測定回路設計装
置。
4. The circuit synthesizing unit arranges elements connected to each terminal of the multi-terminal device so that the same element does not overlap with the same terminal, and a make relay is interposed between the terminal and each element. 4. The measuring circuit design device for a multi-terminal device according to claim 3, wherein the on / off condition of the make relay is created for each measurement item and stored in the storage unit.
【請求項5】 前記回路合成部は、同じ端子に接続され
るメイクリレーのうちスイッチ条件が排反となるリレー
をトランスファリレーに変換することを特徴とする請求
項3記載の多端子装置の測定回路設計装置。
5. The multi-terminal device measurement according to claim 3, wherein the circuit synthesizing unit converts a make relay connected to the same terminal and having a switch condition of discharging to a transfer relay. Circuit design equipment.
JP5023806A 1993-01-19 1993-01-19 Measuring circuit designing device for multi-terminal device Pending JPH06215058A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5023806A JPH06215058A (en) 1993-01-19 1993-01-19 Measuring circuit designing device for multi-terminal device
TW83100230A TW259843B (en) 1993-01-19 1994-01-13
KR1019940000836A KR100317727B1 (en) 1993-01-19 1994-01-18 Automatic testing method and testing apparatus for device
US08/183,358 US5414639A (en) 1993-01-19 1994-01-19 Automatic testing method and testing apparatus for devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5023806A JPH06215058A (en) 1993-01-19 1993-01-19 Measuring circuit designing device for multi-terminal device

Publications (1)

Publication Number Publication Date
JPH06215058A true JPH06215058A (en) 1994-08-05

Family

ID=12120573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5023806A Pending JPH06215058A (en) 1993-01-19 1993-01-19 Measuring circuit designing device for multi-terminal device

Country Status (2)

Country Link
JP (1) JPH06215058A (en)
TW (1) TW259843B (en)

Also Published As

Publication number Publication date
TW259843B (en) 1995-10-11

Similar Documents

Publication Publication Date Title
US5668745A (en) Method and apparatus for testing of semiconductor devices
US20090105983A1 (en) Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
CN108549606A (en) interface test method and device
JP2697861B2 (en) Automatic measurement program creation device
CN116467989A (en) Circuit analysis method, circuit analysis device, electronic equipment and storage medium
CN1804648B (en) Incremental generation of calibration factors for automated test equipment
KR100317727B1 (en) Automatic testing method and testing apparatus for device
JPH06215058A (en) Measuring circuit designing device for multi-terminal device
US7055135B2 (en) Method for debugging an integrated circuit
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
US20030136840A1 (en) Method and system for managing integrated circuit test programs using bar codes
US7043707B2 (en) Simulation result verification method and simulation result verification device
US5020009A (en) Method and apparatus for preparing measurement specifications of electronic circuits
JPH05157592A (en) Electronics performance test device
CN1841077B (en) Compilation of calibration information for plural testflows
JP3259397B2 (en) How to connect tester and device board
JP4921751B2 (en) Fault detection simulation system, fault detection simulation method and program
CN114972576B (en) Method, apparatus and storage medium for generating LTT schematic
RU2740546C1 (en) Multifunctional automated workstation for testing radioelectronic equipment
JP2583057B2 (en) IC test system
CN115758976B (en) Method for comparing device differences in PDK, electronic equipment and computer readable medium
JPH1183560A (en) Inspection-data processing system
US6850860B2 (en) Semiconductor device testing apparatus and test method therefor
JPS6363068B2 (en)
US6618838B1 (en) Method and apparatus for processing an output of a design tool