[go: up one dir, main page]

JPH06205027A - Local loop back of isochronal data in switching mechanism - Google Patents

Local loop back of isochronal data in switching mechanism

Info

Publication number
JPH06205027A
JPH06205027A JP5274060A JP27406093A JPH06205027A JP H06205027 A JPH06205027 A JP H06205027A JP 5274060 A JP5274060 A JP 5274060A JP 27406093 A JP27406093 A JP 27406093A JP H06205027 A JPH06205027 A JP H06205027A
Authority
JP
Japan
Prior art keywords
data
hub
node
isochronous
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5274060A
Other languages
Japanese (ja)
Other versions
JP3539747B2 (en
Inventor
Brian C Edem
ブライアン・シー・エデム
Michael S Evans
マイケル・エス・エヴァンス
Debra J Worsley
デブラ・ジェイ・ワースリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH06205027A publication Critical patent/JPH06205027A/en
Application granted granted Critical
Publication of JP3539747B2 publication Critical patent/JP3539747B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6432Topology
    • H04L2012/6437Ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6432Topology
    • H04L2012/644Star
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6448Medium Access Control [MAC]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6448Medium Access Control [MAC]
    • H04L2012/6454Random, e.g. Ethernet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6459Multiplexing, e.g. TDMA, CDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE: To keep a large band width margin on the bus of a large band width for other isochronous or non-isochronous data traffic. CONSTITUTION: A data communication system such as a LAN or a WAN is provided with isochronous data transmission ability. The system time-division multiplexes both isochronous and non-isochronous data to a repetitive frame structure with a 4-bit nibble as a base and transmits them. Arrived data are demultiplexed to different channels, so as to process individual data streams by an appropriate hardware in a hub, for instance. The data are hierarchically passed from sources 48c and 48d via a node 42b to the hub. The hub places the data in an internal connection memory, switches them onto the bus of the large band width and distributes them to the other destination station hub, the node or the combination of sink. In the case that a source node and a destination station node are attached to the same hub, the hub directly performs local loop-back to the destination station node, and the need for placing transmission data on the bus first is avoided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ローカルエリアネット
ワーク又はワイドエリアネットワークのようなデータ通
信ネットワークに関し、詳しくは等時性データを転送す
るためのネットワークに関するものである。
FIELD OF THE INVENTION The present invention relates to data communication networks such as local area networks or wide area networks, and more particularly to networks for transferring isochronous data.

【0002】[0002]

【従来の技術】等時性(isochronous)データは一般的
には、パケット化されていない、不確定な、潜在的に連
続長であるデータとして記述することができる。等時性
データソースには、イメージ及びそれに伴うサウンドを
表すデータの実質的に連続的なストリームを出力するビ
デオカメラ、及び実質的に連続的な音声データのストリ
ームを出力する電話がある。等時性データシンクの例
は、表示を行うために、実質的に連続的なビデオデータ
のストリームを受信するビデオモニターである。
BACKGROUND OF THE INVENTION Isochronous data can generally be described as unpacketized, indeterminate, potentially continuous length data. Isochronous data sources include video cameras that output a substantially continuous stream of data representing images and associated sounds, and telephones that output a substantially continuous stream of audio data. An example of an isochronous data sink is a video monitor that receives a substantially continuous stream of video data for display.

【0003】図1(A)は、等時性データ転送を概略的
に示している。データの転送又は「接続」は最初に、例
えば電話での会話を開始し、又はビデオカメラ転送を開
始12することによって開始される。データ転送が開始さ
れた後に、恐らくはハウスキーピング情報(例えば宛先
局、ソース、オーディオ又はビデオタイミングその他)
の転送を随伴するデータの転送が、例えば電話会話又は
ビデオ伝送の終了14に至るまでの、不確定期間にわたっ
て実質的に連続的にもたらされる。転送される全てのビ
ットがデータビットを表す必要はない。宛先局及びオー
ディオ又はビデオタイミングを制御する「ハウスキーピ
ング」ビットも転送されうる。さらにまた、転送される
データが、電話での会話に際しての沈黙、又は空白のビ
デオイメージの転送といったように、「空」データから
なることができる。等時性データ転送の1つの形式は、
例えば1991年3月25日のFDDI-II Hybrid Multiplexer,
Revision 2.4に記載された如き、ファイバ分散データイ
ンタフェース-II(FDDI-II)である。
FIG. 1A schematically illustrates isochronous data transfer. The transfer or "connection" of data is first initiated, for example, by initiating a telephone conversation or by initiating a video camera transfer 12. Probably housekeeping information (eg destination station, source, audio or video timing etc.) after the data transfer is initiated.
The transfer of data, which is accompanied by the transfer of, occurs substantially continuously over an indeterminate period, for example up to the end 14 of the telephone conversation or video transmission. Not all bits transferred need represent data bits. "Housekeeping" bits that control the destination station and audio or video timing may also be transferred. Furthermore, the data transferred can consist of "empty" data, such as silence during a telephone conversation, or transfer of a blank video image. One form of isochronous data transfer is
For example, FDDI-II Hybrid Multiplexer on March 25, 1991,
Fiber Distributed Data Interface-II (FDDI-II), as described in Revision 2.4.

【0004】非等時性ソース及びシンクに加えて等時性
ソース及びシンクを含むマルチメディアコンピュータ及
びワークステーションの利用可能性の増大により、ネッ
トワーク環境において等時性データを伝送することにつ
いての関心が高まっている。多くの既存のネットワーク
は、ネットワーク上のステーション間で、非等時性デー
タ通信を用いている。一般に用いられているデータ転送
プロトコルは、パケット転送システム及びトークンリン
グシステムを含んでいる。
Due to the increased availability of multimedia computers and workstations containing isochronous sources and sinks in addition to non-isochronous sources and sinks, there has been an interest in transmitting isochronous data in a network environment. It is rising. Many existing networks use non-isochronous data communication between stations on the network. Commonly used data transfer protocols include packet transfer systems and token ring systems.

【0005】パケット化データ転送の1つの例は、一般
に用いられているイーサネットシステムである。10BASE
-Tとして知られている1つの実施形態が、1989年11月15
日の、IEEE Standard 802.3に補充されたドラフト9に
記述されている。図1(B)は、パケット伝送22を示し
ている。
One example of packetized data transfer is the commonly used Ethernet system. 10BASE
One embodiment known as -T is November 15, 1989.
It is described in Draft 9, supplemented by IEEE Standard 802.3 of the day. FIG. 1B shows the packet transmission 22.

【0006】トークンリングシステムでは、ノードは電
子的トークンを捕獲した後においてのみ、データを転送
する。一般に用いられているトークンリングシステムの
1つは、IEEE Standard 802.5に記述されている。図1
(C)はトークンリングシステムにおけるデータ転送23
を示している。
In token ring systems, nodes transfer data only after capturing an electronic token. One commonly used token ring system is described in IEEE Standard 802.5. Figure 1
(C) is data transfer in the token ring system 23
Is shown.

【0007】[0007]

【発明が解決しようとする課題】これらの既存のデータ
ネットワーク上に等時性データを適応させようとする従
来の多くの試みは、不利な動作特性をもたらす結果とな
った。幾つかの従来の等時性デバイスにおいては、所与
の等時性ソース又はシンクに利用可能な帯域幅は、ネッ
トワーク上で送受信を行っている等時性ソース及びシン
クの合計数に対し、直接的に比例して減少する。さらに
また、等時性ソース及びシンクの存在は、非等時性帯域
幅を減少させる。
Many prior attempts to adapt isochronous data over these existing data networks have resulted in adverse operating characteristics. In some conventional isochronous devices, the available bandwidth for a given isochronous source or sink is directly related to the total number of isochronous sources and sinks transmitting and receiving on the network. Decrease proportionally. Furthermore, the presence of isochronous sources and sinks reduces non-isochronous bandwidth.

【0008】加えて、既存の等時性システムはまた、在
来のネットワークとの互換性を殆ど、又は全くもたらさ
ない。この非互換性は、等時性及び非等時性トラヒック
の両者に適応するために、ハードウェア又はソフトウェ
アの大規模な交換を必要とする。かくして、イーサネッ
ト性能及びビデオカメラを有するマルチメディアパソコ
ンは、等時性及び非等時性ソース/シンクの両者を同時
に利用することができない。
In addition, existing isochronous systems also provide little or no compatibility with conventional networks. This incompatibility requires extensive exchange of hardware or software to accommodate both isochronous and non-isochronous traffic. Thus, a multimedia personal computer with Ethernet capability and a video camera cannot simultaneously use both isochronous and non-isochronous sources / sinks.

【0009】[0009]

【課題を解決するための手段】同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性能力を備えたデータ通信ネットワーク」と題す
る本出願人の米国特許出願第969916号は、等時性データ
ソース及びシンクへ、またそれらからのデータ通信をも
たらすシステムを記述している。等時性ソース/シンク
について利用可能な帯域幅は、ネットワーク上での非等
時性要求の変化とは無関係であり、またその逆のことも
言える。さらにまた、各々のソース/シンクには等時性
帯域幅が保証されており、これはネットワーク上でのソ
ース/シンク帯域幅の変化とは無関係である。等時性通
信システムはまた、従来の、多くは設置済のシステムと
の高度の互換性を維持し、ハードウェア/ソフトウェア
の交換は最小限しか必要とされない。例えば等時性デー
タの実効データ転送速度は、非等時性データの帯域幅又
はトラヒックにおける変化、或いは非等時性データにお
ける割り込み(イーサネットデータにおけるデータ衝突
又はトークンリングデータの場合のトークンの喪失)に
よっては、変化しない。
Applicant's U.S. patent application Ser. No. 969916 entitled "Data Communication Network With Isochronous Capabilities" filed on the same day and incorporated herein by reference. Issue describes a system that provides data communication to and from isochronous data sources and sinks. The bandwidth available for isochronous sources / sinks is independent of changes in non-isochronous demand on the network and vice versa. Furthermore, each source / sink is guaranteed isochronous bandwidth, which is independent of changes in the source / sink bandwidth on the network. Isochronous communication systems also maintain a high degree of compatibility with conventional, often installed systems, requiring minimal hardware / software exchanges. For example, the effective data rate of isochronous data is a change in bandwidth or traffic of non-isochronous data, or interruption in non-isochronous data (data collision in Ethernet data or loss of token in the case of token ring data). Depending on, it does not change.

【0010】好ましくは、本発明のシステムは、スター
形ネットワークとして実施され、その場合にデータソー
スは中央のハブへと転送を行い、この中央のハブが次い
で、データをデータシンクへと転送する。ハブを大帯域
幅のバス、例えばタイムスロットインタチェンジ(TS
I)バスへと、例えばリング構造又はツリー構造で相互
接続することにより、幾つかのこのようなスター形シス
テムを接続することができる。ハブに到着する多重化デ
ータは脱多重化されて、等時性ソースのデータ、非等時
性ソースのデータ、及びDチャネルとMチャネルの情報
が分離される。この非等時性ソースのデータは、非等時
性データストリームを取り扱うよう特化されたハブ回路
に提供されうる。好ましくは、ハブ中の回路は、分離さ
れた非等時性データストリームを、従来の非等時性ネッ
トワーク上で利用可能な形式に実質的に類似した形式へ
と変換する。例えば、非等時性データがイーサネットM
ACに由来したものである場合には、ハブは分離された
非等時性データを、標準的なイーサネットハブリピータ
回路により処理される形態へと変換する。
Preferably, the system of the present invention is implemented as a star network, where the data source forwards to a central hub, which in turn forwards the data to a data sink. A hub can be a high bandwidth bus, such as a timeslot interchange (TS
I) It is possible to connect several such star systems by interconnecting to the bus, for example in a ring or tree structure. The multiplexed data that arrives at the hub is demultiplexed to separate isochronous source data, non-isochronous source data, and D and M channel information. The data from this non-isochronous source can be provided to a hub circuit that is specialized to handle the non-isochronous data stream. Preferably, circuitry in the hub converts the separated non-isochronous data stream into a format substantially similar to that available on conventional non-isochronous networks. For example, if the non-isochronous data is Ethernet M
If derived from AC, the hub converts the separated non-isochronous data into a form that is processed by a standard Ethernet hub repeater circuit.

【0011】同様にして、等時性ソースデータは、等時
性データストリームを取り扱うよう特化されたハブ回路
へと提供されうる。本発明の1つの実施例によれば、ハ
ブの等時性データ回路は、ローカルループバック性能を
有する。ソースノード及び宛先局ノードが同じハブ回路
に結合されている状況においては、ローカルループバッ
ク性能は、ハブが先ずハブを相互接続しているTSIバ
ス上にデータを置くことなしに、データをノード間で転
送することを可能にする。それによりTSIバスの帯域
幅は、内部転送により影響されることはない。かくして
異なるハブ上のノードを相互接続するというシステムの
能力は、同じハブに接続されたノード間の転送によって
影響されない。
Similarly, isochronous source data can be provided to a hub circuit that is specialized to handle isochronous data streams. According to one embodiment of the present invention, the hub isochronous data circuit has local loopback capability. In the situation where the source node and the destination station node are coupled to the same hub circuit, local loopback performance allows data to be transferred between nodes without the hub first putting the data on the TSI bus interconnecting the hubs. To be able to transfer in. As a result, the bandwidth of the TSI bus is not affected by the internal transfer. Thus, the system's ability to interconnect nodes on different hubs is not affected by transfers between nodes connected to the same hub.

【0012】本発明の別の実施例によれば、ローカルル
ープバックは、ソースノードと宛先局ノード同じハブに
接続され、ハブが大帯域幅のバスを介して相互に接続さ
れている、どのようなネットワーク形態においても用い
ることができる。かくして本発明は、バス外部帯域幅に
影響を与えることなく、かかる転送を完了するためのシ
ステムを提供するものである。
According to another embodiment of the present invention, a local loopback has a source node and a destination station node connected to the same hub, where the hubs are connected to each other via a high bandwidth bus. It can also be used in various network configurations. Thus, the present invention provides a system for completing such transfers without affecting the bus external bandwidth.

【0013】[0013]

【実施例】本明細書の末尾の表1は、本発明の1つの実
施例によりデータストリームを多重化するための時分割
多重化方式の表である。また表2は、本発明の1つの実
施例による4/5エンコードの形態をリストしている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Table 1 at the end of this specification is a table of time division multiplexing schemes for multiplexing data streams according to one embodiment of the present invention. Table 2 also lists the forms of 4/5 encoding according to one embodiment of the invention.

【0014】本発明の詳細な説明は、非等時性及び等時
性の両者の通信をサポートするデータ転送システムに関
して与えられる。ここで与えられる記述は従って、1)
同じハブに接続された非等時性ソースと非等時性シンク
との間での転送、及び2)同じハブに接続された等時性
ソースと等時性シンクとの間での転送について本発明が
用いられる場合についての記述を行うものである。本明
細書の記載は従って、本発明が使用されるであろうより
一般的な状況の幾つかを示すことになる。しかしながら
本発明は、記述される特定の等時性/非等時性データ転
送システムのみに用いるように限定されたものではな
く、ノード間の通信がハブを介して行われるどのような
データ転送システムに対しても容易に取り入れることが
できる。
A detailed description of the present invention is provided with respect to a data transfer system that supports both non-isochronous and isochronous communication. The description given here is therefore 1)
This book describes transfers between isochronous sources and isochronous sinks connected to the same hub, and 2) transfers between isochronous sources and isochronous sinks connected to the same hub. It describes the case where the invention is used. The description herein will therefore show some of the more general situations in which the invention may be used. However, the present invention is not limited to use only in the particular isochronous / non-isochronous data transfer system described, but for any data transfer system in which communication between nodes is via a hub. Can be easily adopted for.

【0015】同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性能力を備え
たデータ通信ネットワーク」と題する本出願人の米国特
許出願第969916号は、スター形に配置され、リング又は
ツリー形に相互接続されることのできる、等時性データ
用のデータ通信システムを記述している。このようなシ
ステムが、図2、図3又は図4に示されている。図2に
示された配置においては、ハブはリング形に接続されて
おり、第1のハブ44aは第2のハブ44bへとデータを送出
し、第2のハブ44bは第3のハブ44cへとデータを送出
し、第3のハブはサイクル発生器及びリングレータンシ
イ(待ち時間)調節回路を介して、第1のハブ44aへと
戻るようデータを送出する。ハブ相互間の接続は、タイ
ムスロットインタチェンジ(TSI)リング58f上で行
われる。1つの実施例では、TSIリング58fとして、F
DDI-IIシステムを用いることができる。図3は、単一の
ハブ内に多数の等時性回路を有するスター及びリング形
でもって配置された、ハブ44a, 44b及び44cを示してい
る。図3は、ツリー形の通信システムを示す。親ハブ44
aが、大帯域幅のバックボーンへと接続している。ハブ4
4bは親ハブ44aの子ハブとして動作し、ハブ44aのポート
2に取着されている。子ハブ44cが、子ハブ44bから縦続
されている。
Applicant's US Patent Application No. 969916, entitled "Data Communications Network with Isochronous Capability," filed on the same day and incorporated herein by reference, is in star form. It describes a data communication system for isochronous data that can be arranged and interconnected in a ring or tree configuration. Such a system is shown in FIG. 2, FIG. 3 or FIG. In the arrangement shown in FIG. 2, the hubs are connected in a ring, with the first hub 44a sending data to the second hub 44b and the second hub 44b to the third hub 44c. And the third hub sends the data back to the first hub 44a via the cycle generator and the ring latency adjustment circuit. The connections between the hubs are made on a timeslot interchange (TSI) ring 58f. In one embodiment, the TSI ring 58f is F
A DDI-II system can be used. FIG. 3 shows hubs 44a, 44b and 44c arranged in a star and ring configuration with multiple isochronous circuits within a single hub. FIG. 3 shows a tree-type communication system. Parent hub 44
a connects to a high bandwidth backbone. Hub 4
4b acts as a child hub of parent hub 44a and is attached to port 2 of hub 44a. The child hub 44c is cascaded from the child hub 44b.

【0016】スター及びリング形は、大帯域幅のバス上
で動作する単一のハブに取着された複数のノード42a, 4
2b, 42cを含む。ノードの正確な数は、データ伝送に対
するニーズと、システムの目的とに応じて変化する。ノ
ード42a-42cの各々は、厳格な等時性ソース及びシン
ク、厳格な非等時性ソース/シンク、或いは等時性及び
非等時性双方のソース及びシンクといった、種々の形式
のソース及びシンクを含むことができる。片方向ツイス
トペアケーブル46a-46rの如き、物理的なデータ伝送媒
体からなるデータリンクが、各々のノードをハブ44a-44
cの1つへと結合している。
The star and ring configurations are multiple nodes 42a, 4 attached to a single hub operating on a high bandwidth bus.
Includes 2b and 42c. The exact number of nodes will vary depending on the need for data transmission and the purpose of the system. Each of the nodes 42a-42c has various types of sources and sinks, such as strict isochronous sources and sinks, strict non-isochronous sources / sinks, or both isochronous and non-isochronous sources and sinks. Can be included. A data link consisting of a physical data transmission medium, such as a one-way twisted pair cable 46a-46r, connects each node to a hub 44a-44.
is bound to one of c.

【0017】図5は、ハブ44a及び関連するノード42a-4
2cをより詳細に示している。図5はそれ自体、完全なス
ター形システムを形成しうる。各々のノード42a, 42b,
42cは、回路50a, 50b, 50cを含んでいる。回路50a-c
は、データを受信し、それを物理媒体46a, 46c, 46e上
での伝送に適した形へと変換し、物理媒体46b, 46d, 46
fから信号を受信し、データシンクにより用いられるの
に適した形へと変換する。
FIG. 5 illustrates hub 44a and associated nodes 42a-4.
2c is shown in more detail. FIG. 5 can itself form a complete star system. Each node 42a, 42b,
42c includes circuits 50a, 50b, 50c. Circuit 50a-c
Receives the data and transforms it into a form suitable for transmission on physical media 46a, 46c, 46e, and physical media 46b, 46d, 46e.
Receives a signal from f and transforms it into a form suitable for use by a data sink.

【0018】ハブ44aは、物理媒体46a, 46c, 46eからデ
ータを受信し、等時性データを非等時性データ並びにD
チャネル及びMチャネルデータから分離し、分離したデ
ータを下流のハブ回路56により処理するのに適した形へ
と変換するための回路54a, 54b, 54cを含んでいる。図
示の実施例では、分離された等時性ソースからのデータ
は、データをTSIバス上へと置くために、タイムスロ
ットインタチェンジコントローラ58の如き等時性スイッ
チング回路へと供給され、かくして種々の宛先局ノード
42a, 42b, 42cへと伝送すべく、そのハブにおける他の
等価な回路54a-54cによって、他のハブへと伝送及びハ
ブから回復可能である。分離された非等時性データは、
宛先局ノード42a, 42b, 42cへと伝送するために、非等
時性データを運ぶよう構成された回路60へと供給され
る。非等時性ソースからのデータがイーサネットデータ
を含む実施例では、ハブ回路60は標準的なイーサネット
リピータプロセッサであり得る。このようにして、本発
明のシステムは少なくとも部分的に、従前のイーサネッ
トハブシステムと後方互換であり得る。
Hub 44a receives data from physical media 46a, 46c, 46e and converts isochronous data to non-isochronous data and D
It includes circuits 54a, 54b, 54c for separating the channel and M channel data and converting the separated data into a form suitable for processing by the downstream hub circuit 56. In the illustrated embodiment, the data from the isolated isochronous source is fed to an isochronous switching circuit, such as timeslot interchange controller 58, to place the data on the TSI bus, thus Destination station node
It can be transmitted to and recovered from other hubs by other equivalent circuits 54a-54c at that hub for transmission to 42a, 42b, 42c. The separated non-isochronous data is
It is provided to a circuit 60 configured to carry non-isochronous data for transmission to destination station nodes 42a, 42b, 42c. In embodiments where the data from the non-isochronous source comprises Ethernet data, hub circuit 60 may be a standard Ethernet repeater processor. In this way, the system of the present invention may be at least partially backward compatible with conventional Ethernet hub systems.

【0019】Dチャネル及び保守データは、シグナリン
グプロセッサ62へと供給される。シグナリングプロセッ
サ62は、種々の保守及び制御機能を営む。例えば、エラ
ー状態を識別してユーザに警告し、例えばデータ経路64
上で等時性及び非等時性コントローラ58, 60と通信する
ことにより、要求された接続、即ちソース/宛先局経路
をセットアップするものである。
The D channel and maintenance data are provided to the signaling processor 62. Signaling processor 62 performs various maintenance and control functions. For example, identify error conditions and alert the user, for example, data path 64
It communicates with the isochronous and non-isochronous controllers 58, 60 above to set up the requested connection, ie the source / destination station path.

【0020】上記した構成要素の動作は、等時性ソース
であるビデオカメラ48dから、等時性シンク48bへのデー
タ転送、及び非等時性ソースであるイーサネットMAC
48cから非等時性シンク48gへのデータ転送を記述するこ
とによって理解されよう。等時性デバイス48dから送出
されるデータは、デジタル化データの連続ストリームで
あり、例えば米国「T1」標準である1.544Mbpsに等し
いデータ転送速度を有する。イーサネットMAC48cか
らのデータ出力は、標準的な10BASE-Tイーサネット転送
速度である10Mb/秒で供給される。Dチャネル情報は、
好ましくはMACその他のシステム中の回路に含まれて
いるDチャネルデータストリームソースから、或いは例
えば仮想キーパッド48fから、例えば約64Kbpsを越えな
い転送速度の如き、可変のデータ転送速度で提供され
る。
The operations of the above-described components are the data transfer from the video camera 48d which is an isochronous source to the isochronous sink 48b, and the Ethernet MAC which is an isochronous source.
It will be understood by describing the data transfer from 48c to non-isochronous sink 48g. The data emitted from isochronous device 48d is a continuous stream of digitized data, having a data rate equal to, for example, the American "T1" standard of 1.544 Mbps. The data output from the Ethernet MAC 48c is provided at a standard 10BASE-T Ethernet transfer rate of 10 Mb / sec. The D channel information is
It is preferably provided from a D channel data stream source included in circuitry such as a MAC or other system, or from a virtual keypad 48f at a variable data rate, such as a rate not exceeding about 64 Kbps.

【0021】ライン66a, 66b, 66cは、ソース48d及び48
cからのデータストリームを、ノード回路50bへと搬送す
る。図6は、この回路50bをより詳細に示している。ノ
ード回路50bは、入力されるデータストリームについて
動作するハードウェアを含み、データソースと宛先局と
の間での効率的な、互換性のある伝送を可能にしてい
る。マルチプレクサ70は、一連のフレーム又はテンプレ
ートの繰り返しを用いて、入力データを4ビット単位で
時分割多重化する。この実施例においては、フレームは
125マイクロ秒毎に繰り返される。
Lines 66a, 66b, 66c include sources 48d and 48.
The data stream from c is carried to node circuit 50b. FIG. 6 shows this circuit 50b in more detail. The node circuit 50b includes hardware that operates on the incoming data stream to enable efficient, compatible transmission between the data source and the destination station. The multiplexer 70 time-division multiplexes the input data in units of 4 bits by using a series of frames or repetition of templates. In this example, the frame is
Repeated every 125 microseconds.

【0022】表1は、種々のデータストリーム、及び付
加的なデータ及び制御バイトが時分割多重化される方式
を示している。表1における各々の記号は4ビットのデ
ータを表しており、2つの記号のグループ毎に8ビット
の1データバイトが表されることになる。表1におい
て、Eはイーサネットストリーム66aからの4ビットデ
ータを表し、Bは等時性ストリーム66bからの4ビット
データを示し、Dはシグナリング又はDチャネルストリ
ーム66cからの4ビットデータを表す。Mは、好ましく
は回路50bにより供給される4ビットのMチャネルデー
タを表している。加えて、あるバイト長のパターンがも
たらされる。JKはフレーム同期パターンを表し、EM
(表1のブロック3の最初の2つのバイト)はイーサネ
ット「パッド(pad)」を表し、保守バイトがそれに続
いている。
Table 1 shows the various data streams and the manner in which the additional data and control bytes are time division multiplexed. Each symbol in Table 1 represents 4-bit data, and one data byte of 8 bits is represented for each group of two symbols. In Table 1, E represents 4-bit data from Ethernet stream 66a, B represents 4-bit data from isochronous stream 66b, and D represents 4-bit data from signaling or D-channel stream 66c. M preferably represents the 4-bit M channel data provided by circuit 50b. In addition, a pattern of some byte length is introduced. JK represents a frame synchronization pattern, and EM
The (first two bytes of block 3 in Table 1) represent the Ethernet "pad", followed by the maintenance byte.

【0023】表1に見られるように、各々のフレームは
256バイトを含み、これは各々8バイトの32のグルー
プ、又は各々64バイトの4つのグループとして考えるこ
とができる。等時性ソース48dからの1.544Mb/秒のデー
タ転送速度での出力について、上記したフレーム構造
は、6.144Mb/秒の等時性帯域幅能力をもたらす。従っ
て、本実施例における単一の等時性ソース48dは、フレ
ーム当たり192の「B」記号を48だけ用いて完全に適応
することができる。等時性チャネル内の3つの64Kb/秒
を用いることにより、基本速度のISDNチャネルをサ
ポートすることができる。かくして、利用可能な等時性
帯域幅内に、各種の等時性ソースを割り当てることがで
きる。このフレーム構造は、同日に出願されここで参照
することによってその内容を本明細書に取り入れる「フ
レーム構造を有する等時性ソースデータの伝送用ネット
ワーク」と題する本出願人の米国特許出願第969911号
に、より完全に記述されている。上述したフレーム構造
とは異なる他のフレーム構造を用いて、特定の目的に適
した帯域幅の割り当てをもたらすことも可能である。
As seen in Table 1, each frame is
It contains 256 bytes, which can be thought of as 32 groups of 8 bytes each, or 4 groups of 64 bytes each. For output at a data rate of 1.544 Mb / sec from isochronous source 48d, the frame structure described above yields an isochronous bandwidth capability of 6.144 Mb / sec. Thus, the single isochronous source 48d in this embodiment can be fully accommodated using only 192 "B" symbols per frame. A basic rate ISDN channel can be supported by using three 64 Kb / s in the isochronous channel. Thus, various isochronous sources can be allocated within the available isochronous bandwidth. This frame structure was filed on the same date and incorporated herein by reference, the contents of which are incorporated herein by reference, the applicant's U.S. patent application Ser. Is described more completely in. Other frame structures different from the ones described above can be used to provide a bandwidth allocation suitable for a particular purpose.

【0024】時分割多重化データは次いで、エンコーダ
72によりエンコードされ、2進0の長いストリングによ
って混乱される可能性のある、ケーブルのACバランス
が維持される。図示の実施例においては、エンコーダは
4/5エンコードを行う。ANSII X3T9.5標準と部分的に
合致する、4/5エンコードの1つの特定の形が、表2
に示されている。これらのパターンは、適切に組み合わ
せられた場合には、最大で3ビット時間を有し、遷移は
ない。表2に示されたエンコード方式は、同日に出願さ
れここで参照することによってその内容を本明細書に取
り入れる「フレームベースのデータ伝送」と題する本出
願人の米国特許出願第970329号に、より詳細に記述され
ている。
The time division multiplexed data is then encoded by the encoder.
The AC balance of the cable is maintained, which is encoded by 72 and can be confused by long strings of binary zeros. In the illustrated embodiment, the encoder performs 4/5 encoding. One particular form of 4/5 encoding, which partially conforms to the ANSII X3T9.5 standard, is shown in Table 2.
Is shown in. When properly combined, these patterns have a maximum of 3 bit times and no transitions. The encoding scheme shown in Table 2 is more commonly found in Applicant's U.S. Patent Application No. 970329, entitled "Frame-Based Data Transmission", which was filed on the same date and incorporated herein by reference. Described in detail.

【0025】4/5エンコードの結果は次いで、Non-Re
turn to Zero Inverted(NRZI)方式を用いて、図
6のエンコーダ74によりさらにエンコードされる。この
4/5−NRZIエンコードは、非等時性ソースが10BA
SE-Tイーサネットソースであるネットワークにおいて、
特に有用である。その理由は、このエンコードが、イー
サネットMACにより提供され予想されるデータ転送速
度と実質的に互換である、シグナリング速度での伝送を
もたらすからである。しかしながら、8ビットを10ビッ
トへとエンコードする方式などの、他の形式のエンコー
ド又はデコードもまた用いることが可能である。
The result of the 4/5 encoding is then Non-Re
It is further encoded by the encoder 74 of FIG. 6 using the turn to Zero Inverted (NRZI) method. This 4,5-NRZI encode is non-isochronous source 10BA
In the network that is the SE-T Ethernet source,
Especially useful. The reason is that this encoding provides transmission at signaling rates that are substantially compatible with the expected data rates provided by Ethernet MACs. However, other forms of encoding or decoding can also be used, such as encoding 8 bits to 10 bits.

【0026】エンコードの後、データはプリエンファシ
ス回路76及び送信機又はドライバ78bへと送られる。こ
のプリエンファシス回路76は、物理媒体上を伝送される
信号を補償して、ジッタを減少させる。信号は次いで、
物理媒体46cを介してハブ44aへと伝送されるが、この物
理媒体46cは、ツイストペアケーブル、同軸ケーブル、
或いは光ファイバケーブルなどを含む。
After encoding, the data is sent to the pre-emphasis circuit 76 and the transmitter or driver 78b. The pre-emphasis circuit 76 compensates the signal transmitted on the physical medium to reduce the jitter. The signal is then
It is transmitted to the hub 44a via the physical medium 46c, and the physical medium 46c includes a twisted pair cable, a coaxial cable,
Alternatively, an optical fiber cable or the like is included.

【0027】図5に見られるハブ44aは、複数の回路デ
バイス54a, 54b, 54cを含み、これらは各々が物理媒体4
6によってノード42a, 42b, 42cの1つへと結合されてい
る。図7に示されているように、物理媒体46を介して伝
送されるデータは、非直列化回路/デコーダ80に直列的
に到着する。非直列化回路/デコーダ80は、機能的には
上述した多重化/エンコード回路の逆である回路を含
み、4/5NRZIエンコードをデコードして、等時性
及び非等時性ソースのデータを分離するように動作す
る。非直列化回路/デコーダ80はまた、フレーム化タイ
ミング発生器98により使用するため、JKフレーム同期
記号96から導いた同期信号を出力する。リンク検出回路
82はまた、物理媒体46からのデータを受信して、ノード
が動作しているモードを検出し(例えば10BASE-T、非等
時性イーサネット又は等時性)、同日に出願されここで
参照することによってその内容を本明細書に取り入れる
「ネットワークリンク端点能力検出」と題する本出願人
の米国特許出願第971018号により完全に記述されている
ようにして、モード選択信号を出力する。
The hub 44a seen in FIG. 5 includes a plurality of circuit devices 54a, 54b, 54c, each of which is a physical medium 4.
It is coupled by 6 to one of nodes 42a, 42b, 42c. As shown in FIG. 7, data transmitted over physical medium 46 arrives serially at deserializer / decoder 80. The deserialization circuit / decoder 80 includes a circuit that is functionally the reverse of the above described multiplexing / encoding circuit to decode the 4/5 NRZI encode to separate the isochronous and non-isochronous source data. To work. Deserializer / decoder 80 also outputs a sync signal derived from JK frame sync symbol 96 for use by framing timing generator 98. Link detection circuit
82 also receives data from the physical medium 46 to detect the mode in which the node is operating (eg, 10BASE-T, non-isochronous Ethernet or isochronous), filed on the same date and referenced herein. A mode select signal is output as described more fully by Applicant's U.S. Patent Application No. 971018 entitled "Network Link Endpoint Capability Detection", the contents of which are incorporated herein.

【0028】非等時性ソースデータ94b及び等時性ソー
スデータ94aは両方とも、宛先局ノードへと伝送するた
めに、必要に応じて各種のハブ回路成分54a, 54b, 54c
に対して利用可能とされる。1つの実施例においては、
分離された等時性データ94a及び非等時性データ94bは、
それぞれインタフェース58, 60によって再構成されて、
等時性出力102及び非等時性出力104が宛先局ノードへの
伝送に適した形で提供される。1つの実施例では、非等
時性データ94bはEインタフェース60によって構成され
て、ハブ回路54に備え、最終的に宛先局ノードへと伝送
するために、出力データ104がリピータデバイスによっ
て処理可能となるようにされる。非等時性データについ
てリピータを用いる代替として、メディアアクセスコン
トロール層ブリッジを介してパケット接続をリンクする
ことができる。
Both the non-isochronous source data 94b and the isochronous source data 94a are optionally sent to various hub circuit components 54a, 54b, 54c for transmission to the destination station node.
Is made available to. In one embodiment,
The separated isochronous data 94a and non-isochronous data 94b are
Reconfigured by interfaces 58 and 60 respectively,
Isochronous output 102 and non-isochronous output 104 are provided in a form suitable for transmission to a destination station node. In one embodiment, the non-isochronous data 94b is configured by the E-interface 60 to be included in the hub circuit 54 so that the output data 104 can be processed by the repeater device for final transmission to the destination station node. To be. As an alternative to using repeaters for non-isochronous data, packet connections can be linked via media access control layer bridges.

【0029】図8は、非等時性データ94bを受信し、従
前から利用可能なリピータ回路60により処理可能な形式
の出力106, 108をもたらす形式の、Eインタフェース59
の1つの実施形態を示している。この非等時性データ
は、先入れ先出し(FIFO)バッファ112において受
信され、データ転送速度が平滑化される。回路114は、
イーサネットデータパケットをエミュレートするために
提供される「キャリヤなし」記号を検出するが、これは
論理回路又は状態マシン116により使用されて、キャリ
ヤ検出信号が出力される。FIFO112からの出力118は
マルチプレクサ120及び非直列化回路122へと提供され、
データ出力106が生成される。マルチプレクサ120はプリ
アンブルストリーム124を受信することができ、出力デ
ータ106中に適切なプリアンブルビットをもたらす。F
IFO112からの出力118はまた、デコード回路128へも
提供され、データ衝突及びアライメントエラー記号が認
識され、状態マシン116に対して適切な信号130, 132が
出力される。受信インタフェース59の動作及び構成要素
については、「フレームベースのデータ伝送」と題する
米国特許出願第970329号において、より完全に記述され
ている。
FIG. 8 illustrates an E interface 59 in the form of receiving non-isochronous data 94b and providing outputs 106, 108 in a form that can be processed by previously available repeater circuit 60.
2 illustrates one embodiment of This non-isochronous data is received in a first in first out (FIFO) buffer 112 to smooth the data transfer rate. Circuit 114 is
It detects the "no carrier" symbol provided to emulate an Ethernet data packet, which is used by a logic circuit or state machine 116 to output a carrier detect signal. The output 118 from the FIFO 112 is provided to a multiplexer 120 and a deserialization circuit 122,
A data output 106 is produced. Multiplexer 120 can receive preamble stream 124 and provides the appropriate preamble bits in output data 106. F
The output 118 from the IFO 112 is also provided to a decode circuit 128 to recognize data collision and alignment error symbols and output appropriate signals 130, 132 to the state machine 116. The operation and components of receive interface 59 are more fully described in US Patent Application No. 970329, entitled "Frame-Based Data Transmission."

【0030】本実施例の目的については、等時性ソース
48d(図9)からのデータは、表1のブロック0におい
て「B」記号で表された、各々のフレームの最初の24の
等時性バイト(即ちフレーム構造中の最初の48の「B」
記号)において伝送されると仮定している。図9は、本
発明の1実施例によるBインタフェース58を示してい
る。図9の実施例においては、分離された等時性データ
94aは、2つのバッファ132a, 132bの1つに格納されて
いる。バッファ132a, 132bにおける格納のタイミング
は、125マイクロ秒のフレーム伝送タイミングでもって
調整されており、最初のフレームからのデータ94aが最
初の125マイクロ秒の期間の間に第1のバッファ132aに
格納され、次の125マイクロ秒の期間の間に、次のフレ
ームからの等時性データ94aが第2のバッファ132bに格
納されるようになっている。1つの実施例においては、
データはバッファ132へと、受信したと同じ順序で格納
されることができ、表1における最初の2つの「B」記
号により表される8ビットがバッファ132aの第1の格納
位置に格納され、表1の次の2つの「B」記号に対応す
るものがバッファ132aの第2の位置に格納され、といっ
た具合になっている。表1に示したフレーム構造はフレ
ーム当たりに96バイトの等時性データを含んでいるか
ら、バッファ132a, 132bの各々は、サポートするノード
当たりで96バイトのデータを格納する能力を有してい
る。第1のフレームからの等時性データがバッファ132
に格納された後、次の125マイクロ秒の期間の間に(次
のフレームからのデータが第2のバッファ132bに格納さ
れつつある間に)、第1のバッファ132aにおいて格納さ
れたデータが、大帯域幅のバス134上へと伝送される。
バッファ132のローディング及び順序付けは、ハブ44aに
よりサポートされているノードの数に依存している。バ
ス134は、ハブ44aに接続された複数のノードからの等時
性データ出力を搬送するのに十分な帯域幅を有してい
る。ハブ44aが16のノードに接続されている実施例にお
いては、バス134の帯域幅は、125マイクロ秒当たりに
(即ちフレーム毎に)1536バイトのデータ(即ちノード
当たり96バイト×16ノード)を受信するのに十分なもの
でなければならない。これは、約98304Kb/秒の帯域幅
に対応する。
For the purposes of this example, an isochronous source
The data from 48d (FIG. 9) is represented by the "B" symbol in block 0 of Table 1 of the first 24 isochronous bytes of each frame (ie the first 48 "B" in the frame structure).
Symbol) is assumed to be transmitted. FIG. 9 illustrates a B interface 58 according to one embodiment of the present invention. In the example of FIG. 9, separated isochronous data
94a is stored in one of the two buffers 132a and 132b. The timing of storage in buffers 132a, 132b has been adjusted with a frame transmission timing of 125 microseconds so that the data 94a from the first frame is stored in the first buffer 132a during the first 125 microsecond period. , The isochronous data 94a from the next frame is stored in the second buffer 132b during the next 125 microsecond period. In one embodiment,
The data may be stored in buffer 132 in the same order as it was received, with the 8 bits represented by the first two "B" symbols in Table 1 being stored in the first storage location of buffer 132a, Those corresponding to the next two "B" symbols in Table 1 are stored in the second location of buffer 132a, and so on. Since the frame structure shown in Table 1 contains 96 bytes of isochronous data per frame, each of the buffers 132a, 132b has the ability to store 96 bytes of data per node it supports. . Isochronous data from the first frame is buffered 132
After being stored in the first buffer 132a during the next 125 microsecond period (while the data from the next frame is being stored in the second buffer 132b), the data stored in the first buffer 132a is It is transmitted on high bandwidth bus 134.
The loading and ordering of buffer 132 depends on the number of nodes supported by hub 44a. Bus 134 has sufficient bandwidth to carry the isochronous data outputs from the nodes connected to hub 44a. In the embodiment where hub 44a is connected to 16 nodes, the bandwidth of bus 134 receives 1536 bytes of data every 125 microseconds (ie, per frame) (ie, 96 bytes per node × 16 nodes). Must be enough to do. This corresponds to a bandwidth of about 98304 Kb / s.

【0031】ハブに取着されたノードの数や等時性デー
タ専用とされた帯域幅といったシステム構成の様相に応
じて、本発明の他の実施例を、TSIバス134に代わる
他の帯域幅について提供することができる。しかしなが
ら、98304Kb/秒の帯域幅は特に有用なものである。な
ぜならそれはFDDI-IIにおいて用いられている帯域幅と
実質的に合致し、TSIリング58がFDDI-IIシステムで
ある構成において、TSIバス134上のデータをTSI
リング58(図5)へと受け渡すことを特に容易にするか
らである。
Depending on the aspect of the system configuration, such as the number of nodes attached to the hub and the bandwidth dedicated to isochronous data, other embodiments of the present invention may have other bandwidth alternatives to the TSI bus 134. Can be provided. However, the bandwidth of 98304 Kb / s is particularly useful. Because it substantially matches the bandwidth used in FDDI-II, and in a configuration where TSI ring 58 is an FDDI-II system, the data on TSI bus 134 is
This makes it particularly easy to transfer to the ring 58 (FIG. 5).

【0032】1つの実施例においては、データはバッフ
ァ132からバス134上のタイムスロット内へと、タイムス
ロットインタチェンジ様式で運ばれる。TSIバス134
上で運ばれるデータは、1536のタイムスロットに分割さ
れた125マイクロ秒の時間フレームにおいて伝送され、
その各々は約0.08138マイクロ秒の長さを有する。各々
のタイムスロットは、データ及び関連する制御及びパリ
ティを有する。かくして1バイトは、10ビットのタイム
スロット情報を表すことができる。かくしてバッファ13
2aからのデータはTSIバス134上へと、バッファ132a
に格納された1536バイトの所与の1つを、125マイクロ
秒の時間フレームの1536タイムスロットの適切なスロッ
トにおいてTSIバス134上へと伝送することによって
置かれる。どのタイムスロットが「適切」であるかは、
データが用いられる用途、及び特にDチャネルを介して
の接続セットアップにおいて予め定められたデータの宛
先局に依存している。
In one embodiment, data is carried from buffer 132 into time slots on bus 134 in a time slot interchange fashion. TSI bus 134
The data carried above is transmitted in a 125 microsecond time frame divided into 1536 time slots,
Each of them has a length of about 0.08138 microseconds. Each timeslot has data and associated control and parity. Thus, one byte can represent 10 bits of time slot information. Thus buffer 13
Data from 2a goes onto TSI bus 134 and into buffer 132a
Is placed on the TSI bus 134 in the appropriate slot of the 1536 time slots of the 125 microsecond time frame. Which time slot is the “right”
It depends on the application for which the data is used, and in particular on the predetermined destination station of the data in the connection setup via the D channel.

【0033】図示の実施例においては、データの宛先局
は、Dチャネル情報を用いて予め確立されている。この
Dチャネル情報は、シグナリングプロセッサ138へと送
られる。ソース、宛先局、及びその他の必要な情報を含
むこのDチャネル情報は、好ましくはスイッチテーブル
140に値を格納するために用いられる。1つの例では、
スイッチテーブル140は、この例におけるハブ回路58に
関連する16のノードに対応する16の部分142a-142pへと
分割される。各々の部分142は、TSIバスの時間フレ
ームにある1536のタイムスロットに対応する1536ビット
を含んでいる。これらのビットは、マルチプレクサ146
に対する制御144として用いることができる。
In the illustrated embodiment, the data destination station is pre-established using the D channel information. This D channel information is sent to the signaling processor 138. This D-channel information, including source, destination station and other necessary information, is preferably a switch table.
Used to store the value in 140. In one example,
Switch table 140 is divided into 16 portions 142a-142p corresponding to the 16 nodes associated with hub circuit 58 in this example. Each portion 142 contains 1536 bits corresponding to 1536 time slots in the time frame of the TSI bus. These bits are
Can be used as control 144 for.

【0034】この実施例においては、125マイクロ秒の
フレーム当たりの等時性ソース48dからの24バイトのデ
ータは、各々の等時性ソース48dのフレームの最初の24
のBスロットにおいて伝送される。従って、ソース48d
からのデータは、等時性バッファ132に格納される。こ
の例において等時性データの宛先局は、モニタ48bであ
る。従ってデータの24のBスロットはデータバッファ15
4aへと転送され、そして次のフレーム上で、その対応す
る最初の24のBスロットにおいてシンク48bへと転送さ
れる。
In this embodiment, the 24 bytes of data from isochronous source 48d per 125 microsecond frame is the first 24 frames of each isochronous source 48d frame.
In the B slot. Therefore, the source 48d
Data is stored in the isochronous buffer 132. The destination station for isochronous data in this example is monitor 48b. Therefore, the 24 B slots of data are the data buffer 15
4a and then on the next frame to sink 48b in its corresponding first 24 B slots.

【0035】24のBスロットはTSIバスに向けること
ができ、その場合には等時性バッファ132の24のBスロ
ットはTSIバス上へと切り換えられる。スイッチテー
ブルの内容のビットがライン150を制御し、TSIのタ
イムスロット毎に1ビットの速度(即ち0.08138マイク
ロ秒毎に1ビット)でマルチプレクサ146を制御する。
TSIバスの最初の10タイムスロットが、最初のTSI
タイムスロットに際して別のハブに取着されたノードに
向けられているBデータを受信しないと仮定すると、マ
ルチプレクサ制御114は「0」であり、バッファ132から
バス134へはデータは出力されない。マルチプレクサ146
は単に、TSIバス134に沿って、最初のタイムスロッ
トにおいて既にTSIバス上にある何らかのデータを伝
達するに過ぎない。この状態はTSIバスの11番目のタ
イムスロットまで継続され、その時点で別のハブに取着
されたノードに向けられたBデータがTSIバス上へと
出力され始める。次の24のTSIバスのタイムスロット
の各々に際して、マルチプレクサ146に対する制御信号
は「1」であり、バッファ132の適当なデータ位置に格
納されたデータバイトは、マルチプレクサ146からバス1
34上へと出力される。バッファ132のどのデータ位置が
「適当」であるかは、スイッチテーブルに含まれている
読み取りポインタにより決定することができる。好まし
くは、バッファ132はランダムアクセスメモリ(RA
M)であり、読み取りポインタは、TSIスロットフレ
ームを表しているスイッチテーブル位置の内容に応じて
決定される。24バイトのTSIバス上への伝達が完了し
た後、このTSIフレームの後続のタイムスロットに際
してはバッファ132aからの出力はないが、これはこの例
において、他の接続が確立されていないからである。。
このようにして、TSIバス上のフレームについてのタ
イムスロット11から35は、バッファ132aに格納されたデ
ータ、即ち等時性ソース48dによる24バイトのデータ出
力で満たされる。
The 24 B slots can be directed to the TSI bus, in which case the 24 B slots of the isochronous buffer 132 are switched onto the TSI bus. A bit of the contents of the switch table controls line 150 and controls multiplexer 146 at a rate of 1 bit per TSI timeslot (ie 1 bit every 0.08138 microseconds).
The first 10 timeslots of the TSI bus are the first TSI
Assuming that it does not receive B data destined for a node attached to another hub during the timeslot, multiplexer control 114 is a "0" and no data is output from buffer 132 to bus 134. Multiplexer 146
Merely conveys along the TSI bus 134 some data already on the TSI bus in the first time slot. This condition continues until the 11th time slot on the TSI bus, at which point B data destined for the node attached to another hub begins to be output on the TSI bus. On each of the next 24 TSI bus time slots, the control signal to multiplexer 146 is a "1" and the data byte stored in the appropriate data location of buffer 132 is from multiplexer 146 to bus 1.
34 is output up. Which data position in the buffer 132 is "suitable" can be determined by the read pointer contained in the switch table. Preferably, the buffer 132 is a random access memory (RA
M) and the read pointer is determined according to the contents of the switch table position representing the TSI slot frame. After the transmission on the 24-byte TSI bus is complete, there is no output from buffer 132a during the subsequent timeslots of this TSI frame, because no other connection has been established in this example. . .
In this way, time slots 11-35 for a frame on the TSI bus are filled with the data stored in buffer 132a, i.e., the 24-byte data output by isochronous source 48d.

【0036】図9はまた、TSIバス134から回復され
る等時性データの、宛先局ノードへの転送を示してい
る。この実施例では、ハブ44aが、伝送されたフレーム
の最初の24の偶数タイムスロットに格納された24バイト
のデータを回復することが必要である。TSIリングか
らのデータは、シンク48bに関連したBインタフェース5
8により回復される。
FIG. 9 also illustrates the transfer of isochronous data recovered from the TSI bus 134 to the destination station node. In this embodiment, it is necessary for hub 44a to recover the 24 bytes of data stored in the first 24 even time slots of the transmitted frame. The data from the TSI ring is the B interface 5 associated with sink 48b.
Recovered by 8.

【0037】TSIリングからの回復は、マルチプレク
サ146の制御について記述したのと同様の仕方でもって
テーブル162に依存して、信号プロセッサ138からライン
160を介して出力される制御信号158により制御されたマ
ルチプレクサ156によって達成される。
Recovery from the TSI ring depends on the table 162 in a similar manner as described for the control of the multiplexer 146 from the signal processor 138 to the line.
This is accomplished by multiplexer 156 controlled by control signal 158 output via 160.

【0038】ハブ44aのEインタフェース60は、非等時
性シンク48gを意図するリピータ60からの非等時性デー
タ(ソース48c)を回復する。E伝送インタフェース168
の例が、図10に示されている。図10に示された伝送イン
タフェースは一般に、図8に示されたE受信インタフェ
ースと機能的に逆である。並列インタフェースをもたら
すことも可能であり、MACにある場合にFIFOの必
要はない。データ166は非直列化され、次いで何らかの
必要なアライメントエラービット172とマルチプレクサ1
74において組み合わせられ、その出力はFIFO176へ
と出力される。同期検出回路178はリピータ出力166から
同期情報を抽出し、状態マシン180へと伝達する。状態
マシン180はまた、キャリヤ検出情報184、フレーム化カ
ウンタ情報186をも受信し、制御信号188をFIFO176
へと提供する。FIFO176からのデータ出力は、プリ
アンブルビット190及び「0キャリヤ」ビット194と、マ
ルチプレクサ196によって多重化される。E伝送インタ
フェースの動作については、「フレームベースのデータ
伝送」と題する米国特許出願第970329号において、より
完全に記述されている。
The E interface 60 of hub 44a recovers the non-isochronous data (source 48c) from repeater 60 intended for non-isochronous sink 48g. E transmission interface 168
An example of is shown in FIG. The transmission interface shown in FIG. 10 is generally functionally the reverse of the E reception interface shown in FIG. It is also possible to provide a parallel interface and there is no need for a FIFO when in the MAC. Data 166 is deserialized, then any required alignment error bits 172 and multiplexer 1
Combined at 74, the output is output to the FIFO 176. The sync detection circuit 178 extracts the sync information from the repeater output 166 and conveys it to the state machine 180. State machine 180 also receives carrier detect information 184, framing counter information 186, and sends control signal 188 to FIFO 176.
To provide. The data output from the FIFO 176 is multiplexed with the preamble bit 190 and the "0 carrier" bit 194 by the multiplexer 196. The operation of the E-Transmission interface is more fully described in US Patent Application No. 970329, entitled "Frame-Based Data Transmission."

【0039】E伝送インタフェース168から出力される
データ198は、等時性データ出力164並びにMチャネル及
びDチャネルデータ170と共に、図11に示すようにして
エンコーダ直列化回路202へと提供される。このエンコ
ーダ/直列化回路202は、図6に示したエンコード回路
と実質的に同様にして構成されている。詳しくは、エン
コーダ/直列化回路202は、データ198, 170, 164の3つ
のストリームを組み合わせるためのマルチプレクサと、
4/5エンコーダと、NRZIエンコーダと、プリエン
ファシス回路とをもたらす。伝送のタイミングは、伝送
タイミング回路204により制御される。エンコーダ/直
列化回路からの出力206は、より完全には本出願人の米
国特許出願第971018号に記述されているようにして、マ
ルチプレクサ210により、リンク端点検出の目的で、リ
ンクうなり(beat)発生器208からのリンクうなりと選
択的に結合される。
The data 198 output from the E transmission interface 168, along with the isochronous data output 164 and the M and D channel data 170, is provided to the encoder serialization circuit 202 as shown in FIG. The encoder / serialization circuit 202 is constructed in substantially the same manner as the encoding circuit shown in FIG. Specifically, the encoder / serialization circuit 202 includes a multiplexer for combining three streams of data 198, 170, 164,
It provides a 4/5 encoder, an NRZI encoder and a pre-emphasis circuit. The transmission timing is controlled by the transmission timing circuit 204. The output 206 from the encoder / serialization circuit is a link beat for the purpose of link endpoint detection by a multiplexer 210, as more fully described in Applicant's US patent application No. 971018. Selectively coupled to the link beat from generator 208.

【0040】ハブ44aからノード42へと送られる等時性
及び非等時性の両方のデータは、上述したようにノード
48からハブ44aへと送られるデータについて用いられる
フレームフォーマットと実質的に同じであることが好ま
しいフレームフォーマットでもって送られる。ノード42
において、回路50はデータをデコードし脱多重化するた
めの、ハブにおいてこれらの機能を実行するとして上述
したデバイスに類似のデバイス(図6)、主として位相
同期デコード回路86、NRZIデコード回路88、4/5
デコード回路90及びデマルチプレクサ92を含む。デコー
ドされ脱多重化されたデータは次いで、ノード42にある
各種のデータシンクへと伝達される。
Both isochronous and non-isochronous data sent from the hub 44a to the node 42 is stored in the node as described above.
It is sent in a frame format that is preferably substantially the same as the frame format used for the data sent from 48 to hub 44a. Node 42
In FIG. 6, the circuit 50 uses a device similar to the device described above for performing these functions in the hub for decoding and demultiplexing data (FIG. 6), mainly a phase-locked decode circuit 86, an NRZI decode circuit 88, 4. / 5
It includes a decoding circuit 90 and a demultiplexer 92. The decoded and demultiplexed data is then communicated to various data sinks at node 42.

【0041】図12は、減衰、ジッタを減少し、必要とさ
れるバッファリングメモリの量を最小限とするためのタ
イミングスキームを示している。図12に示されている如
く、このタイミングは125マイクロ秒の基準クロック信
号214と同期させることができ、基準信号214は125マイ
クロ秒毎に立ち上がるクロックエッジをもたらす。この
基準信号は、ワイドエリアネットワーク又はFDDI-IIリ
ングからの基準信号の如き外部クロック基準との同期を
含めて、多数のソースの何れにより供給することもでき
る。サイクルの開始に当たり、時間ライン216上のタイ
ミングマークにより示されているように、ハブ44はノー
ドへとフレームの伝送を開始する。時間ライン218によ
り示されている如く、物理媒体におけるライン遅延の故
に、ノードがハブにより伝送されたフレームを受信する
時点は、それらがハブから送出された時点から遅れる。
そこで、ノードがハブ222へと次のフレームの伝送を開
始する前に、遅延220が導入される。この遅延220は、物
理媒体46上での伝送により導入されるレータンシイに対
処するものであり、ハブがクロック信号214の立ち上が
りエッジとほぼ一致する時点224において伝送されたフ
レームの受信を開始するような値を有している。
FIG. 12 shows a timing scheme for reducing attenuation, jitter, and minimizing the amount of buffering memory required. As shown in FIG. 12, this timing can be synchronized with the 125 microsecond reference clock signal 214, which results in a rising clock edge every 125 microseconds. This reference signal can be provided by any of a number of sources, including synchronization with an external clock reference, such as a reference signal from a wide area network or FDDI-II ring. At the beginning of the cycle, hub 44 begins transmitting frames to the node, as indicated by the timing marks on timeline 216. Due to the line delay in the physical medium, as indicated by time line 218, the time points at which the nodes receive the frames transmitted by the hub are delayed from the time they are sent from the hub.
There, a delay 220 is introduced before the node starts transmitting the next frame to the hub 222. This delay 220 addresses the latency introduced by the transmission on the physical medium 46, such that the hub begins to receive the transmitted frame at a time 224 approximately coincident with the rising edge of the clock signal 214. Has a value.

【0042】遅延220は例えば、受信回路78a, 78bとノ
ード42a, 42bの間、及び送信回路228a, 228bとノード42
a, 42bとの間に遅延回路226a, 226bを挿入することによ
って導入することができる。図13を参照のこと。物理媒
体のレータンシイは、リンクの長さに依存してノード毎
に異なるから、回路226aにより挿入される遅延の長さも
また、適宜変更される。計算された最適遅延を、遅延回
路228a, 228bへと適宜プログラムすることができる。こ
の遅延の特徴はより詳細には、同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性リンクプロトコル」と題する本出願人の米国特
許出願第970313号により完全に記述されている。
The delay 220 is, for example, between the receiving circuits 78a and 78b and the nodes 42a and 42b, and between the transmitting circuits 228a and 228b and the node 42.
It can be introduced by inserting delay circuits 226a and 226b between a and 42b. See Figure 13. Since the latency of the physical medium differs from node to node depending on the length of the link, the length of the delay inserted by the circuit 226a is also appropriately changed. The calculated optimum delay can be appropriately programmed into the delay circuits 228a and 228b. This delay feature is more fully described in Applicant's U.S. patent application Ser.No. 970313, entitled "Isochronous Link Protocol," filed on the same date and incorporated herein by reference. It has been described.

【0043】上述したタイミングスキームは、ノードか
ら受信したサイクルが、ハブから次のサイクルが伝送さ
れるよりも僅かに早く到着することを保証する。小さな
FIFOをハブが受信したデータストリーム中に挿入
し、サイクルの到着を正確に整列させることができる。
同様のFIFO構造をノードにおいても使用して、デー
タを受信したサイクル基準と、それが転送されるまで同
期させることができる。これらのFIFOを備えること
については、同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性FIFO化
を用いてケーブル長遅延に適応する装置及び方法」と題
する本出願人の米国特許出願第969917号により詳細に記
述されている。
The timing scheme described above ensures that the cycle received from a node arrives slightly earlier than the next cycle transmitted from the hub. A small FIFO can be inserted in the data stream received by the hub to accurately align the arrival of cycles.
A similar FIFO structure can also be used at the node to synchronize the cycle reference on which the data is received with it until it is transferred. Regarding the provision of these FIFOs, the present application entitled "Apparatus and Method for Adapting Cable Length Delay Using Isochronous FIFO", filed on the same date and incorporated herein by reference. It is described in more detail in US patent application No. 969917.

【0044】上述した全体的なシステムにおいては、ノ
ード間でのデータ転送は、ソースノードからのデータを
ハブへと中継し、ハブを相互接続しているTSIリング
上にデータを置き、TSIリングからデータを宛先局ハ
ブにおいて回復し、宛先局ハブからデータを宛先局ノー
ドへとルーティングすることによって行われる。この過
程はTSI帯域幅を浪費し、ソース及び宛先局ノードの
両者が同じハブに接続されている場合は、システムに遅
延を導入する。
In the overall system described above, data transfer between nodes involves relaying the data from the source node to the hub, placing the data on the TSI ring interconnecting the hubs, and then transferring from the TSI ring. This is done by recovering the data at the destination station hub and routing the data from the destination station hub to the destination station node. This process wastes TSI bandwidth and introduces delay into the system if both the source and destination station nodes are connected to the same hub.

【0045】本発明によれば、回路58にはまた、ローカ
ルループバック性能が備えられる。ローカルループバッ
ク性能は、回路58がデータを受信バッファ132から送信
バッファ154へと直接に、TSIリング134上にデータを
置く必要なしに伝送することを可能にし、かくしてTS
Iバスの帯域幅を他のハブが使用するように解放する
(図2及び図3)。ループバックを制御するために、マ
ルチプレクサ156を用いることができる。
According to the invention, the circuit 58 is also provided with local loopback capability. Local loopback capability allows the circuit 58 to transmit data from the receive buffer 132 directly to the transmit buffer 154 without having to place the data on the TSI ring 134 and thus the TS.
Frees Ibus bandwidth for use by other hubs (FIGS. 2 and 3). Multiplexer 156 can be used to control loopback.

【0046】ローカルループバック性能は、例えば等時
性ソース及び等時性シンクの両者が同じハブに接続され
ている場合に有用である。例えば、前述の実施例におい
ては、ビデオカメラである等時性ソース48dとビデオモ
ニタである等時性シンク48bの両者が、同じハブ44aに接
続されている。ローカルループバックは、データをモニ
タ48bにもたらして、ビデオカメラ48dにより受信したイ
メージを実質的に「リアルタイム」で、データをTSI
バス134上に置くことなしに表示する。非等時性ループ
バックは、米国カリフォルニア州サンタクララのナショ
ナルセミコンダクタ社から入手可能なDP83950リピータ
インタフェースコントローラ(RIC)の如き非等時性
リピータデバイス60により達成することができる。
Local loopback performance is useful, for example, when both the isochronous source and the isochronous sink are connected to the same hub. For example, in the embodiment described above, both the isochronous source 48d, which is a video camera, and the isochronous sink 48b, which is a video monitor, are connected to the same hub 44a. The local loopback brings the data to the monitor 48b and sends the data received by the video camera 48d to the TSI in substantially "real time".
Display without placing on bus 134. Non-isochronous loopback can be achieved with a non-isochronous repeater device 60, such as the DP83950 Repeater Interface Controller (RIC) available from National Semiconductor, Inc. of Santa Clara, California.

【0047】図14は、等時性ループバックを実施するた
めの構成を示している。データライン494が、通常はT
SIリング134上に置かれるバッファ132からの伝送デー
タを受信するように結合されている。データライン494
は内部ループバックのためにマルチプレクサ156に入力
されており、TSIリング134上のデータがバッファ154
に入るのが阻止される。マルチプレクサ156は、プロセ
ッサ138のスイッチテーブルの1つにより、ライン160を
介して制御されている。制御データは、Dチャネルを介
してシグナリングプロセッサへと供給される宛先情報に
従って、出力テーブル162に格納されている。しかしな
がらこの場合、テーブル162は十分に広く、TSI及び
ループバックマルチプレクサ156の両者を制御するため
の制御ビットを格納できなければならない。内部ループ
バックが開始される場合、バッファ132aからのデータは
タイムスロットの代わりに、バッファ154へと伝送され
る。かくしてあるタイムスロットにおいて内部ループバ
ックが開始された場合、関連するTSIデータはバッフ
ァ154aにはロードされない。マルチプレクサ156は、内
部ループバックを示す制御ライン158と共に用いられ
る。制御ライン158の制御はシグナリングプロセッサに
より行われ、また1つの実施例ではルックアップテーブ
ルである。
FIG. 14 shows a configuration for implementing isochronous loopback. Data line 494 is normally T
It is coupled to receive transmitted data from the buffer 132 located on the SI ring 134. Data line 494
Is input to the multiplexer 156 for internal loopback, and the data on the TSI ring 134 is buffered in the buffer 154.
You are blocked from entering. Multiplexer 156 is controlled via line 160 by one of the switch tables of processor 138. The control data is stored in the output table 162 according to the destination information supplied to the signaling processor via the D channel. However, in this case, the table 162 must be wide enough to store the control bits for controlling both the TSI and the loopback multiplexer 156. When the internal loopback is initiated, the data from buffer 132a is transmitted to buffer 154 instead of timeslots. Thus, if an internal loopback is initiated in a time slot, the associated TSI data will not be loaded into buffer 154a. Multiplexer 156 is used with control line 158 indicating an internal loopback. Control of control line 158 is provided by the signaling processor and, in one embodiment, is a look-up table.

【0048】2つのバッファ154a, 154bは回復データを
格納し、また前述した仕方で制御される。最初の時間フ
レームの間、バッファ154aはライン494又はTSIバス1
34からデータを受信し、その間にバッファ154bは以前の
時間フレームの間に格納されたデータを、物理媒体46b
を介して宛先局ノード42aへと伝送すべく回路58のライ
ン164に出力する。次の時間フレームの間、これらのバ
ッファの役割は逆転され、ライン494から受信したデー
タはバッファ156bに格納され、先行する時間フレームに
際してバッファ154aに格納されたデータは宛先局ノード
42aへと伝送すべく出力される。
Two buffers 154a, 154b store the recovery data and are controlled in the manner previously described. During the first time frame, buffer 154a is on line 494 or TSI bus 1
Buffer 154b receives the data stored during the previous time frame from the physical medium 46b.
To line 164 of circuit 58 for transmission to the destination station node 42a via. During the next time frame, the roles of these buffers are reversed, the data received from line 494 is stored in buffer 156b, and the data stored in buffer 154a during the previous time frame is stored in the destination station node.
Output for transmission to 42a.

【0049】[0049]

【発明の効果】かくして本発明によれば、ローカルルー
プバックを用いることにより、データを受信バッファか
ら送信バッファへと直接に、TSIリング上にデータを
置く必要なしに伝送することを可能となる。かくしてT
SIバスの帯域幅は他のハブが使用するように解放され
ると共に、遅延の減少も図られる。
As described above, according to the present invention, the use of the local loopback makes it possible to transmit data directly from the reception buffer to the transmission buffer without the need to put the data on the TSI ring. Thus T
The bandwidth of the SI bus is released for use by other hubs and the delay is reduced.

【0050】本発明のループバックの別の利点は、スタ
ンドアローン形のハブが使用される場合に、TSIリン
グ134を省略できる可能性があることである。データ通
信ネットワークが単一のハブのみから構成されている場
合には、ハブの受信及び送信バッファを接続するために
は、データライン494のみが必要である。マルチプレク
サ156は前述した仕方で動作し、バッファ132からのデー
タをバッファ154に置く。従って別個のTSIバスに対
する接続はもはや不要であるが、選択的に備えることは
可能である。
Another advantage of the loopback of the present invention is that the TSI ring 134 could potentially be omitted if a stand alone hub is used. If the data communication network consists of only a single hub, then only data line 494 is needed to connect the receive and transmit buffers of the hub. Multiplexer 156 operates in the manner described above and places the data from buffer 132 into buffer 154. Therefore, a connection to a separate TSI bus is no longer needed, but it can be provided selectively.

【0051】本発明は好ましい実施例、並びに特定の設
計変更及び修正によって記述されたが、他の設計変更及
び修正を使用することも可能であり、本発明は特許請求
の範囲によって規定されるものである。
Although the present invention has been described in terms of a preferred embodiment, as well as specific design changes and modifications, other design changes and modifications can be used and the invention is defined by the claims. Is.

【0052】[0052]

【表1】 [Table 1]

【0053】[0053]

【表2】 [Table 2]

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は等時性データフレーム転送のタイミン
グ図、(B)はパケット化データ転送のタイミング図、
及び(C)はトークンリングデータ転送のタイミング図
である。
FIG. 1A is a timing diagram for isochronous data frame transfer, FIG. 1B is a timing diagram for packetized data transfer,
And (C) are timing diagrams of token ring data transfer.

【図2】本発明の1実施例による、スター及びリング形
の通信システムのブロック図である。
FIG. 2 is a block diagram of a star and ring communication system according to one embodiment of the present invention.

【図3】単一のハブ内に多数の等時性回路を有するスタ
ー及びリング形の通信システムのブロック図である。
FIG. 3 is a block diagram of a star and ring communication system having multiple isochronous circuits in a single hub.

【図4】本発明の1つの実施例による、ツリー形の通信
システムのブロック図である。
FIG. 4 is a block diagram of a tree-type communication system according to one embodiment of the present invention.

【図5】本発明の1つの実施例により構成された通信シ
ステムのブロック図である。
FIG. 5 is a block diagram of a communication system configured in accordance with one embodiment of the present invention.

【図6】本発明の1つの実施例によるノード回路のブロ
ック図である。
FIG. 6 is a block diagram of a node circuit according to one embodiment of the present invention.

【図7】本発明の1つの実施例によるハブリピータ回路
のブロック図である。
FIG. 7 is a block diagram of a hub repeater circuit according to one embodiment of the present invention.

【図8】本発明の1つの実施例による非等時性データの
受信インタフェースのブロック図である。
FIG. 8 is a block diagram of a non-isochronous data reception interface according to one embodiment of the invention.

【図9】本発明の1つの実施例による等時性データの受
信インタフェース及び関連するハブ回路のブロック図で
ある。
FIG. 9 is a block diagram of an isochronous data reception interface and associated hub circuitry according to one embodiment of the invention.

【図10】本発明の1つの実施例による非等時性データ
用のハブ伝送インタフェースのブロック図である。
FIG. 10 is a block diagram of a hub transmission interface for non-isochronous data according to one embodiment of the invention.

【図11】本発明の1つの実施例による非等時性データ
用のハブ送信機インタフェースのブロック図である。
FIG. 11 is a block diagram of a hub transmitter interface for non-isochronous data according to one embodiment of the invention.

【図12】本発明の1つの実施例によるデータ転送の調
整についてのタイミング図である。
FIG. 12 is a timing diagram for adjusting data transfer according to one embodiment of the present invention.

【図13】本発明の1つの実施例による遅延回路を有す
るノードのブロック図である。
FIG. 13 is a block diagram of a node having a delay circuit according to one embodiment of the present invention.

【図14】本発明の1つの実施例によるローカルループ
バック性能を有する等時性データ用の受信インタフェー
スのブロック図である。
FIG. 14 is a block diagram of a receive interface for isochronous data with local loopback capability according to one embodiment of the invention.

【符号の説明】[Explanation of symbols]

42a, 42b, 42c ノード 44a ハブ 46a-f 物理媒体 48a, 48d 等時性ソース 48b, 48e 等時性シンク 48c 非等時性ソース 48g 非等時性シンク 48f Dチャネルソース 50a, 50b, 50c ノード回路 54a, 54b, 54c ハブ成分 56 ハブ回路 494 データライン MUX マルチプレクサ DEMUX デマルチプレクサ Tx 送信 Rx 受信 isoPhy 等時性物理層 iso 等時性 42a, 42b, 42c Node 44a Hub 46a-f Physical medium 48a, 48d Isochronous source 48b, 48e Isochronous sink 48c Non-isochronous source 48g Non-isochronous sink 48f D-channel source 50a, 50b, 50c Node circuit 54a, 54b, 54c Hub component 56 Hub circuit 494 Data line MUX multiplexer DEMUX Demultiplexer Tx transmit Rx receive isoPhy isochronous physical layer iso isochronous

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エス・エヴァンス アメリカ合衆国カリフォルニア州95133サ ン・ホセ,ケープ・ヒルダ・プレイス・ 1966 (72)発明者 デブラ・ジェイ・ワースリー アメリカ合衆国カリフォルニア州94086サ ニーヴェイル,イースト・レッド・オー ク・ドライヴ・224−ジー ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Michael Es Evans, California 95133 San Jose, Cape Hilda Place 1966 (72) Inventor Debra Jay Worsley, USA 94086 Sunnyvale, California, USA East Red Oak Drive 224-Gee

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】 複数のソース及びシンクの間でデータを
通信するための装置であって、 前記複数のソース及びシンクの少なくとも1つに結合さ
れ、ノード送信機及びノード受信機を有する第1のノー
ドと、 前記ノードに結合され、 (a)前記ノード送信機に結合されて前記第1のノード
から伝送されるデータを受信するハブ受信機と、 (b)前記ノード受信機に結合されて前記第1のノード
へとデータを伝送するハブ送信機と、 (c)前記ハブ受信機を前記ハブ送信機に結合するデー
タリンクと、 (d)前記ハブ受信機と前記ハブ送信機の間で前記デー
タリンク上に配置され、制御信号に結合されていて、前
記制御信号が主張された場合にデータを前記ハブ受信機
から前記ハブ送信機へと通過するスイッチを有する第1
のハブと、 第2のハブと、 少なくとも前記第1のハブの前記ハブ受信機と前記ハブ
送信機の一方と、前記第2のハブとに結合され、前記第
1のハブと前記第2のハブの間でデータを通過させるバ
スとからなる装置。
1. A device for communicating data between a plurality of sources and sinks, the first device having a node transmitter and a node receiver coupled to at least one of the plurality of sources and sinks. A node, coupled to the node; (a) a hub receiver coupled to the node transmitter to receive data transmitted from the first node; (b) coupled to the node receiver and A hub transmitter for transmitting data to the first node; (c) a data link coupling the hub receiver to the hub transmitter; and (d) a hub between the hub receiver and the hub transmitter. A first switch disposed on the data link and coupled to the control signal, the switch having a switch for passing data from the hub receiver to the hub transmitter when the control signal is asserted;
A hub, a second hub, at least one of the hub receiver and the hub transmitter of the first hub, and the second hub, and the first hub and the second hub. A device consisting of a bus that passes data between hubs.
【請求項2】 前記第1のノードが2つのノードからな
る、請求項1の装置。
2. The apparatus of claim 1, wherein the first node comprises two nodes.
【請求項3】 前記スイッチがマルチプレクサからな
る、請求項1の装置。
3. The apparatus of claim 1, wherein the switch comprises a multiplexer.
【請求項4】 前記ハブ受信機がさらに、前記第1のノ
ードから受信したデータを格納するバッファを含む、請
求項1の装置。
4. The apparatus of claim 1, wherein the hub receiver further comprises a buffer for storing data received from the first node.
【請求項5】 前記ハブ送信機がさらに、前記第1のノ
ードへの伝送のためにデータを格納するバッファを含
む、請求項1の装置。
5. The apparatus of claim 1, wherein the hub transmitter further includes a buffer that stores data for transmission to the first node.
【請求項6】 前記第1のハブがさらに、前記制御信号
を格納するためのメモリデバイスを含む、請求項1の装
置。
6. The apparatus of claim 1, wherein the first hub further comprises a memory device for storing the control signal.
【請求項7】 複数のデータソース及びシンクの間でデ
ータを通信するための装置であって、前記ソース及びシ
ンクの少なくとも第1のものがデータを等時性で受信し
送信するよう構成され、前記ソース及びシンクの第2の
ものがデータを非等時性で伝送するよう構成されている
ものにおいて、 前記ソース及びシンクの前記第1及び第2のものの両者
に結合され、 (a)ノード送信機と、 (b)ノード受信機と、 (c)前記ソース及びシンクの前記第1及び第2のもの
の両者からデータを伝送すべく第1のデータリンクを介
して前記ノード送信機に結合され、等時性ソースから由
来するデータについて第1の専用帯域幅をもたらすマル
チプレクサを有する第1のノードと、 前記第1のノードに結合され、 (a)前記ノード送信機に結合されて前記第1のノード
から前記第1のデータリンクを介して伝送されるデータ
を受信するハブ受信機と、 (b)前記ノード受信機に結合されて前記第1のノード
へとデータを伝送するハブ送信機と、 (c)前記ハブ受信機を前記ハブ送信機に結合する第2
のデータリンクと、 (d)前記ハブ受信機と前記ハブ送信機の間で前記第2
のデータリンク上に配置され、制御信号に結合されてい
て、前記制御信号が主張された場合にデータを前記ハブ
受信機から前記ハブ送信機へと通過するスイッチを有す
る第1のハブとからなる装置。
7. An apparatus for communicating data between a plurality of data sources and sinks, wherein at least a first one of the sources and sinks is configured to receive and transmit data isochronously. A second source and sink configured to transmit data non-isochronously, coupled to both the first and second source and sink, and (a) node transmission (B) a node receiver, and (c) is coupled to the node transmitter via a first data link for transmitting data from both the first and second ones of the source and sink, A first node having a multiplexer for providing a first dedicated bandwidth for data originating from an isochronous source, coupled to the first node, and (a) coupled to the node transmitter A hub receiver for receiving data transmitted from the first node via the first data link, and (b) transmitting data to the first node coupled to the node receiver. A hub transmitter, and (c) a second coupling the hub receiver to the hub transmitter
(D) the second link between the hub receiver and the hub transmitter.
A first hub having a switch located on the data link, coupled to the control signal, and passing data from the hub receiver to the hub transmitter when the control signal is asserted. apparatus.
【請求項8】 第2のノードに結合された第2のハブ
と、 少なくとも前記第1のハブの前記ハブ受信機と前記ハブ
送信機の一方と、前記第2のハブとに結合され、前記第
1のハブと前記第2のハブの間でデータを通過させるバ
スとをさらに含む、請求項7の装置。
8. A second hub coupled to a second node, at least one of said hub receiver and said hub transmitter of said first hub, and said second hub, 8. The apparatus of claim 7, further comprising a bus that passes data between a first hub and the second hub.
【請求項9】 前記第1のノードが2つのノードからな
る、請求項7の装置。
9. The apparatus of claim 7, wherein the first node comprises two nodes.
【請求項10】 前記スイッチがマルチプレクサからな
る、請求項7の装置。
10. The apparatus of claim 7, wherein the switch comprises a multiplexer.
【請求項11】 前記ハブ受信機がさらに、前記第1の
ノードから受信したデータを格納するバッファを含む、
請求項7の装置。
11. The hub receiver further includes a buffer for storing data received from the first node.
The device of claim 7.
【請求項12】 前記ハブ送信機がさらに、前記第1の
ノードへの伝送のためにデータを格納するバッファを含
む、請求項7の装置。
12. The apparatus of claim 7, wherein the hub transmitter further includes a buffer that stores data for transmission to the first node.
【請求項13】 前記第1のハブがさらに、前記制御信
号を格納するためのメモリデバイスを含む、請求項7の
装置。
13. The apparatus of claim 7, wherein the first hub further comprises a memory device for storing the control signal.
【請求項14】 前記第2のデータリンクが等時性デー
タを搬送する、請求項7の装置。
14. The apparatus of claim 7, wherein the second data link carries isochronous data.
【請求項15】 データの通信方法であって、 前記データをノードから第1のハブのハブ受信機へと伝
送し、 第1の制御信号が主張された場合に、前記データを前記
ハブ受信機からデータリンクを介してハブ送信機へと通
過させ、 前記データを前記ハブ受信機からバスへと通過させ、第
2の制御信号が主張された場合に、前記データを前記バ
スを介して第2のバスへと通信することからなる通信方
法。
15. A method of communicating data, comprising transmitting the data from a node to a hub receiver of a first hub, the data being transmitted to the hub receiver when a first control signal is asserted. From the hub to the hub transmitter via the data link, passing the data from the hub receiver to the bus, and when the second control signal is asserted, the data is routed to the second via the bus. A communication method comprising communicating to the bus.
【請求項16】 前記データを前記ハブ送信機から、前
記第1のハブに結合された複数のノードの1つへと伝送
することをさらに含む、請求項15の通信方法。
16. The communication method of claim 15, further comprising transmitting the data from the hub transmitter to one of a plurality of nodes coupled to the first hub.
【請求項17】 前記データを前記ハブ送信機から前記
ノードへと伝送することをさらに含む、請求項15の方
法。
17. The method of claim 15, further comprising transmitting the data from the hub transmitter to the node.
【請求項18】 データの通信方法であって、 第1のノードにおいて等時性データの第1の組と非等時
性データの第2の組とを受信し、 前記第1の組及び前記第2の組のデータを多重化して多
重化データの組を形成し、 前記多重化データの組を第1のデータリンクを介して第
1のハブへと伝送し、 前記多重化データの組をハブ受信機において脱多重化し
て、等時性データ部分及び非等時性データ部分を獲得
し、 第1の制御信号が主張された場合に、前記等時性データ
部分を前記ハブ受信機からハブ送信機へと第2のデータ
リンクを介して通過させ、 前記等時性データ部分を前記ハブ受信機からバスへと通
過させ、第2の制御信号が主張された場合に前記等時性
データ部分を前記第1のハブから第2のハブへと前記バ
スを介して通信することからなる通信方法。
18. A method of communicating data comprising: receiving at a first node a first set of isochronous data and a second set of non-isochronous data, the first set and the Multiplexing the second set of data to form a multiplexed data set, transmitting the multiplexed data set to a first hub via a first data link, and transmitting the multiplexed data set to the first hub. Demultiplexing at the hub receiver to obtain the isochronous data portion and the non-isochronous data portion, the isochronous data portion from the hub receiver to the hub when the first control signal is asserted. Passing through the second data link to the transmitter, passing the isochronous data portion from the hub receiver to the bus, the isochronous data portion if a second control signal is asserted. A communication from the first hub to a second hub over the bus. Communication method consisting of.
【請求項19】 前記等時性データ部分を前記ハブ送信
機から前記第1のハブに結合された複数のノードの1つ
へと伝送することをさらに含む、請求項18の通信方法。
19. The communication method of claim 18, further comprising transmitting the isochronous data portion from the hub transmitter to one of a plurality of nodes coupled to the first hub.
【請求項20】 前記非等時性データ部分をリピータデ
バイスを用いてリピートすることをさらに含む、請求項
18の通信方法。
20. The method further comprising repeating the non-isochronous data portion with a repeater device.
18 communication methods.
【請求項21】 複数のノード間でデータを交換するよ
う結合された複数のハブを有する通信システムにおい
て、 前記ノードの少なくとも1つから等時性データを受信す
る受信回路と、 等時性データを少なくとも前記ノードの1つへと伝送す
る送信回路と、 前記受信回路を前記送信回路に結合する第1のデータリ
ンクと、 前記第1のデータリンク上に配置され、制御信号に結合
されており、前記制御信号が主張された場合に前記等時
性データを前記受信回路から前記送信回路へと通過させ
るスイッチと、 前記受信回路又は前記送信回路の一方と、前記複数のハ
ブの所与の1つとに結合され、第2の制御信号が主張さ
れた場合に前記複数のハブの前記所与の1つとデータを
交換する第2のデータリンクとからなるハブ装置。
21. In a communication system having a plurality of hubs coupled to exchange data between a plurality of nodes, a receiving circuit for receiving isochronous data from at least one of the nodes; A transmission circuit transmitting to at least one of the nodes, a first data link coupling the reception circuit to the transmission circuit, arranged on the first data link and coupled to a control signal, A switch for passing the isochronous data from the receiver circuit to the transmitter circuit when the control signal is asserted; one of the receiver circuit or the transmitter circuit; and a given one of the plurality of hubs. A hub device coupled to the second data link for exchanging data with the given one of the plurality of hubs when a second control signal is asserted.
【請求項22】 前記受信回路に結合され、前記ノード
の少なくとも1つから非等時性データを受信する手段
と、 前記送信回路に結合され、前記ノードの少なくとも1つ
へと非等時性データを伝送する手段とをさらに含む、請
求項21のハブ装置。
22. Means coupled to said receiver circuit for receiving non-isochronous data from at least one of said nodes; and non-isochronous data coupled to said at least one transmitter circuit to said at least one node. 22. The hub device of claim 21, further comprising means for transmitting the.
【請求項23】 前記受信回路に結合され、前記受信回
路からの前記非等時性データを前記送信回路へと伝送す
るリピータ回路をさらに含む、請求項22のハブ回路。
23. The hub circuit of claim 22, further comprising a repeater circuit coupled to the receiver circuit and transmitting the non-isochronous data from the receiver circuit to the transmitter circuit.
JP27406093A 1992-11-02 1993-11-02 Local loopback of isochronous data in switching mechanism Expired - Fee Related JP3539747B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96991092A 1992-11-02 1992-11-02
US969910 1992-11-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003426645A Division JP3691504B2 (en) 1992-11-02 2003-12-24 Local loopback of isochronous data in switching mechanisms

Publications (2)

Publication Number Publication Date
JPH06205027A true JPH06205027A (en) 1994-07-22
JP3539747B2 JP3539747B2 (en) 2004-07-07

Family

ID=25516159

Family Applications (2)

Application Number Title Priority Date Filing Date
JP27406093A Expired - Fee Related JP3539747B2 (en) 1992-11-02 1993-11-02 Local loopback of isochronous data in switching mechanism
JP2003426645A Expired - Fee Related JP3691504B2 (en) 1992-11-02 2003-12-24 Local loopback of isochronous data in switching mechanisms

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2003426645A Expired - Fee Related JP3691504B2 (en) 1992-11-02 2003-12-24 Local loopback of isochronous data in switching mechanisms

Country Status (6)

Country Link
US (1) US5506846A (en)
EP (1) EP0596452B1 (en)
JP (2) JP3539747B2 (en)
KR (1) KR100305268B1 (en)
DE (1) DE69328003T2 (en)
TW (1) TW250605B (en)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
KR100304063B1 (en) * 1993-08-04 2001-11-22 썬 마이크로시스템즈, 인코포레이티드 2-point interconnection communication utility
US5680589A (en) * 1995-06-08 1997-10-21 Klingman; Edwin E. Ring communication system using ISDN
US5886732A (en) 1995-11-22 1999-03-23 Samsung Information Systems America Set-top electronics and network interface unit arrangement
JP3785579B2 (en) * 1995-11-22 2006-06-14 サムソン インフォメーション システムズ アメリカ Home multimedia network architecture
US6005861A (en) * 1995-11-22 1999-12-21 Samsung Electronics Co., Ltd. Home multimedia network architecture
US7003796B1 (en) 1995-11-22 2006-02-21 Samsung Information Systems America Method and apparatus for recovering data stream clock
US6631435B1 (en) * 1996-02-02 2003-10-07 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US7577782B2 (en) * 1996-02-02 2009-08-18 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US5991520A (en) 1996-02-02 1999-11-23 Sony Corporation Application programming interface for managing and automating data transfer operations between applications over a bus structure
US6233637B1 (en) 1996-03-07 2001-05-15 Sony Corporation Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure
US6519268B1 (en) * 1996-03-07 2003-02-11 Sony Corporation Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
US6108311A (en) 1996-04-29 2000-08-22 Tellabs Operations, Inc. Multichannel ring and star networks with limited channel conversion
US20020044548A1 (en) 1996-07-15 2002-04-18 Mark J. Foladare Coupling multiple low data rate lines to effect high data rate communication
US5923671A (en) * 1996-07-22 1999-07-13 At&T Corp Coupling multiple low data rate lines to effect high data rate communication
US6292844B1 (en) 1998-02-12 2001-09-18 Sony Corporation Media storage device with embedded data filter for dynamically processing data during read and write operations
US6157652A (en) * 1998-05-01 2000-12-05 Emulex Corporation Hub port with constant phase
US6064679A (en) * 1998-05-01 2000-05-16 Emulex Corporation Hub port without jitter transfer
US20010014102A1 (en) * 1998-09-24 2001-08-16 Doris Ann Mattingly Isochronous pipes channel mapping
US6167471A (en) 1998-10-14 2000-12-26 Sony Corporation Method of and apparatus for dispatching a processing element to a program location based on channel number of received data
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
US6247069B1 (en) 1999-05-12 2001-06-12 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
US6859846B2 (en) 1999-05-12 2005-02-22 Sony Corporation Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device
KR100644559B1 (en) * 1999-07-26 2006-11-13 삼성전자주식회사 Channel Allocation Method for Devices with Digital Interface
US6721859B1 (en) 1999-10-21 2004-04-13 Sony Corporation Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
US6523108B1 (en) 1999-11-23 2003-02-18 Sony Corporation Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string
US7720821B1 (en) 2000-06-30 2010-05-18 Sony Corporation Method of and apparatus for writing and reading time sensitive data within a storage device
EP1178395A3 (en) * 2000-07-31 2009-05-20 Texas Instruments Incorporated Apparatus and method for communicating a multiword digital message with an isochronous-signal processor
US6904475B1 (en) 2000-11-06 2005-06-07 Sony Corporation Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling
US7124292B2 (en) * 2001-05-21 2006-10-17 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
DE10141604B4 (en) * 2001-08-24 2005-02-03 Robert Bosch Gmbh Method for transmitting data via an isochronous interface with a first clock and apparatus for connection to an iosochronous interface, via which data is transmitted at a first clock
US6874048B2 (en) * 2002-05-29 2005-03-29 Oasis Silicon Systems, Inc. Communication system and methodology for sending a designator for at least one of a set of time-division multiplexed channels forwarded across a locally synchronized bus
US6963868B2 (en) * 2002-06-03 2005-11-08 International Business Machines Corporation Multi-bit Patricia trees
US20070153828A1 (en) * 2006-01-04 2007-07-05 Cisco Technology, Inc. System and method to negotiate the addition or deletion of a PPP link without data loss

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1566223A (en) * 1978-01-17 1980-04-30 Standard Telephones Cables Ltd Digital duplex transmission system
FR2430141A1 (en) * 1978-06-29 1980-01-25 Glowinski Albert BIT-TO-BIT DIGITAL TIME-SWITCHING NETWORK
US4445213A (en) * 1979-07-31 1984-04-24 Bell Telephone Laboratories, Incorporated Communication line interface for controlling data information having differing transmission characteristics
FR2483145A2 (en) * 1980-05-23 1981-11-27 France Etat IMPROVEMENTS TO DIGITAL SWITCHING NETWORKS WITH TIME DIVISION BIT AT BIT
US4530088A (en) * 1983-02-15 1985-07-16 Sperry Corporation Group coding system for serial data transmission
US4549292A (en) * 1984-02-17 1985-10-22 Burroughs Corporation Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
US4637014A (en) * 1984-02-17 1987-01-13 Burroughs Corporation Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network
US4577312A (en) * 1984-07-05 1986-03-18 At&T Bell Laboratories Arrangement for wideband transmission via a switched network
US4587650A (en) * 1984-10-30 1986-05-06 Burroughs Corporation Method of simultaneously transmitting isochronous and nonisochronous data on a local area network
JPH0630511B2 (en) * 1984-10-31 1994-04-20 株式会社日立製作所 Ring transmission system with variable station order
US4845609A (en) * 1986-07-25 1989-07-04 Systech Corporation Computer communications subsystem using an embedded token-passing network
US5189414A (en) * 1986-09-30 1993-02-23 Kabushiki Kaisha Toshiba Network system for simultaneously coupling pairs of nodes
US4769813A (en) * 1987-11-18 1988-09-06 Gte Laboratories Incorporated Ring communication system
US4961188A (en) * 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
US5001707A (en) * 1989-11-02 1991-03-19 Northern Telecom Limited Method of providing reserved bandwidth in a dual bus system
US5179554A (en) * 1991-04-08 1993-01-12 Digital Equipment Corporation Automatic association of local area network station addresses with a repeater port

Also Published As

Publication number Publication date
US5506846A (en) 1996-04-09
EP0596452A1 (en) 1994-05-11
DE69328003D1 (en) 2000-04-13
DE69328003T2 (en) 2000-11-23
JP2004147348A (en) 2004-05-20
EP0596452B1 (en) 2000-03-08
JP3691504B2 (en) 2005-09-07
KR940012963A (en) 1994-06-24
KR100305268B1 (en) 2001-11-22
JP3539747B2 (en) 2004-07-07
TW250605B (en) 1995-07-01

Similar Documents

Publication Publication Date Title
JP3448921B2 (en) Isochronous link protocol
JP3691504B2 (en) Local loopback of isochronous data in switching mechanisms
US5668811A (en) Method of maintaining frame synchronization in a communication network
US5559796A (en) Delay control for frame-based transmission of data
JP3448086B2 (en) Frame-based data transmission
US5544324A (en) Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate
JP3705610B2 (en) Network link endpoint performance detection
US5550802A (en) Data communication network with management port for isochronous switch
JP4829569B2 (en) Data transmission
JP4907924B2 (en) Data transmission
EP0952710A2 (en) Apparatus and method for interconnecting isochronous systems over packet-switched networks
USRE39395E1 (en) Data communication network with transfer port, cascade port and/or frame synchronizing signal
JPH06261044A (en) Apparatus and method for coping with cable length delay based on isochronal fifo

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees