JPH06202075A - アクティブマトリクス型液晶表示素子及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 より高速作動を可能にし、高周波、高精細な
液晶表示を行なう。 【構成】 各表示信号線に接続したラインバッファに、
表示信号線とは異なる、トランジスタを介した電位を制
御手段を設け、各画素への映像信号の転送が終了した後
に上記トランジスタをオンしてラインバッファの電位を
最高電位に保持し、映像信号が常に最高電位のラインバ
ッファに入力される様に設定して駆動するアクティブマ
トリクス型液晶表示素子の駆動方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の画素を縦横に配
置し、各画素毎にスイッチング素子を設けてアクティブ
マトリクス駆動する液晶表示素子に関する発明である。

【０００２】

【従来の技術】近年高精細な画像表示を目的とし、膨大
な数の画素を高周波数で駆動する手段としてアクティブ
マトリクス型の駆動方法が知られている。この方式は、
各画素毎にスイッチング素子、例えばトランジスタを配
し、ドレイン電極を各画素の画素電極に接続し、各列毎
にソース電極を、各行毎にゲート電極を共通に接続し、
１走査線ずつ選択して順次ゲート電極をオンし、同時に
各表示信号線に映像信号を入力し、選択された走査線に
接続されたトランジスタを介して画素電極に映像信号を
入力して表示を行なう方式である。

【０００３】図３にアクティブマトリクス型の液晶表示
素子の駆動回路の一例、及び図４にそのタイミングチャ
ートを示す。

【０００４】図中１は走査信号線、２は表示信号線、３
は薄膜トランジスタ（以下「ＴＦＴ」と記す）、４は液
晶、５は垂直シフトレジスタ、６は水平シフトレジス
タ、７はラインバッファである。この型の液晶表示素子
においては、映像信号は水平シフトレジスタ６の信号に
応じてゲートオンしたトランジスタを介してラインバッ
ファ７に蓄積される。各ラインバッファに順次映像信号
が蓄積された後、ラインバッファ７が接続している画素
側のトランジスタをオンして全表示信号線に一斉に各ラ
インバッファ７が蓄積した映像信号を入力し画素に転送
する。同時に、ある走査信号線１が選択され当該走査信
号線に接続されたＴＦＴ３のゲートがオンし、ラインバ
ッファ７から転送された映像信号がＴＦＴ３を介して画
素電極に入力され、次の信号が入力されるまで、液晶容
量Ｃ_ＬＣとして保持される。この１水平走査を順次走査
信号線毎に行ない、１画面の表示を行なう。

【０００５】

【発明が解決しようとする課題】本発明の目的は、より
高精細な画像表示を実現するべく、より高周波数で駆動
するために、最適の条件で機能し得る液晶表示素子及び
その駆動方法を提供することにある。

【０００６】表示部の画素数は、垂直走査線４５０本×
水平走査線（表示信号線）６００本である。この水平画
素数を持った表示パネルをＮＴＳＣ信号で走査した場
合、１水平画素（実際には各表示信号線毎に設けたライ
ンバッファ）への充電にかけられる時間は、約９０［ｎ
ｓｅｃ．］しかない。この時間内にビデオ信号電荷をラ
インバッファに蓄積する必要がある。蓄積すべき信号電
荷は、パネルとしての表示性能、とりわけ、階調数をど
の程度要求されるかによって決まってくる。すなわち、
表示すべき階調数の１階調分に相当する信号電圧以上の
信号電圧の転送とりこぼしがあると、そのパネルの階調
特性はもはや維持できなくなる。今後液晶表示パネルの
分野においても、ますます高階調性が要求されてくるも
のと思われる。液晶の駆動電圧振幅自体は、大きく変化
しないと思われるので、その場合、１階調を識別するた
めの信号電圧は、ますます小さくなる。例えば、液晶の
駆動電圧振幅を±５［Ｖ］とした場合、その液晶の電圧
−透過率曲線の変化を考慮した場合、表示階調数を６４
階調程度実現するためには、２０〜３０［ｍＶ］前後の
信号電圧の差を読み取らなければならない。

【０００７】例えば、スイッチングするトランジスタを
全てＰ型ＭＯＳのみで構成した場合について考える。入
力される信号の振幅は、３〜１３［Ｖ］である。この場
合、液晶セルの対向電極の電位は、ほぼ８［Ｖ］に設定
した。信号を転送するスイッチングトランジスタを駆動
するゲートパルスの駆動振幅は、０〜１５［Ｖ］とし
た。

【０００８】ここで、ラインバッファ容量のリセット電
圧を、３［Ｖ」、及び８［Ｖ］に設定したところ、図５
に示したように、特に、入力信号が小さい場合、リセッ
ト電圧によってラインバッファ容量への充電率に差が生
じた。これは先述したように、リセット電圧の違いによ
り、ラインバッファ容量側が、トランジスタのドレイン
として作用するか、ソースとして作用するかによると考
えられる。

【０００９】以上の検討の結果、本発明者等は、高階調
の液晶表示パネルを実現するための手段として、本発明
を得るに至ったのである。

【００１０】

【課題を解決するための手段】本発明は上記課題を解決
し、より高速で機能し得る液晶表示素子とその駆動方法
を提供するものであり、第１の発明は、各画素毎のスイ
ッチング素子に薄膜トランジスタを用いたアクティブマ
トリクス型液晶表示素子であって、シフトレジスタから
の信号に応じて表示信号線に入力された映像信号を蓄積
し且つトランジスタを介して画素にＶｉｄｅｏ信号を転
送するラインバッファを表示信号線毎に有し、該ライン
バッファが上記表示信号線に配したトランジスタとは異
なるトランジスタを介して電位を制御する手段を有する
ことを特徴とするアクティブマトリクス型液晶表示素子
である。

【００１１】また、第２の発明は上記第１の発明の液晶
表示素子の駆動方法であり、一水平走査期間の走査期間
に各表示信号線毎に設けたラインバッファに映像信号を
蓄積し、続くブランキング期間の一部で各ラインバッフ
ァが接続するトランジスタのゲートをオンして各画素に
一斉に蓄積された映像信号を転送し、ブランキング期間
の残された期間に上記トランジスタのゲートをオフし、
ラインバッファに接続された異なるトランジスタを介し
てリセット信号を全ラインバッファに入力し、全ライン
バッファの電位を一定に保持することを特徴とするアク
ティブマトリクス型液晶表示素子の駆動方法である。

【００１２】本発明において、上記ラインバッファの電
位は映像信号の振幅内の最高電位に設定されるのが望ま
しい。

【００１３】

【実施例及び作用】

（実施例１）図１に本発明の一実施例である液晶表示素
子の回路図、及び図２にそのタイミングチャートを示
す。

【００１４】図中の符号は前記図３と同じであるが、本
発明においては、ラインバッファ７に、表示信号線とは
別にトランジスタを介してリセット信号入力手段が設け
てある。

【００１５】本実施例においては、各ラインバッファ７
に映像信号を蓄積し、各表示信号線にトランジスタを介
して該映像信号を転送するところまでは同じであるが、
次の走査期間前の残されたブランキング期間に、ライン
バッファ７に設けたリセット信号入力手段、即ち本実施
例においてはトランジスタをオンしこれを介して所望の
電位を入力し、全ラインバッファを一定電位にリセット
する。その結果、次の映像信号はいずれのラインバッフ
ァであっても、一定電位に保持された状態で入力される
ことになる。

【００１６】一般に、ある容量に接続したトランジスタ
の特性は該容量に蓄積された電荷量に依存し、容量側を
ドレインとして作用する場合、即ち映像信号入力時に容
量に蓄積した電荷をＶｉｄｅｏ信号線に放電する場合に
は、９０％→１０％放電には２．７４τ、逆に１０％→
９０％充電には容量側がソースとして作用する場合には
１０％→９０％充電には７τ必要と成る。但しτ＝Ｃ／
Ｇｍ（τは時定数、Ｃは負荷容量、Ｇｍはトランジスタ
のコンダクタンス）である。

【００１７】また、上記の容量側をソースとした場合に
は、ゲートとドレイン間の電位にも左右される。従っ
て、本発明においては、ソースとゲート間の電位に影響
されない、容量側がドレインとして作用する場合が最も
望ましく、しかも最高電位、即ち映像信号振幅の中心を
０として、Ｐ型ＭＯＳを用いた場合には負極性、Ｎ型Ｍ
ＯＳを用いた場合には正極性の最高電位に容量を制御す
れば良い。

【００１８】本発明においては、各ラインバッファにそ
れぞれ表示信号線とは独立して機能する、ラインバッフ
ァ電位制御手段を有しておりこの制御手段を介してライ
ンバッファの電荷量を制御し、映像信号入力を最適な条
件で行なうことができる。

【００１９】このようにして、本発明では常に映像信号
を入力するラインバッファが一定電位に制御されている
ため、常に最適なしかも均一な条件で入力できる。

【００２０】次に本実施例を具体的に示す。本実施例に
おいては、スイッチングするトランジスタは、全てＮＭ
ＯＳ構成とした。

【００２１】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、Ｗ／Ｌ＝９０／２［μｍ］
（Ｗ；ゲート幅、Ｌ；ゲート長）、ラインバッファ容量
値は、１２ｐ［Ｆ］である。

【００２２】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層（ＳＯＩ層）
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶ＳＯＩ層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。

【００２３】入力するビデオ信号振幅は、３〜１３
［Ｖ］、液晶の対向電極の電圧は、８［Ｖ］、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は０〜１５［Ｖ］とした。

【００２４】また、ラインバッファ容量のリセット電圧
は１３［Ｖ］に設定した。

【００２５】また、液晶の表示は、ノーマリーホワイト
（入力信号がないスタンバイ状態で白表示）表示とし
た。

【００２６】この結果、特に、入力ビデオ信号が高い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、６０階調
の液晶表示パネルが実現できた。

【００２７】これは、入力ビデオ信号が高い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。

【００２８】また、特に液晶材料として、ＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にＤＣ
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。

【００２９】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。

【００３０】これは、対向電極の中心電圧に対して、特
に、正側の（入力信号の高いレベル）のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。 （実施例２）本発明の第２の実施例として、図２に示す
駆動タイミングチャートでＰＭＯＳ構成とした例を示
す。

【００３１】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、Ｗ／Ｌ＝１８０／２［μｍ］
（Ｗ；ゲート幅、Ｌ；ゲート長）、ラインバッファ容量
値は、１２ｐ［Ｆ］である。

【００３２】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層（ＳＯＩ層）
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶ＳＯＩ層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。

【００３３】入力するビデオ信号振幅は、３〜１３
［Ｖ］、液晶の対向電極の電圧は、８［Ｖ］、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は０〜１５［Ｖ］とした。

【００３４】また、ラインバッファ容量のリセット電圧
は１３［Ｖ］に設定した。

【００３５】また、液晶の表示は、ノーマリーホワイト
（入力信号がないスタンバイ状態で白表示）表示とし
た。

【００３６】この結果、特に、入力ビデオ信号が低い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、６０階調
の液晶表示パネルが実現できた。

【００３７】これは、入力ビデオ信号が低い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。

【００３８】また、特に液晶材料として、ＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にＤＣ
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。

【００３９】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。

【００４０】これは、対向電極の中心電圧に対して、特
に、負側の（入力信号の低いレベル）のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。 （実施例３）本発明の第３の実施例として、図２に示す
駆動タイミングチャートでＮＭＯＳ構成とした、実施例
１とは異なる例を示す。

【００４１】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、Ｗ／Ｌ＝４００／３［μｍ］
（Ｗ；ゲート幅、Ｌ；ゲート長）、ラインバッファ容量
値は、１２ｐ［Ｆ］である。

【００４２】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層（ＳＯＩ層）
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶ＳＯＩ層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。

【００４３】入力するビデオ信号振幅は、３〜１３
［Ｖ］、液晶の対向電極の電圧は、８［Ｖ］、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は０〜１６［Ｖ］とした。

【００４４】また、ラインバッファ容量のリセット電圧
は１３［Ｖ］に設定した。

【００４５】また、液晶の表示は、ノーマリーホワイト
（入力信号がないスタンバイ状態で白表示）表示とし
た。

【００４６】この結果、特に、入力ビデオ信号が高い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、４５階調
の液晶表示パネルが実現できた。

【００４７】これは、入力ビデオ信号が低い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。

【００４８】また、特に液晶材料として、ＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にＤＣ
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。

【００４９】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。

【００５０】これは、対向電極の中心電圧に対して、特
に、正側の（入力信号の高いレベル）のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。

【００５１】

【発明の効果】上記の様に、本発明においては各ライン
バッファに接続したトランジスタを最適な条件で作動さ
せることができるため、更なる画素の増加、或いは周波
数の増加を図り、より高精細、高品質な画像表示を実現
することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示素子の一実施例の回路図であ
る。

【図２】図１に示した液晶表示素子のタイミングチャー
トである。

【図３】従来の液晶表示素子の一例の回路図である。

【図４】図３に示した液晶表示素子のタイミングチャー
トである。

【図５】本発明に係る、リセット電圧とラインバッファ
容量の充電率との関係を示した図である。

【符号の説明】

１ 走査信号線 ２ 表示信号線 ３ ＴＦＴ ４ 液晶 ５ 垂直シフトレジスタ ６ 水平シフトレジスタ ７ ラインバッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各画素毎のスイッチング素子に薄膜トラ
   ンジスタを用いたアクティブマトリクス型液晶表示素子
   であって、シフトレジスタからの信号に応じて表示信号
   線に入力された映像信号を蓄積し且つトランジスタを介
   して画素に映像信号を転送するラインバッファを表示信
   号線毎に有し、該ラインバッファが上記表示信号線に配
   したトランジスタとは異なるトランジスタを介して電位
   を制御する手段を有することを特徴とするアクティブマ
   トリクス型液晶表示素子。
2. 【請求項２】 各画素毎のスイッチング素子に薄膜トラ
   ンジスタを用いたアクティブマトリクス型液晶表示素子
   の駆動方法であって、一水平走査期間の走査期間に各表
   示信号線毎に設けたラインバッファに映像信号を蓄積
   し、続くブランキング期間の一部で各ラインバッファが
   接続するトランジスタのゲートをオンして各画素に一斉
   に蓄積された映像信号を転送し、ブランキング期間の残
   された期間に上記トランジスタのゲートをオフし、ライ
   ンバッファに接続された異なるトランジスタを介してリ
   セット信号を全ラインバッファに入力し、全ラインバッ
   ファの電位を一定に保持することを特徴とするアクティ
   ブマトリクス型液晶表示素子の駆動方法。
3. 【請求項３】 リセット信号により保持する電位が映像
   信号の振幅内の最高電位であることを特徴とするアクテ
   ィブマトリクス型液晶表示素子の駆動方法。