[go: up one dir, main page]

JPH06201793A - Inspecting method for electronic part and circuit substrate mounted with it - Google Patents

Inspecting method for electronic part and circuit substrate mounted with it

Info

Publication number
JPH06201793A
JPH06201793A JP4348799A JP34879992A JPH06201793A JP H06201793 A JPH06201793 A JP H06201793A JP 4348799 A JP4348799 A JP 4348799A JP 34879992 A JP34879992 A JP 34879992A JP H06201793 A JPH06201793 A JP H06201793A
Authority
JP
Japan
Prior art keywords
lead
resin package
electronic component
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4348799A
Other languages
Japanese (ja)
Inventor
Shigeo Matsuyama
茂生 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4348799A priority Critical patent/JPH06201793A/en
Publication of JPH06201793A publication Critical patent/JPH06201793A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To simply and surely detect the open defect of a solder joint part between the lead wire of an electronic part and a wiring pattern on a substrate in a circuit substrate mounted with a plurality of resin package type electronic parts. CONSTITUTION:An electronic part 1 has such characteristics, in the shape of the electronic component having a lead 3 extending from the side of a resin package 2, as a part of the upper face of the inner lead part 3b of the lead 3 is exposed inward from the side edge of a resin package 2. In the case of the inspection of the defect of connection between the lead 3 and a wiring pattern 8 on a substrate 4, measuring probes 11, 11 are severally put between the exposedly shaped inner lead part 3b of the lead 3 and the pattern 8 on the substrate to be connected with the lead 3, and the defect of connection can be easily and surely inspected by carrying electric current between the probes 11, 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願発明は、電子部品、およびこ
れを搭載する回路基板の検査方法に関し、複数の電子部
品をハンダ付けによって搭載して形成される回路基板の
オープン・ショート検査あるいはファンクション検査を
より簡便かつ効率的に行うことができるようにしたもの
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component and a method of inspecting a circuit board on which the electronic component is mounted. The circuit board formed by mounting a plurality of electronic components by soldering has an open / short test or a function test. The present invention relates to a device that can be performed more simply and efficiently.

【0002】[0002]

【従来の技術】たとえばハイブリッドICは、所定の配
線パターンを有する基板上に、複数個の電子部品を搭載
して形成される。このようなハイブリッドICは、全体
として一定の機能を達成するべく特定の回路を構成す
る。そして、このようなハイブリッドICを構成する回
路基板は、出荷前にオープン・ショート検査あるいはフ
ァンクション検査が行われる。上記オープン・ショート
検査とは、ハンダ付け工程によって基板上に搭載される
電子部品のリードとこれがハンダ付けされる回路基板上
の配線パターンとの間のハンダ接合が正しく行われてい
るかどうかを検査するものである。そして、ファンクシ
ョン検査とは、複数の電子部品で構成される回路が正し
く機能するかどうかを検査するものである。
2. Description of the Related Art For example, a hybrid IC is formed by mounting a plurality of electronic components on a substrate having a predetermined wiring pattern. Such a hybrid IC constitutes a specific circuit so as to achieve a certain function as a whole. The circuit board that constitutes such a hybrid IC is subjected to an open / short test or a function test before shipment. The open / short inspection is to inspect whether or not the solder joint between the lead of the electronic component mounted on the board by the soldering process and the wiring pattern on the circuit board to which this is soldered is properly performed. It is a thing. The function test is to check whether or not a circuit composed of a plurality of electronic components functions properly.

【0003】ところで、ハイブリッドIC等を形成する
べく基板上に搭載される電子部品の代表的なものとして
は、ICやLSI等の樹脂パッケージ型半導体装置があ
る。
By the way, as a typical electronic component mounted on a substrate to form a hybrid IC or the like, there is a resin package type semiconductor device such as IC or LSI.

【0004】この種の樹脂パッケージ型半導体装置aの
従来一般的な形態は、図9に示すようなものである。図
9に示すものは、いわゆる面実装型の樹脂パッケージ型
半導体装置である。この半導体装置aは、所定厚みをも
つ平面視長矩形状の樹脂パッケージbの両側面からクラ
ンク状に折れ曲がった所定本数のリードcが延出させら
れている。このようなクランク状のリードの形態は、基
板dに対して面実装するのに好適なように形成されたも
のであって、基板dに接する水平部c’が各リードcの
端部に形成されている。
A conventional general form of this type of resin package type semiconductor device a is as shown in FIG. What is shown in FIG. 9 is a so-called surface mount type resin package type semiconductor device. In this semiconductor device a, a predetermined number of leads c bent in a crank shape are extended from both side surfaces of a resin package b having a predetermined thickness and a rectangular shape in plan view. Such a form of the crank-shaped lead is formed so as to be suitable for surface mounting on the board d, and a horizontal portion c ′ in contact with the board d is formed at the end portion of each lead c. Has been done.

【0005】このような半導体装置aの基板dへの実装
は、いわゆるリフローハンダの手法によって行われる。
すなわち、基板dの配線パターンe上の所定部位にクリ
ームハンダを印刷塗布しておき、そして上記半導体装置
aを基板上の所定部位に、すなわち、上記リードcの下
端水平部c’が印刷塗布されたクリームハンダ上に載る
ように載置し、そうして基板全体を加熱炉に通すととも
に冷却させる。そうすると、クリームハンダ内のハンダ
成分fが溶解するとともに冷却固化して、リードcと基
板d上の配線パターンeとを電気的に接合する。
The semiconductor device a is mounted on the substrate d by a so-called reflow soldering method.
That is, cream solder is printed and applied to a predetermined portion on the wiring pattern e of the substrate d, and the semiconductor device a is printed and applied to a predetermined portion on the substrate, that is, the lower end horizontal portion c ′ of the lead c. It is placed on the cream solder so that the whole substrate is passed through a heating furnace and cooled. Then, the solder component f in the cream solder melts and cools and solidifies, so that the lead c and the wiring pattern e on the substrate d are electrically joined.

【0006】上記のようにして基板d上に搭載される電
子部品aが多数個設けられ、これらが総合して一定の機
能を達成するべくハイブリッドICを形成するような場
合、各電子部品aのリードcが正しく基板d上の配線パ
ターンeに電気的に接合されているかどうかを検査する
のは至難である。このようなオープン・ショート検査
は、一般的には、ハンダ接合部を挟む導体部分に二つの
測定プローブg,gを接触させることによって行われ
る。しかしながら、測定ブロープgを図10に示すよう
にリードcの下端水平部c’上に接触させる手法は不適
である。なぜなら、仮に当該リードcが基板dのパター
ンeから浮き上がっていて正しい電気的接続が行われて
いなくとも、このリードcを上方からプローブgで押さ
え付ける際にこのリードcと基板上のパターンeとの接
続が図られてしまい、結局、オープン状態の検出ができ
なくなるからである。したがって、従来の図9に示すよ
うな一般的な形態をもつ半導体装置等の電子部品にあっ
ては、そのリードcにプローブgを接触させることによ
るオープン・ショート検査は成り立たない。
When a large number of electronic components a mounted on the substrate d are provided as described above and a hybrid IC is formed so as to achieve a certain function as a whole, the electronic components a of each electronic component a are formed. It is extremely difficult to inspect whether the lead c is properly electrically connected to the wiring pattern e on the substrate d. Such an open / short inspection is generally performed by bringing the two measuring probes g, g into contact with conductor portions sandwiching the solder joint. However, the method of bringing the measurement probe g into contact with the lower end horizontal portion c ′ of the lead c as shown in FIG. 10 is not suitable. This is because, even if the lead c is lifted from the pattern e of the substrate d and correct electrical connection is not made, when the lead c is pressed from above by the probe g, the lead c and the pattern e on the substrate This is because the connection is made and eventually the open state cannot be detected. Therefore, in the conventional electronic component such as a semiconductor device having a general configuration as shown in FIG. 9, the open / short test by bringing the probe g into contact with the lead c cannot be established.

【0007】したがって、従来の形態の電子部品aを多
数搭載する回路基板dの検査を行うには、回路基板d上
に形成された配線パターンe上に所定のチェックポイン
トを設け、これに測定プローブを接触させるという測定
手法によらざるをえない。
Therefore, in order to inspect the circuit board d on which a large number of conventional electronic components a are mounted, a predetermined check point is provided on the wiring pattern e formed on the circuit board d, and a measurement probe is provided on this. There is no choice but to use the measurement method of contacting with.

【0008】この場合、主として次の二つの問題があ
る。その第一は、IC等の半導体装置a内の回路解析を
行った上、特定の素子の両極につながるリードが接続さ
れる配線パターン間に測定プローブg,gを接触させ、
上記内部素子の寄生ダイオードが機能するかどうかによ
ってリードのオープン検査を行わざるをえないが、この
場合、オープン状態が検出されたとしても、上記内部素
子を検査するプラス電極とマイナス電極のどちらに接続
されているリードがオープンとなっているかが特定でき
ず、さらに目視等の検査が必要になって、結局、検査が
非常に煩雑になる。
In this case, there are mainly the following two problems. The first is to analyze the circuit inside the semiconductor device a such as an IC, and then contact the measurement probes g, g between the wiring patterns to which the leads connected to both poles of the specific element are connected,
It is unavoidable to perform the open test of the lead depending on whether the parasitic diode of the internal element works, but in this case, even if the open state is detected, whether the positive electrode or the negative electrode for inspecting the internal element is used. It is not possible to determine whether the connected leads are open or not, and further inspection such as visual inspection is required, which ultimately makes the inspection very complicated.

【0009】第二に、上記のように電子部品のリードc
に直接測定プローブを接触させることができないことか
ら、回路基板上のパターンにチェックポイントを設ける
必要があり、これによって、回路基板に無駄なスペース
が多くなり、基板全体の小型化が阻害される。
Secondly, as described above, the lead c of the electronic component is used.
Since the measurement probe cannot be directly brought into contact with the circuit board, it is necessary to provide check points on the pattern on the circuit board, which increases the amount of wasted space on the circuit board and hinders downsizing of the entire board.

【0010】また、回路が複雑となるとともに、半導体
装置内の素子が多数となって一の半導体装置から延出す
るリードが多数に及ぶ場合には、上記のような内部素子
の寄生ダイオードが機能しうるかどうかによる検査が全
てのリードについて行えない場合が生じ、この場合に
は、高価かつ大掛かりな光学検査マニュアルによる検査
等、非常に煩雑な操作が必要となってくる。
Further, when the circuit becomes complicated and the number of elements in the semiconductor device is large and the number of leads extending from one semiconductor device is large, the parasitic diode of the internal element as described above functions. In some cases, the inspection cannot be performed for all the leads depending on whether or not it is possible, and in this case, a very complicated operation such as an inspection by an expensive and large-scale optical inspection manual becomes necessary.

【0011】本願発明は、上記の事情のもとで考え出さ
れたものであって、樹脂パッケージ型の電子部品が複数
搭載される回路基板において、上記電子部品と回路基板
との間の接続のチェックをより簡便かつ効率的に行うこ
とができるようにすることをその目的としている。
The present invention has been devised under the above circumstances, and in a circuit board on which a plurality of resin package type electronic parts are mounted, the connection between the electronic parts and the circuit board is made. Its purpose is to make the check easier and more efficient.

【0012】[0012]

【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
In order to solve the above problems, the present invention takes the following technical means.

【0013】すなわち、本願の請求項1に記載した発明
は、ハイブリッドICを形成するべく一定の基板上に搭
載するための電子部品であって、樹脂パッケージの側面
からリードを延出させてなる形態をもち、かつ、上記リ
ードのインナリード部の上面の一部を上記樹脂パッケー
ジの側縁より内方において露出させたことを特徴として
いる。
That is, the invention described in claim 1 of the present application is an electronic component to be mounted on a certain substrate to form a hybrid IC, in which leads are extended from the side surface of the resin package. And a part of the upper surface of the inner lead portion of the lead is exposed inward from the side edge of the resin package.

【0014】そして、本願の請求項2に記載した発明
は、上記請求項1の電子部品をハンダ付けによって搭載
して構成される回路基板を検査するための方法であっ
て、上記電子部品の上記露出させられたインナリード部
と、回路基板上の配線パターンまたは他の電子部品の上
記露出させられたインナリード部とに測定プローブを接
触するようにしたことを特徴とする。
The invention according to claim 2 of the present application is a method for inspecting a circuit board configured by mounting the electronic component according to claim 1 by soldering. It is characterized in that a measurement probe is brought into contact with the exposed inner lead portion and the exposed inner lead portion of the wiring pattern or other electronic component on the circuit board.

【0015】[0015]

【発明の作用および効果】本願発明の電子部品は、樹脂
パッケージの側面からリードが延出させられている形態
をもっており、上記リードのインナリード部の上面の一
部が上記樹脂パッケージの側縁より内方において露出さ
せられている。この露出されているインナリード上面に
測定プローブが接触させられる。このインナリードは、
樹脂パッケージの側縁より内方において露出させられて
いるので、このインナリードに測定プローブを接触させ
たとしても、この特定のリードに外力が作用して曲がる
ということがない。すなわち、従来においては、リード
それ自体に測定プローブを接触させると、仮にこのリー
ドが基板に対して浮いたオープン不良となっていても、
測定プローブの接触によってこのリードが強制的に基板
上に押しつけられ、いわば、プローブを接触させている
時点においてオープン不良が治癒された状態となるとい
う不具合があったが、本願発明の電子部品の場合には、
リードに測定プローブを直接接触させられるとはいえ、
樹脂パッケージの側縁より内方部位において接触させら
れるようになっているため、樹脂パッケージから延びて
いるリード部分には従来のような外力が作用しない。
The electronic component of the present invention has a form in which the leads are extended from the side surface of the resin package, and a part of the upper surface of the inner lead portion of the lead is more than the side edge of the resin package. It is exposed inward. The measurement probe is brought into contact with the exposed upper surface of the inner lead. This inner lead
Since it is exposed inward from the side edge of the resin package, even if the measuring probe is brought into contact with this inner lead, external force does not act on this particular lead to bend it. In other words, in the past, when the measurement probe was brought into contact with the lead itself, even if the lead had an open defect that floated from the substrate,
This lead is forcibly pressed onto the substrate by the contact of the measurement probe, so to speak, there is a problem that the open defect is cured at the time of contacting the probe, but in the case of the electronic component of the present invention Has
Although the measurement probe can be directly contacted with the lead,
Since the contact is made at an inner portion of the side edge of the resin package, an external force unlike the conventional case does not act on the lead portion extending from the resin package.

【0016】したがって、本願発明の電子部品を搭載し
た回路基板においては、各リードの露出上インナリード
と、各リードがハンダ付けされるべき基板上の配線パタ
ーンとにそれぞれ測定プローブを接触させることによ
り、確実に、当該リードと基板上の配線パターンとの間
のオープン不良を検出することができるのである。
Therefore, in the circuit board on which the electronic component of the present invention is mounted, the exposed inner lead of each lead and the wiring pattern on the board to which each lead is to be soldered are brought into contact with the measurement probe. Therefore, it is possible to reliably detect the open defect between the lead and the wiring pattern on the substrate.

【0017】従来においては、リードに直接測定プロー
ブを接触することができなかったことから、電子部品内
の回路解析を行って、内部素子の両極に導通する一対の
リードがハンダ付けされるべきパターン上に測定プロー
ブを接触させ、上記素子の寄生ダイオードが機能しうる
かどうかによって上記リードのオープン不良を検出する
しかなかったが、本願発明によれば、上記のような回路
解析は全く不要であり、しかも、全てのリードについて
その回路基板に対するオープン不良を確実に、かつ簡便
に検査することができるようになったのである。
In the prior art, it was not possible to directly contact the measuring probe with the leads. Therefore, by analyzing the circuit in the electronic component, a pair of leads that conduct to both electrodes of the internal element should be soldered. There was no choice but to detect the open defect of the lead depending on whether the parasitic diode of the element can function by contacting the measurement probe on the above, but according to the present invention, the circuit analysis as described above is completely unnecessary, Moreover, it has become possible to inspect all the leads for open defects on the circuit board reliably and easily.

【0018】また、場合によっては、本願発明の形態を
もつ二つの電子部品のリードが基板上の配線パターンを
介して導通するべき場合には、上記各リードのインナリ
ードに測定プローブを接触することにより、基板上の配
線パターンに測定ポイントを設けることなく、各リード
のオープン不良を検出することができる。
In some cases, when the leads of the two electronic components having the embodiment of the present invention should be conducted through the wiring pattern on the substrate, the measuring probe should be brought into contact with the inner leads of the leads. Thus, the open defect of each lead can be detected without providing a measurement point on the wiring pattern on the substrate.

【0019】このように、本願発明によれば、樹脂パッ
ケージ型電子部品が複数個搭載されて形成されるハイブ
リッドIC等の回路基板において、リードと基板上の配
線パターンとの間の接続不良を確実かつ簡便に検査する
ことができるようになる。
As described above, according to the present invention, in a circuit board such as a hybrid IC formed by mounting a plurality of resin package type electronic parts, a connection failure between the lead and the wiring pattern on the board is surely ensured. In addition, it becomes possible to perform an inspection easily.

【0020】[0020]

【実施例の説明】以下、本願発明の好ましい実施例を図
面を参照しつつ、具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be specifically described below with reference to the drawings.

【0021】図1は、本願発明の電子部品1の一実施例
の全体斜視図であり、図2は、図1のII−II線に沿う拡
大断面図である。
FIG. 1 is an overall perspective view of an embodiment of an electronic component 1 of the present invention, and FIG. 2 is an enlarged sectional view taken along line II-II of FIG.

【0022】この電子部品1は、樹脂パッケージ型のI
Cであり、平面視長矩形状をもつとともに、所定厚みを
もった樹脂パッケージ2の両側部から複数本のリード3
が延出している。この電子部品1は、いわゆる内部実装
型として上記リード3が形成されている。すなわち、各
リード3は、樹脂パッケージ2の内部を水平方向にパッ
ケージ側縁部に至った後、下方に折り曲げられ、そして
この下方折れ曲げ部の下端において水平方向外方に折り
曲げられている。この水平方向折曲部3aは、基板4に
対してハンダによって接続されるべき部分である。そう
して、この水平折曲部3aの位置は、ほぼ、樹脂パッケ
ージ2の下面と同等高さとなっている。
This electronic component 1 is a resin package type I
C, which has an oblong rectangular shape in plan view and has a plurality of leads 3 from both sides of the resin package 2 having a predetermined thickness
Is extended. The lead 3 is formed in the electronic component 1 as a so-called internal mounting type. That is, each lead 3 is bent downward after reaching the package side edge in the inside of the resin package 2 in the horizontal direction, and is bent outward in the horizontal direction at the lower end of the downward bent portion. The horizontal bent portion 3a is a portion to be connected to the board 4 by solder. Then, the position of the horizontal bent portion 3a is substantially the same height as the lower surface of the resin package 2.

【0023】図1および図2に表れているように、本願
発明の電子部品1においては、各リード3のインナリー
ド部3b(樹脂パッケージ2の側縁よりも内方に位置す
る部分)の上面が、露出させられている。図1および図
2の例では、従来の樹脂パッケージ型電子部品における
樹脂パッケージを、リード3の上方の部分を側方から所
定幅にわたって断面L字状に削除した形態とすることに
より、上記インナリード部3bの上面を露出させてい
る。
As shown in FIGS. 1 and 2, in the electronic component 1 of the present invention, the upper surface of the inner lead portion 3b of each lead 3 (the portion located inside the side edge of the resin package 2). However, it is exposed. In the example of FIGS. 1 and 2, the resin package in the conventional resin package type electronic component is formed by removing the upper portion of the lead 3 from the side in a L-shaped cross section over a predetermined width. The upper surface of the portion 3b is exposed.

【0024】図2に示される構造の電子部品は、従前の
半導体装置の製造手法を踏襲して製造することができ
る。すなわち、リードフレームの所定部位に半導体チッ
プ5をボンディングするとともに、この半導体チップの
上面パッドと各インナリード部3bとをワイヤボンディ
ングにより結線し、そうして、このボンディングチッ
プ、ボンディングワイヤ6ないしインナリード部3bを
熱硬化性樹脂によって包み込んで樹脂パッケージ2を形
成する。そうして、リードとリードフレームとを分離さ
せるとともに各リードを所定の形状にフォーミングす
る。
The electronic component having the structure shown in FIG. 2 can be manufactured by following the conventional method of manufacturing a semiconductor device. That is, the semiconductor chip 5 is bonded to a predetermined portion of the lead frame, the upper surface pad of the semiconductor chip and each inner lead portion 3b are connected by wire bonding, and the bonding chip, the bonding wire 6 or the inner lead 3 is thus connected. The portion 3b is wrapped with a thermosetting resin to form the resin package 2. Then, the lead and the lead frame are separated and each lead is formed into a predetermined shape.

【0025】従来においては、上記の樹脂パッケージを
形成するモールド工程は、上金型と下金型とにほぼ同等
のキャビティを形成していたが、図2のような樹脂パッ
ケージ2を形成するには、上金型のキャビティが従前に
比較して若干修正される。すなわち、本願発明の電子部
品は、樹脂モールド工程に用いられる上金型のキャビテ
ィ形状を修正するだけで容易に実施することができるの
である。
Conventionally, in the molding process for forming the resin package described above, cavities which are substantially equal to each other are formed in the upper mold and the lower mold, but when forming the resin package 2 as shown in FIG. The upper mold cavity is slightly modified as compared with the conventional one. That is, the electronic component of the present invention can be easily implemented only by modifying the cavity shape of the upper mold used in the resin molding process.

【0026】各リード3のインナリード部3bの上面を
露出させるための手法としては、図1および図2のよう
にする他、図5に示すように、樹脂パッケージの上面に
インナリード部3bの上面にいたる孔7aを設けたり、
図4に示すように、溝7aを設けたりすることができ、
インナリード部3bを露出させるための手法は全く問わ
れない。もちろん、樹脂パッケージ2は、その内部のチ
ップないしはワイヤボンディング部を保護するためのも
のであるから、かかる保護機能を達成する限りにおい
て、従前のパッケージ形態に対して各インナリード部3
bの上面を露出させるようにパッケージ2の部分を削除
するようになせばよいのである。
The method of exposing the upper surface of the inner lead portion 3b of each lead 3 is as shown in FIGS. 1 and 2, and as shown in FIG. 5, the inner lead portion 3b is formed on the upper surface of the resin package. The hole 7a reaching the upper surface is provided,
As shown in FIG. 4, a groove 7a can be provided,
The method for exposing the inner lead portion 3b does not matter at all. Of course, since the resin package 2 is for protecting the chip or the wire bonding portion inside the resin package 2, as long as such a protection function is achieved, the inner lead portions 3 are different from those of the conventional package form.
The part of the package 2 may be removed so that the upper surface of b is exposed.

【0027】そして、このようなことは、樹脂モールド
工程に用いられる上金型のキャビティ形状を変更するだ
けで容易に実施することができるのである。
Then, such a thing can be easily carried out only by changing the cavity shape of the upper mold used in the resin molding process.

【0028】図1あるいは図4および図5に示したよう
な面実装型の樹脂パッケージ型電子部品は、いわゆるハ
ンダリフローによって回路基板4上に搭載される。基板
4には、複数の電子部品が組み合わさって所定のハイブ
リッド回路を形成するべく配線パターン8があらかじめ
形成されている。そして、この配線パターンの所定部位
には、クリームハンダが印刷塗布され、そして、このク
リームハンダ上に各リード3が載るような恰好で、電子
部品1が基板4上に搭載され、この状態で基板4は加熱
炉内に導入される。そうすると、クリームハンダ中のハ
ンダ成分が溶融した後固化して、リード3aとこれと対
応する配線パターン8間がハンダ10によって接合され
る。
The surface mount type resin package type electronic component as shown in FIG. 1 or FIGS. 4 and 5 is mounted on the circuit board 4 by so-called solder reflow. A wiring pattern 8 is previously formed on the substrate 4 so as to form a predetermined hybrid circuit by combining a plurality of electronic components. Then, cream solder is applied by printing onto a predetermined portion of the wiring pattern, and the electronic components 1 are mounted on the board 4 in such a manner that the leads 3 are mounted on the cream solder. 4 is introduced into the heating furnace. Then, the solder component in the cream solder is melted and then solidified, and the lead 3 a and the wiring pattern 8 corresponding thereto are joined by the solder 10.

【0029】電子部品1は、これを基板4上に搭載した
場合、全てのリード3が接続するべき配線パターン上に
接触するようにあらかじめフォーミングされるのである
が、フォーミング誤差あるいは外力によるこのリード3
の変形により、一部のリード3が図2に仮想線で示すよ
うに浮き上がることがある。そうすると、上記のような
ハンダリフローの過程を経たとしても、このリード3と
配線パターン8との間のハンダ付けが適正に行われなく
なる。かかるハンダ接続不良は、基板上に搭載される電
子部品の数が多く、また、1の電子部品から延出するリ
ードの数が多数に及ぶ場合、目視によって発見するのは
難しく、また、光学的に検出するにしても、きわめて高
価な装置および煩雑な操作を必要とする。
When the electronic component 1 is mounted on the substrate 4, it is preformed so that all the leads 3 come into contact with the wiring pattern to be connected, but the leads 3 due to a forming error or an external force.
Due to the deformation, some of the leads 3 may float up as shown by the phantom line in FIG. Then, even after the above-described solder reflow process, the soldering between the lead 3 and the wiring pattern 8 cannot be properly performed. Such a solder connection failure is difficult to visually detect when the number of electronic components mounted on the substrate is large, and the number of leads extending from one electronic component is large, and it is also difficult to detect it visually. However, even if it is detected, it requires an extremely expensive device and complicated operation.

【0030】かかる接続不良(オープン不良)を検出す
るには、この接続部を挟む二点間に電流を通してみると
いうことがもっとも単純かつ確実な方法であり、本願発
明は、かかる単純かつ確実の方法を実際に行えるように
したのである。
In order to detect such a connection failure (open failure), the simplest and surest method is to pass an electric current between two points sandwiching this connection part, and the present invention is such a simple and reliable method. I was able to actually do.

【0031】たとえば、図2に示されるリード3と基板
上の配線パターン8とのオープン不良を検出するには、
当該リード3の上記上部が露出するインナリード部3b
と、当該リードがハンダ付けされるべき配線パターン8
とに測定プローブ11,11を接触させ、これらの間に
電流が通るかどうかを確かめればよい。本願発明の電子
部品1は、上記インナリード部3bが樹脂パッケージ2
の側縁から内方において露出しているため、このインナ
リード部3bに上方から測定プローブ11をあてたとし
ても、これがリード3全体に対して外力を与えることは
ない。
For example, to detect an open defect between the lead 3 and the wiring pattern 8 on the substrate shown in FIG.
The inner lead portion 3b exposing the upper portion of the lead 3
And the wiring pattern 8 to which the lead is to be soldered
It suffices to bring the measurement probes 11 and 11 into contact with and check whether or not a current flows between them. In the electronic component 1 of the present invention, the inner lead portion 3b is a resin package 2
Since it is exposed from the side edge of the inner side of the inner lead portion 3b, even if the measuring probe 11 is applied to the inner lead portion 3b from above, it does not apply an external force to the entire lead 3.

【0032】すなわち、仮に測定プローブ11を上記の
ように浮き上がったリード3に接触させたとすると、プ
ローブ11による押圧力によって浮き上がったリードが
基板4の配線パターンに押しつけられてしまい、この時
点でオープン不良が治癒されることになってしまって、
結局オープン不良を検出することができないが、本願発
明によれば、上記のようにインナリード部3bに測定ブ
ローブ11を当接させても、浮き上がっているリードに
は外力が作用しないため、確実にこのリードのオープン
不良を検出することができるようになるのである。
That is, assuming that the measurement probe 11 is brought into contact with the lead 3 which is lifted as described above, the lifted lead is pressed against the wiring pattern of the substrate 4 due to the pressing force of the probe 11, and at this point an open defect occurs. Will be healed,
After all, the open failure cannot be detected, but according to the present invention, even if the measurement probe 11 is brought into contact with the inner lead portion 3b as described above, the external force does not act on the floating lead, so that the open lead can be reliably performed. It becomes possible to detect the open defect of the lead.

【0033】また、上記のようにすることにより、従前
やむなく採用されていたオープン・ショート検査の手法
に比較して、著しく簡素化される。すでに述べたよう
に、従前においては、上述したようにリードそれ自体に
測定プローブをあてることができないことから、回路基
板上の配線パターンを電子部品の回路解析に基づいて選
択し、内部素子の寄生ダイオードが機能しているかを確
認するべく、当該二つの選択されたリードが接続される
べき配線パターン上の2点間に測定プローブを接触させ
る手法によらざるをえなかった。かかる従来の手法に比
較し、本願発明は、複雑な回路解析が不要であり、単純
に検査するべきリードのインナリード部3bと、検査す
るべきリードがハンダ接続されるべき配線パターン8と
の間に測定プローブ11,11を接触させれば、全ての
リードの検査が確実に行えるのである。
Further, by the above-mentioned method, the simplification is remarkably simplified as compared with the open / short inspection method which has been inevitably adopted. As described above, in the past, as it was not possible to apply the measurement probe to the lead itself as described above, the wiring pattern on the circuit board was selected based on the circuit analysis of electronic parts, and the parasitic of internal elements was selected. In order to confirm whether or not the diode is functioning, the method of contacting the measurement probe between two points on the wiring pattern to which the two selected leads are to be connected has been unavoidable. Compared with such a conventional method, the present invention does not require a complicated circuit analysis and is simply provided between the inner lead portion 3b of the lead to be inspected and the wiring pattern 8 to which the lead to be inspected is to be soldered. If the measuring probes 11 and 11 are brought into contact with each other, it is possible to reliably inspect all the leads.

【0034】さらに、配線パターンを介することがなく
ても、たとえば、図3に示すように、1の電子部品のリ
ード3と、これと配線パターン8を介して導通するべき
他の電子部品のリード3との間に、それぞれのインナリ
ード部3b,3bに測定プローブ11,11を接触させ
ることによっても、簡易なオープン検査を行うことがで
きる。この手法によれば、従来、全て回路基板上の配線
パターンを選択してこれに測定ポイントを設ける必要が
あったのに比較し、回路基板の不要な部分を節約し、回
路基板全体の小型化を図ることもできるのである。
Further, for example, as shown in FIG. 3, the lead 3 of one electronic component and the lead of another electronic component to be electrically connected to this via the wiring pattern 8 are provided without using the wiring pattern. A simple open inspection can also be performed by bringing the measurement probes 11 and 11 into contact with the inner lead portions 3b and 3b. According to this method, conventionally, it was necessary to select all wiring patterns on the circuit board and provide measurement points therefor. Compared with the conventional method, unnecessary parts of the circuit board were saved and the entire circuit board was downsized. It is also possible to plan.

【0035】もちろん、本願発明の範囲は、上述の実施
例に限定されるものではない。各リードのインナリード
部を上方に露出させるために、樹脂パッケージに設ける
べき削除部の形状は、図示例以外にも種々変更可能であ
る。
Of course, the scope of the present invention is not limited to the above embodiments. The shape of the deletion portion to be provided in the resin package in order to expose the inner lead portion of each lead upward can be variously changed other than the illustrated example.

【0036】また、上記の実施例は、リード3がクラン
ク状に折れ曲がり、基板に対して接触するべき水平折曲
部3aが外向きに延出している例であるが、図7および
図8に示すように、基板に接触するべき水平部分が樹脂
パッケージ2の裏側に回り込んで内向きに折曲している
ような場合にも、本願発明を適用することができる。従
来、このような内向きにリードを折り曲げる形式の電子
部品は、ハンダ付け部分の多くが樹脂パッケージ2の裏
面に回り込んでいるため、目視による検査も困難であっ
たが、本願発明によれば、かかる点で、非常に有効であ
る。なお、この場合、樹脂パッケージ2の裏面に、図7
および図8に表れているようなレール、ないしは桁部2
aを設け、リード3の内部インナリード部3bに測定プ
ローブ11を押し当てたとしても、その力を上記レール
あるいは桁部2aによって基板4に受け止めさせ、リー
ド3には測定プローブ11の圧力に起因する外力が及ば
ないようにしておく必要がある。
The above embodiment is an example in which the lead 3 is bent in a crank shape and the horizontal bent portion 3a which should come into contact with the substrate is extended outward. As shown, the present invention can also be applied to a case where a horizontal portion that should come into contact with the substrate wraps around the back side of the resin package 2 and is bent inward. Conventionally, in such an electronic component in which the lead is bent inward, since most of the soldered portion is wrapped around the back surface of the resin package 2, it is difficult to perform visual inspection, but according to the present invention, In this respect, it is very effective. In this case, on the back surface of the resin package 2, as shown in FIG.
And the rail or girder portion 2 as shown in FIG.
Even if a is provided and the measurement probe 11 is pressed against the inner inner lead portion 3b of the lead 3, the force is received by the substrate 4 by the rail or the girder portion 2a, and the lead 3 is caused by the pressure of the measurement probe 11. It is necessary to keep the external force from

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の電子部品の一実施例の全体斜視図で
ある。
FIG. 1 is an overall perspective view of an embodiment of an electronic component of the present invention.

【図2】図1のII−II線に沿う断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】本願発明の検査方法の一例の説明図である。FIG. 3 is an explanatory diagram of an example of an inspection method of the present invention.

【図4】本願発明の電子部品の他の実施例の全体斜視図
である。
FIG. 4 is an overall perspective view of another embodiment of the electronic component of the present invention.

【図5】本願発明の電子部品のさらに他の実施例の全体
斜視図である。
FIG. 5 is an overall perspective view of still another embodiment of the electronic component of the present invention.

【図6】図4および図5のVI−VI線に沿う断面図であ
る。
6 is a sectional view taken along line VI-VI in FIGS. 4 and 5. FIG.

【図7】本願発明の電子部品のさらに他の実施例の一部
側面図である。
FIG. 7 is a partial side view of still another embodiment of the electronic component of the present invention.

【図8】図7のVIII方向矢視図である。FIG. 8 is a view on arrow VIII in FIG.

【図9】従来例の全体斜視図である。FIG. 9 is an overall perspective view of a conventional example.

【図10】従来例の問題を説明するための断面図であ
る。
FIG. 10 is a cross-sectional view for explaining the problem of the conventional example.

【符号の説明】[Explanation of symbols]

1 電子部品 2 樹脂パッケージ 3 リード 3b インナリード部 4 基板 8 配線パターン 11 測定プローブ 1 Electronic Component 2 Resin Package 3 Lead 3b Inner Lead Part 4 Board 8 Wiring Pattern 11 Measurement Probe

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 樹脂パッケージの側面からリードを延出
させてなる電子部品であって、 上記リードのインナリード部の上面の一部を上記樹脂パ
ッケージの側縁より内方において露出させたことを特徴
とする、電子部品。
1. An electronic component comprising a lead extending from a side surface of a resin package, wherein a part of an upper surface of an inner lead portion of the lead is exposed inside a side edge of the resin package. The characteristic electronic component.
【請求項2】 ハンダ付けによって搭載された請求項1
の電子部品を含む回路基板の検査方法であって、 上記電子部品の上記露出させられたインナリード部と、
回路基板上の配線パターンまたは他の電子部品の上記露
出させられたインナリード部とに測定プローブを接触す
ることにより検査を行うことを特徴とする、回路基板の
検査方法。
2. The device according to claim 1, which is mounted by soldering.
A method of inspecting a circuit board including an electronic component, comprising: the exposed inner lead portion of the electronic component;
A method of inspecting a circuit board, which comprises inspecting the wiring pattern on the circuit board or the exposed inner lead portion of another electronic component by contacting the measuring probe.
JP4348799A 1992-12-28 1992-12-28 Inspecting method for electronic part and circuit substrate mounted with it Pending JPH06201793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4348799A JPH06201793A (en) 1992-12-28 1992-12-28 Inspecting method for electronic part and circuit substrate mounted with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4348799A JPH06201793A (en) 1992-12-28 1992-12-28 Inspecting method for electronic part and circuit substrate mounted with it

Publications (1)

Publication Number Publication Date
JPH06201793A true JPH06201793A (en) 1994-07-22

Family

ID=18399445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4348799A Pending JPH06201793A (en) 1992-12-28 1992-12-28 Inspecting method for electronic part and circuit substrate mounted with it

Country Status (1)

Country Link
JP (1) JPH06201793A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165585A (en) * 2005-12-14 2007-06-28 Denso Corp Electronic circuit device
CN115318973A (en) * 2022-05-19 2022-11-11 上海空间电源研究所 Universal axial component lead secondary forming device and forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165585A (en) * 2005-12-14 2007-06-28 Denso Corp Electronic circuit device
CN115318973A (en) * 2022-05-19 2022-11-11 上海空间电源研究所 Universal axial component lead secondary forming device and forming method

Similar Documents

Publication Publication Date Title
KR100281667B1 (en) Semiconductor device mounting structure and semiconductor device mounting method
JP2703204B2 (en) Wire bonding inspection method for ball grid array semiconductor package
KR100268414B1 (en) Probe Cards for Testing Semiconductor Devices
EP0942466A1 (en) Process for manufacturing semiconductor device and semiconductor component
JPH06201793A (en) Inspecting method for electronic part and circuit substrate mounted with it
JP2844558B2 (en) Wiring circuit board for mounting chip-shaped semiconductor element and method of manufacturing the same
JPH06169033A (en) Method for mounting semiconductor chips
KR100801899B1 (en) Printed Circuit Board Inspection Method
JPH11297882A (en) Semiconductor device, method of manufacturing the same, electronic device and method of manufacturing the same
JP2002280693A (en) Method for mounting electronic part
KR20090035680A (en) Socket assembly for semiconductor device inspection
JP2839686B2 (en) Film carrier tape and semiconductor device using this film carrier tape
JP2003297507A (en) Socket for electronic components and its manufacturing method as well as mounting structure using the socket for the electronic components
JPH05107212A (en) Appearance inspection method for printed boards on which components are mounted
KR960000219B1 (en) Package and manufacture method
JPH1022596A (en) Circuit board
JP3616481B2 (en) Collective substrate on which a plurality of unit circuit boards are supported, and a method for inspecting misalignment of metal terminal pieces mounted on unit circuit boards
KR200141173Y1 (en) Lead protrusion type package
JP3024046B2 (en) Semiconductor package
JP2000138315A (en) Bga-type ic and its manufacture
JP2000311978A (en) Semiconductor device and method of testing the same
JPH10294419A (en) Semiconductor package and manufacturing method thereof
JPH07240575A (en) Printed wiring board
JPH0334358A (en) Manufacture of resin sealed semiconductor device
JPH04137546A (en) Tape for mounting semiconductor elements