JPH06195147A

JPH06195147A - クロック制御装置

Info

Publication number: JPH06195147A
Application number: JP4356926A
Authority: JP
Inventors: Hiroshi Komatsuda; 浩小松田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-12-23
Filing date: 1992-12-23
Publication date: 1994-07-15
Also published as: US5390224A; EP0603996A2; EP0603996A3

Abstract

(57)【要約】【目的】複数の位相を有するクロックを使用する情報
処理装置をサイクルカウンタによって停止する際のクロ
ックを制御するクロック制御装置に関し、目的のカウン
ト値で停止する情報処理装置のサイクルカウンタにおけ
るクロック制御装置を目的とする。【構成】特定周期ｔのクロックを発生するクロック発
生部と、起動指示が加わると、クロック発生部より出力
されるクロックをカウントし、特定カウント値となった
際にストップ信号を出力するサイクルカウンタと、起動
指示で動作を開始し、少なくとも起動指示が加わる前に
予め決定しているフラグに対応して、サイクルカウンタ
がストップ信号を出力するまでの有効期間を決定し、基
本有効期間信号ならびに遅延有効期間信号を出力する制
御部と、クロックが入力し、基本有効期間信号によって
指示される期間にわたってクロックを出力する基本周期
クロック有効化部と、クロックが入力し、遅延有効期間
信号によって指示される期間にわたってクロックを有効
とするとともに、クロックの１周期の１／Ｎ期間遅延す
るｔ／Ｎ遅延周期クロック有効化部とより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特定周波数のクロック
によって動作する情報処理装置に係り、さらに詳しくは
複数の位相を有するクロックを使用する情報処理装置を
サイクルカウンタによって停止する際のクロックを制御
するクロック制御装置に関する。

【０００２】

【従来の技術】情報処理装置、例えばパイプライン処理
によって制御等を行う装置を使用した装置の開発におい
ては、その開発した装置の試験を効率よく行うことが要
求されている。

【０００３】図６はパイプライン処理装置の動作説明図
である。図６のように、パイプライン処理装置はパイプ
ライン中の命令に従って動作し、開発時には、時間の流
れに沿った各命令の処理に対して試験される。

【０００４】図６においては、パイプライン処理装置は
命令Ｃ１〜Ｃ４については特に問題なくその命令を実行
し、命令Ｃ５においてその命令を実行する処理系にエラ
ー（例えば、パリティチェックエラー）Ｅ１が発生して
いる。このエラーＥ１が発生した時、試験装置はエラー
情報を保持（Ｅ５）すると共にエラー解析系へエラー情
報を伝播（Ｅ２）する。

【０００５】エラー解析系（Ｅ３）では入力されたエラ
ー情報をもとにエラーレベル分け（リカバリ可能なエラ
ーやシステムダウンにつながるエラーなどに分ける）の
解析を行うと共に、そのエラー情報により装置内の全ク
ロックの供給を停止（Ｅ４）する。

【０００６】図６の例では、全クロックが停止した時、
命令Ｃ１３より停止状態となる。命令Ｃ５の処理中にエ
ラーが発生した訳であるから、その直後に装置内の全ク
ロックを停止させ、命令Ｃ５の処理した状態を保持でき
た方が望ましい。しかしながら、図６のようにエラーに
関する処理を行ってから、全クロックを停止するため、
全クロックが停止するまでの間に幾つかの命令が実行さ
れてしまう。このため、後続の命令により命令Ｃ５に関
する処理情報が書き換えられ存在しなくなってしまって
いた。

【０００７】このようなケースでは、エラーが発生した
ら、そのエラーを発生させた命令の処理情報をすぐにレ
ジスタ等に退避できる機能があると良いが、このような
機能を装置内のあらゆるところに適用させると、物量の
関係から無理がある。これを解決するものとして、サイ
クルカウンタを用いた方法がある。このサイクルカウン
タを用いた方法とは、以下の如くの方法である。

【０００８】図７は従来のサイクルカウンタの説明図で
ある。エラーが発生した時、命令開始点から見て何番目
の命令の処理を実行した際に発生したかわからない場
合、サイクルカウンタに任意の値をロードして、命令開
始点より命令の再実行及びサイクルカウンタ起動を行
う。例えば、図７の場合であるならば“８”をロードす
る。そして、サイクルカウント値ゼロによる全クロック
停止状態となった時、エラー情報が保持されているか確
認をする。

【０００９】この図７の例では、すでにエラーが発生し
ているので、装置にリセット信号を発行して再びサイク
ルカウンタに前回ロードした値よりも小さい値をロード
する。例えば、図７では“７”をロードする。再び命令
開始点より命令の再実行及びサイクルカウンタ起動を行
う。そして、同様にエラー情報が保持されているかどう
か確認する。以後この繰り返し作業を行う。

【００１０】尚、始めからエラーを起こす命令がわかっ
ている場合には、何度も実行する必要はない。図７の例
であるならばサイクルカウンタを“４”とした時にはエ
ラーが発生していないので、命令Ｃ５でエラーが発生し
たことがわかる。

【００１１】上述の作業を行って、エラーを発生させた
命令の処理状態を保持することができたならば、処理状
態よりエラー原因を追求する。図８は従来のサイクルカ
ウンタの構成図であり、図９は図８の従来のサイクルカ
ウンタのタイミングチャートである。図中の被試験装置
ＦＦ３，ＦＦ４をカウンタとして扱い、従来のサイクル
カウンタによるクロック制御を説明する。

【００１２】サイクルカウンタを使用するには、サイク
ルカウンタが特定のカウント値となった時にクロックを
停止するために、先ず事前にクロックを停止してサイク
ルカウンタをセットする必要がある。図８の従来例で
は、外部クロックストップ指示ｍ６によって外部クロッ
クを停止させる。このストップ指示ｍ６は、試験者が試
験の際にオペレータによって強制的に行なわれる場合
と、ハードウェアのマシンチェックが発生した場合、そ
して中央処理装置（ＣＰＵ）が任意の命令を実行したと
きに行われる場合がある。

【００１３】上述の外部クロックストップ指示ｍ６によ
って図９のａ点でクロックストップ用フリップフロップ
ＦＦ１がセットされると、ゲートＧ１によって発振器Ｓ
Ｇの出力である基本周期クロックｍ１が、そのセットさ
れている間抑止される（クロックｍ１２）。すなわち、
クロックストップ用フリップフロップＦＦ１がセットさ
れると、クロックストップｍ２が“１”となり、ノア論
理回路であるゲートＧ１をオフとし、その出力はＬレベ
ルの状態となる。尚、発振器ＳＧより出力される基本周
期クロックの極性はマイナス、クロックストップ用フリ
ップフロップＦＦ１より出力されるクロックストップｍ
２の極性はプラスである。

【００１４】クロックｍ１２は、プラスの極性のパルス
であり、ゲート遅延回路ＤＬ１に入力されるとともに、
ノアゲートＧ３やインバータＧ２に入力される。ゲート
遅延回路ＤＬ１より出力されるクロックｍ４はクロック
ｍ１２よりｔ／２、例えば基本周期が２０nsであるなら
ば、１０ns位相が遅いクロックである。従ってクロック
ストップ信号によって抑止された場合には、クロックｍ
１２より１０ns後に抑止される。

【００１５】被試験装置であるカウンタＦＦ３はクロッ
クｍ３を使用しており、このクロックｍ３が抑止された
期間、動作が停止する。一方、カウンタＦＦ４はクロッ
クｍ１２とゲート遅延回路ＤＬの出力であるクロックｍ
４とのオア論理を求めた結果のクロックｍ５を使用して
おり、クロックｍ５は１／２ｔ周期のクロックである。
よってカウンタＦＦ４はカウンタＦＦ３より１０ns後に
動作が停止する。

【００１６】サイクルカウンタＣＹＬは、カウント動作
の指示を記憶するフリップフロップＦＦ８とラッチＦＦ
９とデクリメンタＤ−１とセレクタＳＥＬ１とデコーダ
ＤＥＣとよりなる。ラッチＦＦ９の出力はデクリメンタ
Ｄ−１とセレクタＳＥＬ１とを介してそのラッチＦＦ９
の入力と接続している。セレクタＳＥＬ１がデクリメン
タＤ−１の出力を選択している時には、ラッチＦＦ９に
取り込みクロックが入力するたびにラッチＦＦ９の値が
１づつ低下する。

【００１７】前述したＦＦ３，ＦＦ４のクロック供給が
停止した後、セレクタＳＥＬ１に設定データを選択さ
せ、サイクルカウンタのラッチＦＦ９に、例えばサイク
ル値“５”をロードし、起動指示ｍ７を入力する。その
後セレクタＳＥＬ１にデクリメンタＤ−１の出力を選択
する。

【００１８】起動指示ｍ７が“１”となると、フリップ
フロップＦＦ８がｂ点（図９）でセットされ、その出力
であるサイクルカウンタ有効信号ｍ８がオン状態にな
り、サイクルカウンタＣＹＬが減算を開始するととも
に、クロックストップ用フリップフロップＦＦ１がリセ
ットされてその出力ｍ２がＬレベルとなってゲートＧ１
をオンとして基本周期クロックｍ１の供給を開始する。

【００１９】停止していたクロックｍ３及びクロックｍ
５が上述した如く起動指示ｍ７によって供給再開するの
で、被試験装置のカウンタＦＦ３，ＦＦ４はそれぞれク
ロックをカウントする。被試験装置のカウンタＦＦ３は
基本周期（２０ns）クロックで動作し、カウンタＦＦ４
は、基本周期クロック（２０ns）と１０ns遅れたゲート
遅延回路ＤＬ１の出力とのＯＲ加算信号により得られる
ｔ／２周期１０nsのクロック、すなわちカウンタＦＦ３
のカウント動作の２倍の速さでカウント動作する。

【００２０】動作しているサイクルカウンタＣＹＬのラ
ッチＦＦ９の値がｃ点（図９）で１となると、デコーダ
ＤＥＣはデコード値１をクロックストップ検出回路ＣＳ
Ｋに加えクロックストップ検出回路ＣＳＫはクロックス
トップｍ１０を“１”とする。このクロックストップｍ
１０の“１”によってクロックストップ用フリップフロ
ップＦＦ１は再びセットされ、ゲートＧ１をオフとす
る。このオフによってクロックｍ１が抑止し、クロック
ｍ３及びクロックｍ５もそれぞれ停止する。

【００２１】これと同時に、サイクルカウンタＣＹＬは
“０”になって停止するとともに、カウンタＦＦ３は
“５”の状態で停止し、カウンタＦＦ４は“１０”の状
態で停止する。

【００２２】以上のようなサイクルカウンタの動作によ
って目的の位置で装置の動作を停止することができ、エ
ラー発生の状態を求めることができる。

【００２３】

【発明が解決しようとする課題】前述したサイクルカウ
ンタＣＹＬは基本周期クロック（２０ns）のサイクルを
カウントするため、このサイクルカウンタＣＹＬを使用
した時、被試験装置のカウンタＦＦ４のカウント値はカ
ウンタＦＦ３のカウント値の２倍にしたものに必ずな
る。

【００２４】そのため、例えばカウンタＦＦ４の値が奇
数である時に、サイクルカウンタＣＹＬによってクロッ
ク供給を停止させようとしても、カウンタＦＦ４の値は
偶数となって止まってしまう。カウンタＦＦ４のカウン
ト値が奇数である時には、クロック供給の停止ができ
ず、ｔ／２周期クロック（１０ns）が更に１クロック分
入ってクロックが停止してカウンタＦＦ４の動作が止ま
る。

【００２５】カウンタＦＦ４が“９”であった時、その
カウンタのパリティエラーが例えば発生したとする。カ
ウンタＦＦ４には、ｔ／２周期クロック（１０ns）が更
に１クロック分入る為、そのカウント値は“１０”にな
って停止する。この状態で停止とすると、発生したエラ
ーがカウント値“９”の時発生したものなのか、“１
０”の時発生したものなのか明瞭に判断する事ができな
い。

【００２６】近年の情報処理装置の回路においては、高
速に処理する回路はスピードの速いテクノロジーのＬＳ
Ｉを使用して構成され、その回路にはｔ／２周期クロッ
クを使用しているのが一般的である。また、それに比べ
て高速性をあまり追求しない回路は低速なテクノロジー
のＬＳＩを使用して構成され、その回路には上述の基本
周期クロックを使用する。そして両者の回路は同居して
１つの装置となっている。

【００２７】上述の２つの回路は複雑であるので、ｔ／
２周期クロック使用の回路においてエラーが発生した
時、エラーが発生した状態で回路の動作を停止させる事
が好ましい。しかしながら、ｔ／２周期クロックが更に
１クロック分入る為、そのクロックによって回路が動
き、回路状態が変化してしまうので、試験者がエラー原
因を追求する際誤って判断してしまうという問題を有し
ていた。

【００２８】本発明は目的のカウント値で停止する情報
処理装置のサイクルカウンタにおけるクロック制御装置
を目的とする。

【００２９】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。本発明は例えばパイプライン処理装置の
動作を試験する際のクロックを制御するクロック制御装
置に係るものである。

【００３０】クロック発生部１は被試験装置が使用する
特定周期ｔのクロックを発生する。尚、被試験装置はこ
のクロックの他に位相の異なるクロックをも要求する。
サイクルカウンタ２は、起動指示が入力すると、前記ク
ロック発生部１より出力されるクロックをカウントし、
特定カウント値となった際にストップ信号を出力する。
このサイクルカウンタ２は、被試験装置を試験するため
の特定な値が設定され、順次デクリメントしたり、目的
の値まで順次インクリメントしたりするカウンタであ
る。また、更には複数の位相を有する場合であるなら
ば、その位相個数分の加算や減算を前述のクロック発生
部１より発生するクロックに対応して行い、目的の値、
例えば“１”や“２”となった時にストップ信号を出力
する。

【００３１】制御部３は操作者からの起動指示で動作を
開始し、少なくとも前述の起動指示が加わる前に予め決
定されているフラグに対応して前記サイクルカウンタ２
がストップ信号を出力するまでの有効期間を決定し基本
有効期間信号並びに遅延有効期間信号を出力する。この
基本有効期間信号はクロック発生部１より発生したクロ
ックを必要期間出力するための信号であり、遅延有効期
間信号は前述の基本有効期間信号と位相の異なる信号を
発生するための信号である。前述のフラグはオペレータ
の指示によっても設定可能である。

【００３２】基本周期クロック有効化部４は前記クロッ
クが入力し、前記基本有効期間信号によって指示される
期間クロックを出力する。例えばこれは前記基本有効期
間信号によってゲートがオン／オフされるゲート回路で
ある。

【００３３】ｔ／Ｎ遅延周期クロック有効化部５は前記
クロックが入力し、前記遅延有効化期間信号によって指
示される期間にわたって前記クロックを有効とするとと
もに、前記クロックの１周期ｔの１／Ｎ期間遅延する。
この回路は例えば前記遅延有効期間信号によってゲート
がオン／オフされるゲート回路と、そのゲート回路の出
力をｔ／Ｎ期間遅延する遅延回路とよりなる。また、こ
のｔ／Ｎ期間遅延する遅延回路は、例えばｔ／２期間の
遅延であり、基本周期クロック有効化部４とｔ／Ｎ遅延
周期クロック有効化部５より出力される信号をオア加算
することによって２倍のクロックが生成される。

【００３４】

【作用】クロック発生部１より発生した信号が基本周期
クロック有効化部４とｔ／Ｎ遅延周期クロック有効化部
５に入力する。基本周期クロック有効化部４に制御部３
より入力する基本有効期間信号が有効であるならば、外
部の被試験装置に対し基本クロックを出力する。また、
ｔ／Ｎ遅延周期クロック有効化部５に制御部３より入力
する遅延有効期間信号が有効であるならば、クロック発
生部１より入力するクロックを有効化し、更にｔ／Ｎ例
えば、ｔ／２（Ｎが２）の遅延時間を設けて出力する。

【００３５】基本周期クロック有効化部４はｔ／Ｎ遅延
周期クロック有効化部５との位相差がｔ／２であるなら
ば、これらをゲート回路（オアゲート）６でオア加算す
ることにより２倍の周波数のクロックを被試験装置に入
力することができる。

【００３６】オペレータ等の指示によりフラグを設定す
る指示が制御部３に加わり、続いて基本周期クロック有
効化部４とｔ／Ｎ遅延周期クロック有効化部５の動作を
停止する指示が制御部３に加わると、制御部３はクロッ
ク発生部１より出力されるクロックを無効として出力し
ない制御を行う。この時オペレータによってサイクルカ
ウンタ２に例えば奇数の値が設定され、起動指示が入力
されると、更にフラグが設定された後起動指示が入力さ
れると、サイクルカウンタ２が動作する。

【００３７】制御部３はこの動作を認識し、基本周期ク
ロック有効化部４に基本有効期間信号を有効として、ｔ
／Ｎ遅延周期クロック有効化部５に遅延有効期間信号を
有効として出力する。例えば、制御部３は前記フラグが
“１”の時に前記遅延有効化期間信号より基本有効期間
信号を１クロック分遅れて有効とし、前記サイクルカウ
ンタ２よりストップ信号が出力された後、同時に無効と
する。また前記フラグが“０”の時には前記基本有効化
期間信号と遅延有効化期間信号とを同時に有効とし、前
記サイクルカウンタ２よりストップ信号が出力された後
に前記遅延有効期間信号より基本有効期間信号を１クロ
ック分遅れて無効とする。

【００３８】フラグが“１”の時には遅延有効期間信号
が基本有効期間信号より１クロック分長い。また、フラ
グが“０”の時には基本有効期間信号が遅延有効期間信
号より１クロック分長い。サイクルカウンタ２の設定が
同じ奇数値であった場合、フラグが“１”の時には基本
有効期間信号の有効期間内のクロックの数が設定値／２
（整数化部のみ）となり、フラグが“０”の時には基本
有効期間信号の有効期間内のクロックの数が設定値／２
（整数化部）＋１となる。これによって、サイクルカウ
ンタ２に同じ奇数値を設定してあるにも係わらず、出力
する基本クロックの数を＋１変化することができる。

【００３９】これにより、例えばサイクルカウンタ２に
設定された数分のクロックをオアゲート６より出力す
る。また、フラグによって基本周期クロック有効化部４
より出力されるクロックの数を、例えばサイクルカウン
タ２の設定が奇数であってもｎ／２の整数化部あるいは
ｎ／２の整数化部＋１の値に任意に設定することができ
る。

【００４０】このとき、ｔ／Ｎ遅延周期クロック有効化
部１９より出力されるクロック数は、逆にｎ／２の整数
化部＋１あるいはｎ／２の整数化部となる。この結果、
サイクルカウンタ２の設定値に対応したクロック数をオ
アゲート６から出力することができる。

【００４１】

【実施例】以下、図面を用いて本発明を詳細に説明す
る。図２は本発明の実施例の構成図である。先ず、各部
の動作について説明する。クロック発生部１１は動作す
る被試験装置の基本周期クロックを発生する。この基本
周期クロックはｔ／Ｎサイクルカウンタ制御部１２，ク
ロックストップ設定部１４，クロックストップ遅延部１
５，クロック相対応ストップ制御部１６，クロック相対
応ストップ生成部１７，基本周期クロック有効化部１
８、及びｔ／Ｎ遅延周期クロック有効化部１９に入力し
ており、これら各部はこのクロックによって同期動作す
る。

【００４２】ｔ／Ｎサイクルカウンタ制御部１２は外部
の設定データ、例えばサイクルカウンタの設定値（設定
データＤＳ）を保持し、外部から起動指示を表わす起動
信号が加わるとｎ値減算（ｎは２以上）を行う。なお、
これはｎ値減算に限らずｎ値加算であってもよい。この
時にはクロックストップ検出部１３は特定の値を検出す
る。

【００４３】クロックストップ検出部１３は前記ｔ／Ｎ
サイクルカウンタ制御部１２の値が所定の値に達した時
にクロックストップ信号を出力する。クロックストップ
設定部１４はクロックストップ検出部１３のクロックス
トップ信号あるいは外部からの外部クロックストップ信
号によってクロック停止状態にセットする。さらに外部
の起動信号により前記クロック停止状態を解除する。す
なわち、クロックストップ設定部１４には、被試験装置
の動作時に目的の動作を指示するため、先ず外部よりク
ロックストップ信号を入力する。この外部クロックスト
ップ信号によってクロックストップ設定部１４はストッ
プ指示を行い、被試験装置の、全動作を停止させる。
尚、この停止間に後述するサイクルカウンタの値をも設
定する。

【００４４】そして、起動信号によって起動指示が加わ
ると再度実行する。ｔ／Ｎサイクルカウンタ制御部１２
からクロックストップ信号が入力すると、そこでクロッ
クを停止する。例えば、外部クロックストップ信号は被
試験装置の処理を一時中断する信号である。この外部ク
ロックストップ信号によって本発明の実施例の構成の回
路はクロック出力の動作を一時中断し、この中断してい
る間に、再実行させた場合に何個目に処理を停止させる
かを指示するカウント値がｔ／Ｎサイクルカウンタ制御
部１２内に設定される。そして、前述の起動指示で実行
させ、指定した数分の処理の後停止する。

【００４５】クロックストップ遅延部１５は前記のクロ
ックストップ設定部１４の出力信号を遅延する。例えば
このクロックストップ遅延部１５は任意の段数のフリッ
プフロップで構成されるシフトレジスタであり、クロッ
クストップを行う際の条件を求めるためのタイミングを
発生する。

【００４６】クロック相対応ストップ制御部１６は前述
のクロックストップ遅延部１５の任意のフリップフロッ
プの数、例えば５個の出力信号と前記クロックストップ
検出部１３のクロックストップ信号と、前述のｔ／Ｎサ
イクルカウンタ制御部１２のカウント値及び外部の起動
信号より基本周期クロックの出力停止あるいは出力供給
開始、及びｔ／Ｎ遅延周期クロックの出力停止あるいは
出力供給開始のタイミングを制御するための信号を出力
する。これらの信号は後述するが各種のフラグの出力で
ある。

【００４７】クロック相対応ストップ生成部１７は前述
のクロック相対応ストップ制御部１６の制御信号、すな
わち各種のフラグにより前記クロックストップ遅延部１
５の複数、例えば５個のフリップフロップの任意の出力
をもとにして組合せ論理回路によって基本周期クロック
やｔ／Ｎ遅延周期クロックのそれぞれのクロック供給有
効信号、すなわち基本有効期間信号や遅延有効期間信号
を生成する。

【００４８】基本周期クロック有効化部１８はクロック
発生部１１の基本周期クロックに対して前記クロック相
対応ストップ生成部１７より出力される基本周期クロッ
ク用クロック供給有効信号、すなわち基本有効期間信号
で有効化する。

【００４９】また、ｔ／Ｎ遅延周期クロック有効化部１
９は前記クロック発生部１１の基本周期クロックに対し
て前記クロック相対応ストップ生成部１７より出力され
るｔ／Ｎ遅延周期クロック用クロック供給有効信号、す
なわち遅延有効期間信号で有効化し、有効化したクロッ
クをｔ／Ｎ時間遅延する。尚、この遅延回路は１個とは
限らず、分割した位相分、例えば（Ｎ−１）台の異なる
遅延に設定された遅延回路であっても良い。

【００５０】次に図２の動作について説明する。通常動
作をしている場合、クロック発生部１１より出力される
基本周期クロックは基本周期クロック有効化部１８並び
にｔ／Ｎ遅延周期クロック有効化部１９を介し、例えば
被試験装置であるカウンタＦＦ３やカウンタＦＦ４に出
力する。

【００５１】カウンタＦＦ３には基本周期クロック有効
化部１８の出力が加わるので、ここには基本周期クロッ
クと同一のクロックが入力する。これに対しカウンタＦ
Ｆ４には基本周期クロック有効化部１８とｔ／Ｎ遅延周
期クロック有効化部１９の出力がオアゲートＯＲでオア
加算されて入力する。ｔ／Ｎ遅延周期クロック有効化部
１９は基本周期クロック有効化部１８の位相に対し、ｔ
／Ｎ時間遅延しているので、Ｎが２であるならば、２倍
の周波数のクロックがカウンタＦＦ４に入力することと
なる。

【００５２】このような動作によって必要とするクロッ
クが被試験装置に入力する。被試験装置が正常な時には
問題ないが、例えば制御のミスやハード回路のミスによ
りエラーが発生した場合、どこでそのエラーが発生する
かを特定しなくてはならない。このため特定の位置、例
えば被試験装置が停止した位置を検出し外部クロックス
トップ信号としてクロックストップ設定部１４に入力す
る。このクロックストップ設定部１４に外部クロックス
トップ信号が入力することによって被試験装置の動作が
一時停止する。

【００５３】続いてｔ／Ｎサイクルカウンタ制御部１２
内のカウント値を設定する。従来においてはこのカウン
ト値はクロック発生部１１のクロック数を設定するが、
本発明の実施例においては等価的にｎ倍速のクロックの
カウント値を設定する。尚、この値は、クロックのｎ倍
とは限らず、例えば、ａｎ＋１，ａｎ＋２，・・・ａｎ
＋ｎ−１等（ａ，ｎは整数）のいかなるクロックも設定
できる。

【００５４】ｔ／Ｎサイクルカウンタ制御部１２は例え
ばラッチ回路とｎ減算回路とからなる。１クロック入力
するたびにラッチ回路の値がｎマイナスされて再度ラッ
チに入る構成となっている。この構成によって、クロッ
クが入る毎にラッチ回路の値がｎマイナスされる。この
ラッチ回路に設定する設定値が設定データＤＳであり、
カウントを開始する前に設定データＤＳをｔ／Ｎサイク
ルカウンタ制御部１２は取り込む。そして、起動信号が
入力するとｔ／Ｎサイクルカウンタ制御部１２は演算動
作を開始する。

【００５５】また、クロックストップ設定部１４にも起
動信号が入力しており、クロックストップ設定部１４は
この起動信号が入力すると、ストップ状態から動作状態
に移る。クロックストップ遅延部１５は例えば５段のシ
フトレジスタより成り、クロック相対応ストップ制御部
１６にその各段の出力が入力しており、合計５個分のク
ロック遅れのスタートとストップを指示するパルス、例
えば“１”でストップの信号をクロック相対応ストップ
制御部１６に加える。

【００５６】クロック相対応ストップ制御部１６は、ｔ
／Ｎサイクルカウンタ制御部１２より加わるカウント値
と、クロックストップ検出部１３より出力されるクロッ
クストップ信号と、起動信号と、クロックストップ遅延
部１５より出力される５クロック分の各シフトレジスタ
の出力等よりクロックの停止や供給のタイミングを判断
する複数のフラグを有し、このフラグをクロック相対応
ストップ生成部１７に出力する。

【００５７】クロック相対応ストップ生成部１７はクロ
ックストップ遅延部１５の５個のシフトレジスタの信号
とこれらのフラグにより各基本周期クロック有効化部１
８とｔ／Ｎ遅延周期クロック有効化部１９を制御するた
めの有効信号を生成する。このクロック相対応ストップ
制御部１６内の１個のフラグによってクロックの停止／
供給の信号が制御され、例えばクロック相対応ストップ
生成部１７より出力される基本有効期間信号と遅延有効
期間信号はｔ／Ｎサイクルカウンタ制御部１２の起動す
る前のカウンタ値が奇数である場合、以下の如くなる。

【００５８】フラグが“１”の時に、前記遅延有効期間
信号より基本有効期間信号を１クロック分遅れて有効と
し、ｔ／Ｎサイクルカウンタ制御部１２よりストップ信
号が出力された後に同時に無効とする。また、前述のフ
ラグが“０”の時に前記基本有効期間信号と遅延有効期
間信号とを同時に有効とし、ｔ／Ｎサイクルカウンタ制
御部１２よりストップ信号が出力された後に前記遅延有
効期間信号より基本有効期間信号を１クロック分遅れて
無効とする。

【００５９】これらの基本有効期間信号と遅延有効期間
信号とによって、位相の異なるクロックを目的の有効期
間中出力することができる。そして、基本周期クロック
有効化部１８とｔ／Ｎ遅延周期クロック有効化部１９の
出力をオアゲートＯＲによってオア加算することによっ
て、Ｎ倍のクロックとすることができる。尚、Ｎ相のク
ロックを全て発生しなくても、ｍ／Ｎ個の異なる位相で
あってもよい。

【００６０】以上のような動作により、カウンタＦＦ３
に出力されるクロックは以前と同じく基本周期クロック
であり、Ｎが２であるならばカウンタＦＦ４には２倍の
クロックが入力する。なお、この時ｔ／Ｎサイクルカウ
ンタ制御部１２に奇数を設定した場合、その奇数の値で
オアゲートＯＲよりそれに対応したクロックが出力され
る。また、カウンタＦＦ３にはフラグに設定された値に
よってＮ／２（少数点以下切り捨て）あるいはＮ／２
（小数点以下切り捨て）＋１のカウントとなる。

【００６１】前述したフラグは、動作している被試験装
置をストップさせた時の状態や、ストップさせる前や外
部からのストップ指示供給前に外部からの設定で決定さ
れる。例えば、試験を行う者が設定して従来と同様の方
法、すなわち被試験装置の実行開始指示等で先ず被試験
装置をストップさせる前にフラグを設定し、続いて先の
指示でストップさせることによってｔ／Ｎ周期クロック
の目的の位相位置でストップさせることができる。

【００６２】以下では、さらに本発明の実施例を用いて
詳しく説明する。図３は本発明の実施例の詳細な構成図
である。図４，図５はその実施例のタイミングチャート
であり、図３において図２と同一回路等は同一符号を付
す。尚、図３においては、Ｎは２としている。

【００６３】先ず、図３において、後述するクロックス
トップＳＢ優先解除を表わす前述したフラグが“０”の
時にサイクルカウンタが起動された場合について説明す
る。尚、図４は外部クロックストップ信号ｎ６の指示に
よってクロックＡｎ３が先に停止し、続いてクロック
Ｂｎ５が停止した後のサイクルカウント動作における
場合であり、クロックストップＳＢ優先解除が“０”の
時、ｔ／２周期クロックが５クロック分出力されて基本
周期クロックが３クロック分出力されるケースを示して
いる。クロックストップＳＢ優先解除信号はクロック相
対応ストップ制御部１６より出力される信号であり、ク
ロックストップＳＢをクロックストップＳＡより先に解
除することを表わしている。

【００６４】クロックストップ設定部１４はオア論理回
路の２入力ゲートＧ１２と、その出力がセット端子に入
力するフリップフロップＦＦ１より成る。尚、ゲートＧ
１２には外部クロックストップ信号ｎ６とクロックスト
ップ検出回路１３より出力されるクロックストップ信号
ｎ９が入力する。また、フリップフロップＦＦ１のリセ
ット端子には起動信号ｎ７が入力する。

【００６５】外部クロックストップ信号ｎ６によってゲ
ートＧ１２を介してセット信号が入力するとクロックス
トップ用フリップフロップＦＦ１がセットされる。フリ
ップフロップＦＦ１の出力はクロックストップ遅延部１
５に加わる。クロックストップ遅延部１５は５段のシフ
トレジスタよりなり、この５段のシフトレジスタで順次
フリップフロップＦＦ１の出力とシフトしていく。１段
目のシフトレジスタの出力がクロックストップＳ１、２
段目のシフトレジスタの出力がクロックストップＳ２、
３段〜５段目のシフトレジスタ出力がクロックストップ
Ｓ３〜Ｓ５である。

【００６６】クロックストップＡ／Ｂ生成回路１７−１
は、クロック相対応ストップ制御回路１６内のクロック
ストップＳＢ優先解除が“０”であるため、クロックス
トップ遅延部１５内のクロックストップＳ４をクロック
ストップＳＡ及びクロックストップＳＢとして割り当て
る。すなわち、クロックストップＳＡ用フリップフロッ
プＦＦ１１、クロックストップＳＢ用フリップフロップ
ＦＦ１２にクロックストップＳ４を入力する。フリップ
フロップＦＦ１１，ＦＦ１２は基本周期クロックでそれ
を取り込み、１クロック分遅れてノア論理回路であるゲ
ートＧ１０，Ｇ１１に出力する。そして、基本周期クロ
ックｎ１はクロックストップＳＡ用フリップフロップＦ
Ｆ１１より出力されるストップ信号によってゲートＧ１
０で抑止されクロックｎ１９となる。また、クロックス
トップＳＢ用フリップフロップＦＦ１２により出力され
るストップ信号によってゲートＧ１１で抑止され、クロ
ックｎ２０となる。尚、ｔ／ｎ遅延周期クロック有効化
部１９はゲートＧ１１とゲート遅延回路２１より成る。

【００６７】クロックｎ２０はゲート遅延回路２１に入
力し、このゲート遅延回路２１より特定時間後にクロッ
クｎ４が出力される。このクロックｎ４はクロックｎ１
９やクロックｎ２０に比べて、ｔ／２例えば基本周期が
２０nsであるならば、１０ns位相が遅いクロックであ
り、クロックｎ５はクロックｎ４とクロックｎ１９をオ
ア加算したｔ／２周期のクロックである。従ってクロッ
クｎ５はクロックＡｎ３より１０ns後に停止する。

【００６８】カウンタＦＦ３は、クロックＡｎ３を使
用しており、クロックＡｎ３の基本クロックが抑止さ
れたことから、動作が停止する。一方、各カウンタＦＦ
４はクロックＢｎ５を使用しており、クロックＢｎ
５がクロックＡｎ３より１０ns後に抑止されることよ
り、各カウンタＦＦ４の停止より１０ns後にその動作が
停止する。

【００６９】カウンタＦＦ３，ＦＦ４の動作が停止した
後、サイクルカウンタＦＦ１３にサイクル値例えば
“５”をロードし、起動指示を表す起動信号をｔ／Ｎサ
イクルカウンタ１２に入力する。

【００７０】起動信号ｎ７が起動指示となると、セット
リセットフリップフロップＦＦ１４がセットされ、その
出力であるサイクルカウンタ有効信号ｎ８がオン状態
（“１”）になり、サイクルカウンタが“−２”の減算
を開始するとともに、クロックストップフリップフロッ
プＦＦ１をリセットする。このフリップフロップＦＦ１
の出力ｎ２はクロックストップ遅延部１５内のシフトレ
ジスタ（クロックストップＳ１〜Ｓ５）に入力されて順
次シフトする。

【００７１】クロックストップ遅延部１５の遅延出力が
加わるクロックストップＡ／Ｂ生成回路１７−１は、ク
ロックストップ相対応ストップ制御部１６内のクロック
ストップＳＢ優先解除フラグを判別する。この時このフ
ラグは“０”であるので、クロックストップ遅延部１５
内のクロックストップＳ４をフリップフロップＦＦ１
１，ＦＦ１２に割り当て、そのフリップフロップＦＦ１
１，ＦＦ１２はクロックストップＳＡ及びクロックスト
ップＳＢを出力する。

【００７２】クロックストップＳＡのストップがリセッ
ト、すなわちフリップフロップＦＦ１１がリセットされ
たことからクロックｎ１９に基本周期クロックｎ１が供
給開始され、これと同時にクロックｎ２０にも基本周期
クロックｎ１が供給開始される。これによってクロック
ｎ１９の反転信号であるクロックｎ３やクロックｎ５も
クロックを供給開始する。

【００７３】クロックｎ４は、クロックｎ２０に比べて
出力がｔ／２遅れて、すなわち１０ns後に供給開始す
る。クロックｎ５はクロックｎ１９とクロックｎ４のオ
ア加算した１／２周期クロックである。

【００７４】クロック相対応ストップ制御部１６におい
て、先の起動信号ｎ７によって起動指示が発行される
と、すなわち起動信号が１クロック間“１”となると
“０”であるクロックストップＳＢ優先解除内容をコピ
ーする。

【００７５】一方、ｔ／Ｎサイクルカウンタ制御部１２
内のカウンタＦＦ１３の出力は−２回路によって−２さ
れ、さらにセレクタＳＥＬを介してカウンタＦＦ１３に
入力する。カウンタＦＦ１３はラッチ回路であり、−２
された値を基本クロックによって取り込む。この繰り返
しで、順次カウンタＦＦ１３の値は−２づつ変化する。
尚、セレクタＳＥＬはカウント動作時は−２回路の出力
を選択し、設定時には設定データＤＳを選択する。減算
動作を行っているサイクルカウンタＦＦ１３のカウント
値が“１”になった時、デコーダＤＥＣはそれを検出し
てクロックストップ検出回路１３に入力する。クロック
ストップ検出回路１３はクロックストップを発生する。
すなわち、クロックストップ信号ｎ９を１クロック間
“１”とする。デコーダＤＥＣはカウント値が“１”あ
るいは“２”であることを検出する回路であり、クロッ
クストップ検出回路１３は条件が一致した時クロックス
トップを発生する。尚、図４の場合には、この時にクロ
ックストップを発生する。

【００７６】クロック相対応ストップ制御部１６内のク
ロックストップＳＢ優先解除の設定予告フラグは、この
信号とクロックストップＳＢ優先解除コピー内容が
“０”の時に“１”が設定される。

【００７７】また、このクロックストップ信号ｎ９によ
ってクロックストップフリップフロップＦＦ１が、セッ
トされると、そのセットされた出力はクロックストップ
遅延部１５内の５段のシフトレジスタに入力され、順次
シフトする。クロックストップ遅延部１５内のクロック
ストップＳ２が“１”となると、１サイクル後に先の優
先解除の設定予告はリセットされるとともに、クロック
ストップＳＢ優先解除フラグには“１”が設定される。

【００７８】また、クロックストップＡ／Ｂ生成回路１
７−１はクロック相対応ストップ制御部１６内のクロッ
クストップＳＢ優先解除が“１”であるので、クロック
ストップ遅延部１５内のクロックストップＳ３をクロッ
クストップＳＢ用フリップフロップＦＦ１２に設定し、
続いて１サイクル後にクロックストップＳ４をクロック
ストップＳＡ用フリップフロップＦＦ１１に設定する。
すなわち、クロックストップＳＡ用フリップフロップＦ
Ｆ１１にクロックストップＳ３を、クロックストップＳ
Ｂ用フリップフロップＦＦ１２にクロックストップＳ４
を入力する。フリップフロップＦＦ１１，ＦＦ１２は基
本周期クロックでそれらを取り込み、１クロック分遅れ
てノア論理回路であるゲートＧ１０，Ｇ１１に出力す
る。

【００７９】クロックｎ２０はクロックストップＳＢ用
フリップフロップＦＦ１２のクロックストップによって
抑止され、またクロックｎ１９はクロックストップＳＡ
のクロックストップによってクロックｎ２０より２０ns
後に抑止される。すなわち、クロックｎ３のクロックが
抑止されると同時にクロックｎ５のクロックをも抑止さ
れ、クロック出力が停止する。

【００８０】以上のことからわかる通り、クロックＢ
ｎ５はサイクルカウンタに設定された５サイクルのクロ
ックが供給されており、サイクルカウンタに設定された
値に従ってクロックを供給することができる。また、ク
ロックＡ３ｎには３クロックのクロックが供給され
る。

【００８１】なお、被試験装置であるカウンタＦＦ３，
ＦＦ４はサイクルカウンタ動作中にそれぞれ使用するク
ロックが幾つ入ったかを示している。次に図５を用いて
説明する。図５は外部クロックストップ指示によってク
ロックＡｎ３とクロックＢｎ５が同時に停止した後
のサイクルカウンタ動作について示しており、クロック
ストップＳＢ優先解除のフラグが“１”の時、ｔ／２周
期クロックが５クロック出力され、また基本周期クロッ
クが２クロック出力される。以下、その動作を説明す
る。

【００８２】外部クロックストップ信号ｎ６によってク
ロックストップフリップフロップＦＦ１がセットされる
と、その出力はクロックストップ遅延部１５内の５段の
シフトレジスタに入力し、順次シフトしていく。

【００８３】クロック相対応ストップ制御部１６内のク
ロックストップＳＢ優先解除フラグが前述した如く
“１”であるので、クロックストップＳＡ／ＳＢ生成回
路はクロックストップ遅延部１５内のクロックストップ
Ｓ３をクロックストップＳＢ用フリップフロップＦＦ１
２に設定し、クロックストップＳ４をクロックストップ
ＳＡ用フリップフロップＦＦ１１に設定する。これらの
フリップフロップＦＦ１１，ＦＦ１２の取り込み動作は
前述したと同様である。

【００８４】基本周期クロックｎ１はフリップフロップ
ＦＦ１２のクロックストップＳＢのストップ信号によっ
てゲートＧ１１で抑止されて、クロックｎ２０が停止
し、１サイクル（２０ns）後には基本周期クロックｎ１
がクロックストップＳＡのストップ信号によってゲート
Ｇ１２で抑止されて、クロックｎ１９が停止してクロッ
クｎ２０，ｎ１９としてゲートＧ１１，Ｇ１２より出力
される。クロックＡｎ３はクロックｎ１９が停止する
時、同時に停止する。

【００８５】クロックｎ２０はゲート遅延回路２１に入
力し、ゲート遅延回路２１より出力される。クロックｎ
４は前述した如くクロックｎ１９やクロックｎ２０に比
べて、ｔ／２すなわち１０ns位相が遅いクロックであ
り、クロックＢｎ５はこのクロックｎ４とクロックｎ
１９とをオア加算したｔ／２周期のクロックとなる。

【００８６】このクロックＢｎ５は、クロックｎ１９
（クロックＡｎ３）が停止する時、同時に停止する。
カウンタＦＦ３の動作は、使用するクロックＡｎ３が
抑止されたことから停止する。また、カウンタＦＦ４の
動作もこれと同時に使用するクロックＢｎ５が抑止さ
れたことから停止する。

【００８７】カウンタＦＦ３，ＦＦ４の動作が停止した
後、サイクルカウンタＦＦ１３にサイクル値“５”をロ
ードし、起動信号ｎ７より指示を発行する。すなわち、
起動信号ｎ７を１クロック間“１”とする。

【００８８】起動信号ｎ７が起動指示となると、サイク
ルカウンタ有効信号がオン状態になり、サイクルカウン
タＦＦ１３が“−２”の減算を開始するとともにクロッ
クストップフリップフロップＦＦ１をリセットする。そ
のフリップフロップＦＦ１の出力ｎ２はクロックストッ
プ遅延部１５内のシフトレジスタ（クロックストップＳ
１〜Ｓ５）に入力されて順次シフトしていく。またクロ
ック相対応ストップ制御部１６内のクロックストップＳ
Ｂ優先解除コピーフラグは起動指示が発行されると、ク
ロック相対応ストップ制御部１６内の“１”であるクロ
ックストップＳＢ優先解除のフラグの内容をコピーす
る。尚、クロックストップＳＢ優先解除時のサイクルカ
ウンタ値“奇数”フラグには、クロックストップＳＢ優
先解除が“１”であり、サイクルカウンタ値が“５”で
あることから、“１”が設定される。

【００８９】クロックストップＡ／Ｂ生成回路１７−１
は、クロック相対応ストップ制御部１６内のクロックス
トップＳＢ優先解除が“１”であるため、クロックスト
ップ遅延部１５内の解除（リセット）されたクロックス
トップＳ４をクロックストップＳＢ用フリップフロップ
ＦＦ１２に入力し、クロックストップＳ５をクロックス
トップＳＡ用フリップフロップＦＦ１１に入力する。
尚、“１”であるクロックストップＳＢ優先解除は、解
除されたクロックストップがクロックストップＳ４に伝
わった時、次のサイクルでリセットされる。

【００９０】クロックストップＳＢのストップ信号が解
除されるので、クロックｎ２０には、基本クロックが供
給され、クロックｎ５はクロックｎ２０より１０ns後に
供給される。またクロックストップＳＡのストップ信号
が解除されるので、クロックｎ１９はクロックｎ２０よ
り１サイクル（２０ns）後に供給され、クロックｎ３も
これと同時に供給される。

【００９１】減算動作を行っているサイクルカウンタＦ
Ｆ１３の値が“１”になった時、デコーダＤＥＣはそれ
を検出してクロックストップ検出回路１３に加える。そ
して、クロックストップ検出回路１３はクロックストッ
プ信号ｎ９を発生する。このストップ信号によりクロッ
ク相対応ストップ制御部１６内のクロックストップＳＢ
優先解除コピーは解除（リセット）されると共に、クロ
ックストップフリップフロップＦＦ１はセットされ、そ
の出力はクロックストップ遅延部１５内のシフトレジス
タに入力されて順次シフトしていく。

【００９２】一方、クロックストップＡ／Ｂ生成回路１
７−１は、クロック相対応ストップ制御部１６内のクロ
ックストップＳＢ優先解除がこの時“０”であるので、
クロックストップ遅延部１５内の“１”であるクロック
ストップＳ４をクロックストップＳＡ及びクロックスト
ップＳＢに割り当てる。すなわち、クロックストップＳ
Ａ用フリップフロップＦＦ１１とクロックストップＳＢ
用フリップフロップＦＦ１２とにクロックストップＳ４
を入力する。

【００９３】また、クロックｎ１９はクロックストップ
ＳＡによって抑止され、これと同時にクロックｎ２０は
クロックストップＳＢによって抑止される。クロックｎ
１９が停止したことからクロックｎ３も同時に停止す
る。クロックＢｎ５はクロックｎ３より１０ns後に停
止する。

【００９４】以上のことからわかる通り、クロックＢ
ｎ５にはサイクルカウンタに設定された５サイクルのク
ロックが供給されており、サイクルカウンタに設定され
た値に従ってクロックを供給することができる。なお、
本発明の実施例の説明において、実施例の各回路間の配
線ディレイについては考慮していないが、位相をも重要
な被試験装置においては、配線のディレイを考慮した回
路とすることによって使用可能となる。

【００９５】本発明の実施例は、前述した図４，図５に
示したタイミングチャートの状態で動作するだけではな
く、外部クロックストップ信号ｎ６の指示によってクロ
ックＡｎ３が先に停止し、続いてクロックＢｎ５が
停止し、再動作時のクロックストップＳＢ優先解除が
“１”である時や、外部クロックストップ指示によって
クロックＡｎ３とクロックＢｎ５が同時に停止し、
再動作時のクロックストップＳＢ優先解除が“０”であ
る時等、様々な状態で動作する。

【００９６】上述のような様々な状態を判定するための
フラグが、前述したフラグ以外にクロック相対応ストッ
プ制御部１６に設けられており、クロック相対応ストッ
プ制御部１６は各フラグの設定や解除の条件を求め、フ
ラグの値を決定している。クロック相対応ストップ制御
部１６から出力される停止／供給等の信号は、これらの
フラグの値であり、クロックストップＡ／Ｂ生成回路１
７−１はこれらのフラグの値より、クロックストップＳ
Ａ用フリップフロップＦＦ１１、クロックストップＳＢ
用フリップフロップＦＦ１２への設定を求める。以下で
は、クロックストップＡ／Ｂ生成回路１７−１のクロッ
クストップＳＡ用フリップフロップＦＦ１１、クロック
ストップＳＢ用フリップフロップＦＦ１２の詳細な設定
条件について説明し、続いてクロック相対応ストップ制
御部１６内のフラグについて説明する。

【００９７】クロックストップＳＡ、及びクロックスト
ップＳＢはゲートＧ１０，ゲートＧ１１をオン／オフし
て基本周期クロックｎ１をゲートＧ１０，ゲートＧ１１
より出力（クロックｎ１９，ｎ２０）するかを制御する
信号である。

【００９８】前述したクロックＡ／Ｂ生成回路１７−１
がクロックストップＳＡ用フリップフロップＦＦ１１を
設定する条件は以下の如くである。・クロックストップＳＡ用フリップフロップＦＦ１１の
設定条件 → クロックストップＳ４＋クロックストップＳＢ優先解除・クロックストップＳ
３・クロックストップＳ５・クロックストップＳＢ優先
解除時のサイクルカウンタ値“１”・クロックストップ
ＳＡ＋クロックストップＳＢ優先解除・外１・クロック
ストップＳ５・クロック

【００９９】

【外１】

【０１００】ストップＳＢ優先解除時のサイクルカウン
タ値“奇数”・外２・クロックス

【０１０１】

【外２】

【０１０２】トップＳＡまたクロックストップフリップフロップＦＦ１２を設定
する条件は以下の如くである。・クロックストップＳＡ用フリップフロップＦＦ１２の
設定条件 → 外３・クロックストップＳ４＋クロックストップ
ＳＢ優先解除・クロッ

【０１０３】

【外３】

【０１０４】クストップＳ３＋クロックストップＳＢ優
先解除・外４・クロックストップ

【０１０５】

【外４】

【０１０６】Ｓ４・クロックストップＳＢ優先解除時の
サイクルカウンタ値“奇数”・外５

【０１０７】

【外５】

【０１０８】・クロックストップＳＢここでクロックストップＳＬは（Ｌ＝１〜４）はクロッ
クストップ遅延部１５のシフトレジスタより出力される
各段の信号である。また、クロックストップＳＢ優先解
除時のサイクルカウンタ値はクロック相対応ストップ制
御部１６より出力される信号であり、クロックストップ
ＳＢを優先的解除する際のサイクルカウンタ値を示すフ
ラグを表す。

【０１０９】以下ではさらに各フラグについて説明す
る。クロックストップＢ優先解除の設定予告フラグは動
作中のｔ／Ｎサイクルカウンタ制御部１２のサイクルカ
ウンタがゼロになって停止する時、クロックストップＳ
ＡとクロックストップＳＢの“１”の設定タイミング
（位相関係）を制御するためのフラグである。このフラ
グは前述のサイクルカウンタ起動時のクロックストップ
ＳＡとクロックストップＳＢの“０”の位相関係を記憶
しているクロックストップＳＢ優先解除コピーフラグの
内容にもとづいて変化し、このフラグによってクロック
ストップＳＢ優先解除フラグを制御し、クロックストッ
プＳＡとクロックストップＳＢの“１”の位相すなわち
立ち上がり時点を決定する。

【０１１０】クロックストップＳＢ優先解除の設定予告
フラグは、（サイクルカウンタクロックストップ・外
６・サイクルカウンタ値“１”

【０１１１】

【外６】

【０１１２】＋サイクルカウンタクロックストップ・ク
ロックストップＳＢ優先解除コピー・サイクルカウンタ
値“２”）で設定され、クロックストップＳ２で解除さ
れる。

【０１１３】クロックストップＳＢは優先的な解除を指
示する信号であり、クロックストップＳＢ優先解除フラ
グは、第１にはクロックストップＳＡとクロックストッ
プＳＢが“１”（クロック停止）である時にサイクルカ
ウンタを起動させ、クロック供給する際にクロックスト
ップＳＡ及びクロックストップＳＢを同時に解除して
“０”にするか、又クロックストップＳＡよりクロック
ストップＳＢを先に解除し、次サイクルでクロックスト
ップＳＡを解除して“０”にするかを識別するために用
いられ、第２にはクロックストップＳＡとクロックスト
ップＳＢが“０”（クロック供給）である時にクロック
停止する際、クロックストップＳＡ及びクロックストッ
プＳＢを同時に設定して“１”にするのか、又クロック
ストップＳＡよりクロックストップＳＢを先に設定し、
次サイクルでクロックストップＳＡを設定して“１”に
するのかを識別するために用いられる。さらにこのクロ
ックストップＳＢ優先解除フラグは、外部からの例えば
オペレータの指示でも設定される。すなわち、クロック
ストップＳＢ優先解除フラグは（クロックストップＳ２
・クロックストップＳＢ優先解除の設定予告＋外部から
のクロックストップＳＢ優先解除の設定指示）で設定さ
れ、（外７・クロックストップＳ５・クロックスト
ップＳＢ優先解除時のサイ

【０１１４】

【外７】

【０１１５】クルカウンタ値“奇数”）で解除される。
クロックストップＢ優先解除コピーフラグは、ｔ／Ｎサ
イクルカウンタ制御部１２の起動時、クロックストップ
ＳＡとクロックストップＳＢがどういう位相関係、すな
わちクロックストップＳＡ及びクロックストップＳＢを
同時に解除して“０”にするか、又クロックストップＳ
ＡよりクロックストップＳＢを先に解除し、次サイクル
にクロックストップＳＡを解除して“０”にするかの関
係で、“０”になった位相関係を記憶するために用いら
れる。ｔ／Ｎサイクルカウンタ制御部１２内のサイクル
カウンタに大きい値を設定して起動した場合、クロック
ストップＳＢ優先解除フラグはクロックストップＳ５が
“０”になった時、同時に“０”になる。その後ｔ／Ｎ
サイクルカウンタ制御部１２内のサイクルカウンタは減
算を繰り返し、やがてゼロになって停止し、クロックス
トップＦＦが“１”になる。すなわち、クロックストッ
プＳＢ優先解除コピーフラグは、（起動指示・クロック
ストップＳＢ優先解除フラグ“１”）で設定され、（サ
イクルカウンタクロックストップ）で解除される。

【０１１６】クロックストップＳＢ優先解除時のサイク
ルカウンタ値“奇数”フラグは（起動指示・クロックス
トップＳＢ優先解除フラグ“１”・サイクルカウンタ値
“奇数”）で設定され、（外８・クロックストップ
Ｓ５）で解除される。

【０１１７】

【外８】

【０１１８】クロックストップＳＢ優先解除時のサイク
ルカウンタ値“１”フラグは（起動指示・クロックスト
ップＳＢ優先解除フラグ“１”・サイクルカウンタ値
“１”）で設定され、（外９・クロックストップＳ
５）で解除される。

【０１１９】

【外９】

【０１２０】以上のようなフラグをクロック相対応スト
ップ制御部１６に設け、そのフラグからクロック相対応
ストップ生成部１７がクロックストップＳＡ，クロック
ストップＳＢを設定しているので、前述した如く例えば
倍速クロックが奇数であってもその値で停止させること
ができる。

【０１２１】尚、前述したクロックストップＢ優先解除
コピーフラグをなくして、クロックストップＢ優先解除
の設定予告フラグだけで制御することも可能である。そ
の場合、フラグは（起動指示・外１０・サイクルカ
ウンタ値“奇数”＋起動指示・クロック

【０１２２】

【外１０】

【０１２３】ストップＢ優先解除コピー・サイクルカウ
ンタ値“偶数”）で設定され、（クロックストップＳ
２）で解除される。以上、本発明の実施例を用いて発明
を詳細に説明したが、本発明はこれに限るものではな
い。例えば、クロックＡｎ３やクロックＢｎ５はマ
イナス極性のクロック（クロックが停止した時のレベル
が“１”）を出力しているが、これはプラス極性とする
ことも可能であり、さらに内部のフラグ等の極性におい
ても同様である。

【０１２４】また、ｔ／Ｎ遅延周期クロック有効化部１
９を一台設けており、Ｎも２としているが、これに限ら
ず、例えばＮ以上とし、さらに複数設けたｔ／Ｎ遅延周
期クロック有効化部１９の遅延をそれぞれ別々とし、例
えばｍｔ／Ｎ（ｍは１〜Ｎ−１）とすれば最大Ｎ倍のク
ロックを出力するクロック制御回路とすることができ
る。

【０１２５】このときは、クロック相対応ストップ生成
部１７より出力される信号について説明すると、カウン
タや台数分のフラグを設け、ｔ／Ｎ遅延有効期間信号は
分割位相分毎に必要となる。すなわち、図２において例
えば、ＦＦ４に１／３ｔ周期クロックを供給しようとし
たら、クロック相対応ストップ生成部１７より１／３ｔ
遅延周期クロック対応の１／３ｔ遅延有効期間信号と、
２／３ｔ遅延周期クロック対応の２／３ｔ遅延有効期間
信号と、基本周期クロック対応の基本有効期間信号の３
本が出力され、上記３本の有効期間信号でクロック発生
部の基本周期クロックをゲートした後、上記２本の遅延
有効期間信号でゲートされた信号はそれぞれ位相差をつ
くる遅延回路に入力される。

【０１２６】これら２つの遅延回路より出力されるクロ
ック供給有効信号と基本周期クロック用クロック供給有
効信号の計３本の信号がＯＲされ、ＦＦ４に供給される
ことにより、１／３ｔ周期クロックを供給する。

【０１２７】また、本発明の実施例と従来例とを組み合
わせ、例えば外部からモード信号を入力し、基本周期対
応のサイクルカウンタ制御と、ｔ／Ｎ周期対応のサイク
ルカウンタ制御を切り分けて動作させることにより、な
お一層試験を充実させることができる。また、サイクル
カウンタをモードに応じてカウントするようにすれば、
１つのカウンタで実現することができるので、回路の素
子数を節約できる。

【０１２８】

【発明の効果】以上述べた様に本発明によれば、被試験
装置を試験する場合に、エラー原因を追求する際に誤っ
て判断してしまうような例えばｔ／２の周期クロックで
あっても目的の位相で停止することができ、的確なエラ
ー等の発生箇所を判断することができる。よって、本発
明によれば被試験装置を試験する際の従来の欠点を克服
し、試験を効率良く行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の実施例の構成図である。

【図３】本発明のさらに詳細な構成図である。

【図４】本発明の実施例のタイミングチャート（フラ
グ：０）である。

【図５】本発明の実施例のタイミングチャート（フラ
グ：１）である。

【図６】パイプライン処理装置の動作説明図である。

【図７】サイクルカウンタの説明図である。

【図８】従来例の構成図である。

【図９】従来技術のタイミングチャートである。

【符号の説明】

１クロック発生部２サイクルカウンタ３制御部４基本周期クロック有効化部５ｔ／Ｎ遅延周期クロック有効化部

Claims

【特許請求の範囲】

【請求項１】特定周期（ｔ）のクロックを発生するク
ロック発生部（１）と、起動指示が加わると、前記クロック発生部（１）より出
力されるクロックをカウントし、特定カウント値となっ
た際にストップ信号を出力するサイクルカウンタ（２）
と、起動指示で動作を開始し、少なくとも前記起動指示が加
わる前に予め決定しているフラグに対応して、前記サイ
クルカウンタ（２）がストップ信号を出力するまでの有
効期間を決定し、基本有効期間信号ならびに遅延有効期
間信号を出力する制御部（３）と、前記クロックが入力し、前記基本有効期間信号によって
指示される期間にわたって前記クロックを出力する基本
周期クロック有効化部（４）と、前記クロックが入力し、前記遅延有効期間信号によって
指示される期間にわたって前記クロックを有効とすると
ともに、前記クロックの１周期の１／Ｎ期間遅延するｔ
／Ｎ遅延周期クロック有効化部（５）とより成り、前記フラグによって位相に対応して異なるパルス数を出
力することを特徴とするクロック制御装置。
【請求項２】前記ｔ／Ｎ遅延周期クロック有効化部
（５）は１周期ｔの１／２遅延することを特徴とする請
求項１記載のクロック制御装置。
【請求項３】前記基本周期クロック有効化部（４）の
出力と前記ｔ／Ｎ遅延周期クロック有効化部（５）の出
力は、ゲート回路（６）でオア加算されて倍速のクロッ
クとして出力されることを特徴とする請求項１又は２記
載のクロック制御装置。
【請求項４】前記制御部（３）は、外部からのストッ
プ指示で前記基本有効期間信号ならびに遅延有効期間信
号を無効としてクロックの出力を停止し、起動要求が加
わると、該無効を有効として前記サイクルカウンタ
（２）を動作させ、前記サイクルカウンタ（２）が出力
する前記ストップ信号で前記有効を無効としてクロック
出力を停止するクロックストップ設定部（１４）を有す
ることを特徴とする請求項１記載のクロック制御装置。
【請求項５】前記制御部（３）は、前記サイクルカウ
ンタ（２）に奇数が設定された際、前記フラグが“１”
の時に、前記遅延有効期間信号より基本有効期間信号を
１クロック分遅れて有効とし、前記サイクルカウンタ
（２）よりストップ信号が出力された後に同時に無効と
し、前記フラグが“０”の時に前記基本有効期間信号と
遅延有効期間信号とを同時に有効とし、前記サイクルカ
ウンタ（２）よりストップ信号が出力された後に前記遅
延有効期間信号より基本有効期間信号を１クロック分遅
れて無効とすることを特徴とする請求項１記載のクロッ
ク制御装置。
【請求項６】前記制御部（３）は、前記サイクルカウ
ンタ（２）に偶数が設定された際、前記フラグが“１”
の時に、前記遅延有効期間信号より基本有効期間信号を
１クロック分遅れて有効とし、前記サイクルカウンタ
（２）よりストップ信号が出力された後に前記遅延有効
期間信号より基本有効期間信号を１クロック分後れて無
効とし、前記フラグが“０”の時に前記基本有効期間信
号と遅延有効期間信号とを同時に有効とし、前記サイク
ルカウンタ（２）よりストップ信号が出力された後に前
記遅延有効期間信号と基本有効期間信号とを同時に無効
とすることを特徴とする請求項１記載のクロック制御装
置。
【請求項７】前記制御部（３）は、前記基本有効期間
信号や前記遅延有効期間信号を発生するための条件を判
定するクロックストップＡ／Ｂ生成回路（１７−１）
と、該クロックストップＡ／Ｂ生成回路（１７−１）の判定
結果を一時的に記憶するフリップフロップ（ＦＦ１１，
ＦＦ１２）とを有し、前記クロックストップ生成回路（１７−１）より基本有
効期間信号を有効とする判定結果が加わると、前記フリ
ップフロップ（ＦＦ１１）が該結果を記憶して前記基本
有効期間信号を出力し、前記遅延有効期間信号を有効と
する判定結果が加わると、前記フリップフロップ（ＦＦ
１２）が該結果を記憶して前記遅延有効期間信号として
出力することを特徴とする請求項１記載のクロック制御
装置。
【請求項８】前記サイクルカウンタ（２）は前記クロ
ック発生部（１）より出力されるクロックに対し、Ｎづ
つカウント値を減ずるカウンタであることを特徴とする
請求項１記載のクロック制御装置。
【請求項９】前記ｔ／Ｎ遅延周期クロック有効化部
（５）はＭｔ／Ｎ（Ｍは任意の数）遅延した複数の種類
の位相をもつ出力信号を発生することを特徴とする請求
項１記載のクロック制御装置。