JPH06177761A - 映像信号ａ／ｄ変換回路 - Google Patents
映像信号ａ／ｄ変換回路Info
- Publication number
- JPH06177761A JPH06177761A JP4350429A JP35042992A JPH06177761A JP H06177761 A JPH06177761 A JP H06177761A JP 4350429 A JP4350429 A JP 4350429A JP 35042992 A JP35042992 A JP 35042992A JP H06177761 A JPH06177761 A JP H06177761A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- converter
- potential
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器へ供給する映像信号の最大値を
該Ａ／Ｄ変換器におけるサンプリングの上限電位ＶT に
常に一致させて高品質のデジタル映像信号を生成する映
像信号Ａ／Ｄ変換回路の提供。 【構成】 クランプ回路２は映像信号１０１の黒レベル
をＡ／Ｄ変換器１０のサンプリングにおける下限基準電
位ＶB へクランプする。比較器３はＡ／Ｄ変換器１０の
サンプリングにおける上限電位ＶT と映像信号１０２と
を比較し、１０２がＶT を越えるとき“Ｈ”となる論理
信号１０３を生成する。Ｄフリップフロップ５，６は垂
直同期信号ＶＤの期間だけ信号１０３の状態を保持す
る。アップダウンカウンタ７は信号１０６が“Ｈ”のと
きにカウントダウンし“Ｌ”のときにカウントアップす
る。Ｄ／Ａ変換器８はデジタルの計数値信号１０７をア
ナログ信号１０８に変換する。増幅・オフセット調整回
路９は、信号１０８を増幅するとともに変動の中心電位
（オフセット電位）を調整し、映像増幅器１における振
幅およびオフセット電位の規格に合った利得制御信号１
０９を生成する。
該Ａ／Ｄ変換器におけるサンプリングの上限電位ＶT に
常に一致させて高品質のデジタル映像信号を生成する映
像信号Ａ／Ｄ変換回路の提供。 【構成】 クランプ回路２は映像信号１０１の黒レベル
をＡ／Ｄ変換器１０のサンプリングにおける下限基準電
位ＶB へクランプする。比較器３はＡ／Ｄ変換器１０の
サンプリングにおける上限電位ＶT と映像信号１０２と
を比較し、１０２がＶT を越えるとき“Ｈ”となる論理
信号１０３を生成する。Ｄフリップフロップ５，６は垂
直同期信号ＶＤの期間だけ信号１０３の状態を保持す
る。アップダウンカウンタ７は信号１０６が“Ｈ”のと
きにカウントダウンし“Ｌ”のときにカウントアップす
る。Ｄ／Ａ変換器８はデジタルの計数値信号１０７をア
ナログ信号１０８に変換する。増幅・オフセット調整回
路９は、信号１０８を増幅するとともに変動の中心電位
（オフセット電位）を調整し、映像増幅器１における振
幅およびオフセット電位の規格に合った利得制御信号１
０９を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラ等から出
力されるアナログの映像信号をデジタル信号に変換する
回路に関し、より詳しくは、Ａ／Ｄ変換器へ供給するア
ナログ映像信号のレベルを該Ａ／Ｄ変換器の入力ダイナ
ミックレンジ一杯に調整することにより、高品質のデジ
タル映像信号を生成するようにした映像信号Ａ／Ｄ変換
回路に関する。
力されるアナログの映像信号をデジタル信号に変換する
回路に関し、より詳しくは、Ａ／Ｄ変換器へ供給するア
ナログ映像信号のレベルを該Ａ／Ｄ変換器の入力ダイナ
ミックレンジ一杯に調整することにより、高品質のデジ
タル映像信号を生成するようにした映像信号Ａ／Ｄ変換
回路に関する。
【０００２】
【従来の技術】アナログ映像信号をデジタル映像信号に
変換する従来の映像信号Ａ／Ｄ変換回路を図５にブロッ
ク回路図で示す。このＡ／Ｄ変換回路は、映像増幅器１
と、クランプ回路２と、Ａ／Ｄ変換器１０と、映像信号
レベル検出器１１と、増幅・オフセット調整回路９とか
らなっている。映像増幅器１は、利得制御信号１０９に
応じた利得でアナログの入力映像信号１００を増幅し、
増幅された映像信号１０１を生成する。クランプ回路２
は、映像信号１０１の振幅および波形を変えることな
く、映像信号１０１の黒レベルをＡ／Ｄ変換器１０の下
限側（Ｂｏｔｔｏｍ）基準電位ＶB に調整したレベル調
整映像信号１０２を生成する。
変換する従来の映像信号Ａ／Ｄ変換回路を図５にブロッ
ク回路図で示す。このＡ／Ｄ変換回路は、映像増幅器１
と、クランプ回路２と、Ａ／Ｄ変換器１０と、映像信号
レベル検出器１１と、増幅・オフセット調整回路９とか
らなっている。映像増幅器１は、利得制御信号１０９に
応じた利得でアナログの入力映像信号１００を増幅し、
増幅された映像信号１０１を生成する。クランプ回路２
は、映像信号１０１の振幅および波形を変えることな
く、映像信号１０１の黒レベルをＡ／Ｄ変換器１０の下
限側（Ｂｏｔｔｏｍ）基準電位ＶB に調整したレベル調
整映像信号１０２を生成する。
【０００３】Ａ／Ｄ変換器１０は、アナログの映像信号
１０２を受け、該信号１０２に標本化（サンプリン
グ）、量子化および符号化を施してデジタル映像信号１
１０を生成する。標本化は、上限（Ｔｏｐ）の基準電位
ＶT と下限（Ｂｏｔｔｏｍ）の基準電位ＶB との間の映
像信号１０２について行われ、ＶT 以上またはＶB 以下
の映像信号１０２については行われない。
１０２を受け、該信号１０２に標本化（サンプリン
グ）、量子化および符号化を施してデジタル映像信号１
１０を生成する。標本化は、上限（Ｔｏｐ）の基準電位
ＶT と下限（Ｂｏｔｔｏｍ）の基準電位ＶB との間の映
像信号１０２について行われ、ＶT 以上またはＶB 以下
の映像信号１０２については行われない。
【０００４】映像信号レベル検出器１１は映像信号１０
２のレベルを検出し、その信号レベルを直流のレベル信
号１１１に変換する。増幅・オフセット調整回路９は、
レベル信号１１１について増幅と変動中心電位（オフセ
ット電位、即ち直流レベル）の調整とをして、利得制御
信号１０９を生成する。そのオフセット電位は、映像増
幅器１について予め規定されている利得制御信号のダイ
ナミックレンジの中心電位に設定される。
２のレベルを検出し、その信号レベルを直流のレベル信
号１１１に変換する。増幅・オフセット調整回路９は、
レベル信号１１１について増幅と変動中心電位（オフセ
ット電位、即ち直流レベル）の調整とをして、利得制御
信号１０９を生成する。そのオフセット電位は、映像増
幅器１について予め規定されている利得制御信号のダイ
ナミックレンジの中心電位に設定される。
【０００５】
【発明が解決しようとする課題】図５の映像信号Ａ／Ｄ
変換回路において、映像増幅器１と、クランプ回路２と
映像信号レベル検出器１１と、増幅・オフセット調整回
路９とが自動利得制御回路（ＡＧＣ回路）をなしてお
り、入力の映像信号１００のレベル変動にもかかわらず
一定レベルの映像信号１０２をＡ／Ｄ変換器１０へ供給
するようにしている。しかしながら、映像信号レベル検
出回路１１および増幅・オフセット調整回路９はアナロ
グ回路であるから、環境の温度により特性を変えること
は避けられない。もし、映像信号１０２の最大値がＡ／
Ｄ変換器１０によるサンプリングにおける上限電位（Ｔ
ｏｐ）ＶT を越えると、ＶT を越えた部分は一様にＶT
として処理され、ＶT を越える部分の映像信号１０２に
おける情報が失われる。他方、映像信号１０２の白レベ
ルが上限電位ＶT より低いときには、Ａ／Ｄ変換器１０
の入力信号レベルに関するダイナミックレンジ（ＶT −
ＶB ）より小さい範囲で映像信号１０２をデジタル信号
に変換していることになるから、Ａ／Ｄ変換器１０の性
能を十分に使用していないことになり、デジタル映像信
号１１０における分解能が低下し、ひいてはデジタル映
像信号１１０の品質が低下する。
変換回路において、映像増幅器１と、クランプ回路２と
映像信号レベル検出器１１と、増幅・オフセット調整回
路９とが自動利得制御回路（ＡＧＣ回路）をなしてお
り、入力の映像信号１００のレベル変動にもかかわらず
一定レベルの映像信号１０２をＡ／Ｄ変換器１０へ供給
するようにしている。しかしながら、映像信号レベル検
出回路１１および増幅・オフセット調整回路９はアナロ
グ回路であるから、環境の温度により特性を変えること
は避けられない。もし、映像信号１０２の最大値がＡ／
Ｄ変換器１０によるサンプリングにおける上限電位（Ｔ
ｏｐ）ＶT を越えると、ＶT を越えた部分は一様にＶT
として処理され、ＶT を越える部分の映像信号１０２に
おける情報が失われる。他方、映像信号１０２の白レベ
ルが上限電位ＶT より低いときには、Ａ／Ｄ変換器１０
の入力信号レベルに関するダイナミックレンジ（ＶT −
ＶB ）より小さい範囲で映像信号１０２をデジタル信号
に変換していることになるから、Ａ／Ｄ変換器１０の性
能を十分に使用していないことになり、デジタル映像信
号１１０における分解能が低下し、ひいてはデジタル映
像信号１１０の品質が低下する。
【０００６】このように従来の映像信号Ａ／Ｄ変換回路
には、Ａ／Ｄ変換器へ供給する映像信号のレベル調整に
関し解決すべき課題があった。そこで、本発明の目的
は、Ａ／Ｄ変換器へ供給する映像信号の最大値を該Ａ／
Ｄ変換器におけるサンプリングの上限電位（Ｔｏｐ）Ｖ
T に常に一致させて高品質のデジタル映像信号を生成す
る映像信号Ａ／Ｄ変換回路の提供にある。
には、Ａ／Ｄ変換器へ供給する映像信号のレベル調整に
関し解決すべき課題があった。そこで、本発明の目的
は、Ａ／Ｄ変換器へ供給する映像信号の最大値を該Ａ／
Ｄ変換器におけるサンプリングの上限電位（Ｔｏｐ）Ｖ
T に常に一致させて高品質のデジタル映像信号を生成す
る映像信号Ａ／Ｄ変換回路の提供にある。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が提供する手段は、増幅利得が利得制御信号
により制御される映像増幅器により入力の映像信号を増
幅し、該映像増幅器から出力される増幅映像信号をクラ
ンプ回路に受け該増幅映像信号における黒レベルを所定
電位に設定したレベル調整映像信号を生成し、該レベル
調整映像信号をＡ／Ｄ変換器に加えることにより、所定
の下限電位ＶBと上限電位ＶT との間の該レベル調整映
像信号をデジタル映像信号に変換する映像信号Ａ／Ｄ変
換回路であって、前記レベル調整映像信号と前記上限電
位ＶT とを比較する比較器と、前記入力映像信号に関す
る垂直同期信号をクリヤ端子に受け前記比較器の出力を
クロック端子に受ける第１のＤフリップフロップと、こ
の第１のＤフリップフロップの出力をデータ端子に受け
前記垂直同期信号をクロック端子に受ける第２のＤフリ
ップフロップと、クロックを計数し、前記第２のＤフリ
ップフロップの出力に応じて前記クロックごとに計数値
を増大し又は減少させるアップダウンカウンタと、この
アップダウンカウンタの出力をアナログ信号に変換する
Ｄ／Ａ変換器と、このＤ／Ａ変換器の出力を増幅すると
ともにその直流レベルを調節し前記映像増幅器へ前記利
得制御信号として供給する増幅・オフセット調整回路と
を備えてなり、前記比較器から前記増幅・オフセット調
整回路に至る信号処理回路は、前記レベル調整映像信号
の最大値と前記上限電位ＶT とを一致させる方向に前記
利得制御信号の極性を調整することを特徴とする。
めに本発明が提供する手段は、増幅利得が利得制御信号
により制御される映像増幅器により入力の映像信号を増
幅し、該映像増幅器から出力される増幅映像信号をクラ
ンプ回路に受け該増幅映像信号における黒レベルを所定
電位に設定したレベル調整映像信号を生成し、該レベル
調整映像信号をＡ／Ｄ変換器に加えることにより、所定
の下限電位ＶBと上限電位ＶT との間の該レベル調整映
像信号をデジタル映像信号に変換する映像信号Ａ／Ｄ変
換回路であって、前記レベル調整映像信号と前記上限電
位ＶT とを比較する比較器と、前記入力映像信号に関す
る垂直同期信号をクリヤ端子に受け前記比較器の出力を
クロック端子に受ける第１のＤフリップフロップと、こ
の第１のＤフリップフロップの出力をデータ端子に受け
前記垂直同期信号をクロック端子に受ける第２のＤフリ
ップフロップと、クロックを計数し、前記第２のＤフリ
ップフロップの出力に応じて前記クロックごとに計数値
を増大し又は減少させるアップダウンカウンタと、この
アップダウンカウンタの出力をアナログ信号に変換する
Ｄ／Ａ変換器と、このＤ／Ａ変換器の出力を増幅すると
ともにその直流レベルを調節し前記映像増幅器へ前記利
得制御信号として供給する増幅・オフセット調整回路と
を備えてなり、前記比較器から前記増幅・オフセット調
整回路に至る信号処理回路は、前記レベル調整映像信号
の最大値と前記上限電位ＶT とを一致させる方向に前記
利得制御信号の極性を調整することを特徴とする。
【０００８】
【作用】本発明において、Ａ／Ｄ変換器に供給するアナ
ログ信号は、黒レベルを所定電位に設定されたレベル調
整映像信号であり、この点では図５の従来回路と同じで
あるが、このレベル調整映像信号とＡ／Ｄ変換器の入力
における上限電位ＶT とを比較器で比較し、この比較器
の出力をデジタル回路（第１及び第２のＤフリップフロ
ップ、並びにアップダウンカウンタ）で処理して、この
デジタル回路の出力をＤ／Ａ変換器でアナログ信号に変
換し、増幅・オフセット調整回路で映像増幅器における
利得制御信号に適合した振幅及び直流レベルに該アナロ
グ信号を調整している。
ログ信号は、黒レベルを所定電位に設定されたレベル調
整映像信号であり、この点では図５の従来回路と同じで
あるが、このレベル調整映像信号とＡ／Ｄ変換器の入力
における上限電位ＶT とを比較器で比較し、この比較器
の出力をデジタル回路（第１及び第２のＤフリップフロ
ップ、並びにアップダウンカウンタ）で処理して、この
デジタル回路の出力をＤ／Ａ変換器でアナログ信号に変
換し、増幅・オフセット調整回路で映像増幅器における
利得制御信号に適合した振幅及び直流レベルに該アナロ
グ信号を調整している。
【０００９】このように、本発明では、Ａ／Ｄ変換器に
おける入力の上限電位ＶT と比較することによりレベル
調整映像信号のレベル変動を検出し、そのレベル変動の
信号についてデジタル処理をすることにより映像増幅器
の増幅利得を増大するか低減するかを決めているから、
即ち、アップダウンカウンタの出力により利得制御の方
向は定まるから、Ｄ／Ａ変換器および増幅・オフセット
調整回路が温度変化の影響を多少受けたとしても、レベ
ル調整映像信号の最大値をＡ／Ｄ変換器の上限基準電位
（Ｔｏｐ）ＶT に安定して一致させておくことができ
る。
おける入力の上限電位ＶT と比較することによりレベル
調整映像信号のレベル変動を検出し、そのレベル変動の
信号についてデジタル処理をすることにより映像増幅器
の増幅利得を増大するか低減するかを決めているから、
即ち、アップダウンカウンタの出力により利得制御の方
向は定まるから、Ｄ／Ａ変換器および増幅・オフセット
調整回路が温度変化の影響を多少受けたとしても、レベ
ル調整映像信号の最大値をＡ／Ｄ変換器の上限基準電位
（Ｔｏｐ）ＶT に安定して一致させておくことができ
る。
【００１０】
【実施例】次に実施例を挙げ本発明を一層詳しく説明す
る。図１は本発明の一実施例を示すブロック回路図であ
り、図２、図３及び図４は図１の実施例の各部における
信号の波形図である。この実施例は、映像増幅器１、ク
ランプ回路２、比較器３、インバータ４、Ｄフリップフ
ロップ５，６、アップダウンカウンタ７、Ｄ／Ａ変換器
８、増幅・オフセット調整回路９およびＡ／Ｄ変換器１
０でなっている。映像増幅器１、クランプ回路２、増幅
・オフセット調整回路９およびＡ／Ｄ変換器１０の作用
は図５の従来回路における各部と同じである。
る。図１は本発明の一実施例を示すブロック回路図であ
り、図２、図３及び図４は図１の実施例の各部における
信号の波形図である。この実施例は、映像増幅器１、ク
ランプ回路２、比較器３、インバータ４、Ｄフリップフ
ロップ５，６、アップダウンカウンタ７、Ｄ／Ａ変換器
８、増幅・オフセット調整回路９およびＡ／Ｄ変換器１
０でなっている。映像増幅器１、クランプ回路２、増幅
・オフセット調整回路９およびＡ／Ｄ変換器１０の作用
は図５の従来回路における各部と同じである。
【００１１】映像増幅器１は、利得制御信号１０９に応
じた利得でアナログの入力映像信号１００を増幅し、増
幅された映像信号１０１を生成する。クランプ回路２
は、映像信号１０１の振幅および波形を変えることな
く、映像信号１０１の黒レベルをＡ／Ｄ変換器１０の下
限側（Ｂｏｔｔｏｍ）基準電位ＶB に調整したレベル調
整映像信号１０２を生成する。図２は映像信号１０２の
波形図である。
じた利得でアナログの入力映像信号１００を増幅し、増
幅された映像信号１０１を生成する。クランプ回路２
は、映像信号１０１の振幅および波形を変えることな
く、映像信号１０１の黒レベルをＡ／Ｄ変換器１０の下
限側（Ｂｏｔｔｏｍ）基準電位ＶB に調整したレベル調
整映像信号１０２を生成する。図２は映像信号１０２の
波形図である。
【００１２】Ａ／Ｄ変換器１０は、アナログの映像信号
１０２を受け、該信号１０２に標本化（サンプリン
グ）、量子化および符号化を施してデジタル映像信号１
１０を生成する。標本化は、上限（Ｔｏｐ）の基準電位
ＶT と下限（Ｂｏｔｔｏｍ）の基準電位ＶB との間の映
像信号１０２について行われ、ＶT 以上またはＶB 以下
の映像信号１０２については行われない。
１０２を受け、該信号１０２に標本化（サンプリン
グ）、量子化および符号化を施してデジタル映像信号１
１０を生成する。標本化は、上限（Ｔｏｐ）の基準電位
ＶT と下限（Ｂｏｔｔｏｍ）の基準電位ＶB との間の映
像信号１０２について行われ、ＶT 以上またはＶB 以下
の映像信号１０２については行われない。
【００１３】比較器３はレベル調整映像信号１０２と上
限基準電位ＶT とを比較する。図３に示す如く、比較器
３の出力信号１０３は、映像信号１０２が上限基準電位
ＶTを越えている時間だけ“Ｈ”、その他の時間には
“Ｌ”となる矩形波信号である。
限基準電位ＶT とを比較する。図３に示す如く、比較器
３の出力信号１０３は、映像信号１０２が上限基準電位
ＶTを越えている時間だけ“Ｈ”、その他の時間には
“Ｌ”となる矩形波信号である。
【００１４】Ｄフリップフロップ５は、クロック端子Ｃ
Ｋに比較器３の出力信号１０３を受け、クリヤ端子ＣＬ
には各フィールドごとの垂直同期信号ＶＤ（Ｖｅｒｔｉ
ｃａｌ Ｄｒｉｖｅ）を負パルスで受け、またデータ端
子Ｄには、＋５Ｖ（論理レベル“Ｈ”）を受ける。図１
及び図４でＶＤ＋及びＶＤ−はそれぞれ正パルス及び負
パルスの垂直同期信号ＶＤを示している。図４から明ら
かなように、Ｄフリップフロップ５の出力信号１０５
は、比較器出力信号１０３が“Ｈ”に立上がる時に
“Ｈ”になり、ＶＤ−（ＶＤ＋の極性を反転した信号）
でクリヤされ“Ｌ”になる。したがって、信号１０５
は、比較器出力信号１０３が“Ｈ”にならない限り、
“Ｌ”を維持する。
Ｋに比較器３の出力信号１０３を受け、クリヤ端子ＣＬ
には各フィールドごとの垂直同期信号ＶＤ（Ｖｅｒｔｉ
ｃａｌ Ｄｒｉｖｅ）を負パルスで受け、またデータ端
子Ｄには、＋５Ｖ（論理レベル“Ｈ”）を受ける。図１
及び図４でＶＤ＋及びＶＤ−はそれぞれ正パルス及び負
パルスの垂直同期信号ＶＤを示している。図４から明ら
かなように、Ｄフリップフロップ５の出力信号１０５
は、比較器出力信号１０３が“Ｈ”に立上がる時に
“Ｈ”になり、ＶＤ−（ＶＤ＋の極性を反転した信号）
でクリヤされ“Ｌ”になる。したがって、信号１０５
は、比較器出力信号１０３が“Ｈ”にならない限り、
“Ｌ”を維持する。
【００１５】Ｄフリップフロップ６は、データ端子Ｄに
Ｄフリップフロップ５の出力信号１０５を受け、クロッ
ク端子ＣＫに垂直同期信号ＶＤ＋を受ける。Ｄフリップ
フロップ６の出力信号１０６は、図４に示す如く、垂直
同期信号ＶＤ＋が立上がった時におけるＤフリップフロ
ップ５の出力信号１０５の状態を次の垂直同期信号ＶＤ
＋が入力されるまで保持する。
Ｄフリップフロップ５の出力信号１０５を受け、クロッ
ク端子ＣＫに垂直同期信号ＶＤ＋を受ける。Ｄフリップ
フロップ６の出力信号１０６は、図４に示す如く、垂直
同期信号ＶＤ＋が立上がった時におけるＤフリップフロ
ップ５の出力信号１０５の状態を次の垂直同期信号ＶＤ
＋が入力されるまで保持する。
【００１６】アップダウンカウンタ７は、信号１０６が
“Ｈ”のときにはクロック端子ＣＫにＶＤ−を受ける都
度に計度値を１づつ減小し、信号１０６が“Ｌ”のとき
にはクロック端子ＣＫにＶＤ−を受ける度に計数値を１
づつ増大する。信号１０７はその計数値を表わすデジタ
ル信号である。Ｄ／Ａ変換器８は、計数値を表わすデジ
タル信号１０７をアナログ信号１０８に変換する。
“Ｈ”のときにはクロック端子ＣＫにＶＤ−を受ける都
度に計度値を１づつ減小し、信号１０６が“Ｌ”のとき
にはクロック端子ＣＫにＶＤ−を受ける度に計数値を１
づつ増大する。信号１０７はその計数値を表わすデジタ
ル信号である。Ｄ／Ａ変換器８は、計数値を表わすデジ
タル信号１０７をアナログ信号１０８に変換する。
【００１７】増幅・オフセット調整回路９は、信号１０
８を増幅するとともに、信号１０８の変動中心レベル
（オフセット電位＝信号１０８の直流分の電位）を調整
して利得制御信号１０９を生成する。利得制御信号１０
９は、映像増幅器１における増幅利得を制御する。増幅
・オフセット調整回路９は、利得制御信号１０９の振幅
及びオフセット電位が映像増幅器１に所定の値になるよ
うに、信号１０８を増幅し、信号１０８のオフセット電
位を調整する。
８を増幅するとともに、信号１０８の変動中心レベル
（オフセット電位＝信号１０８の直流分の電位）を調整
して利得制御信号１０９を生成する。利得制御信号１０
９は、映像増幅器１における増幅利得を制御する。増幅
・オフセット調整回路９は、利得制御信号１０９の振幅
及びオフセット電位が映像増幅器１に所定の値になるよ
うに、信号１０８を増幅し、信号１０８のオフセット電
位を調整する。
【００１８】図１の実施例においては、Ａ／Ｄ変換器１
０へ入力される映像信号１０２の最大値がＡ／Ｄ変換器
１０のサンプリングにおける上限基準電位ＶT を越える
か否かを各フィールドごとに点検し、映像信号１０２の
最大値がＶT を越えたときには映像増幅器１の利得を下
げ、映像信号１０２の最大値がＶT 以下であったときに
は映像増幅器１の利得を上げる。したがって、映像増幅
器１、クランプ回路２、比較器３、Ｄフリップフロップ
５，６、アップダウンカウンタ７、Ｄ／Ａ変換器８およ
び増幅・オフセット調整回路９は自動利得制御（ＡＧ
Ｃ）回路をなしている。このＡＧＣ回路の作用により、
映像信号１０２の最大値は上限基準電位ＶT に常に引き
寄せられる。また、映像信号１０２の黒レベルはクラン
プ回路２により下限基準電位ＶB に調整される。従っ
て、本実施例により、Ａ／Ｄ変換器１０は入力のダイナ
ミックレンジ一杯の振幅の映像信号１０２を常時受け、
Ａ／Ｄ変換器１０で可能な限りの分解能のデジタル映像
信号１１０を生成する。
０へ入力される映像信号１０２の最大値がＡ／Ｄ変換器
１０のサンプリングにおける上限基準電位ＶT を越える
か否かを各フィールドごとに点検し、映像信号１０２の
最大値がＶT を越えたときには映像増幅器１の利得を下
げ、映像信号１０２の最大値がＶT 以下であったときに
は映像増幅器１の利得を上げる。したがって、映像増幅
器１、クランプ回路２、比較器３、Ｄフリップフロップ
５，６、アップダウンカウンタ７、Ｄ／Ａ変換器８およ
び増幅・オフセット調整回路９は自動利得制御（ＡＧ
Ｃ）回路をなしている。このＡＧＣ回路の作用により、
映像信号１０２の最大値は上限基準電位ＶT に常に引き
寄せられる。また、映像信号１０２の黒レベルはクラン
プ回路２により下限基準電位ＶB に調整される。従っ
て、本実施例により、Ａ／Ｄ変換器１０は入力のダイナ
ミックレンジ一杯の振幅の映像信号１０２を常時受け、
Ａ／Ｄ変換器１０で可能な限りの分解能のデジタル映像
信号１１０を生成する。
【００１９】なお、図１の実施例では、比較器３の入力
において信号１０２が基準電位ＶTを越えた時、出力信
号１０３は“Ｈ”レベルになるとしたが、出力信号１０
３の論理レベルは逆に“Ｌ”とし、アップダウンカウン
タ７において信号１０６が“Ｈ”のとき計数値を増大
し、信号１０６が“Ｌ”のとき計数値を減小するように
しても差し支えない。同様に符号３〜９で示す各回路の
論理値や極性を実施例とは異ならしても本発明は実現で
きる。また、アップダウンカウンタ７のクロック端子Ｃ
ＫにはＶＤ−を加えるようにしたが、その他のクロック
信号をクロック端子ＣＫに導いても差し支えない。
において信号１０２が基準電位ＶTを越えた時、出力信
号１０３は“Ｈ”レベルになるとしたが、出力信号１０
３の論理レベルは逆に“Ｌ”とし、アップダウンカウン
タ７において信号１０６が“Ｈ”のとき計数値を増大
し、信号１０６が“Ｌ”のとき計数値を減小するように
しても差し支えない。同様に符号３〜９で示す各回路の
論理値や極性を実施例とは異ならしても本発明は実現で
きる。また、アップダウンカウンタ７のクロック端子Ｃ
ＫにはＶＤ−を加えるようにしたが、その他のクロック
信号をクロック端子ＣＫに導いても差し支えない。
【００２０】
【発明の効果】以上に実施例を挙げて説明したように、
本発明によれば、Ａ／Ｄ変換器へ供給する映像信号の最
大値を該Ａ／Ｄ変換器におけるサンプリングの上限電位
ＶT に常に一致させて高品質のデジタル映像信号を生成
する映像信号Ａ／Ｄ変換回路が提供できる。
本発明によれば、Ａ／Ｄ変換器へ供給する映像信号の最
大値を該Ａ／Ｄ変換器におけるサンプリングの上限電位
ＶT に常に一致させて高品質のデジタル映像信号を生成
する映像信号Ａ／Ｄ変換回路が提供できる。
【図１】本発明の一実施例を示す回路ブロック図であ
る。
る。
【図２】図１の実施例におけるクランプ回路２の出力波
形を示す図である。
形を示す図である。
【図３】図１の実施例における比較器３の入出力波形を
示す図である。
示す図である。
【図４】図１の実施例におけるＤフリップ５，６の入出
力波形を示す図である。
力波形を示す図である。
【図５】従来の映像信号Ａ／Ｄ変換回路を示す回路ブロ
ック図である。
ック図である。
１ 映像増幅器 ２ クランプ回路 ３ 比較器 ４ インバータ ５，６ Ｄフリップフロップ ７ アップダウンカウンタ ８ Ｄ／Ａ変換器 ９ 増幅・オフセット調整回路 １０ Ａ／Ｄ変換器
Claims (2)
- 【請求項１】 増幅利得が利得制御信号により制御され
る映像増幅器により入力の映像信号を増幅し、該映像増
幅器から出力される増幅映像信号をクランプ回路に受け
該増幅映像信号における黒レベルを所定電位に設定した
レベル調整映像信号を生成し、該レベル調整映像信号を
Ａ／Ｄ変換器に加えることにより、所定の下限電位ＶB
と上限電位ＶT との間の該レベル調整映像信号をデジタ
ル映像信号に変換する映像信号Ａ／Ｄ変換回路におい
て、 前記レベル調整映像信号と前記上限電位ＶT とを比較す
る比較器と、前記入力映像信号に関する垂直同期信号を
クリヤ端子に受け前記比較器の出力をクロック端子に受
ける第１のＤフリップフロップと、この第１のＤフリッ
プフロップの出力をデータ端子に受け前記垂直同期信号
をクロック端子に受ける第２のＤフリップフロップと、
クロックを計数し、前記第２のＤフリップフロップの出
力に応じて前記クロックごとに計数値を増大し又は減少
させるアップダウンカウンタと、このアップダウンカウ
ンタの出力をアナログ信号に変換するＤ／Ａ変換器と、
このＤ／Ａ変換器の出力を増幅するとともにその直流レ
ベルを調節し前記映像増幅器へ前記利得制御信号として
供給する増幅・オフセット調整回路とを備えてなり、 前記比較器から前記増幅・オフセット調整回路に至る信
号処理回路は、前記レベル調整映像信号の最大値と前記
上限電位ＶT とを一致させる方向に前記利得制御信号の
極性を調整することを特徴とする映像信号Ａ／Ｄ変換回
路。 - 【請求項２】 前記クロックが前記垂直同期信号である
ことを特徴とする請求項１に記載の映像信号Ａ／Ｄ変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350429A JPH06177761A (ja) | 1992-12-03 | 1992-12-03 | 映像信号ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350429A JPH06177761A (ja) | 1992-12-03 | 1992-12-03 | 映像信号ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177761A true JPH06177761A (ja) | 1994-06-24 |
Family
ID=18410438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4350429A Pending JPH06177761A (ja) | 1992-12-03 | 1992-12-03 | 映像信号ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690611A3 (en) * | 1994-06-30 | 1996-08-07 | Agfa Gevaert Nv | Tarme / video security device comprising an analog video signal analysis system |
| JP2012049626A (ja) * | 2010-08-24 | 2012-03-08 | Sony Corp | Ａｄ変換器及びａｄ変換回路の電圧制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244934A (ja) * | 1987-03-30 | 1988-10-12 | Matsushita Electric Ind Co Ltd | アナログ・デジタル変換装置 |
| JPH01273425A (ja) * | 1988-04-26 | 1989-11-01 | Matsushita Electric Ind Co Ltd | Ａ／ｄコンバータ |
| JPH0236231B2 (ja) * | 1987-04-02 | 1990-08-16 | Ueda Kagaku Kogyo Kk | Komugibeetaaamiraazezainoseizohoho |
-
1992
- 1992-12-03 JP JP4350429A patent/JPH06177761A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244934A (ja) * | 1987-03-30 | 1988-10-12 | Matsushita Electric Ind Co Ltd | アナログ・デジタル変換装置 |
| JPH0236231B2 (ja) * | 1987-04-02 | 1990-08-16 | Ueda Kagaku Kogyo Kk | Komugibeetaaamiraazezainoseizohoho |
| JPH01273425A (ja) * | 1988-04-26 | 1989-11-01 | Matsushita Electric Ind Co Ltd | Ａ／ｄコンバータ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690611A3 (en) * | 1994-06-30 | 1996-08-07 | Agfa Gevaert Nv | Tarme / video security device comprising an analog video signal analysis system |
| US5764299A (en) * | 1994-06-30 | 1998-06-09 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| US5767914A (en) * | 1994-06-30 | 1998-06-16 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| US5771078A (en) * | 1994-06-30 | 1998-06-23 | Agfa-Gevaert, N.V. | Video frame grabber comprising analog video signals analysis system |
| US5777686A (en) * | 1994-06-30 | 1998-07-07 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| US5835155A (en) * | 1994-06-30 | 1998-11-10 | Agfa-Gevaert, N.V. | Video frame grabber comprising analog video signals analysis system |
| JP2012049626A (ja) * | 2010-08-24 | 2012-03-08 | Sony Corp | Ａｄ変換器及びａｄ変換回路の電圧制御方法 |
| CN102377433A (zh) * | 2010-08-24 | 2012-03-14 | 索尼公司 | 模数转换器和模数转换器电路电压控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177761A (ja) | 映像信号ａ／ｄ変換回路 | |
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| US8089562B2 (en) | Signal processing circuit | |
| JP3305668B2 (ja) | 直流成分再生装置 | |
| JP4014825B2 (ja) | 信号直流電圧安定化回路 | |
| JP4559830B2 (ja) | 自動利得制御回路 | |
| KR950010063B1 (ko) | 영상신호의 자동 이득 조절 및 클램핑 회로 | |
| JPH0636555B2 (ja) | 画像ａ／ｄ変換回路 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JP2519566B2 (ja) | ディジタルａｇｃ回路 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
| JP2937880B2 (ja) | クランプ回路 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JP3078703B2 (ja) | ディジタルドロップアウト補償装置 | |
| JPH06318869A (ja) | ビデオ信号用ａ／ｄ変換回路ならびにａｇｃ回路 | |
| JPH09294220A (ja) | 輪郭補正回路及びそれを用いた撮像装置 | |
| JP3412337B2 (ja) | クランプパルス発生回路およびマルチスキャンディスプレイ | |
| JPH0362732A (ja) | 同期信号レベル検出装置およびペデスタルレベル検出装置 | |
| JPH1098383A (ja) | 信号変換器 | |
| JP2754935B2 (ja) | クランプ装置 | |
| JPH06153114A (ja) | キードａｇｃ回路 | |
| JPH0654009A (ja) | 受信入力電界強度検出回路 | |
| JPH06178152A (ja) | 映像信号振幅自動調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950613 |