JPH0617234U - Wiring board device - Google Patents
Wiring board deviceInfo
- Publication number
- JPH0617234U JPH0617234U JP055059U JP5505992U JPH0617234U JP H0617234 U JPH0617234 U JP H0617234U JP 055059 U JP055059 U JP 055059U JP 5505992 U JP5505992 U JP 5505992U JP H0617234 U JPH0617234 U JP H0617234U
- Authority
- JP
- Japan
- Prior art keywords
- stud
- pad
- soldered
- wire
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 abstract description 16
- 238000005476 soldering Methods 0.000 abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板上のパッドにスタッドを傾くことなく良
好に半田付けすることができ、ひいてはスタッドとワイ
ヤボンディングのワイヤとの間を常に強固に接合するこ
とができるようにする。
【構成】 基板１１上に、４本の突出部１５を有するパ
ッド１４を設ける。このパッド１４にスタッド１３をリ
フロー半田付けにより半田付けすると、パッド１４の各
突出部１５とスタッド１３の外周面との間にわたって付
着した半田１６によってスタッド１３が４方向から均等
に引っ張られるようになり、これによりスタッド１３を
パッド１４に傾くことなく半田付けすることができる。
これに伴い、スタッド１３とワイヤボンディングのワイ
ヤとの間を超音波圧着により良好に接合することができ
る。
(57) [Abstract] [Purpose] A stud can be satisfactorily soldered to a pad on a substrate without tilting, and thus a strong bond between the stud and the wire for wire bonding can always be achieved. . [Structure] A pad 14 having four protrusions 15 is provided on a substrate 11. When the studs 13 are soldered to the pads 14 by reflow soldering, the studs 13 can be pulled evenly from four directions by the solder 16 attached between the protrusions 15 of the pads 14 and the outer peripheral surface of the studs 13. As a result, the stud 13 can be soldered to the pad 14 without tilting.
Along with this, the stud 13 and the wire for wire bonding can be satisfactorily bonded by ultrasonic pressure bonding.
Description
【０００１】[0001]
本考案は、基板上に設けられたパッドに半田付けしたスタッドと基板上に実装 されたチップとの間をワイヤボンディングにより接続するようにした配線基板装 置に関する。 The present invention relates to a wiring board device in which a stud soldered to a pad provided on a board and a chip mounted on the board are connected by wire bonding.
【０００２】[0002]
従来、例えば図７及び図８に示すように、ハイブリッドＩＣ用の基板１上に設 けられた円形状をなすパッド２に、銅の上下面にアルミニウムが被覆された円柱 状をなすスタッド３をリフロー半田付けにより半田４付けし、このスタッド３の 上面と基板１上に実装されたＩＣ等のベアチップ５のボンディングパッド（図示 せず）との間をワイヤ６（アルミニウムの細線）を用いたワイヤボンディングに より接続する構成としたものがある。このとき、ワイヤ６とスタッド３との間、 及びワイヤ６とベアチップ５との間は一般に超音波圧着により接合するようにし ている。 Conventionally, for example, as shown in FIG. 7 and FIG. 8, a circular pad 2 provided on a substrate 1 for a hybrid IC is provided with a cylindrical stud 3 whose upper and lower surfaces are covered with aluminum. Solder 4 is applied by reflow soldering, and wire 6 (aluminum thin wire) is used between the upper surface of this stud 3 and the bonding pad (not shown) of bare chip 5 such as an IC mounted on substrate 1. There is a configuration that is connected by bonding. At this time, the wire 6 and the stud 3, and the wire 6 and the bare chip 5 are generally joined by ultrasonic pressure bonding.
【０００３】[0003]
しかしながら、上記した従来構成においては、基板１上のパッド２にスタッド ３を半田付けした際に、スタッド３が基板１に対して傾いた状態で半田付けされ ることがある。このようにスタッド３が傾いた状態で半田付けされると、ワイヤ ６とスタッド３とを超音波圧着により接合する際に超音波の出力がそれらに十分 に伝わらず、このためにそれらワイヤ６とスタッド３との間の接合強度が弱くな ってしまうという問題が生ずる。 However, in the above-described conventional configuration, when the stud 3 is soldered to the pad 2 on the substrate 1, the stud 3 may be soldered in an inclined state with respect to the substrate 1. If the studs 3 are thus soldered in an inclined state, when the wires 6 and the studs 3 are joined by ultrasonic pressure bonding, the output of ultrasonic waves is not sufficiently transmitted to them, and for this reason, the wires 6 and There is a problem that the joint strength with the stud 3 becomes weak.
【０００４】 そこで、本考案の目的は、基板上のパッドにスタッドを傾くことなく良好に半 田付けすることができ、ひいてはスタッドとワイヤボンディングのワイヤとの間 を常に強固に接合することができる配線基板装置を提供するにある。Therefore, an object of the present invention is that the stud can be satisfactorily attached to the pad on the substrate without tilting, and thus the stud and the wire for wire bonding can always be firmly joined. A wiring board device is provided.
【０００５】[0005]
本考案は、基板上に設けられたパッドにスタッドを半田付けし、このスタッド と前記基板上に実装されたチップとの間をワイヤボンディングにより接続するよ うにしたものにおいて、前記パッドを、前記スタッドから外方へ突出する複数本 の突出部を均等配置にて有する形状としたことを特徴とするものである。 According to the present invention, a stud is soldered to a pad provided on a substrate, and the stud and a chip mounted on the substrate are connected by wire bonding. It is characterized in that it has a shape having a plurality of projecting portions projecting outwardly from a uniform arrangement.
【０００６】[0006]
上記した手段によれば、パッドにスタッドを半田付けした際に、パッドの各突 出部とスタッドの側面との間にわたって付着した半田によってスタッドが複数の 方向から均等に引っ張られるようになり、これによりスタッドはパッドに傾くこ となく半田付けされるようになる。 According to the above-mentioned means, when the stud is soldered to the pad, the stud is evenly pulled from the plural directions by the solder adhered between each protruding portion of the pad and the side surface of the stud. This allows the studs to be soldered without tilting to the pads.
【０００７】[0007]
以下、本考案の一実施例につき図１ないし図５を参照して説明する。まず、図 ５において、ハイブリッドＩＣ用の基板１１上にＩＣ等のベアチップ１２を実装 している。上記基板１１上の所定部位には、スタッド１３を半田付けするための パッド１４（図４参照）を設けている。 An embodiment of the present invention will be described below with reference to FIGS. First, in FIG. 5, a bare chip 12 such as an IC is mounted on a substrate 11 for a hybrid IC. A pad 14 (see FIG. 4) for soldering the stud 13 is provided at a predetermined portion on the substrate 11.
【０００８】 このパッド１４は、十字状をなしていて、円柱状をなすスタッド１３を載置し た際にそのスタッド１３から外方へ突出する４本の突出部１５を均等配置にて有 する形状となっている。The pad 14 is in the shape of a cross, and has four protrusions 15 that are outwardly protruded from the stud 13 when the stud 13 having a columnar shape is placed on the pad 14 in a uniform arrangement. It has a shape.
【０００９】 このパッド１４へのスタッド１３の半田付けは、リフロー半田付けにより行う 。すなわち、パッド１４上に接続用の半田を塗布し、その上にスタッド１３を載 置する。そして、高温雰囲気中の炉において上記半田を溶融させた後、その半田 を硬化させる。すると、図１ないし図３に示すように、半田１６がパッド１４の 各突出部１５とスタッド１３の外周面との間にわたって付着した状態で、スタッ ド１３がパッド１４上に半田１６により接着される。The stud 13 is soldered to the pad 14 by reflow soldering. That is, the solder for connection is applied on the pad 14, and the stud 13 is mounted thereon. Then, after melting the solder in a furnace in a high temperature atmosphere, the solder is hardened. Then, as shown in FIG. 1 to FIG. 3, the solder 13 is adhered to the pad 14 by the solder 16 in a state where the solder 16 is adhered between the protrusions 15 of the pad 14 and the outer peripheral surface of the stud 13. It
【００１０】 このリフロー半田付け時において、パッド１４の各突出部１５とスタッド１３ の外周面との間にわたって付着した溶融半田の表面張力により、スタッド１４が 図１に矢印Ａで示すように４方向から引っ張られるようになることにより、スタ ッド１３はパッド１４に傾くことなく良好に半田付けされるようになる。At the time of this reflow soldering, the surface tension of the molten solder adhered between each protrusion 15 of the pad 14 and the outer peripheral surface of the stud 13 causes the stud 14 to move in four directions as indicated by an arrow A in FIG. By being pulled from, the stud 13 can be satisfactorily soldered without tilting to the pad 14.
【００１１】 このとき、半田１６の塗布量は、半田付け後の半田１６のフィレット形状（ス タッド１３の外周面に付着した半田１６の形状）が、盛り上がった釣り鐘状でな く、図３に示すように裾野状になることが好ましい。At this time, the application amount of the solder 16 is as shown in FIG. 3 in which the fillet shape of the solder 16 after soldering (the shape of the solder 16 attached to the outer peripheral surface of the stud 13) is not a raised bell shape. It is preferable that it has a skirt shape as shown.
【００１２】 そして、スタッド１３の上面とベアチップ１２のボンディングパッド（図示せ ず）との間をワイヤ１７（アルミニウムの細線）を用いたワイヤボンディングに より接続する。このとき、ワイヤ１７とスタッド１３との間、及びワイヤ１７と ベアチップ１２との間は超音波圧着により接合する。Then, the upper surface of the stud 13 and the bonding pad (not shown) of the bare chip 12 are connected by wire bonding using a wire 17 (a thin wire of aluminum). At this time, the wire 17 and the stud 13 and the wire 17 and the bare chip 12 are joined by ultrasonic pressure bonding.
【００１３】 上記した実施例によれば、パッド１４を十字状に形成したので、そのパッド１ ４にスタッド１３をリフロー半田付けにより半田付けした際に、パッド１４の各 突出部１５とスタッド１３の外周面との間にわたって付着した半田１６によって スタッド１３が４方向から均等に引っ張られるようになり、これによりスタッド １３をパッド１４に傾くことなく半田付けすることができる。According to the above-described embodiment, since the pad 14 is formed in a cross shape, when the stud 13 is soldered to the pad 14 by reflow soldering, the protrusions 15 of the pad 14 and the stud 13 are not separated. The studs 13 are evenly pulled from the four directions by the solder 16 attached to the outer peripheral surface, so that the studs 13 can be soldered without being inclined to the pads 14.
【００１４】 そして、このようにスタッド１３を傾くことなく良好に半田付けすることがで きるので、スタッド１３とワイヤ１７との間の超音波圧着を良好に行うことがで き、それらを強固に接合することができる。Since the studs 13 can be satisfactorily soldered without tilting in this manner, ultrasonic pressure bonding between the studs 13 and the wires 17 can be satisfactorily performed and they can be firmly bonded. Can be joined.
【００１５】 なお、上記した実施例では、パッド１４を、４本の突出部１５を有する十字状 に形成したが、例えば図６に変形例として示すように、パッド１８を、３本の突 出部１９を有する形状としても良い。In the above-described embodiment, the pad 14 is formed in a cross shape having four protrusions 15. However, as shown as a modified example in FIG. 6, the pad 18 has three protrusions. The shape having the portion 19 may be used.
【００１６】[0016]
【考案の効果】 以上の記述にて明らかなように、本考案によれば、パッドを、スタッドから外 方へ突出する複数本の突出部を均等配置にて有する形状としたことにより、その パッドにスタッドを半田付けした際に、パッドの各突出部とスタッドの側面との 間にわたって付着した半田によってスタッドが複数の方向から均等に引っ張られ るようになり、これによりスタッドをパッドに傾くことなく半田付けすることが できる。そして、このようにスタッドを傾くことなく良好に半田付けすることが できることに伴い、スタッドとワイヤボンディングのワイヤとの間を常に強固に 接合することができるという、優れた効果を奏する。EFFECTS OF THE INVENTION As is clear from the above description, according to the present invention, since the pad has a shape having a plurality of projecting portions which project outward from the stud, the pad has a shape. When the stud is soldered to the stud, the solder that is attached between each protrusion of the pad and the side surface of the stud will pull the stud evenly from multiple directions, so that the stud does not tilt to the pad. Can be soldered. In addition, since the stud can be satisfactorily soldered without being tilted in this manner, the stud and the wire for wire bonding can be firmly bonded at all times, which is an excellent effect.
【図１】本考案の一実施例を示すもので、パッドにスタ
ッドを半田付けした状態の平面図FIG. 1 is a plan view showing an embodiment of the present invention in which a stud is soldered to a pad.
【図２】正面図[Figure 2] Front view
【図３】図１中Ｘ−Ｘ線に沿う拡大縦断正面図FIG. 3 is an enlarged vertical front view taken along line XX in FIG.
【図４】パッドの平面図FIG. 4 is a plan view of the pad.
【図５】全体の正面図[FIG. 5] Overall front view
【図６】本考案の変形例を示す図４相当図FIG. 6 is a view corresponding to FIG. 4 showing a modified example of the present invention.
【図７】従来構成を示す図５相当図FIG. 7 is a diagram corresponding to FIG. 5 showing a conventional configuration.
【図８】図４相当図FIG. 8 is a view corresponding to FIG.
１１は基板、１２はベアチップ（チップ）、１３はスタ
ッド、１４はパッド、１５は突出部、１６は半田、１７
はワイヤ、１８はパッド、１９は突出部である。11 is a substrate, 12 is a bare chip (chip), 13 is a stud, 14 is a pad, 15 is a protrusion, 16 is solder, 17
Is a wire, 18 is a pad, and 19 is a protrusion.
Claims (1)
半田付けし、このスタッドと前記基板上に実装されたチ
ップとの間をワイヤボンディングにより接続するように
したものにおいて、前記パッドを、前記スタッドから外
方へ突出する複数本の突出部を均等配置にて有する形状
としたことを特徴とする配線基板装置。1. A stud is soldered to a pad provided on a substrate, and the stud and a chip mounted on the substrate are connected by wire bonding. A wiring board device having a shape having a plurality of projecting portions that project outward from the studs in a uniform arrangement.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP055059U JPH0617234U (en) | 1992-08-06 | 1992-08-06 | Wiring board device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP055059U JPH0617234U (en) | 1992-08-06 | 1992-08-06 | Wiring board device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0617234U true JPH0617234U (en) | 1994-03-04 |
Family
ID=12988114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP055059U Pending JPH0617234U (en) | 1992-08-06 | 1992-08-06 | Wiring board device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617234U (en) |
-
1992
- 1992-08-06 JP JP055059U patent/JPH0617234U/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2012157583A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09107173A (en) | Pad structure and wiring board device | |
| JPH0617234U (en) | Wiring board device | |
| JPH0626280U (en) | Lead structure of semiconductor device | |
| JP2523512Y2 (en) | Flat package type IC | |
| JPH03237752A (en) | Electronic part package | |
| JPH06151437A (en) | Electrode structure of semiconductor device, its formation, and packaging body | |
| JPH07254840A (en) | Surface acoustic wave device | |
| JPH04146636A (en) | Film carrier tape | |
| JPH0419798Y2 (en) | ||
| JP2541005B2 (en) | Semiconductor element mounting structure | |
| JP2524428B2 (en) | Semiconductor device manufacturing equipment | |
| JPS6020544A (en) | Semiconductor device mounting body | |
| JPS58158A (en) | Packaging method by ultrasonic welding | |
| JPH01181553A (en) | Side-brazed type ceramic board | |
| JPH067257U (en) | Semiconductor device | |
| JPH03270060A (en) | pin grid array package | |
| JPH01173747A (en) | Resin-sealed semiconductor device | |
| JPS61225824A (en) | Ic mounting | |
| JPS6173340A (en) | semiconductor equipment | |
| JPH0864745A (en) | Semiconductor device | |
| JPH0529178U (en) | Flexible printed circuit board | |
| JPS63222495A (en) | Semiconductor package | |
| JPH11251511A (en) | Semiconductor device and its manufacture | |
| JPH05283472A (en) | Semiconductor device |