JPH06167720A - Active matrix substrate and its production - Google Patents
Active matrix substrate and its productionInfo
- Publication number
- JPH06167720A JPH06167720A JP31907692A JP31907692A JPH06167720A JP H06167720 A JPH06167720 A JP H06167720A JP 31907692 A JP31907692 A JP 31907692A JP 31907692 A JP31907692 A JP 31907692A JP H06167720 A JPH06167720 A JP H06167720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- display
- thin film
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000011159 matrix material Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000010030 laminating Methods 0.000 claims abstract 3
- 239000010408 film Substances 0.000 claims description 143
- 239000010409 thin film Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 35
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶ディスプレイやイ
メージセンサなどに用いられ、特に、アクティブマトリ
クス駆動方式の液晶ディスプレイに好適に用いられるア
クティブマトリクス基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate used for a liquid crystal display, an image sensor and the like, and more particularly to an active matrix substrate suitably used for an active matrix driving type liquid crystal display and a method for manufacturing the same.
【0002】[0002]
【従来の技術】近年、液晶ディスプレイやイメージセン
サなどの駆動に用いる薄膜トランジスタ(以下TFTと
称する)を、表示部と同一基板上に形成するドライバモ
ノリシック型のアクティブマトリクス基板に対する要望
が高まっている。2. Description of the Related Art In recent years, there has been an increasing demand for a driver monolithic active matrix substrate in which a thin film transistor (hereinafter referred to as a TFT) used for driving a liquid crystal display or an image sensor is formed on the same substrate as a display section.
【0003】このTFTは、従来、ICプロセスにより
作製され、半導体層の成長、絶縁膜の形成および不純物
の活性化を1000℃近い高温で行う必要があった。し
かし、TFTをガラス基板などの安価な基板を用いて大
面積に渡って形成するためには、600℃以下の低温プ
ロセスで作製する必要がある。このような低温プロセス
で作製されるTFTの半導体層として、非晶質シリコン
を材料とし、600℃程度のアニールにより低温固相成
長して得られる多結晶シリコン膜は、大面積に渡って形
成しても均一性がよいため、研究が盛んである。Conventionally, this TFT was manufactured by an IC process, and it was necessary to grow a semiconductor layer, form an insulating film, and activate impurities at a high temperature of about 1000.degree. However, in order to form a TFT over a large area using an inexpensive substrate such as a glass substrate, it is necessary to manufacture it by a low temperature process of 600 ° C. or lower. As a semiconductor layer of a TFT manufactured by such a low temperature process, a polycrystalline silicon film obtained by low temperature solid phase growth using amorphous silicon as a material by annealing at about 600 ° C. is formed over a large area. However, because of its good homogeneity, research is actively conducted.
【0004】ところで、薄膜トランジスタは一般に電界
効果型であるために、その特性は半導体層(多結晶シリ
コン膜)のチャネル部とゲート絶縁膜との界面状態に大
きく影響される。従来の高温プロセスでは、熱酸化法に
よりゲート絶縁膜とチャネル部との界面を半導体層内部
に作り込むことにより、良好な界面状態を保っている。
これに対し、低温プロセスでは、ゲート絶縁膜も低温で
形成する必要があり、熱酸化法が使えない。このため、
半導体層を形成した後、大気に曝さずにゲート絶縁膜を
連続して成膜する方法が提案されている。By the way, since the thin film transistor is generally a field effect type, its characteristics are greatly affected by the interface state between the channel portion of the semiconductor layer (polycrystalline silicon film) and the gate insulating film. In the conventional high temperature process, a good interface state is maintained by forming an interface between the gate insulating film and the channel portion inside the semiconductor layer by a thermal oxidation method.
On the other hand, in the low temperature process, the gate insulating film also needs to be formed at a low temperature, and the thermal oxidation method cannot be used. For this reason,
A method has been proposed in which after forming a semiconductor layer, a gate insulating film is continuously formed without being exposed to the air.
【0005】[0005]
【発明が解決しようとする課題】しかし、上記の方法で
は、ゲート絶縁膜および半導体層を所定の形状にパター
ン化した時に半導体層の側壁面が露出するため、その後
の工程でゲート電極を形成した時にゲート電極と露出し
た半導体層の側壁が接して、漏れ電流が増大することに
なる。従って、ゲート電極の形成前に半導体層の側壁を
側壁絶縁体で覆う必要がある。そして、ゲート絶縁膜と
して通常よく用いられるSiO2膜を用いた場合には、
上記側壁絶縁体はSiO2膜と選択的にエッチング可能
であることが必要となる。However, in the above method, since the sidewall surface of the semiconductor layer is exposed when the gate insulating film and the semiconductor layer are patterned into a predetermined shape, the gate electrode is formed in the subsequent step. At times, the gate electrode and the exposed sidewall of the semiconductor layer come into contact with each other, and the leakage current increases. Therefore, it is necessary to cover the sidewall of the semiconductor layer with the sidewall insulator before forming the gate electrode. When a SiO 2 film that is often used as a gate insulating film is used,
The sidewall insulator needs to be selectively etchable with the SiO 2 film.
【0006】また、上記のような低温固相成長法により
形成される多結晶シリコン膜においては、膜厚が高いほ
ど移動度が高くなるという傾向がある。他方、ドライバ
回路部に形成される駆動用TFTには高い移動度が要求
される。よって、半導体層として形成される多結晶シリ
コン膜の膜厚を厚くする必要がある。この多結晶シリコ
ン膜を島状にパターン化した後にゲート絶縁膜を形成す
る場合には、移動度を高くするために多結晶シリコン膜
の膜厚を厚くすると、島状パターンの側壁部におけるゲ
ート絶縁膜の絶縁性が悪くなる。これは、多結晶シリコ
ン膜の段差部では平坦部に比べてゲート絶縁膜が積層さ
れ難く、被覆性が悪くなるためである。よって、多結晶
シリコン膜の膜厚を厚くすると、ゲート絶縁膜の膜厚も
厚くする必要が生じる。しかし、ゲート絶縁膜の膜厚を
厚くするとTFTの閾値電圧が高くなり、ON電流も小
さくなる虞がある。よって、多結晶シリコン膜の厚みを
厚くして移動度を大きくすることは困難であった。Further, in the polycrystalline silicon film formed by the low temperature solid phase growth method as described above, the mobility tends to increase as the film thickness increases. On the other hand, the driving TFT formed in the driver circuit portion is required to have high mobility. Therefore, it is necessary to increase the thickness of the polycrystalline silicon film formed as the semiconductor layer. When the gate insulating film is formed after the polycrystalline silicon film is patterned into an island shape, if the thickness of the polycrystalline silicon film is increased to increase the mobility, the gate insulating film on the sidewall portion of the island pattern is increased. The insulation of the film deteriorates. This is because the gate insulating film is less likely to be stacked in the step portion of the polycrystalline silicon film than in the flat portion, and the coverage is poor. Therefore, if the thickness of the polycrystalline silicon film is increased, it is necessary to increase the thickness of the gate insulating film. However, if the thickness of the gate insulating film is increased, the threshold voltage of the TFT is increased and the ON current may be reduced. Therefore, it is difficult to increase the mobility by increasing the thickness of the polycrystalline silicon film.
【0007】これに対して、画素を選択するために表示
部に形成される表示用TFTには、それほど高い移動度
が要求されない。しかし、表示用TFTには、大きなO
N/OFF電流比が要求され、特にOFF電流が小さい
ことが要求される。そのため、多結晶シリコン膜の膜厚
を薄く形成して、TFTの高抵抗化を行う方が有利であ
る。On the other hand, the display TFT formed in the display section for selecting a pixel is not required to have such high mobility. However, a large O
The N / OFF current ratio is required, and particularly the OFF current is required to be small. Therefore, it is more advantageous to form the polycrystalline silicon film thin to increase the resistance of the TFT.
【0008】従って、同一基板上に形成される駆動用T
FTと表示用TFTとに各々異なる特性が要求されるこ
とになる。従来においては、この各々異なる特性を両立
させることが困難であった。Therefore, the driving T formed on the same substrate
Different characteristics are required for the FT and the display TFT. In the past, it was difficult to make these different characteristics compatible with each other.
【0009】本発明は、上記問題点を解決するためにな
されたものであり、絶縁性に優れたゲート絶縁膜を有
し、さらに、表示用TFTに要求される高移動度特性と
駆動用TFTに要求される低OFF電流特性とを両立さ
せることができる、ドライバモノリシック型アクティブ
マトリクス基板およびその製造方法を提供することを目
的とする。The present invention has been made in order to solve the above problems, has a gate insulating film having excellent insulating properties, and further has a high mobility characteristic and a driving TFT required for a display TFT. It is an object of the present invention to provide a driver monolithic active matrix substrate and a method for manufacturing the same, which can achieve both the low OFF current characteristics required for the above.
【0010】[0010]
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に、マトリクス状に設けら
れた表示用薄膜トランジスタを有する表示部が形成さ
れ、該基板の表示部以外の部分上に、該表示用薄膜トラ
ンジスタに信号を付与する駆動用薄膜トランジスタを有
する駆動回路部が形成されたアクティブマトリクス基板
において、該表示用薄膜トランジスタおよび駆動用薄膜
トランジスタが共に、ゲート絶縁膜を間に挟んで一方に
ソース・ドレイン領域を有する島状パターンの半導体層
を有し、他方に該半導体層に一部重畳するゲート電極を
有し、該半導体層を基板側に配した構成となっており、
該表示用薄膜トランジスタのゲート電極と該駆動用薄膜
トランジスタの半導体層とが同一の材料で形成されると
共に、該駆動用薄膜トランジスタのゲート絶縁膜が該駆
動用の半導体層と同一の島状パターンに形成され、さら
に該表示用薄膜トランジスタのゲート電極の側壁と該駆
動用薄膜トランジスタの半導体層およびゲート絶縁膜の
側壁とに側壁絶縁体が同一の材料で形成されており、そ
のことにより上記目的が達成される。In the active matrix substrate of the present invention, a display portion having display thin film transistors arranged in a matrix is formed on an insulating substrate, and the display portion of the substrate other than the display portion is formed. In the active matrix substrate in which a drive circuit section having a drive thin film transistor for applying a signal to the display thin film transistor is formed, the display thin film transistor and the drive thin film transistor are both provided on one side with a gate insulating film interposed therebetween. The semiconductor layer has an island-shaped pattern having a drain region, the other has a gate electrode that partially overlaps the semiconductor layer, and the semiconductor layer is arranged on the substrate side.
The gate electrode of the display thin film transistor and the semiconductor layer of the driving thin film transistor are formed of the same material, and the gate insulating film of the driving thin film transistor is formed in the same island pattern as the driving semiconductor layer. Further, the sidewall insulator is formed of the same material on the sidewall of the gate electrode of the display thin film transistor and the sidewalls of the semiconductor layer and the gate insulating film of the driving thin film transistor, thereby achieving the above object.
【0011】本発明のアクティブマトリクス基板の製造
方法は、絶縁性基板上に、マトリクス状に設けられた表
示用薄膜トランジスタを有する表示部が形成され、該基
板の表示部以外の部分上に、該表示用薄膜トランジスタ
に信号を付与する駆動用薄膜トランジスタを有する駆動
回路部が形成されたアクティブマトリクス基板の製造方
法において、該基板上の表示用薄膜トランジスタ形成部
分に、第1の半導体層を島状パターンに形成する工程
と、該第1の半導体層が形成された基板のほぼ全面を覆
って第1の絶縁膜を形成する工程と、該第1の絶縁膜上
に第2の半導体層と第2の絶縁膜とをこの順に積層する
工程と、該第2の絶縁膜の上に半導体または導電性材料
からなる層を積層する工程と、該第2の半導体層、第2
の絶縁膜およびその上の層をパターン化して、駆動用薄
膜トランジスタ形成部分に島状部を、表示部に第1の半
導体層と一部重畳する線状部を形成する工程と、該島状
部の側壁と線状部の側壁とのそれぞれに各側壁を覆う側
壁絶縁体を形成する工程と、該側壁絶縁体が形成された
島状部を覆って半導体または導電性材料からなる上層ゲ
ート電極用の層を形成する工程と、該島状部の上層ゲー
ト電極用の層と第2の絶縁膜の上の層をパターン化して
線状とすると共に、該線状部の第2の絶縁膜の上の層を
除去する工程と、駆動部では該上層ゲート電極用の層側
から第2の半導体層にイオンが達するようにイオン注入
を行うと共に、また表示部では該第2の絶縁膜側から第
1の半導体層にイオンが達するようにイオン注入を行
い、駆動部の第2の半導体層にソース・ドレイン領域お
よびチャネル部を形成し、駆動部の第2の絶縁膜の上の
層と上層ゲート電極用の層とを駆動用薄膜トランジスタ
のゲート電極とすると共に、表示部の第1の半導体層に
ソース・ドレイン領域およびチャネル部を形成し、表示
部の第2の半導体層を表示用薄膜トランジスタのゲート
電極とする工程と、を含み、そのことにより上記目的が
達成される。According to the method of manufacturing an active matrix substrate of the present invention, a display portion having display thin film transistors arranged in a matrix is formed on an insulating substrate, and the display portion is provided on a portion other than the display portion of the substrate. In a method of manufacturing an active matrix substrate in which a drive circuit section having a driving thin film transistor for applying a signal to a thin film transistor is formed, a first semiconductor layer is formed in an island pattern in a display thin film transistor forming portion on the substrate. A step of forming a first insulating film so as to cover substantially the entire surface of the substrate on which the first semiconductor layer is formed, and a second semiconductor layer and a second insulating film on the first insulating film And a step of stacking a layer made of a semiconductor or a conductive material on the second insulating film, the second semiconductor layer, the second
Patterning the insulating film and the layer thereover to form an island-shaped portion in the driving thin film transistor forming portion and a linear portion in the display portion that partially overlaps the first semiconductor layer; and the island-shaped portion. Forming a sidewall insulator on each of the sidewall and the linear portion of the sidewall, and for an upper gate electrode made of a semiconductor or a conductive material to cover the island portion on which the sidewall insulator is formed. And forming a layer for the upper gate electrode of the island-shaped portion and a layer on the second insulating film into a linear shape, and forming a layer of the second insulating film of the linear portion. In the step of removing the upper layer, and in the driving section, ion implantation is performed so that ions reach the second semiconductor layer from the layer side for the upper gate electrode, and in the display section, from the second insulating film side. Ion implantation is performed so that the ions reach the first semiconductor layer, and The source / drain regions and the channel portion are formed in the conductor layer, the layer above the second insulating film of the driving portion and the layer for the upper gate electrode are used as the gate electrode of the driving thin film transistor, and the first portion of the display portion is formed. Forming a source / drain region and a channel part in the semiconductor layer, and using the second semiconductor layer of the display part as a gate electrode of the display thin film transistor, thereby achieving the above object.
【0012】[0012]
【作用】駆動用TFTにおいては、島状パターンに形成
された半導体層とゲート絶縁膜との側壁を覆うように側
壁絶縁体が形成されているので、半導体層とゲート電極
との絶縁性を向上させることができる。また、半導体層
とゲート絶縁膜とを連続して積層した後で島状パターン
化することにより、半導体層とゲート絶縁膜との界面が
大気に曝されず、界面状態を良好に保つことができる。
そして、ゲート絶縁膜の絶縁性を保つためにゲート絶縁
膜の膜厚を厚くする必要がなく、半導体層の膜厚を厚く
することができる。このことにより、駆動用TFTを高
移動度特性とすることができる。さらに、島状パターン
の上に下層ゲート電極となる層を形成しておくことによ
り、半導体層とゲート絶縁膜とからなる島状パターンの
側壁を覆う側壁絶縁体を形成する際に、側壁絶縁体の材
料とゲート絶縁膜との選択的なエッチングを必要としな
い。In the driving TFT, since the sidewall insulator is formed so as to cover the sidewall of the semiconductor layer and the gate insulating film formed in the island pattern, the insulation between the semiconductor layer and the gate electrode is improved. Can be made. In addition, the semiconductor layer and the gate insulating film are successively laminated and then patterned into an island shape, so that the interface between the semiconductor layer and the gate insulating film is not exposed to the atmosphere, and the interface state can be kept favorable. .
Further, it is not necessary to increase the thickness of the gate insulating film in order to maintain the insulating property of the gate insulating film, and the thickness of the semiconductor layer can be increased. As a result, the driving TFT can have high mobility characteristics. Further, by forming a layer to be a lower gate electrode on the island-shaped pattern, a sidewall insulator that covers the sidewall of the island-shaped pattern including the semiconductor layer and the gate insulating film is formed. It does not require selective etching of the material and the gate insulating film.
【0013】表示用TFTの半導体層は、駆動用TFT
の半導体層とは別に形成されている。よって、膜厚を薄
くすることにより表示用TFTを高抵抗化して、OFF
電流を低減させることができる。また、ゲート絶縁膜の
半導体層段差部において絶縁性が低下することも防げ
る。さらに、ゲート電極側壁に側壁絶縁体が形成されて
いる。よって、半導体層に不純物イオンを注入してソー
ス領域・ドレイン領域を形成する際に、これをマスクと
して、チャネル部とソース領域・ドレイン領域との間に
不純物イオンの微量中入部分または注入されない部分を
形成することができる。逆ゲートバイアス時のOFF電
流を小さくすることができる。The semiconductor layer of the display TFT is a driving TFT.
Is formed separately from the semiconductor layer. Therefore, by reducing the film thickness, the resistance of the display TFT is increased and
The current can be reduced. Further, it is possible to prevent the insulating property from being deteriorated in the semiconductor layer step portion of the gate insulating film. Further, a sidewall insulator is formed on the sidewall of the gate electrode. Therefore, when the source / drain regions are formed by implanting the impurity ions into the semiconductor layer, this is used as a mask between the channel portion and the source / drain regions in a portion where a small amount of impurity ions are implanted or not implanted. Can be formed. The OFF current at the time of reverse gate bias can be reduced.
【0014】[0014]
【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0015】図2に、アクティブマトリクス基板の概略
構成図の一例を示す。このアクティブマトリクス基板
は、絶縁性基板上に、表示部とライバ回路部とが設けら
れている。表示部にはゲートバスライン19およびソー
スバスライン20が縦横に形成され、その交差部近傍に
液晶セル22が形成されている。各々の液晶セル22に
は表示用TFT21が接続されて、選択的に表示を行う
ようにされている。表示用TFT21にはゲートバスラ
イン19およびソースバスライン20に接続されてい
る。表示部はゲート駆動回路24およびソース駆動回路
25に設けられた駆動用TFTによって選択的に駆動さ
れる。ここで23は共通電極を表す。FIG. 2 shows an example of a schematic configuration diagram of an active matrix substrate. This active matrix substrate is provided with a display section and a driver circuit section on an insulating substrate. A gate bus line 19 and a source bus line 20 are formed vertically and horizontally in the display portion, and a liquid crystal cell 22 is formed near the intersection thereof. A display TFT 21 is connected to each liquid crystal cell 22 so as to selectively perform display. The display TFT 21 is connected to the gate bus line 19 and the source bus line 20. The display portion is selectively driven by the driving TFTs provided in the gate driving circuit 24 and the source driving circuit 25. Here, 23 represents a common electrode.
【0016】図1(a)に本発明の一実施例であるアク
ティブマトリクス基板に形成される駆動用TFT部分の
平面図を、(b)に表示用TFT部分の平面図を示し、
図11(a)に駆動用TFTの図1(a)におけるA−
A’線断面図を、(b)に駆動用TFTの図1(a)に
おけるB−B’線断面図を、また、図11(c)に表示
用TFTの図1(b)におけるB−B’線断面図を示
す。FIG. 1A is a plan view of a driving TFT portion formed on an active matrix substrate according to an embodiment of the present invention, and FIG. 1B is a plan view of a display TFT portion.
FIG. 11A shows the driving TFT A- in FIG.
A sectional view taken along the line A ′, FIG. 11B is a sectional view taken along the line BB ′ of the driving TFT in FIG. 1A, and FIG. 11C is a sectional view taken along the line B− of the display TFT in FIG. A B'line sectional view is shown.
【0017】駆動回路部に形成される駆動用TFTは、
絶縁性基板1上のほぼ全面に形成された絶縁膜3の上に
ソース・ドレイン領域12a・13aとチャネル部20
aとを有する半導体層4aとゲート絶縁膜5aとが島状
パターンに形成され、島状パターンの側壁を覆うように
側壁絶縁体8aが設けられている。島状パターンの上に
は、チャネル部と対向するように下層ゲート電極6aと
上層ゲート電極10とが形成され、その状態の基板のほ
ぼ全面を覆うように層間絶縁膜16が形成されている。
さらに、層間絶縁膜16に設けられたコンタクトホール
17を介して、半導体層のソース領域・ドレイン領域1
2a・13aに電気的に接続されたソース配線およびド
レイン配線となる金属配線18aが形成されてTFTと
なっている。The driving TFT formed in the driving circuit section is
The source / drain regions 12a and 13a and the channel portion 20 are formed on the insulating film 3 formed on almost the entire surface of the insulating substrate 1.
The semiconductor layer 4a having a and the gate insulating film 5a are formed in an island pattern, and the sidewall insulator 8a is provided so as to cover the sidewall of the island pattern. A lower layer gate electrode 6a and an upper layer gate electrode 10 are formed on the island-shaped pattern so as to face the channel portion, and an interlayer insulating film 16 is formed so as to cover almost the entire surface of the substrate in that state.
Further, through the contact hole 17 provided in the interlayer insulating film 16, the source / drain region 1 of the semiconductor layer is formed.
A TFT is formed by forming a metal wiring 18a which is electrically connected to 2a and 13a and serves as a source wiring and a drain wiring.
【0018】表示部に形成される表示用薄膜トランジス
タは、絶縁性基板1上にソース領域・ドレイン領域12
b・13bとチャネル部20bを有する半導体層2が島
状パターンに形成されている。ソース領域・ドレイン領
域12b・13bとチャネル部20bとの間には不純物
が微量注入され、または注入されない部分14、15が
形成されている。その上に基板のほぼ全面を覆うように
して形成された絶縁膜3がゲート絶縁膜となっている。
ゲート絶縁膜3の上には、チャネル部と対向するよう
に、駆動用薄膜トランジスタの半導体層4aと同一材料
からなるゲート電極4bが形成され、その上に絶縁膜5
bが形成されている。そして、ゲート電極4bと絶縁膜
5bとの側壁を覆うように、駆動用薄膜トランジスタの
側壁絶縁体8aと同一の材料で形成された側壁絶縁体8
bが形成されている。その状態の基板のほぼ全面を覆う
ように層間絶縁膜16が形成されている。さらに、層間
絶縁膜16に設けられたコンタクトホール17を介して
半導体層2のソース領域・ドレイン領域12b・13b
に電気的に接続されたソース配線およびドレイン配線と
なる金属配線18bが形成されてTFTとなっている。The display thin film transistor formed in the display portion has a source region / drain region 12 on the insulating substrate 1.
The semiconductor layer 2 having b · 13b and the channel portion 20b is formed in an island pattern. Between the source / drain regions 12b and 13b and the channel portion 20b, there are formed portions 14 and 15 in which a small amount of impurities are injected or in which a small amount of impurities are not injected. The insulating film 3 formed thereon so as to cover almost the entire surface of the substrate serves as a gate insulating film.
A gate electrode 4b made of the same material as the semiconductor layer 4a of the driving thin film transistor is formed on the gate insulating film 3 so as to face the channel portion, and the insulating film 5 is formed thereon.
b is formed. Then, the sidewall insulator 8 formed of the same material as the sidewall insulator 8a of the driving thin film transistor so as to cover the sidewalls of the gate electrode 4b and the insulating film 5b.
b is formed. The interlayer insulating film 16 is formed so as to cover almost the entire surface of the substrate in that state. Further, through the contact hole 17 provided in the interlayer insulating film 16, the source / drain regions 12b and 13b of the semiconductor layer 2 are provided.
A TFT is formed by forming a metal wiring 18b which is to be a source wiring and a drain wiring electrically connected to.
【0019】このアクティブマトリクス基板は、図3〜
図11に示すような製造工程に従って作製される。ここ
で、(a)は駆動用TFTの図1(a)におけるA−
A’線断面部分を、(b)は駆動用TFTの図1(a)
におけるB−B’線断面部分を、(c)は表示用TFT
の図1(b)におけるB−B’線断面部分を示す。This active matrix substrate is shown in FIGS.
It is manufactured according to the manufacturing process as shown in FIG. Here, (a) is a TFT of the driving TFT, which is A- in FIG.
A section taken along the line A ', (b) is a driving TFT shown in FIG.
(C) is a display TFT.
1B is a sectional view taken along line BB ′ in FIG.
【0020】まず、図3に示すように、絶縁性基板1の
上に、例えば、減圧CVD(化学気層成長)法により、
基板温度400〜600℃で非晶質シリコンを成膜す
る。これを真空中または不活性ガス中、500〜650
℃で6〜48時間アニールすることにより多結晶シリコ
ン膜とする。この多結晶シリコン膜をエッチングにより
島状パターンに形成して、表示部TFTの半導体層2と
する。ここでは、多結晶シリコン膜の膜厚は30〜15
0nmとして形成した。絶縁性基板1としては、ガラス
基板や絶縁性膜で被覆されたガラス基板などを用いるこ
とができる。非晶質シリコン膜の成膜には、原料ガスと
してSiH4、Si2H6を用いる。非晶質シリコン膜
は、プラズマCVD法により得ることもできる。ここ
で、多結晶シリコン膜2は表示部TFTの半導体層であ
るので、駆動用TFTほど高移動度が要求されない。よ
って、非晶質シリコン膜を多結晶化するのではなく、初
めから多結晶シリコン膜を成膜してもよい。First, as shown in FIG. 3, on the insulating substrate 1, for example, by the low pressure CVD (chemical vapor deposition) method.
Amorphous silicon is deposited at a substrate temperature of 400 to 600 ° C. This in vacuum or in inert gas, 500-650
A polycrystalline silicon film is formed by annealing at 6 ° C. for 6 to 48 hours. This polycrystalline silicon film is formed into an island pattern by etching to form the semiconductor layer 2 of the display TFT. Here, the thickness of the polycrystalline silicon film is 30 to 15
It was formed as 0 nm. As the insulating substrate 1, a glass substrate, a glass substrate covered with an insulating film, or the like can be used. For forming the amorphous silicon film, SiH 4 and Si 2 H 6 are used as a source gas. The amorphous silicon film can also be obtained by a plasma CVD method. Here, since the polycrystalline silicon film 2 is a semiconductor layer of the display part TFT, it is not required to have high mobility as much as the driving TFT. Therefore, instead of polycrystallizing the amorphous silicon film, the polycrystalline silicon film may be formed from the beginning.
【0021】次に、図4に示すように、この状態の基板
のほぼ全面を覆うように、表示用TFTのゲート絶縁膜
となる膜厚100〜150nmの絶縁膜3を形成する。
絶縁膜3は、スパッタ法、常圧CVD法、減圧CVD
法、プラズマCVD法、リモートプラズマCVD法を用
いて形成することができ、ここではSiO2膜として形
成した。Next, as shown in FIG. 4, an insulating film 3 having a film thickness of 100 to 150 nm to be a gate insulating film of the display TFT is formed so as to cover almost the entire surface of the substrate in this state.
The insulating film 3 is formed by sputtering, atmospheric pressure CVD, low pressure CVD.
Method, a plasma CVD method, or a remote plasma CVD method, and is formed as a SiO 2 film here.
【0022】次に、図5に示すように、駆動用TFTの
半導体層4aと表示用TFTのゲート電極4bとなる多
結晶シリコン膜4、駆動用TFTのゲート絶縁膜5aと
なるSiO2膜5および駆動用TFTの下層ゲート電極
6aとなる多結晶シリコン膜6を成膜する。多結晶シリ
コン膜4は、減圧CVD法により、基板温度400〜6
00℃にして非晶質シリコン膜を成膜し、これを真空中
または不活性ガス中、500〜650℃で6〜48時間
アニールすることにより形成する。非晶質シリコン膜の
原料ガスとしてはSiH4、Si2H6を用いる。ここで
は膜厚100〜300nmの比較的厚い多結晶シリコン
膜を成膜した。尚、初めから多結晶シリコン膜を形成し
てもよい。また、非晶質シリコン膜および多結晶シリコ
ン膜は、プラズマCVD法により得ることもできる。Next, as shown in FIG. 5, the semiconductor layer 4a of the driving TFT, the polycrystalline silicon film 4 to be the gate electrode 4b of the display TFT, and the SiO 2 film 5 to be the gate insulating film 5a of the driving TFT. Then, a polycrystalline silicon film 6 to be the lower gate electrode 6a of the driving TFT is formed. The polycrystalline silicon film 4 has a substrate temperature of 400 to 6 by a low pressure CVD method.
It is formed by forming an amorphous silicon film at 00 ° C. and annealing it at 500 to 650 ° C. for 6 to 48 hours in vacuum or in an inert gas. SiH 4 and Si 2 H 6 are used as the source gas for the amorphous silicon film. Here, a relatively thick polycrystalline silicon film having a film thickness of 100 to 300 nm was formed. A polycrystalline silicon film may be formed from the beginning. Alternatively, the amorphous silicon film and the polycrystalline silicon film can be obtained by a plasma CVD method.
【0023】続いて、SiO2膜5を、スパッタ法、常
圧CVD法、減圧CVD法、プラズマCVD法、リモー
トプラズマCVD法のいずれかにより形成する。SiO
2膜5の形成は、多結晶シリコン膜4を形成した後に真
空または不活性ガス中に保持されたロードロック室を介
して行い、多結晶シリコン膜4を大気に曝すことなく行
う。ここでは、膜厚100〜150nmのSiO2膜5
を形成した。そして、減圧CVD法により基板温度60
0℃にして、膜厚100nmの多結晶シリコン膜6を形
成する。Subsequently, the SiO 2 film 5 is formed by any one of the sputtering method, the atmospheric pressure CVD method, the low pressure CVD method, the plasma CVD method and the remote plasma CVD method. SiO
The formation of the 2 film 5 is performed through the load lock chamber held in vacuum or in an inert gas after the polycrystalline silicon film 4 is formed, without exposing the polycrystalline silicon film 4 to the atmosphere. Here, the SiO 2 film 5 having a film thickness of 100 to 150 nm is used.
Was formed. Then, the substrate temperature is set to 60 by the low pressure CVD method.
At 0 ° C., a polycrystalline silicon film 6 having a film thickness of 100 nm is formed.
【0024】次に、駆動用TFTおよび表示用TFTの
ゲート電極形成部分にレジストパターンを形成し、多結
晶シリコン膜4、SiO2膜5および多結晶シリコン膜
6をエッチングする。このことにより、図6に示すよう
に、駆動回路部には島状パターンの多結晶シリコン膜4
a、SiO2膜5aおよび多結晶シリコン膜6aが形成
され、表示部には多結晶シリコン膜からなるゲート電極
4b、SiO2膜からなる絶縁膜5bおよび多結晶シリ
コン膜6bが形成される。各層は、反応性イオンエッチ
ング法による異方性エッチングにより形成することがで
きる。ここで、エッチング後の島状パターンの側面は基
板に垂直になるように形成した。また、多結晶シリコン
膜のエッチングガスとしてはSF6とCCl4との混合ガ
スを用い、SiO2膜のエッチングガスとしてはCHF3
ガスを用いた。Next, a resist pattern is formed on the gate electrode formation portions of the driving TFT and the display TFT, and the polycrystalline silicon film 4, the SiO 2 film 5 and the polycrystalline silicon film 6 are etched. As a result, as shown in FIG. 6, the polycrystalline silicon film 4 having an island pattern is formed in the drive circuit portion.
a, is the SiO 2 film 5a and the polycrystalline silicon film 6a is formed, the display section gate electrode 4b made of a polysilicon film, the insulating film 5b and the polycrystalline silicon film 6b made of SiO 2 film is formed. Each layer can be formed by anisotropic etching by a reactive ion etching method. Here, the side surfaces of the island pattern after etching were formed so as to be perpendicular to the substrate. A mixed gas of SF 6 and CCl 4 is used as an etching gas for the polycrystalline silicon film, and CHF 3 is used as an etching gas for the SiO 2 film.
Gas was used.
【0025】続いて、常圧CVD法によりSiO2膜を
膜厚300〜500nmに成膜し、これを反応性イオン
エッチング法により異方性エッチングすることにより、
図7に示すような、側壁絶縁体8a、8bをそれぞれ、
駆動回路部および表示部に形成する。側壁絶縁体8a、
8bの形成には、段差の被覆性の良好な成膜方法であれ
ばいずれも用いることができる。例えば、TEOS(Te
tra-Ethyl-Ortho-Silicate,Si(OC2H5)4)ガスを用いた
常圧CVD法またはプラズマCVD法により成膜して異
方性エッチングすることにより形成することができる。Subsequently, a SiO 2 film having a film thickness of 300 to 500 nm is formed by the atmospheric pressure CVD method and anisotropically etched by the reactive ion etching method.
Side wall insulators 8a and 8b, respectively, as shown in FIG.
It is formed in the drive circuit portion and the display portion. Sidewall insulator 8a,
For forming 8b, any film forming method having good step coverage can be used. For example, TEOS (Te
It can be formed by performing anisotropic etching by forming a film by a normal pressure CVD method or a plasma CVD method using tra-Ethyl-Ortho-Silicate, Si (OC 2 H 5 ) 4 ) gas.
【0026】次に、減圧CVD法により基板温度600
℃にして、上層ゲート電極10となる膜厚200nmの
多結晶シリコン膜を成膜する。そして、駆動用TFTの
ゲート電極形成部分にレジストパターンを形成し、この
多結晶シリコン膜をエッチングする。このことにより、
図8に示すように、駆動回路部では駆動用TFTの下層
ゲート電極6aおよび上層ゲート電極10からなるゲー
ト電極が形成され、表示部では表示用TFTの絶縁膜5
bの上に形成されていた多結晶シリコン膜6bは除去さ
れる。Next, the substrate temperature is set to 600 by the low pressure CVD method.
The temperature is set to be 0 ° C., and a polycrystalline silicon film having a film thickness of 200 nm to be the upper gate electrode 10 is formed. Then, a resist pattern is formed on the gate electrode formation portion of the driving TFT, and this polycrystalline silicon film is etched. By this,
As shown in FIG. 8, a gate electrode composed of the lower gate electrode 6a and the upper gate electrode 10 of the driving TFT is formed in the driving circuit portion, and the insulating film 5 of the displaying TFT is formed in the display portion.
The polycrystalline silicon film 6b formed on b is removed.
【0027】その後、図9に示すように、自己整合的に
駆動用TFTの半導体層4aと表示用TFTの半導体層
2とに達するように、P(リン)、As(ヒ素)、B
(ホウ素)などの不純物イオン注入11を行い、ソース
領域12a、12b、ドレイン領域13aおよび13b
をそれぞれ形成する。この時、表示部に形成された表示
用TFTにおいては、側壁絶縁体8bがイオン注入時に
マスクとなって、ソース領域12b、ドレイン領域13
bとチャネル部20bとの間に不純物イオンが微量に注
入された部分または注入されない部分14、15が形成
される。After that, as shown in FIG. 9, P (phosphorus), As (arsenic), and B (phosphorus), As (arsenic), and B are arranged so as to reach the semiconductor layer 4a of the driving TFT and the semiconductor layer 2 of the display TFT in a self-aligned manner.
Impurity ion implantation 11 such as (boron) is performed to form source regions 12a and 12b and drain regions 13a and 13b.
Are formed respectively. At this time, in the display TFT formed in the display portion, the sidewall insulator 8b serves as a mask during the ion implantation, and serves as the source region 12b and the drain region 13.
Between b and the channel portion 20b, portions 14 and 15 where a small amount of impurity ions are implanted or not implanted are formed.
【0028】次に、図10に示すように、酸化シリコン
(SiO2)または窒化シリコン(SiNX)などからな
る層間絶縁膜16を成膜した後、コンタクトホール17
を形成する。Next, as shown in FIG. 10, after forming an interlayer insulating film 16 made of silicon oxide (SiO 2 ) or silicon nitride (SiN x ), a contact hole 17 is formed.
To form.
【0029】さらに、図11に示すように、金属配線1
8a、18bを形成して、TFTが完成する。Further, as shown in FIG. 11, metal wiring 1
TFTs are completed by forming 8a and 18b.
【0030】上記の液晶ディスプレイパネルにおいて、
駆動回路部に形成される駆動用TFT部分では絶縁膜3
がベースコート絶縁膜の役割をするので、基板1の絶縁
性をさらに向上させることができる。半導体層4aとゲ
ート絶縁膜5aとを連続して積層し、その後で島状パタ
ーンを形成しているので、半導体層4aとゲート絶縁膜
5aとの界面状態を良好なものとすることができる。ま
た、ゲート絶縁膜の膜厚を厚くすることなく半導体層4
aの膜厚を厚くして移動度を向上させることができる。
側壁絶縁体8aが設けられているので、半導体層4aと
下層ゲート電極5aおよび上層ゲート電極6aとの絶縁
性を向上させることができる。島状パターンの上に下層
ゲート電極8aとなる層を積層し、側壁絶縁体8aを形
成した後で下層ゲート電極6aをパターン化して形成し
ているので、側壁絶縁体8aを選択エッチングする必要
がない。さらに、下層ゲート電極6aと上層ゲート電極
10を同時にパターン化して形成しているので工程を簡
略化することができる。In the above liquid crystal display panel,
The insulating film 3 is formed in the driving TFT portion formed in the driving circuit portion.
Serves as a base coat insulating film, so that the insulating property of the substrate 1 can be further improved. Since the semiconductor layer 4a and the gate insulating film 5a are continuously laminated and then the island pattern is formed, the interface state between the semiconductor layer 4a and the gate insulating film 5a can be made good. In addition, the semiconductor layer 4 can be formed without increasing the thickness of the gate insulating film.
The mobility can be improved by increasing the film thickness of a.
Since the sidewall insulator 8a is provided, the insulating property between the semiconductor layer 4a and the lower layer gate electrode 5a and the upper layer gate electrode 6a can be improved. Since the lower layer gate electrode 8a is laminated on the island-shaped pattern, and the lower layer gate electrode 6a is formed by patterning after forming the side wall insulator 8a, it is necessary to selectively etch the side wall insulator 8a. Absent. Further, since the lower layer gate electrode 6a and the upper layer gate electrode 10 are patterned and formed at the same time, the process can be simplified.
【0031】表示部に形成される表示用TFT部分で
は、半導体層2が駆動用TFTの半導体層4aとは別に
形成されているので、半導体層2の厚みを薄くすること
ができる。よって、段差部でのゲート絶縁膜3の絶縁性
の低下を防ぐことができ、また、TFTを高抵抗化して
OFF電流を小さくすることもできる。さらに、側壁絶
縁体8bが形成されているので、半導体層2に不純物イ
オンを注入してソース領域およびドレイン領域を形成す
る際に、側壁絶縁体8bをマスクとして低濃度不純物領
域を形成することができる。よって、逆ゲートバイアス
時のTFTのOFF電流を小さくすることができる。In the display TFT portion formed in the display portion, since the semiconductor layer 2 is formed separately from the semiconductor layer 4a of the driving TFT, the thickness of the semiconductor layer 2 can be reduced. Therefore, it is possible to prevent the insulating property of the gate insulating film 3 from being lowered in the step portion, and it is also possible to increase the resistance of the TFT and reduce the OFF current. Furthermore, since the sidewall insulator 8b is formed, when the impurity ions are implanted into the semiconductor layer 2 to form the source region and the drain region, the sidewall insulator 8b can be used as a mask to form the low-concentration impurity region. it can. Therefore, the OFF current of the TFT at the time of reverse gate bias can be reduced.
【0032】この実施例においては、表示用TFTのO
FF電流を10-12A(アンペア)以下と小さくするこ
とができ、駆動用TFTの移動度を70cm2/Vs以
上と大きくすることができた。In this embodiment, the O of the display TFT is
The FF current could be reduced to 10 −12 A (ampere) or less, and the mobility of the driving TFT could be increased to 70 cm 2 / Vs or more.
【0033】以上、本発明の実施例について具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments and various modifications can be made.
【0034】例えば、上記実施例において側壁絶縁体は
SiO2を用いて形成したが、本発明はこれに限られ
ず、例えば、SiNXなどの絶縁体を用いて形成しても
よい。また、ゲート電極は多結晶シリコンを用いて形成
したが、作製条件によってはTiやWなどの金属を用い
て形成することもできる。また、シリサイドなどと組み
合わせて形成することもできる。For example, although the sidewall insulator is formed of SiO 2 in the above embodiment, the present invention is not limited to this and may be formed of an insulator such as SiN x . Although the gate electrode is formed using polycrystalline silicon, it may be formed using a metal such as Ti or W depending on manufacturing conditions. Alternatively, it can be formed in combination with silicide or the like.
【0035】さらに、上記基板全面に液晶配向膜を形成
し、対向基板との間に液晶を封入することにより、液晶
表示装置を作製することができる。Further, a liquid crystal display device can be manufactured by forming a liquid crystal alignment film on the entire surface of the substrate and enclosing a liquid crystal between the film and the counter substrate.
【0036】[0036]
【発明の効果】以上の説明から明らかなように、本発明
によれば、駆動回路部に形成される駆動用TFT部分で
は、半導体層とゲート絶縁膜との界面状態を良好なもの
とすることができ、絶縁性に優れたゲート絶縁膜を形成
することができる。また、ゲート絶縁膜の膜厚を厚くす
ることなく半導体層の膜厚を厚くして、移動度を向上さ
せることができる。よって、駆動用TFTに要求される
高移動度を実現することができる。また、表示部に形成
される表示用TFT部分では、半導体層の厚みを薄くす
ることができるので、TFTを高抵抗化して低OFF電
流にすることができる。さらに、ゲート電極の側壁に側
壁絶縁体が形成されているので、半導体層に不純物イオ
ン微量注入部分をまたは注入されない部分を形成するこ
とができる。よって、表示用TFTに要求されるOFF
電流の低減を実現することができる。このため、各々に
要求される素子特性を両立させることができるドライバ
モノリシック型のアクティブマトリクス基板を得ること
ができ、良質な画像を表示できるアクティブマトリクス
型液晶ディスプレイパネルを提供することができる。As is apparent from the above description, according to the present invention, the interface state between the semiconductor layer and the gate insulating film should be good in the driving TFT portion formed in the driving circuit portion. Therefore, a gate insulating film having excellent insulating properties can be formed. Further, the mobility can be improved by increasing the thickness of the semiconductor layer without increasing the thickness of the gate insulating film. Therefore, high mobility required for the driving TFT can be realized. Further, in the display TFT portion formed in the display portion, the thickness of the semiconductor layer can be reduced, so that the TFT can have a high resistance and a low OFF current. Further, since the side wall insulator is formed on the side wall of the gate electrode, it is possible to form the impurity ion micro-implantation portion or the non-implantation portion in the semiconductor layer. Therefore, the OFF required for the display TFT
A reduction in current can be realized. Therefore, it is possible to obtain a driver monolithic active matrix substrate that can satisfy the device characteristics required for each, and it is possible to provide an active matrix liquid crystal display panel that can display a high-quality image.
【図1】本発明の一実施例であるアクティブマトリクス
基板のTFT部分を示す図であり、(a)は駆動用TF
Tの平面図を、(b)は表示用TFT部分の平面図を示
す。FIG. 1 is a diagram showing a TFT portion of an active matrix substrate which is an embodiment of the present invention, in which (a) is a driving TF.
A plan view of T is shown, and (b) is a plan view of a display TFT portion.
【図2】アクティブマトリクス基板の概略構成図の一例
を示す図である。FIG. 2 is a diagram showing an example of a schematic configuration diagram of an active matrix substrate.
【図3】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 3 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図4】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 4 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図5】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 5 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図6】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 6 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図7】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 7 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図8】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 8 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図9】本発明の実施例のアクティブマトリクス基板の
製造工程を示す図であり、(a)は駆動用TFTの図1
におけるA−A’線断面図を、(b)は駆動用TFTの
図1におけるB−B’線断面図を、(c)は表示用TF
Tの図1におけるB−B’線断面図を示す。FIG. 9 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, in which FIG.
1 is a sectional view taken along the line AA ′ in FIG. 1, (b) is a sectional view taken along the line BB ′ in FIG. 1 of the driving TFT, and (c) is a display TF.
The BB 'sectional view taken on the line in FIG. 1 of T is shown.
【図10】本発明の実施例のアクティブマトリクス基板
の製造工程を示す図であり、(a)は駆動用TFTの図
1におけるA−A’線断面図を、(b)は駆動用TFT
の図1におけるB−B’線断面図を、(c)は表示用T
FTの図1におけるB−B’線断面図を示す。10A and 10B are diagrams showing a process of manufacturing an active matrix substrate of an example of the present invention, in which FIG. 10A is a sectional view of the driving TFT taken along the line AA ′ in FIG. 1, and FIG.
1 is a sectional view taken along the line BB ′ in FIG.
The BB 'sectional view taken on the line in FIG. 1 of FT is shown.
【図11】本発明の実施例のアクティブマトリクス基板
の製造工程を示す図であり、(a)は駆動用TFTの図
1におけるA−A’線断面図を、(b)は駆動用TFT
の図1におけるB−B’線断面図を、(c)は表示用T
FTの図1におけるB−B’線断面図を示す。FIG. 11 is a diagram showing a manufacturing process of the active matrix substrate of the embodiment of the present invention, (a) is a sectional view of the driving TFT taken along the line AA ′ in FIG. 1, and (b) is a driving TFT.
1 is a sectional view taken along the line BB ′ in FIG.
The BB 'sectional view taken on the line in FIG. 1 of FT is shown.
【符号の説明】 1 絶縁性基板 2 表示用TFTの半導体層 3 表示用TFTのゲート絶縁膜となる絶縁膜 4a 駆動用TFTの半導体層 4b 表示用TFTのゲート電極 5a 駆動用TFTのゲート絶縁膜 6a 駆動用TFTの下層ゲート電極 10 駆動用TFTの上層ゲート電極 14、15 不純物イオンの微量中入部分または注入さ
れない部分[Explanation of reference numerals] 1 insulating substrate 2 semiconductor layer of display TFT 3 insulating film serving as gate insulating film of display TFT 4a semiconductor layer of driving TFT 4b gate electrode of display TFT 5a gate insulating film of driving TFT 6a Lower-layer gate electrode for driving TFT 10 Upper-layer gate electrode for driving TFT 14, 15 Trace-impregnated portion of impurity ion or non-implanted portion
Claims (2)
れた表示用薄膜トランジスタを有する表示部が形成さ
れ、該基板の表示部以外の部分上に、該表示用薄膜トラ
ンジスタに信号を付与する駆動用薄膜トランジスタを有
する駆動回路部が形成されたアクティブマトリクス基板
において、 該表示用薄膜トランジスタおよび駆動用薄膜トランジス
タが共に、ゲート絶縁膜を間に挟んで一方にソース・ド
レイン領域を有する島状パターンの半導体層を有し、他
方に該半導体層に一部重畳するゲート電極を有し、該半
導体層を基板側に配した構成となっており、該表示用薄
膜トランジスタのゲート電極と該駆動用薄膜トランジス
タの半導体層とが同一の材料で形成されると共に、該駆
動用薄膜トランジスタのゲート絶縁膜が該駆動用の半導
体層と同一の島状パターンに形成され、さらに該表示用
薄膜トランジスタのゲート電極の側壁と該駆動用薄膜ト
ランジスタの半導体層およびゲート絶縁膜の側壁とに側
壁絶縁体が同一の材料で形成されているアクティブマト
リクス基板。1. A display unit having display thin film transistors arranged in a matrix on an insulating substrate, and a driving unit for applying a signal to the display thin film transistor on a portion other than the display unit of the substrate. In an active matrix substrate on which a drive circuit section having thin film transistors is formed, both the display thin film transistor and the drive thin film transistor have an island-shaped semiconductor layer having a source / drain region on one side with a gate insulating film interposed therebetween. On the other hand, it has a gate electrode that partially overlaps with the semiconductor layer, and the semiconductor layer is arranged on the substrate side, and the gate electrode of the display thin film transistor and the semiconductor layer of the driving thin film transistor are It is formed of the same material, and the gate insulating film of the driving thin film transistor is the same as the driving semiconductor layer. Of is formed in an island-shaped pattern, further active matrix substrate sidewall insulators on the sidewalls of the semiconductor layer and the gate insulating film of the side walls and the thin film transistor for a gate electrode of the display thin film transistor are formed of the same material.
れた表示用薄膜トランジスタを有する表示部が形成さ
れ、該基板の表示部以外の部分上に、該表示用薄膜トラ
ンジスタに信号を付与する駆動用薄膜トランジスタを有
する駆動回路部が形成されたアクティブマトリクス基板
の製造方法において、 該基板上の表示用薄膜トランジスタ形成部分に、第1の
半導体層を島状パターンに形成する工程と、 該第1の半導体層が形成された基板のほぼ全面を覆って
第1の絶縁膜を形成する工程と、 該第1の絶縁膜上に第2の半導体層と第2の絶縁膜とを
この順に積層する工程と、 該第2の絶縁膜の上に半導体または導電性材料からなる
層を積層する工程と、 該第2の半導体層、第2の絶縁膜およびその上の層をパ
ターン化して、駆動用薄膜トランジスタ形成部分に島状
部を、表示部に第1の半導体層と一部重畳する線状部を
形成する工程と、 該島状部の側壁と線状部の側壁とのそれぞれに各側壁を
覆う側壁絶縁体を形成する工程と、 該側壁絶縁体が形成された島状部を覆って半導体または
導電性材料からなる上層ゲート電極用の層を形成する工
程と、 該島状部の上層ゲート電極用の層と第2の絶縁膜の上の
層をパターン化して線状とすると共に、該線状部の第2
の絶縁膜の上の層を除去する工程と、 駆動部では該上層ゲート電極用の層側から第2の半導体
層にイオンが達するようにイオン注入を行うと共に、ま
た表示部では該第2の絶縁膜側から第1の半導体層にイ
オンが達するようにイオン注入を行い、駆動部の第2の
半導体層にソース・ドレイン領域およびチャネル部を形
成し、駆動部の第2の絶縁膜の上の層と上層ゲート電極
用の層とを駆動用薄膜トランジスタのゲート電極とする
と共に、表示部の第1の半導体層にソース・ドレイン領
域およびチャネル部を形成し、表示部の第2の半導体層
を表示用薄膜トランジスタのゲート電極とする工程と、 を含むアクティブマトリクス基板の製造方法。2. A display section having display thin film transistors arranged in a matrix is formed on an insulating substrate, and a driving section for applying a signal to the display thin film transistor on a portion other than the display section of the substrate. In a method of manufacturing an active matrix substrate having a drive circuit portion having thin film transistors, a step of forming a first semiconductor layer in an island pattern on a display thin film transistor forming portion on the substrate, and the first semiconductor layer. A step of forming a first insulating film so as to cover almost the entire surface of the substrate having the film formed thereon, and a step of laminating a second semiconductor layer and a second insulating film in this order on the first insulating film, A step of laminating a layer made of a semiconductor or a conductive material on the second insulating film; and patterning the second semiconductor layer, the second insulating film and the layer thereover to form a driving thin film transistor. A step of forming an island-shaped portion on the part where the island is formed, a linear portion that partially overlaps the first semiconductor layer on the display portion, and a sidewall is formed on each of the sidewall of the island-shaped portion and the sidewall of the linear portion. Forming a sidewall insulator covering the island, forming an upper gate electrode layer made of a semiconductor or a conductive material to cover the island formed with the sidewall insulator, and forming an upper gate of the island The electrode layer and the layer on the second insulating film are patterned to be linear, and the second portion of the linear portion is patterned.
The step of removing the layer above the insulating film, and the drive section performs ion implantation so that the ions reach the second semiconductor layer from the layer side for the upper gate electrode, and the display section displays the second layer. Ion implantation is performed so that the ions reach the first semiconductor layer from the insulating film side, the source / drain regions and the channel portion are formed in the second semiconductor layer of the driving unit, and the ion implantation is performed on the second insulating film of the driving unit. Layer and the layer for the upper gate electrode are used as the gate electrode of the driving thin film transistor, the source / drain region and the channel part are formed in the first semiconductor layer of the display portion, and the second semiconductor layer of the display portion is formed. A step of forming a gate electrode of a display thin film transistor, and a method for manufacturing an active matrix substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31907692A JPH06167720A (en) | 1992-11-27 | 1992-11-27 | Active matrix substrate and its production |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31907692A JPH06167720A (en) | 1992-11-27 | 1992-11-27 | Active matrix substrate and its production |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06167720A true JPH06167720A (en) | 1994-06-14 |
Family
ID=18106236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31907692A Withdrawn JPH06167720A (en) | 1992-11-27 | 1992-11-27 | Active matrix substrate and its production |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06167720A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100399177C (en) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | Active matrix display device |
-
1992
- 1992-11-27 JP JP31907692A patent/JPH06167720A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100399177C (en) * | 1995-02-15 | 2008-07-02 | 株式会社半导体能源研究所 | Active matrix display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6204520B1 (en) | Thin film transistor, liquid crystal display and fabricating methods thereof | |
US7687809B2 (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
KR100292922B1 (en) | A thin film transistor, a method for manufacturing thereof and liquid crystal display | |
US5470762A (en) | Method of fabricating a thin film transistor | |
US20090134462A1 (en) | Semiconductor integrated circuit and method of fabricating same | |
US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
US5668381A (en) | Thin film transistor array panel for a liquid crystal display | |
US5897344A (en) | Method of making a thin film semiconductor device | |
JP3171673B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2002185008A (en) | Thin film transistor | |
CN100481491C (en) | Thin film transistor and method of manufacturing the same | |
US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
JPH1197699A (en) | Thin-film transistor | |
JPH08330599A (en) | Thin film transistor, its manufacture and display | |
JPH06167720A (en) | Active matrix substrate and its production | |
JP3291069B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3318439B2 (en) | Semiconductor integrated circuit and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JPH09181324A (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
JP4197270B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP3312541B2 (en) | Method for manufacturing thin film semiconductor device | |
JP3208816B2 (en) | Method for manufacturing thin film transistor | |
JPH08186262A (en) | Method for manufacturing thin film transistor | |
JP3362026B2 (en) | Semiconductor device | |
KR0138874B1 (en) | Manufacturing Method of Thin Film Transistor | |
JPH05259457A (en) | Thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |