[go: up one dir, main page]

JPH06163802A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06163802A
JPH06163802A JP31450292A JP31450292A JPH06163802A JP H06163802 A JPH06163802 A JP H06163802A JP 31450292 A JP31450292 A JP 31450292A JP 31450292 A JP31450292 A JP 31450292A JP H06163802 A JPH06163802 A JP H06163802A
Authority
JP
Japan
Prior art keywords
wiring
electrode pad
semiconductor chip
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31450292A
Other languages
English (en)
Inventor
Yasuhiro Yamaji
泰弘 山地
Yoichi Hiruta
陽一 蛭田
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31450292A priority Critical patent/JPH06163802A/ja
Publication of JPH06163802A publication Critical patent/JPH06163802A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】この発明は、複数の半導体チップを効率的に接
続することにより、マルチチップモジュ−ルの実装密度
を飛躍的に向上させる。 【構成】第1の半導体チップの側面15a に電極パッド16
a 〜16k を設け、前記半導体チップ15の上に第1の絶縁
材料18を介して第2の半導体チップ19を設け、この半導
体チップの側面19a に電極パッド20a 〜20k を設ける。
前記半導体チップ19の上に第2の絶縁材料21を介して第
3の半導体チップ22を設け、この半導体チップの側面22
a に電極パッド23a 〜23k を設ける。前記半導体チップ
22の上に第3の絶縁材料24を介して第4の半導体チップ
25を設け、この半導体チップの側面25a に電極パッド26
a 〜26k を設ける。前記半導体チップの側面15a,19a,22
a,25a に電極パッド16a 〜16k 、20a 〜20k 、23a 〜23
k 、26a 〜26k と接続された配線27〜50を設ける。従っ
て、マルチチップモジュ−ルの実装密度を向上できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数のチップからな
る半導体装置に係わり、特に実装密度を向上させたマル
チチップモジュ−ルに関する。
【0002】
【従来の技術】図5は、第1の従来のマルチチップモジ
ュ−ルを示す斜視図である。プリント基板1の表面上に
は図示せぬ配線および第1乃至第4の半導体チップ2〜
5が設けられており、前記半導体チップ2〜5はボンデ
ィングワイヤ6により前記配線と電気的に接続されてい
る。前記半導体チップ2〜5およびボンディングワイヤ
6は、図示せぬ樹脂により封止されていることが多い。
【0003】ところで、上記第1の従来のマルチチップ
モジュ−ルでは、プリント基板1上の配線に前記ボンデ
ィングワイヤ6を接続することにより半導体チップ2〜
5同士を電気的に接続している。したがって、前記プリ
ント基板1上に配線を設けるためのスペ−スが必要とさ
れる。これとともに、プリント基板1上に半導体チップ
2〜5を設けるためのスペ−スも必要とされる。これら
のスペ−スはマルチチップモジュ−ルの小型化に対する
大きな障害となっており、前記スペ−スのために前記マ
ルチチップモジュ−ルの実装密度を充分に向上させるこ
とができない。
【0004】図6は、第2の従来の複数のパッケ−ジに
よるモジュ−ルを示す斜視図である。プリント基板11
の表面上には図示せぬ配線および第1乃至第4のパッケ
−ジ7〜10が設けられている。前記パッケ−ジ7〜1
0には図示せぬ半導体チップが樹脂により封止されてい
る。前記半導体チップはリ−ド12と電気的に接続され
ており、前記リ−ド12は前記パッケ−ジ7〜10から
突出している。前記リ−ド12は前記配線と電気的に接
続されている。
【0005】上記第2の従来のモジュ−ルにおいても第
1の従来のマルチチップモジュ−ルと同様に、プリント
基板11上に配線を設けるためのスペ−スが必要とされ
るとともに、プリント基板11上にパッケ−ジ7〜10
を設けるためのスペ−スも必要とされる。このため、モ
ジュ−ルの実装密度を充分に向上させることができな
い。
【0006】
【発明が解決しようとする課題】上記第1、第2の従来
の(マルチチップ)モジュ−ルでは、プリント基板上の
配線により半導体チップ同士を電気的に接続しているた
め、実装密度を充分に向上させることができない。
【0007】この発明は上記のような事情を考慮してな
されたものであり、その目的は、複数の半導体チップを
効率的に接続することにより、半導体素子の実装密度を
飛躍的に向上させた半導体装置を提供することにある。
【0008】
【課題を解決するための手段】この発明は、上記課題を
解決するため、第1の半導体チップと、前記第1の半導
体チップの側面に設けられた第1の電極パッドと、前記
第1の半導体チップの上に設けられた絶縁材料と、前記
絶縁材料の上に設けられた第2の半導体チップと、前記
第2の半導体チップの側面に設けられた第2の電極パッ
ドと、前記第1の電極パッドと前記第2の電極パッドと
が接続された配線とを具備することを特徴としている。
また、前記第1および第2の半導体チップは、樹脂が塗
布されていることを特徴としている。
【0009】
【作用】この発明は、第1の半導体チップの上に絶縁材
料を設け、この絶縁材料の上に第2の半導体チップを設
けているため、前記第1および第2の半導体チップを基
板に実装する際、第2の半導体チップを実装するスペ−
スが不要となる。さらに、第1の半導体チップの側面に
第1の電極パッドを設け、第2の半導体チップの側面に
第2の電極パッドを設け、前記第1の電極パッドと前記
第2の電極パッドとを配線により接続している。このた
め、第1および第2の半導体チップを相互に接続する配
線を前記基板上に設ける必要がない。この結果、半導体
装置の実装密度を飛躍的に向上させることができる。ま
た、第1および第2の半導体チップの上に樹脂を塗布す
ることにより、半導体装置の耐湿性を向上させることが
できる。
【0010】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【0011】図1は、この発明の第1の実施例によるマ
ルチチップモジュ−ルを示す斜視図である。第1の半導
体チップ15の側面15aには第1乃至第11の電極パ
ッド16a〜16kが設けられており、前記半導体チッ
プ15の下面15bには複数の実装用バンプ電極17が
設けられている。前記第1の半導体チップ15の上には
ポリイミド等からなる第1の絶縁材料18が設けられ、
この絶縁材料18の上には第2の半導体チップ19が設
けられる。この半導体チップ19の側面19aには第1
2乃至第22の電極パッド20a〜20kが設けられて
いる。
【0012】この後、前記第2の半導体チップ19の上
にはポリイミド等からなる第2の絶縁材料21が設けら
れ、この絶縁材料21の上には第3の半導体チップ22
が設けられる。この半導体チップ22の側面22aには
第23乃至第33の電極パッド23a〜23kが設けら
れている。
【0013】次に、前記第3の半導体チップ22の上に
はポリイミド等からなる第3の絶縁材料24が設けら
れ、この絶縁材料24の上には第4の半導体チップ25
が設けられる。この半導体チップ25の側面25aには
第34乃至第44の電極パッド26a〜26kが設けら
れている。
【0014】この後、前記第1乃至第4の半導体チップ
の側面15a、19a、22a、25aには第1乃至第
24の配線27〜50が設けられる。これらの配線27
〜50は、前記第1乃至第44の電極パッド16a〜1
6k、20a〜20k、23a〜23k、26a〜26
kと接続される。これにより、第1乃至第4の半導体チ
ップ15、19、22、25は相互に電気的に接続され
る。
【0015】前記配線27〜50を設ける方法として
は、レジストを利用した印刷法により薄膜配線を形成す
る方法、TAB(Tape Automated Bonding)法によりテ−
プキャリア配線を形成する方法、蒸着法により薄膜配線
を形成する方法、配線としてボンディングワイヤを利用
する方法等が用いられる。
【0016】以下、第1乃至第24の配線27〜50と
第1乃至第44の電極パッド16a〜16k、20a〜
20k、23a〜23k、26a〜26kとの接続関係
について説明する。
【0017】前記第1の電極パッド16aは第1の配線
27の一端と電気的に接続され、この配線27の他端は
第12の電極パッド20aと電気的に接続されている。
この電極パッド20aは第2の配線28の一端と接続さ
れ、この配線28の他端は第23の電極パッド23aと
接続されている。この電極パッド23aは第3の配線2
9の一端と接続され、この配線29の他端は第34の電
極パッド26aと接続されている。
【0018】前記第2の電極パッド16bは第4の配線
30の一端と接続され、この配線30の他端は第13の
電極パッド20bと接続されている。この電極パッド2
0bは第5の配線31の一端と接続され、この配線31
の他端は第24の電極パッド23bと接続されている。
前記第25の電極パッド23cは第6の配線32の一端
と接続され、この配線32の他端は第35の電極パッド
26bと接続されている。前記第26の電極パッド23
dは第7の配線33の一端と接続され、この配線33の
他端は第36の電極パッド26cと接続されている。
【0019】前記第4の電極パッド16dは第8の配線
34の一端と接続され、この配線34の他端は第14の
電極パッド20cと接続されている。この電極パッド2
0cは第9の配線35の一端と接続され、この配線35
の他端は第27の電極パッド23eと接続されている。
この電極パッド23eは第10の配線36の一端と接続
され、この配線36の他端は第38の電極パッド26e
と接続されている。前記第5の電極パッド16eは第1
1の配線37の一端と接続され、この配線37の他端は
第15の電極パッド20dと接続されている。
【0020】前記第6の電極パッド16fは第12の配
線38の一端と接続され、この配線38の他端は第16
の電極パッド20eと接続されている。この電極パッド
20eは第13の配線39の一端と接続され、この配線
39の他端は第28の電極パッド23fと接続されてい
る。前記第39の電極パッド26fは第14の配線40
の一端と接続され、この配線40の他端は第40の電極
パッド26gと接続されている。
【0021】前記第7の電極パッド16gは第15の配
線41の一端と接続され、この配線41の他端は第18
の電極パッド20gと接続されている。この電極パッド
20gは第16の配線42の一端と接続され、この配線
42の他端は第29の電極パッド23gと接続されてい
る。この電極パッド23gは第17の配線43の一端と
接続され、この配線43の他端は第42の電極パッド2
6iと接続されている。
【0022】前記第8の電極パッド16hは第18の配
線44の一端と接続され、この配線44の他端は第19
の電極パッド20hと接続されている。この電極パッド
20hは第19の配線45の一端と接続され、この配線
45の他端は第31の電極パッド23iと接続されてい
る。この電極パッド23iは第20の配線46の一端と
接続され、この配線46の他端は第43の電極パッド2
6jと接続されている。前記第9の電極パッド16iは
第21の配線47の一端と接続され、この配線47の他
端は第18の配線44と接続されている。
【0023】前記第11の電極パッド16kは第22の
配線48の一端と接続され、この配線48の他端は第2
1の電極パッド20jと接続されている。前記第22の
電極パッド20kは第23の配線49の一端と接続さ
れ、この配線49の他端は第32の電極パッド23jと
接続されている。前記第33の電極パッド23kは第2
4の配線50の一端と接続され、この配線50の他端は
第44の電極パッド26kと接続されている。
【0024】上記のように構成されたマルチチップモジ
ュ−ルは、第1の半導体チップ15の実装用バンプ電極
17が図示せぬ基板上に形成された配線と接続されるこ
とにより前記基板に実装される。
【0025】上記実施例によれば、第1の半導体チップ
15の上に第1の絶縁材料18を介して第2の半導体チ
ップ19を設け、この半導体チップ19の上に第2の絶
縁材料21を介して第3の半導体チップ22を設け、こ
の半導体チップ22の上に第3の絶縁材料24を介して
第4の半導体チップ25を設け、前記第1の半導体チッ
プ15の実装用バンプ電極17を基板上に形成された配
線に接続することにより、前記基板上にマルチチップモ
ジュ−ルを実装している。このため、従来のマルチチッ
プモジュ−ルのように、前記第2乃至第3の半導体チッ
プ19、22、25を前記基板上に実装するスペ−スが
不要となる。さらに、前記半導体チップの側面15a、
19a、22a、25aに、前記半導体チップ15、1
9、22、25を相互に接続する第1乃至第24の配線
27〜50を設けている。このため、従来のマルチチッ
プモジュ−ルのように、半導体チップを相互に接続する
配線をプリント基板の上に設ける必要がない。この結
果、マルチチップモジュ−ルの実装密度を飛躍的に向上
させることができるとともに、マルチチップモジュ−ル
の小型化を実現することができる。
【0026】また、第1乃至第4の半導体チップの側面
15a、19a、22a、25aに第1乃至第44の電
極パッド16a〜16k、20a〜20k、23a〜2
3k、26a〜26kを設け、これら電極パッド16a
〜16k、20a〜20k、23a〜23k、26a〜
26kを第1乃至第24の配線27〜50により接続し
ている。このため、前記配線27〜50の長さ、即ち信
号配線の長さを従来のそれに比べて著しく短くすること
ができる。この結果、信号遅延等の電気的特性を改善す
ることができる。即ち、マルチチップモジュ−ルの動作
速度を従来のそれより速くすることができる。
【0027】尚、上記第1の実施例では、実装用バンプ
電極17が基板上に形成された配線と接続されることに
より前記基板にマルチチップモジュ−ルを実装している
が、半導体チップの側面における電極パッドが基板上に
形成された配線と接続されることにより前記基板にマル
チチップモジュ−ルを実装することも可能である。
【0028】図2は、この発明の第2の実施例によるマ
ルチチップモジュ−ルを示す断面図であり、図1と同一
部分には同一符号を付し、異なる部分についてのみ説明
する。
【0029】第1乃至第4の半導体チップ15、19、
22、25、配線27〜53、電極パッド16a〜16
l、20a〜20l、23a〜23l、26a〜26
l、第1乃至第3の絶縁材料18、21、24は絶縁性
樹脂54により封止される。この絶縁性樹脂54から実
装用バンプ電極17は露出している。この後、前記樹脂
封止されたマルチチップモジュ−ルは図示せぬ基板に実
装される。
【0030】上記第2の実施例によれば、第1の実施例
と同様の効果を得ることができ、さらに、前記半導体チ
ップ15、19、22、25を絶縁性樹脂54により封
止しているため、半導体装置の耐湿性を向上させること
ができる。
【0031】尚、上記第2の実施例では、実装用バンプ
電極17以外のマルチチップモジュ−ルの表面を全て絶
縁性樹脂54により封止しているが、マルチチップモジ
ュ−ルの表面の必要な部分だけ樹脂により封止すること
も可能である。
【0032】図3は、この発明の第3の実施例によるマ
ルチチップモジュ−ルを示す断面図であり、図1と同一
部分には同一符号を付し、異なる部分についてのみ説明
する。
【0033】第1の半導体チップ15の上面には第1乃
至第5のバンプ電極61a〜61eが設けられており、
これらバンプ電極61a〜61eにより第1の半導体チ
ップ15は第2の半導体チップ19と電気的に接続され
ている。この第2の半導体チップ19の上面には第6乃
至第10のバンプ電極62a〜62eが設けられてお
り、これらバンプ電極62a〜62eにより第2の半導
体チップ19は第3の半導体チップ22と電気的に接続
されている。この第3の半導体チップ22の上面には第
11乃至第15のバンプ電極63a〜63eが設けられ
ており、これらバンプ電極63a〜63eにより第3の
半導体チップ22は第4の半導体チップ25と電気的に
接続されている。
【0034】上記第3の実施例によれば、第1の実施例
と同様の効果を得ることができ、さらに、第1乃至第3
の半導体チップ15、19、22の上面に第1乃至第1
5のバンプ電極61a〜61e、62a〜62e、63
a〜63eを設けているため、半導体チップの接続用の
電極を飛躍的に増加させることができる。
【0035】尚、上記第3の実施例では、第1乃至第3
の半導体チップ15、19、22の上面に第1乃至第1
5のバンプ電極61a〜61e、62a〜62e、63
a〜63eを設けているが、第2乃至第4の半導体チッ
プ19、22、25の下面に第1乃至第15のバンプ電
極を設けることも可能である。
【0036】図4は、この発明の第4の実施例によるマ
ルチチップモジュ−ルを示す斜視図であり、図1と同一
部分には同一符号を付し、異なる部分についてのみ説明
する。
【0037】第4の半導体チップ25の上面25bには
第45乃至第49の電極パッド65a〜65eが設けら
れている。前記第45の電極パッド65aは第25の配
線66の一端と接続され、この配線66の他端は第34
の電極パッド26aと接続されている。前記第46の電
極パッド65bは第26の配線67の一端と接続され、
この配線67の他端は第35の電極パッド26bと接続
されている。前記第47の電極パッド65cは第27の
配線68の一端と接続され、この配線68の他端は第3
6の電極パッド26cと接続されている。前記第48の
電極パッド65dは第28の配線69の一端と接続さ
れ、この配線69の他端は第37の電極パッド26dと
接続されている。前記第49の電極パッド65eは第2
9の配線70の一端と接続され、この配線70の他端は
第38の電極パッド26eと接続されている。
【0038】上記第4の実施例によれば、第1の実施例
と同様の効果を得ることができ、さらに、第4の半導体
チップ25の上面に電極パッド65a〜65eを設けて
いるため、一般の半導体チップについてもこの発明を応
用することができる。すなわち、一般の半導体チップの
側面に電極パッドを設ければ、この実施例の半導体チッ
プとして用いることができる。前記一般の半導体チップ
とは、その側面に電極パッドを有することがなく、その
上面に電極パッドを有する半導体チップのことである。
【0039】尚、上記第1乃至第4の実施例では、第1
の半導体チップ15の実装用バンプ電極17により、マ
ルチチップモジュ−ルを基板に実装しているが、第1の
半導体チップ15の下面15bに実装用バンプ電極17
を設けず、第4の半導体チップ25の上面に電極を設
け、この電極と基板上に形成された配線とをTAB法、
ワイヤボンディング法等によって接続することにより、
マルチチップモジュ−ルを前記基板に実装することも可
能である。
【0040】
【発明の効果】以上説明したようにこの発明によれば、
第1の半導体チップの上に絶縁材料を設け、この絶縁材
料の上に第2の半導体チップを設けている。したがっ
て、複数の半導体チップを効率的に接続することによ
り、半導体素子の実装密度を飛躍的に向上させることが
できる。
【図面の簡単な説明】
【図1】この発明の第1の実施例によるマルチチップモ
ジュ−ルを示す斜視図。
【図2】この発明の第2の実施例によるマルチチップモ
ジュ−ルを示す断面図。
【図3】この発明の第3の実施例によるマルチチップモ
ジュ−ルを示す断面図。
【図4】この発明の第4の実施例によるマルチチップモ
ジュ−ルを示す斜視図。
【図5】第1の従来のマルチチップモジュ−ルを示す斜
視図。
【図6】第2の従来の複数のパッケ−ジによるモジュ−
ルを示す斜視図。
【符号の説明】
15…第1の半導体チップ、15a …第1の半導体チップの
側面、15b …第1の半導体チップの下面、16a …第1の
電極パッド、16b …第2の電極パッド、16c …第3の電
極パッド、16d …第4の電極パッド、16e …第5の電極
パッド、16f …第6の電極パッド、16g …第7の電極パ
ッド、16h …第8の電極パッド、16i …第9の電極パッ
ド、16j …第10の電極パッド、16k …第11の電極パ
ッド、16l …電極パッド、17…実装用バンプ電極、18…
第1の絶縁材料、19…第2の半導体チップ、19a …第2
の半導体チップの側面、20a …第12の電極パッド、20
b…第13の電極パッド、20c …第14の電極パッド、2
0d …第15の電極パッド、20e …第16の電極パッ
ド、20f …第17の電極パッド、20g …第18の電極パ
ッド、20h …第19の電極パッド、20i …第20の電極
パッド、20j …第21の電極パッド、20k …第22の電
極パッド、20l …電極パッド、21…第2の絶縁材料、22
…第3の半導体チップ、22a …第3の半導体チップの側
面、23a …第23の電極パッド、23b …第24の電極パ
ッド、23c …第25の電極パッド、23d…第26の電極
パッド、23e …第27の電極パッド、23f …第28の電
極パッド、23g …第29の電極パッド、23h …第30の
電極パッド、23i …第31の電極パッド、23j …第32
の電極パッド、23k …第33の電極パッド、23l …電極
パッド、24…第3の絶縁材料、25…第4の半導体チッ
プ、25a …第4の半導体チップの側面、25b …第4の半
導体チップの上面、26a …第34の電極パッド、26b…
第35の電極パッド、26c …第36の電極パッド、26d
…第37の電極パッド、26e …第38の電極パッド、26
f …第39の電極パッド、26g …第40の電極パッド、
26h …第41の電極パッド、26i …第42の電極パッ
ド、26j …第43の電極パッド、26k …第44の電極パ
ッド、26l …電極パッド、27…第1の配線、28…第2の
配線、29…第3の配線、30…第4の配線、31…第5の配
線、32…第6の配線、33…第7の配線、34…第8の配
線、35…第9の配線、36…第10の配線、37…第11の
配線、38…第12の配線、39…第13の配線、40…第1
4の配線、41…第15の配線、42…第16の配線、43…
第17の配線、44…第18の配線、45…第19の配線、
46…第20の配線、47…第21の配線、48…第22の配
線、49…第23の配線、50…第24の配線、51〜53…配
線、54…絶縁性樹脂、61a …第1のバンプ電極、61b …
第2のバンプ電極、61c …第3のバンプ電極、61d …第
4のバンプ電極、61e …第5のバンプ電極、62a …第6
のバンプ電極、62b …第7のバンプ電極、62c …第8の
バンプ電極、62d …第9のバンプ電極、62e …第10の
バンプ電極、63a …第11のバンプ電極、63b …第12
のバンプ電極、63c …第13のバンプ電極、63d …第1
4のバンプ電極、63e …第15のバンプ電極、65a …第
45の電極パッド、65b …第46の電極パッド、65c …
第47の電極パッド、65d …第48の電極パッド、65e
…第49の電極パッド、66…第25の配線、67…第26
の配線、68…第27の配線、69…第28の配線、70…第
29の配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の半導体チップと、 前記第1の半導体チップの側面に設けられた第1の電極
    パッドと、 前記第1の半導体チップの上に設けられた絶縁材料と、 前記絶縁材料の上に設けられた第2の半導体チップと、 前記第2の半導体チップの側面に設けられた第2の電極
    パッドと、 前記第1の電極パッドと前記第2の電極パッドとが接続
    された配線と、 を具備することを特徴とする半導体装置。
  2. 【請求項2】 前記第1および第2の半導体チップは、
    樹脂が塗布されていることを特徴とする請求項1記載の
    半導体装置。
JP31450292A 1992-11-25 1992-11-25 半導体装置 Pending JPH06163802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31450292A JPH06163802A (ja) 1992-11-25 1992-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31450292A JPH06163802A (ja) 1992-11-25 1992-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH06163802A true JPH06163802A (ja) 1994-06-10

Family

ID=18054066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31450292A Pending JPH06163802A (ja) 1992-11-25 1992-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH06163802A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872397A (en) * 1996-06-24 1999-02-16 International Business Machines Corporation Semiconductor device package including a thick integrated circuit chip stack
WO2008142763A1 (ja) * 2007-05-18 2008-11-27 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
JP2013012685A (ja) * 2011-06-30 2013-01-17 Canon Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872397A (en) * 1996-06-24 1999-02-16 International Business Machines Corporation Semiconductor device package including a thick integrated circuit chip stack
US6107121A (en) * 1996-06-24 2000-08-22 International Business Machines Corporation Method of making interconnections between a multi-layer chip stack to a printed circuit board in a ceramic package
WO2008142763A1 (ja) * 2007-05-18 2008-11-27 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
JP2013012685A (ja) * 2011-06-30 2013-01-17 Canon Inc 半導体装置

Similar Documents

Publication Publication Date Title
US5677567A (en) Leads between chips assembly
US6876069B2 (en) Ground plane for exposed package
US6091143A (en) Stacked leads-over chip multi-chip module
US6326696B1 (en) Electronic package with interconnected chips
US6700206B2 (en) Stacked semiconductor package and method producing same
US5811879A (en) Stacked leads-over-chip multi-chip module
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US4748538A (en) Semiconductor module
US6743658B2 (en) Methods of packaging an integrated circuit
JP2829188B2 (ja) 樹脂封止型半導体装置
US7492043B2 (en) Power module flip chip package
US20070164423A1 (en) Multi-chip semiconductor package
EP0366386A2 (en) Flagless semiconductor package
JPH0445981B2 (ja)
US20040130036A1 (en) Mult-chip module
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JPH06163802A (ja) 半導体装置
US5093713A (en) Semiconductor device package
KR20220055112A (ko) 반도체 칩들을 갖는 반도체 패키지
JP2000349228A (ja) 積層型半導体パッケージ
JP3169753B2 (ja) 樹脂封止パッケージおよび電子回路装置
KR100235108B1 (ko) 반도체 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH05343606A (ja) マルチチップモジュール
JP3064674B2 (ja) 半導体装置