[go: up one dir, main page]

JPH06151616A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH06151616A
JPH06151616A JP4328892A JP32889292A JPH06151616A JP H06151616 A JPH06151616 A JP H06151616A JP 4328892 A JP4328892 A JP 4328892A JP 32889292 A JP32889292 A JP 32889292A JP H06151616 A JPH06151616 A JP H06151616A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
main surface
integrated circuit
active region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4328892A
Other languages
English (en)
Inventor
Yoichi Hiruta
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4328892A priority Critical patent/JPH06151616A/ja
Priority to US08/151,176 priority patent/US5463245A/en
Priority to KR1019930024131A priority patent/KR970007178B1/ko
Publication of JPH06151616A publication Critical patent/JPH06151616A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 高密度実装の小形化、薄型化に対する耐湿性
の良い高信頼性のパッケ−ジを備えた半導体集積回路装
置及びその製造方法を提供する。 【構成】 パッケ−ジとして集積回路が形成されたシリ
コン半導体基板１の非活性領域１２及びシリコン半導体
基板１０からなる上部基板を用いる。そして、内部回路
の、例えば、トランジスタのドレインを外部の回路に接
続するために活性領域１１と非活性領域１２にわたる高
濃度不純物拡散領域３を形成し、この領域３は、非活性
領域１１部分で外部引き出しリ−ド４と接続させる。こ
のリ−ドが活性領域まで入っていないので、耐湿性が良
くなり、半導体基板をパッケ−ジとして利用するので、
薄い型化及び小型化が可能になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高集積化及び薄型化に
適した引出しリ−ド構造及びパッケ−ジ構造を有する半
導体集積回路装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの半導体集積回路装置
は、集積回路が形成されている半導体基板（チップ）を
塵埃、薬品、ガス、湿気などの悪影響を及ぼす汚染源や
機械的な破損から保護するためにパッケ−ジングを行
う。パッケ−ジングに用いるパッケ−ジには、気密封止
性の高いこと組立工程に加わる高温加熱に耐えること、
機械的強度が高いこと、科学的に安定なこと、絶縁性や
高周波特性などの電気特性が良いことなどの特性が必要
であり、その材料としては樹脂やセラミックなどが用い
られる。樹脂を用いる場合には、例えば、図１８に示す
ＤＩＰ(Dual InlinePackage) タイプの半導体集積回路
装置がある。これは、半導体集積回路が形成されたチッ
プ１００を、例えば、リ−ドフレ−ムのチップ載置部２
５に導電性接着剤３５で固着してなるものである。チッ
プ１００は、外部回路と接続するためのリ−ドを備えて
おり、通常、このリ−ド４５は前述のリ−ドフレ−ムか
ら形成される。リ−ド４５の一端には、ボンディング部
があり、こことチップ１００に形成されたＡｌパッドな
どの接続電極６５は、ＡｌやＡｕなどのボンディングワ
イヤ７５によって電気的に接続される。チップ１００、
チップ載置部２５、ボンディングワイヤ７５及びリ−ド
４５の一部は、例えば、トランスファモ−ルド法などに
よりモ−ルド樹脂８５で被覆されている。
【０００３】近年、半導体集積回路装置の高集積化に伴
ってチップサイズは大きくなる傾向にあるが、一方で、
チップを搭載する半導体集積回路装置は、前述の樹脂封
止型に限らず他の型のものも半導体集積回路装置以外の
電子部品と同様に小型化や薄型化が進む傾向にあり、し
たがって、パッケ−ジサイズも現状を維持するか、さら
には、可能な限り小さくしなければならない。
【０００４】
【発明が解決しようとする課題】半導体集積回路装置の
小型化、薄型化の傾向が進む中で、従来のパッケ−ジで
は、十分その傾向に対応することが困難になって来てい
る。例えば、メモリカ−ドは、現在でも３ｍｍ以上の厚
さを有しているが、今後さらに薄くし、かつ、高密度実
装を実現しなければならない。ところが、図１８に示す
ように、チップ１０自体の厚みがｍ約０．３５ｍｍと比
較的薄くてもリ−ド４０先端の半導体集積回路装置が搭
載される回路基板（図示せず）との接続部からチップ１
０を被覆するモ−ルド樹脂８０の最上部までの距離Ｈ、
すなわち、半導体集積回路装置の高さは、可能な限り薄
くしても約１．２５ｍｍになってしまう（このとき、そ
のモ−ルド樹脂８０の厚さＴは約１．０ｍｍである）。
また、リ−ド４０は、モ−ルド樹脂８０によって保持さ
れるのである程度長くチップ１０と並んでモ−ルド樹脂
８０に被覆されなければならない。１つのリ−ド４０が
モ−ルド樹脂８０に埋設されている長さとリ−ド４０及
びチップ１０間の距離との合計をＤとすると、この半導
体集積回路装置の１辺の長さは、チップ１０自体の１辺
の長さより２Ｄは長くなっている。このＤを約１ｍｍと
すると、約２ｍｍは長くなる。
【０００５】さらに、この様な従来のモ−ルド樹脂タイ
プの半導体集積回路装置では、外部の水分は、リ−ド４
０−ボンディングワイヤ７０−接続電極６０の経路を通
って容易にパッケ−ジ内部に侵入し、長期的な信頼性を
低下させていた。また、半導体集積回路装置を回路基板
などに実装するときのリフロ−による温度上昇によって
モ−ルド樹脂８０にクラックが発生するなど信頼性に対
する大きな問題を引き起こしていた。シリコン基板とモ
−ルド樹脂の熱膨張係数が異なるために前記実装時にチ
ップにクラックが生じることもあり、これも大きな問題
であった。このモ−ルド樹脂は、熱伝導度が低いので消
費電力の大きな半導体装置に用いることも困難であっ
た。本発明は、この様な事情により成されたものであ
り、高密度実装の小型化、薄型化に対応する熱伝導性及
び耐湿性が良く信頼性の高いパッケ−ジを備えた半導体
集積回路装置及びその製造方法を提供する。
【０００６】
【課題を解決するための手段】本発明は、パッケ−ジに
半導体基板の非活性領域及び封止基板を用い、リ−ドが
半導体基板周辺の非活性領域の接続電極に形成すること
を特徴とする。すなわち、本発明の半導体集積回路装置
は、半導体基板と、前記半導体基板主面に半導体集積回
路が形成されている活性領域と、前記半導体基板主面の
周辺部の半導体集積回路が形成されない非活性領域と、
前記半導体基板主面の周辺部の前記非活性領域に形成さ
れた接続電極と、一端は、前記接続電極に接続され、他
端は前記半導体基板主面の外に延在しているリ−ドと、
前記接続電極と前記活性領域に形成されている集積回路
とを電気的に接続する接続手段と、前記半導体基板主面
上に形成され、少なくとも前記活性領域、前記接続電
極、前記リ−ドの前記半導体基板主面上に配置されてい
る部分及び前記接続手段を被覆する封止基板とを備えて
いることを第１の特徴としている。前記接続手段は、前
記半導体基板の前記活性領域と前記非活性領域との境界
にまたがって形成されている不純物拡散領域又は前記半
導体基板上の多結晶シリコン膜であることが可能であ
る。
【０００７】また、第１の半導体基板と、前記第１の半
導体基板主面に半導体集積回路が形成されている活性領
域と、前記第１の半導体基板主面の周辺部の半導体集積
回路が形成されない非活性領域と、前記第１の半導体基
板主面の周辺部の非活性領域に形成された接続電極と、
一端は、前記第１の半導体基板主面の接続電極に接続さ
れ、他端は、前記第１の半導体基板主面の外に延在して
いるリ−ドと、前記第１の半導体基板主面の接続電極と
前記第１の半導体基板主面の活性領域に形成されている
前記半導体集積回路とを電気的に接続する接続手段と、
前記第１の半導体基板主面に主面が向い合うように配置
されている第２の半導体基板と、前記第２の半導体基板
主面に半導体集積回路が形成されている活性領域と、前
記第２の半導体基板主面の周辺部の半導体集積回路が形
成されない非活性領域と、前記第２の半導体基板主面の
周辺部の非活性領域に形成された接続電極と、一端は、
前記第２の半導体基板主面の接続電極に接続され、他端
は、前記第２の半導体基板主面の外に延在しているリ−
ドと、前記第２の半導体基板主面の接続電極と前記第２
の半導体基板主面の活性領域に形成されている集積回路
とを電気的に接続する接続手段とを備えていることを第
２の特徴としている。
【０００８】また、本発明の半導体集積回路装置の製造
方法は、ガ−ドバンドを、前記半導体基板主面上及び前
記封止基板上、又は、前記第１の半導体基板主面上及び
前記第２の半導体基板主面上にそれぞれ形成する工程
と、前記半導体基板主面上及び前記封止基板上のガ−ド
バンド、又は、前記第１の半導体基板主面上及び前記第
２の半導体基板主面上のガ−ドバンドを重ね合せる工程
と、前記重ね合せたガ−ドバンドに超音波振動を与えて
これらガ−ドバンドを互いに結合することを特徴として
いる。
【０００９】
【作用】モ−ルド樹脂に代えて半導体集積回路が形成さ
れた活性領域を備えた半導体基板を含む封止基板をパッ
ケ−ジとして用いることにより小型化、薄膜化及び高熱
伝導性が達成され、また、リ−ドを半導体基板主面の周
辺部の非活性領域に形成した接続電極に接続するので、
従来のようにリ−ドがパッケ−ジの中を深く入り込んで
いない。従って、水分の経路が形成されないので耐湿性
が高くなる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、第１の実施例の半導体集積回路装置の断
面図であり、この半導体集積回路装置を形成する半導体
基板１は、Ｐ型シリコン半導体からなる。半導体装置が
形成される半導体基板は、その主面の表面領域の中央部
分に半導体素子を含む集積回路（図示せず）が形成さ
れ、この主面の周辺部分には集積回路が形成されていな
い。これは、半導体基板は円形のウェ−ハをチップ状に
切断して形成されるが、その切断部分及びその周辺は非
常に脆くなって変質している場合が多いので、この周辺
部分は半導体集積回路に用いると特性が大きく変化す
る。そこで、通常はこの部分には何も形成しない。半導
体集積回路が形成される主面の中央部分は、活性領域１
１といい、周辺部分は、非活性領域１２という。少なく
とも半導体基板１表面の活性領域１１と非活性領域１２
の境界にはフィ−ルド酸化膜２が形成されている。半導
体基板１の内部の表面領域に活性領域１１と非活性領域
１２に渡って、例えば、Ｎ型の高濃度の不純物拡散領域
３が形成されている。
【００１１】これは、半導体基板１の内部に形成されて
いる半導体集積回路と、この半導体集積回路装置を外部
回路と接続するリ−ド４とを電気的に接続するために形
成される。このリ−ド４を半導体基板１に接続するため
に、半導体基板１の上に形成されたフィ−ルド酸化膜２
によって活性領域１１とは隔てられている半導体基板１
周辺部分の非活性領域１２上に接続電極５を設ける。接
続電極５は、半導体基板１主面に露出しているＮ型不純
物拡散領域３上に形成され、この領域に直接形成された
Ｗなどの高融点金属のバリアメタル５１と、その上に形
成されているＡｕバンプ電極５２から構成されている。
バリアメタルは、Ｗ、Ｍｏ、Ｔｉなどの高融点金属以外
にもＴｉＮなどのようなそれらの窒化物を用いることが
できる。このバンプ電極５２に、例えば、Ｓｎメッキさ
れたＣｕなどからなるリ−ド４が熱圧着されている。半
導体基板１主面は、ＳｉＯ2 などの絶縁膜６で被覆され
ており、このバンプ電極５２は、この絶縁膜６の上に突
出している。さらに、半導体基板１の活性領域１１上に
は、絶縁膜６の上にＡｌなどの金属配線７が形成されて
いる。この金属配線７は、図示はしないが活性領域１１
に形成されている集積回路と電気的に接続されている。
そして、この金属配線７が、絶縁膜６に形成したコンタ
クト孔６１を介して不純物拡散領域３と電気的に接続さ
れる。
【００１２】この様に、半導体基板１内部の集積回路
は、半導体基板１上の金属配線７−不純物拡散領域３−
接続電極５−リ−ド４を経て外部回路と接続される。こ
の金属配線７は、半導体基板１上に形成された１層目の
配線でも良く、また、多層配線の内の任意の配線を利用
することができる。これらのリ−ド４及び金属配線７を
被覆するように層間絶縁膜６１が形成され、その上にＢ
ＰＳＧなどからなるパッシベ−ション膜８が形成され、
このパッシベ−ション膜８は平坦化される。この平坦化
されたパッシベ−ション膜８にシリコン半導体基板など
の封止基板１０をのせ、エポキシ樹脂やポリイミドなど
の有機接着剤９により両者を接着する。半導体基板１端
部から接続電極５の端まで約２０μｍ、接続電極５の幅
は約５０μｍ、そして、非活性領域１２のフィ−ルド酸
化膜２の幅が約１００μｍなので、この実施例における
半導体基板１周辺部の非活性領域１２の幅ｘは約１７０
μｍである。この幅ｘは、６０〜５００μｍ程度にする
ことが可能である。以上のように、本発明によれば、薄
型化された半導体装置を得ることができ、また、リ−ド
は、半導体基板周辺部の非活性領域に形成されているの
で、外部の水分の侵入経路が従来のように半導体集積回
路装置の奥へ形成されておらず耐湿性が大きく向上す
る。なお、リ−ド４と活性領域とを電気的に接続する不
純物拡散領域３は、その活性領域内のトランジスタのド
レインまたはゲ−トに接続する。或いは、このトランジ
スタのドレイン自身を非活性領域に延在させて、このド
レインの一部を非活性領域の接続電極と活性領域のトラ
ンジスタとを接続する接続手段とすることができる。
【００１３】つぎに、図２乃至図５を参照して本発明の
製造方法を説明する。基板は、例えば、Ｐ型シリコン半
導体基板１を用い、その主面の表面領域の中央部分を活
性領域１１とし、その周辺部分及び表面領域以外を非活
性領域１２とする。そして、少なくとも主面の活性領域
１１と非活性領域１２の境界には、例えば、ＬＯＣＯＳ
法によるフィ−ルド酸化膜２が形成されている。フィ−
ルド酸化膜は、この他にも、活性領域１１の所定の場所
に素子分離領域として形成される。この半導体基板１の
活性領域１１及びその上に集積回路を構成する半導体素
子などを形成する。その形成工程において、所定の不純
物拡散領域を形成するときに、同時にＮ型の高濃度不純
物拡散領域３を半導体基板１の表面領域において前記活
性領域１１と非活性領域１２にわたるように所望の数だ
け形成する。不純物拡散領域３は低抵抗の配線層として
利用されるので、この不純物は、導電型を限定する必要
はなく、Ｐ型でもＮ型でもよい。そして、半導体基板１
に、半導体集積回路（図示せず）を形成してから半導体
基板１上にＳｉＯ2 などの層間絶縁膜６１を形成する。
【００１４】次いで、層間絶縁膜６１を選択的にエッチ
ングして、活性領域１１の不純物拡散領域３、非活性領
域１２の不純物拡散領域３及び活性領域１１の不純物拡
散領域３以外の領域が露出するようにそれぞれ複数のコ
ンタクト孔１３、１４、１５を形成する。そして、非活
性領域１２のコンタクト孔１４には、接続電極５の下地
金属層となるバリアメタル５１を形成し、その上にＡｕ
などからなるバンプ電極５２を形成する。活性領域１１
の不純物拡散領域３のコンタクト孔１３及びこの領域以
外のコンタクト孔１５には、例えば、Ａｌを埋設し、層
間絶縁膜６１上に形成したＡｌ配線７と適宜接続する。
活性領域１１上のＡｌ配線７を被覆するように層間絶縁
膜６１上に層間絶縁膜６２を形成する。ここまでは、シ
リコンの単結晶インゴットをスライスして形成したシリ
コンウェーハの状態で処理する。そして、Ａｌ配線７や
接続電極５を形成してから、シリコンウェーハを切断し
て図３に示すように複数の半導体基板１にする。この実
施例では、バリアメタル５１は、コンタクト孔の側壁に
も形成されているが（図１参照）、図８に示すようにコ
ンタクト孔の底辺のみに形成する方法を用いることもで
きる。
【００１５】その後、例えば、Ｃｕなどからなるリ−ド
４の一端をバンプ電極５２上に載置し、加熱圧着して両
者を接続する。リ−ド４の表面にはＳｎメッキが施され
ているのでバンプ電極５２のＡｕとＳｎが共晶を形成し
てリ−ド４と接続電極５は強固に結合する。そして、こ
の接続部のみならず半導体基板１表面全体にパッシベ−
ション膜８を形成してから、この上にエポキシ樹脂など
の有機接着剤９を塗布し、活性領域のないシリコン半導
体からなる封止基板１０をこの上に載せて半導体基板１
と封止基板１０とを接着する。リ−ド４の先端は整形さ
れ回路基板１６に加熱ツ−ル１７で取付けられる（図
５）。以上のように、この方法によれば配線層となる不
純物拡散領域は、半導体基板の活性領域に形成される集
積回路の不純物拡散領域を形成する工程と同時に形成す
るので工程が簡略化される。
【００１６】次ぎに、図６及び図７を参照して第２の実
施例を説明する。図は半導体集積回路装置の製造工程を
説明する部分断面図である。半導体基板１上の層間絶縁
膜６１にコンタクト孔１３、１４を形成するまでは前実
施例と同じである。この実施例では活性領域１１上にＡ
ｌ配線７を形成する工程時に非活性領域１２に形成され
たコンタクト孔１４内に前実施例に用いたバリアメタル
に代えて下地金属層にＡｌ５３を堆積させ、この上にＡ
ｕバンプ５２を堆積させる。Ａｕバンプの代わりにＡｕ
−Ｇｅバンプを用いても良い。リ−ド４には、やはりＳ
ｎメッキを施したＣｕを用いるのでリ−ド４とバンプ電
極５２間にはＡｕ−Ｓｎ共晶が形成されて両者を強固に
結合する。この後、非活性領域１２を含む半導体基板１
上に平坦化されたＢＰＳＧ膜などのパッシベ−ション膜
８が形成されてその上にエポキシ樹脂接着剤９を用いて
シリコン半導体基板からなる封止基板１０を取付ける。
【００１７】この封止基板１０の接着剤９に対する面に
は、例えば、ＣＶＤにより形成したＳｉＯ2 からなる絶
縁膜１８が形成されている。パッケ−ジとしての封止基
板の絶縁性はパッシベ−ション膜や接着剤などによって
保たれているが、封止基板の半導体基板を保護する表面
を絶縁被覆することで、その絶縁性が一層向上する。絶
縁膜材料には、ＳｉＯ2 の他にＳｉ3 Ｎ4 を用いること
ができ、これらの材料は、パッシベ−ション膜として用
いることが可能である。
【００１８】次ぎに、図８を参照して第３の実施例を説
明する。図は、半導体集積回路装置の部分断面図及び半
導体基板の平面図である。この実施例は、封止基板１０
を半導体基板１に取付ける手段に特徴があり、前実施例
の有機接着剤の代わりガラス封止を利用する。半導体基
板１に半導体集積回路、配線７、層間絶縁膜６１などを
施し、非活性領域１２に配線層となる不純物拡散領域３
と電気的に接続している接続電極５を形成し、この電極
５のバンプ電極５２にリ−ド４を取付ける。このバンプ
電極５２の下には、バリアメタル５１が形成されてい
る。そして、配線７を含む活性領域１１を層間絶縁膜６
２で被覆してからリ−ド４や配線７上にＢＰＳＧなどの
パッシベ−ション膜８を施す。この配線７は、半導体基
板１上の第１層目の配線でも多層配線の再上層の配線で
も良い。そして、このパッシベ−ション膜８の非活性領
域１２の部分に低融点ガラスからなるリング状のガラス
封止体９１を載せる。ついで、この封止基板１０を半導
体基板１に載せ、約２００℃程度の温度で加熱圧着す
る。この方法により、封止基板を含むパッケ−ジは、半
導体基板内部を気密に封止する。なお、封止基板１０の
ガラス封止体９１があたる部分には、例えば、Ａｕなど
のメタライズ層を形成しても良い。そして、この封止基
板１０をメタライズ層とガラス封止体９１とが重なるよ
うに半導体基板１に載せて加熱圧着する。この方法によ
れば、パッケ−ジの気密性が向上する。
【００１９】次いで、図９を参照して第４の実施例を説
明する。図は、半導体集積回路装置の部分断面図及び半
導体基板の平面図である。この実施例は、前記第３の実
施例と同様に封止基板１０を半導体基板１に取付ける手
段に特徴がある。半導体基板１に半導体集積回路、配線
７、層間絶縁膜６１などを施し、非活性領域１２に配線
層となる不純物拡散領域３と電気的に接続している接続
電極５を形成し、この電極５のバンプ電極５２にリ−ド
４を取付ける。バンプ電極５２の下にはバリアメタル５
１が形成されている。そして、配線７を含む活性領域１
１を層間絶縁膜６２で被覆してからリ−ド４や配線７上
にＢＰＳＧなどのパッシベ−ション膜８を施す。この配
線７は、半導体基板１上の第１層目の配線でも多層配線
の再上層の配線でも良い。そして、この層間絶縁膜６２
上に、例えば、Ａｌなどからなるガ−ドバンド９３をス
パッタリング法などによりリング状に形成する。封止基
板１０にも同様なＡｌなどからなるガ−ドバンド９４
を、例えば、スパッタリング法により形成する。次い
で、このガ−ドバンド９３、９４を合わせるように封止
基板１０を半導体基板１に重ねる。そして、これらガ−
ドバンド９３、９４に超音波振動を加えながら圧着して
封止基板１０を半導体基板１に強固に接合する。パッケ
−ジの気密性が高くなる。
【００２０】シリコン半導体の封止基板１０の基板１と
面する表面はＳｉＯ2 やＳｉ3 Ｎ4などの絶縁膜で被覆
しておくことも可能である。このガ−ドバンド９３の半
導体基板１上の位置は、できる限り外側が好ましいが、
リ−ド４の上に形成すると、その接合時にリ−ド４が破
損したり、接合部から剥離する可能性があるので、リ−
ド４に重ねることはできない。したがって、図に示すよ
うに、活性領域１１と非活性領域１２の境界領域、例え
ば、フィ−ルド酸化膜２の上に形成するのが好ましい。
【００２１】次ぎに、図１０を参照して第５の実施例を
説明する。この実施例では、封止基板に半導体基板を用
い、その半導体基板に活性領域を設けて、ここに半導体
集積回路を形成することに特徴が有る。従来の半導体チ
ップを重ねた形に外見上は似ているが、半導体チップの
外側、即ち、半導体基板の非活性領域がパッケ−ジにな
っている点で異なっており、また、外部接続用リ−ドが
非活性領域である半導体基板の周辺部分に接続されてい
る点が異なっている。図は、半導体集積回路装置の断面
図である。シリコン半導体基板１に半導体集積回路、配
線７、層間絶縁膜６１などを施し、非活性領域１２に配
線層となる不純物拡散領域３と電気的に接続している接
続電極５を形成し、この電極５のバンプ電極５２にリ−
ド４を取付ける。バンプ電極５２の下にはバリアメタル
５１が形成されている。そして、配線７を含む活性領域
１１を層間絶縁膜６２で被覆してからリ−ド４や配線７
上にＢＰＳＧなどのパッシベ−ション膜８を施す。この
配線７は、半導体基板１上の第１層目の配線でも多層配
線の再上層の配線でも良い。
【００２２】一方、封止基板１０については、封止基板
であるシリコン半導体基板の活性領域１１０に半導体集
積回路、配線７０、層間絶縁膜６１０などを施し、非活
性領域１２０に配線層となる不純物拡散領域３０と電気
的に接続している接続電極５０を形成し、この電極５０
のバンプ電極５２０にリ−ド４０を取付ける。バンプ電
極５２０の下にはバリアメタル５１０が形成されてい
る。そして、配線７０を含む活性領域１１０を層間絶縁
膜６２０で被覆してからリ−ド４０や配線７０上にＢＰ
ＳＧなどのパッシベ−ション膜８０を施す。この配線７
０は、半導体基板１０上の第１層目の配線でも多層配線
の再上層の配線でも良い。この様にそれぞれ処理した半
導体基板１及び封止基板１０に低融点ガラスのガラス封
止体９１を挟み、これを２００℃前後で加熱圧着して両
者を気密に接合する。ガラス材料としては、例えば、Ｚ
ｎＯを５〜２０％程度含む鉛−亜鉛−硼酸系ガラスやコ
−ニング７５８３ガラス等があり、これらは、封止温度
３８０〜４６０℃程度で処理される。半導体集積回路装
置を完成する。半導体基板と封止基板とに形成されてい
る半導体集積回路は同じ回路でも互いに異なる回路でも
良い。また、一方半導体基板がＣＰＵなどのロジック回
路である場合に、他方半導体基板がメモリ回路である様
に種類が異なることもできる。一方に放熱性の高い回路
を形成し、他方は、通常の放熱の少ない回路とすること
ができる。
【００２３】次ぎに、図１１を参照して第６の実施例を
説明する。この実施例は、放熱性を改善したことに特徴
がある。リ−ド４を半導体基板１に取付け、封止基板１
０を半導体基板１に固着する。そして、封止基板１０の
上に放熱フィン１９を取付ける。放熱フィン１９は、封
止基板１０があるので、取付けが容易になる。また、こ
の実施例の変形例として封止基板１０そのものを放熱フ
ィンとすることができる。この場合は、封止基板１０に
放熱性の高いＣｕなどの材料を用いる。このときは、当
然フィンを別体に取付ける必要は無いので、半導体集積
回路装置が厚くなることはない。さらに、封止基板１に
集積回路が形成された活性領域を有するシリコン半導体
基板を用い、その上に放熱フィン１９を取付けることが
できる。次ぎに、図１２を参照して第７の実施例を説明
する。図は、回路基板に取付けるための半導体集積回路
装置の断面図であり、回路基板への取付け及びそのため
のリ−ドの加工形状を説明する。パケ−ジングされた半
導体集積回路装置は、半導体基板とこれを保護する封止
基板からなり、ここでは、これをチップ２１として一体
化して示している。図１２（ａ）は、チップ２１から複
数のリ−ド４がほぼ整列されて真直ぐ垂直に１方向から
導出している。そして、これらのリ−ド４は、回路基板
１６の取付孔に挿入されている。
【００２４】リ−ド４のみで保持させるため、チップ２
１と回路基板１６の間のリ−ドの周りにチップ２１を回
路基板１６と絶縁させるために挿入しているポリイミド
など絶縁シ−ト２２が、チップ２１を保持する補強をし
ている。図１２（ｂ）は、リ−ド４がチップ２の対向す
る２方向から導出し、先端が直角に曲げられている。こ
のチップを基板に取付けるには、図１２（ａ）と同様に
リ−ド４先端を回路基板１６に垂直に挿入する。チップ
２１は回路基板１６に平行に配置される。図１２（ｃ）
に示すリ−ド４は整列された複数のリ−ド４が同一方向
から導出され、２つに別れて反対方向にそれぞれ直角に
曲げられている。これらのリ−ド４先端は、回路基板１
６の上に固着されるので、チップ２１は図１２（ａ）と
同様に宙に浮いたような状態になるので、やはり絶縁シ
−トなどで、絶縁を兼ねて補強をする必要がある。図１
２（ｄ）は２方向から導出されたリ−ド４をそれぞれチ
ップ２１の辺に沿って折曲げ、この折曲げ部を回路基板
１６上に取付ける。
【００２５】次ぎに、図１３を参照して第８の実施例を
説明する。図は本発明を適用した積層メモリを回路基板
１６に取付けた状態を示したものであり、図１３（ａ）
は、この実施例の積層メモリ、図１３（ｂ）は、従来の
モ−ルド樹脂でパッケ−ジングされた積層メモリの断面
図を示している。図１３（ａ）のメモリは半導体基板１
とこれを封止する封止基板１０と複数の２方向から導出
したリ−ドとからなる複数のメモリ単体、即ち、前図の
チップ２１を接着剤９などで接合して積層体とする。接
着剤を用いなくとも良い。各単体からのリ−ドは互いに
重なるリ−ドを１つに繋ぎ、これを回路基板１６に接続
してこのメモリを回路基板に搭載する。図１３（ｂ）に
示す従来の積層メモリも同じ様に回路基板１６に取付け
られる。このメモリも４つのメモリ単体を積層してい
る。メモリ単体は集積回路が形成された半導体基板とこ
れを被覆保護するモ−ルド樹脂から構成されたチップ２
１からなり、その厚さは約１ｍｍであるので、４層にな
ると少なくとも４ｍｍの厚さになる。一方、図１３
（ａ）に示す実施例のメモリは半導体基板１及び封止基
板１０の厚さがそれぞれ１５０〜４５０μｍ程度なの
で、約０．６〜１．８ｍｍの厚さになる。しかも封止基
板１０にも集積回路が形成された半導体基板を用いれ
ば、その容量が図１３（ａ）の半導体集積回路装置と同
じでありながら、厚さは１／２以下にする事ができる。
【００２６】次に、図１４を参照して第９の実施例を説
明する。この実施例では、封止基板１０に集積回路が形
成された半導体基板を用いる。図１４（ａ）は、装置の
断面図、図１４（ｂ）は、そのＡ−Ａ′部分の断面図、
図１４（ｃ）は、そのＢ−Ｂ′部分の断面図である。図
は、リ−ドの接続部分のみを示し、基板内部及び絶縁部
分の構造は図示しないで省略する。リ−ド４、４０は、
基板の互いに対向する側面の２方向から導出している。
半導体基板１のバンプ５２に接続されたリ−ド４及び封
止基板１０のバンプ５２０に接続されたリ−ド４０は、
同一方向において交互に１列に導出している。
【００２７】次に、図１５を参照して第１０の実施例を
説明する。図は、ＴＱＦＰ（Thin Quad Flat Package)
またはＱＦＰタイプの半導体集積回路装置の半導体基板
および封止基板に取付けたリ−ドの配置を示す平面図で
ある。リ−ドの配置を明確に説明するために前実施例の
ようにバンプや活性領域は省略する。この半導体集積回
路装置は、半導体基板の各辺からリ−ドが導出する４方
向導出型である。従来、半導体基板は、１枚なので、半
導体基板の各辺からリ−ドを引出すが、この実施例で
は、封止基板も半導体基板を用いるので、２枚の活性領
域を有する半導体基板を利用する。下部の半導体基板１
は、その左右の辺からリ−ド４を導出し、上部の半導体
基板１０は、上下の辺からリ−ド４０を導出する。
【００２８】次に、図１６を参照して第１１の実施例を
説明する。この実施例でも封止基板１０には活性領域を
有する半導体基板を用いる。図１６（ａ）は半導体基板
１と封止基板１０とリ−ド４、４０を挟んで張合わせた
状態の平面図、図１６（ｂ）は、そのＣ−Ｃ′部分の断
面図、図１６（ｃ）は、そのＤ−Ｄ′部分の断面図であ
る。例えば、デ−タ線などをリ−ドに用いる場合に、リ
−ドａのように両方の半導体基板１、１０のバンプ５
２、５２０に接続することができる。しかし、半導体基
板選択用端子は、両半導体基板に共用することができ
ず、リ−ドｂのように上部の半導体基板１０のバンプ５
２０に接続し、リ−ドｃのように下部の半導体基板１の
バンプ５２に接続する。これは、図１３に示すメモリに
用いて最適である。
【００２９】次に、図１７を参照して第１２の実施例に
ついて説明する。この実施例では、半導体基板の非活性
領域に形成されている接続電極と活性領域に形成されて
いる半導体集積回路とを電気的に接続する接続手段とし
て半導体基板上のポリシリコンを用いる。図は、半導体
集積回路装置の半導体基板１の部分断面図である。この
ポリシリコン２３は、活性領域１１上と非活性領域１２
と活性領域１１との境界にあるフィ−ルド酸化膜２の上
に形成され、非活性領域１２上の電極パッド５２の上に
延在している。このポリシリコン２３は、活性領域１１
内の集積回路と接続する高濃度不純物拡散領域２４と接
触し、外部回路と接続するリ−ド４は、バリアメタル５
１上においてポリシリコン２３に接続される（図１７
（ａ））。一方、半導体基板１の内部のＮ＋高濃度不純
物拡散領域２４を用いないで、半導体集積回路と接続し
ている活性領域１１の上のＡｌ配線７を用いることもで
きる（図１７（ｂ））。なお、半導体基板の非活性領域
の接続電極に接続されるリ−ドには、いわゆるＴＡＢ(T
ape Automated Bonding)テ−プというテ−プ状のフィル
ムに繰返し形成された導体のリ−ドを用いることができ
る。
【００３０】
【発明の効果】以上のように、本発明では、半導体基板
や金属板などの封止基板をモ−ルド樹脂に代えて用いて
いるので、熱抵抗が小さく封止性の高い薄型化されたパ
ッケ−ジが得られる。また、このパッケ−ジはリ−ドが
封止体の中の活性領域まで入っていないので、水分の侵
入経路が短く耐湿性が高くなっている。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体集積回路装置の
断面図。
【図２】図１の半導体集積回路装置の製造工程断面図。
【図３】図１の半導体集積回路装置の製造工程断面図。
【図４】図１の半導体集積回路装置の製造工程断面図。
【図５】図１の半導体集積回路装置の製造工程断面図。
【図６】第２の実施例の半導体集積回路装置の製造工程
断面図。
【図７】図６の半導体集積回路装置の製造工程断面図。
【図８】第３の実施例の半導体集積回路装置の断面図及
びその平面図。
【図９】第４の実施例の半導体集積回路装置の断面図及
びその平面図。
【図１０】第５の実施例の半導体集積回路装置の断面
図。
【図１１】第６の実施例の半導体集積回路装置の断面
図。
【図１２】第７の実施例の半導体集積回路装置の断面
図。
【図１３】第８の実施例及び従来の半導体集積回路装置
の断面図。
【図１４】第９の実施例の半導体集積回路装置の断面
図。
【図１５】第１０の実施例の半導体集積回路装置の平面
図。
【図１６】第１１の実施例の半導体集積回路装置の平面
図及び断面図。
【図１７】第１２の実施例の半導体集積回路装置の断面
図。
【図１８】従来の半導体集積回路装置の断面図。
【符号の説明】
１ シリコン半導体基板 ２、２０ フィ−ルド酸化膜 ３、２４、３０ 高濃度不純物拡散領域 ４、４０、４５ リ−ド ５、５０ 接続電極 ６、１８ 絶縁膜 ７、７０ Ａｌ配線 ８、８０ パッシベ−ション膜 ９ 接着剤 １０ 封止基板 １１、１１０ 活性領域 １２、１２０ 非活性領域 １３、１４、１５ コンタクト孔 １６ 回路基板 １７ 加熱ツ−ル １９ 放熱フィン ２１ チップ ２２ 絶縁フィルム ２３ ポリシリコン ２５ チップ載置部 ３５ 絶縁接着剤 ５１ バリアメタル ５２ バンプ電極 ５３ Ａｌ膜 ５５ ボンディング部 ６１、６２ 層間絶縁膜 ６５ 電極パッド ７５ ボンディングワイヤ ８５ モ−ルド樹脂 ９１ 低融点ガラス ９２、９３ ガ−ドバンド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板主面に半導体集積回路が形成されている
    活性領域と、 前記半導体基板主面の周辺部の半導体集積回路が形成さ
    れない非活性領域と、 前記半導体基板主面の前記非活性領域に形成された接続
    電極と、 一端は、前記接続電極に接続され、他端は、前記半導体
    基板の主面の外に延在しているリ−ドと、 前記接続電極と前記活性領域に形成されている集積回路
    とを電気的に接続する接続手段と、 前記半導体基板主面上に形成され、少なくとも前記活性
    領域、前記接続電極、前記リ−ドの前記半導体基板主面
    上に配置されている部分及び前記接続手段を被覆する封
    止基板とを備えていることを特徴とする半導体集積回路
    装置。
  2. 【請求項２】 前記接続手段は、前記半導体基板の前記
    活性領域と前記非活性領域との境界にまたがって形成さ
    れている不純物拡散領域又は前記半導体基板上の多結晶
    シリコン膜であることを特徴とする請求項１に記載の半
    導体集積回路装置。
  3. 【請求項３】 第１の半導体基板と、 前記第１の半導体基板主面に半導体集積回路が形成され
    ている活性領域と、 前記第１の半導体基板主面の周辺部の半導体集積回路が
    形成されない非活性領域と、 前記第１の半導体基板主面の周辺部の非活性領域に形成
    された接続電極と、 一端は、前記第１の半導体基板主面の接続電極に接続さ
    れ、他端は、前記第１の半導体基板主面の外に延在して
    いるリ−ドと、 前記第１の半導体基板主面の接続電極と前記第１の半導
    体基板主面の活性領域に形成されている前記半導体集積
    回路とを電気的に接続する接続手段と、 前記第１の半導体基板主面に主面が向い合うように配置
    されている第２の半導体基板と、 前記第２の半導体基板主面に半導体集積回路が形成され
    ている活性領域と、 前記第２の半導体基板主面の周辺部の半導体集積回路が
    形成されない非活性領域と、 前記第２の半導体基板主面の周辺部の非活性領域に形成
    された接続電極と、 一端は、前記第２の半導体基板主面の接続電極に接続さ
    れ、他端は、前記第２の半導体基板主面の外に延在して
    いるリ−ドと、 前記第２の半導体基板主面の接続電極と前記第２の半導
    体基板主面の活性領域に形成されている集積回路とを電
    気的に接続する接続手段とを備えていることを特徴とす
    る半導体集積回路装置。
  4. 【請求項４】 ガ−ドバンドを、前記半導体基板主面上
    及び前記封止基板上又は、前記第１の半導体基板主面上
    及び第２の半導体基板主面上にそれぞれ形成する工程
    と、 前記半導体基板主面上及び前記封止基板上の前記ガ−ド
    バンド、又は、前記第１の半導体基板主面上及び前記第
    ２の半導体基板主面上の前記ガ−ドバンドを重ね合せる
    工程と、 前記重ね合せたガ−ドバンドに超音波振動を与えてこれ
    らガ−ドバンドを互いに結合することを特徴とする請求
    項１乃至請求項３に記載の半導体集積回路装置の製造方
    法。
JP4328892A 1992-11-14 1992-11-14 半導体集積回路装置及びその製造方法 Pending JPH06151616A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4328892A JPH06151616A (ja) 1992-11-14 1992-11-14 半導体集積回路装置及びその製造方法
US08/151,176 US5463245A (en) 1992-11-14 1993-11-12 Semiconductor integrated circuit device having sealing means
KR1019930024131A KR970007178B1 (ko) 1992-11-14 1993-11-13 반도체 집적 회로 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4328892A JPH06151616A (ja) 1992-11-14 1992-11-14 半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06151616A true JPH06151616A (ja) 1994-05-31

Family

ID=18215265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4328892A Pending JPH06151616A (ja) 1992-11-14 1992-11-14 半導体集積回路装置及びその製造方法

Country Status (3)

Country Link
US (1) US5463245A (ja)
JP (1) JPH06151616A (ja)
KR (1) KR970007178B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
KR100787678B1 (ko) * 2000-03-10 2007-12-21 스태츠 칩팩, 엘티디. 플립칩 내장형 리드프레임 패키지 및 그 처리과정
JP5135815B2 (ja) * 2006-02-14 2013-02-06 ミツミ電機株式会社 半導体集積回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
JP3144817B2 (ja) * 1990-03-23 2001-03-12 株式会社東芝 半導体装置
JPH0590452A (ja) * 1991-09-25 1993-04-09 Sony Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR970007178B1 (ko) 1997-05-03
KR940012583A (ko) 1994-06-23
US5463245A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US6420208B1 (en) Method of forming an alternative ground contact for a semiconductor die
JPS6355213B2 (ja)
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
JP2001102515A (ja) 半導体装置
KR20020084889A (ko) 반도체장치
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
US6576988B2 (en) Semiconductor package
CN211929479U (zh) 半导体器件
US20060231932A1 (en) Electrical package structure including chip with polymer thereon
JPH06151616A (ja) 半導体集積回路装置及びその製造方法
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JPS61187262A (ja) 半導体素子
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
CN210897259U (zh) 半导体封装体
JPS6158248A (ja) 薄型半導体装置
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JP2002083923A (ja) 半導体集積回路装置及びそれを実装した半導体モジュール

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees