[go: up one dir, main page]

JPH0614548B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0614548B2
JPH0614548B2 JP56178264A JP17826481A JPH0614548B2 JP H0614548 B2 JPH0614548 B2 JP H0614548B2 JP 56178264 A JP56178264 A JP 56178264A JP 17826481 A JP17826481 A JP 17826481A JP H0614548 B2 JPH0614548 B2 JP H0614548B2
Authority
JP
Japan
Prior art keywords
annealing
semiconductor layer
layer
insulating layer
reducing atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56178264A
Other languages
English (en)
Other versions
JPS57109377A (en
Inventor
マイケル・ジヨン・リ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BURITEITSUSHU TEKUNOROJII GURUUPU Ltd
Original Assignee
BURITEITSUSHU TEKUNOROJII GURUUPU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BURITEITSUSHU TEKUNOROJII GURUUPU Ltd filed Critical BURITEITSUSHU TEKUNOROJII GURUUPU Ltd
Publication of JPS57109377A publication Critical patent/JPS57109377A/ja
Publication of JPH0614548B2 publication Critical patent/JPH0614548B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係る。本発明は薄膜ト
ランジスタ及び他の半導体装置の製造に適用される。
薄膜トランジスタ（即ちＴＦＴ）はＭＯＳＦＥＴ（メタ
ルオキサイドシリコン電界効果トランジスタ）の薄型等
効物である。これはスイツチングの使用目的に有用な高
入力インピーダンスの非線型装置である。これは、従来
の電界効果トランジスタと同様に、ソース、ドレイン及
びゲート電極を有している。ｎ型エンハンスメント装置
の場合には、正の電圧がゲーオに印加されれば、ソース
とドレインとの間のインピーダンスが小さい（オン状
態）。ゲート電圧が０であれば、ソースとドレインとの
間のインピーダンスが大きい。
このような装置は、マトリクスの各交差点が表示装置の
画像面を構成するような平坦パネルのマトリクス表示装
置をスイツチングするのに有用であることが示唆されて
いる。このような表示装置は液晶素子、エレクトロルミ
ネツセンス素子、又はエレクトロクロミツク素子を用い
ている。これらの種々の型式の表示装置は、ＴＦＴを素
子用の活性スイツチ装置として各画像点に組合わせれば
更に効果的であろう。付着の面域はマスキングによつて
制限されるだけであるから、表示パネルと同じ寸法にわ
たつてＴＦＴの配列体を設けてパネルと一体化させるこ
とができる。
マトリクス表示装置にスイツチとして使用するために
は、ＴＦＴは長期間にわたつて作動した時に安定でなけ
ればならず、オンにされた時は許容アドレス時間中に各
画像点を充電できるに充分な程インピーダンスが低くな
ければならず、オフ状態においてはその素子が再びアド
レスされるまで各画像点に対する電荷の減衰を防止する
に充分な程インピーダンスが高くなければならず、そし
てオン電流対オフ電流の比が充分に大きくなければなら
ない。安定性に関与した問題としては、先ず第１に、一
定のゲートバイアスの下で装置を作働した時にドレイン
電流が対数的にゆつくりと減衰し、そして第２に、程度
のはつきりしない不可逆な減衰が大気又は画素上の層に
よつて生じることである。実際には、所要のオン電流値
は容易に得ることができるが、充分に低いオフ電流値を
得ることは困難である。
本発明の目的は、充分に安定であり且つオフ電流の値が
小さい半導体装置を提供することである。
本発明によれば、薄膜半導体装置の製造方法は、多結晶
物質の半導体層と、この半導体を保護する絶縁層とを含
む適当な電気特性の物質の層を絶縁基体上に付着して上
記半導体装置を形成し、このようにして形成された装置
を酸化雰囲気中でアニールするという工程を具備する。
上記アニールは第１に還元雰囲気中で行ない次いで酸化
雰囲気中で行なうのが好ましい。
本発明を実施する場合、保護絶縁層は電気的な損失が小
さくなければならず且つ多孔性であつてはならず、然も
所要の電気特性を悪化するように半導体層と反応しては
ならない。このような絶縁層として適した物質はシリカ
である。
本発明を更に良く理解するため、添付図面を参照して本
発明を詳細に説明する。
さて第１図を参照すれば、適当な物質の金属ステンシル
マスクを介して逐次に付着を行なうことによりＴＦＴが
製造される。例えばアルミノシリケートガラスのような
適当な物質の絶縁基体１の上にスパツタリングによつて
厚み１００nmのシリカの基礎被膜２を付着する。この基
礎被膜２は平滑層として働き、基体からの汚染物の拡散
を防止する。
次いで厚み５nmのアルミニウムで形成されるゲート電極
３を適当なマスクを介して蒸着する。次いで厚み１００
nmのシリカの絶縁層４をスパツタリングし、その請多結
晶物質である硫化カドミウムの半導体層５を４０nmの厚
みまで蒸着する。次いで、クロムのソース接触部及びド
レイン接触部を金属マスクにより半導体層５の表面上に
５０nmの厚みまで蒸着し、そして１２０nm厚みのアルミ
ニウム層を蒸着することによつてこれら接触部をバツク
アツプしてソース電極６及びドレイン電極７を形成す
る。最後に、カプセル封じ材のシリカ層８の装置の上面
にわたつて１００nmの厚みまでスパツタリングする。
スパツタリング操作はアルゴン９５％と酸素５％との混
合体中で高周波スパツタリングを行なうことによつて実
施され、そして蒸着操作は抵抗加熱によつて実施され
る。
第２図は、第１図の基体及び基礎引膜と同様の基体１及
び基礎被膜２を有するＴＦＴの別の構造を示している。
第２図の構造では、ソース電極１６及びドレイン電極１
７を基礎被膜２上に直接付着しそしてこれら電極間に半
導体層１５を付着する。これらのソース及びドレイン電
極並びに半導体層を次いでシリカの絶縁層１４でカバー
する。この絶縁層はスパツタリングによつて付着され
る。最後に、金属マスクにより半導体層１５の表面上に
ゲート電極１３を付着する。
第２図の構造では、第１図の構造体のカプセル封じ材の
層８と同様に絶縁層１４が半導体層１５を保護するよう
に働くことが明らかである。
第１図及び第２図にはＴＦＴが１つしか示されていない
が、表示パネルに対応する面域をカバーするように多数
のＴＦＴを同時に製造できることが明らかであろう。
次いで、この製造された装置又はその配列体にアニーリ
ング処理を程す。この処理においては、配列体を還元雰
囲気中で１時間アニールする。このような雰囲気は水素
と不活性ガスとの混合体を含む。不活性ガスを用いる目
的は、水素の濃度を爆発レベルより下げることである。
適当な混合体としては水素１０％と窒素９０％であり、
３８０℃の温度でアニーリングを行なう。このアニーリ
ング工程の後に第２のアニーリング工程を行ない、この
場合は３８０℃の純粋な酸素の雰囲気中で配列体を３時
間アニールする。
上記した層の厚みは一列に過ぎず、適当であると考えら
れる場合には変更してもよい。アニーリングの時間は半
導体層及びカプセル封じ層の厚みに基づいて変えること
ができ、層の厚みが厚い程、アニーリングの所要時間が
長くなる。温度を上昇することによつてアニーリングの
時間を短縮することができる。
還元雰囲気中での最初のアニーリングの作用はスパツタ
リング工程によつて生じた損傷部を除去すると共に拡散
を促進することである。酸化雰囲気中での次のアニーリ
ング作用は半導体層のキヤリヤ密度を下げることであ
る。或る場合には、還元雰囲気中での最初のアニーリン
グ工程を省略しそして酸化雰囲気中でのアニーリングの
みを行なうようにすることができる。このような場合に
は、アニーリング時間を９時間以上に延ばすことが望ま
しい。
上記の工程に基づいて作られたＴＦＴは減衰率が１０年
当たり２．５％未満であることを示しており、これは６
年間連続的に作動した場合にドレイン電流の変化が２０
％であることに相当する。更に、加速エージングテスト
において、オン：オフ電流比はオフ電流が６×１０-11
アンペア以下の状態で実質的に約１０６ に一定に保た
れる。
上記した方法はステンシルマスクによつて作られたＴＦ
Ｔにも写真平版及びエツチングによつて作られたＴＦＴ
にも適用できると共にあらゆる構造上の形状にも適用で
きる。従つて、例えば第１図について述べた方法におい
て、金属層６及び７を半導体層５の前に付着してもよ
い。第２図について述べた方法において、半導体層１５
を金属層１６及び１７の前に付着してもよい。
本方法は、例えば液晶物質、エレクトロルミネツセンス
物質及びエレクトロクミツク物質を用いたマトリクスア
ドレス式の表示装置や、電気泳動及び真空螢光表示装置
に適用できる。
本方法は、上記した二酸化シリコンに加えてその他の絶
縁体やカプセル封じ材にも適用できる。ゲート電極にア
ルミニウム以外の金属を用いることができ、そしてソー
ス及びドレイン電極をクロム及びアルミニウム以外の金
属で作ることができる。スパツタリング以外の技術、例
えば電子ビーム蒸着によつて付着された絶縁体又はカプ
セル封じ材に対してもアニール工程を用いることができ
る。上記した方法はその他の薄膜活性装置例えば太陽電
池にも適用できる。
【図面の簡単な説明】
第１図及び第２図は本発明により製造されたＴＦＴの実
施例の断面図である。 １……絶縁基体、２……基礎被膜 ３……ゲート電極、４……絶縁層 ５……半導体層、６……ソース電極 ７……ドレイン電極、８……シリカ層 １３……ゲート電極 １４……絶縁層 １５……半導体層 １６……ソース電極 １７……ドレイン電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】薄膜半導体装置の製造方法において、 多結晶物質の半導体層とこの半導体層を保護する最終絶
    縁層とを含む適当な電気特性の物質の層を、絶縁基体上
    に付着して上記装置を形成し、 この装置を、酸素が最終絶縁層を通って半導体層内に拡
    散して半導体層のキャリヤ密度を意味のある程度に下げ
    るために十分な温度及び時間で、実質的に純粋な酸素か
    らなる酸化雰囲気中でアニールするようにしたことを特
    徴とする方法。
  2. 【請求項２】上記アニールは先ず還元雰囲気中で行い次
    いで酸化雰囲気中で行うことを特徴とする請求項１記載
    の方法。
  3. 【請求項３】上記還元雰囲気中は水素及び不活性ガスの
    混合体を含むことを特徴とする請求項２記載の方法。
  4. 【請求項４】上記還元雰囲気は水素１０％と窒素９０％
    との混合体を含むことを特徴とする請求項２又は請求項
    ３に記載の方法。
  5. 【請求項５】還元雰囲気中でのアニールは約３８０℃で
    行うことを特徴とする請求項２乃至請求項４のいずれか
    １項に記載の方法。
  6. 【請求項６】上記酸化雰囲気中でのアニールは約３８０
    ℃で行うことを特徴とする請求項１乃至請求項５のいず
    れか１項に記載の方法。
  7. 【請求項７】上記最終絶縁層はシリカを含むことを特徴
    とする請求項１乃至請求項６のいずれか１項に記載の方
    法。
JP56178264A 1980-11-06 1981-11-06 半導体装置の製造方法 Expired - Lifetime JPH0614548B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB35635 1980-11-06
GB8035635 1980-11-06

Publications (2)

Publication Number Publication Date
JPS57109377A JPS57109377A (en) 1982-07-07
JPH0614548B2 true JPH0614548B2 (ja) 1994-02-23

Family

ID=10517115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178264A Expired - Lifetime JPH0614548B2 (ja) 1980-11-06 1981-11-06 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4847211A (ja)
EP (1) EP0051940B1 (ja)
JP (1) JPH0614548B2 (ja)
CA (1) CA1177582A (ja)
DE (1) DE3170327D1 (ja)
GB (1) GB2087147B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224277A (ja) * 1984-04-20 1985-11-08 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH0691253B2 (ja) * 1987-12-29 1994-11-14 株式会社精工舎 薄膜トランジスタアレイ基板の製造方法
WO1991011022A1 (en) * 1990-01-10 1991-07-25 Australian Nuclear Science & Technology Organisation Purification of semiconductor material
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
GB2266064B (en) * 1992-03-20 1995-07-12 Marconi Gec Ltd Annealing process and apparatus
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP2652369B2 (ja) * 1996-04-05 1997-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE60037753T2 (de) * 1999-10-13 2009-01-15 Agc Ceramics Co., Ltd. Sputtertarget, verfahren für dessen herstellung und verfahren zum bilden eines films
US6577531B2 (en) * 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
US6943066B2 (en) * 2002-06-05 2005-09-13 Advantech Global, Ltd Active matrix backplane for controlling controlled elements and method of manufacture thereof
ES2265278B1 (es) * 2005-06-08 2008-05-16 Ramon Alfonso Tenez Armario basculante con estantes giratorios.
TWI466269B (zh) * 2006-07-14 2014-12-21 Semiconductor Energy Lab 非揮發性記憶體
KR101420025B1 (ko) 2009-06-30 2014-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2974075A (en) * 1957-10-28 1961-03-07 Bell Telephone Labor Inc Treatment of semiconductive devices
NL282170A (ja) * 1961-08-17
GB1094068A (en) * 1963-12-26 1967-12-06 Rca Corp Semiconductive devices and methods of producing them
US3298863A (en) * 1964-05-08 1967-01-17 Joseph H Mccusker Method for fabricating thin film transistors
DE1277374B (de) * 1964-09-30 1968-09-12 Hitachi Ltd Mechanisch-elektrischer Wandler
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
US3520051A (en) * 1967-05-01 1970-07-14 Rca Corp Stabilization of thin film transistors
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
DE1923265B2 (de) * 1969-05-07 1972-06-22 Licentia Patent Verwaltungs GmbH, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode
US3620850A (en) * 1970-03-25 1971-11-16 Fairchild Camera Instr Co Oxygen annealing
US3627589A (en) * 1970-04-01 1971-12-14 Gen Electric Method of stabilizing semiconductor devices
BE795737A (fr) * 1972-02-21 1973-06-18 Siemens Ag Procede pour fabriquer des transistors a effet de champ a canal
US3988172A (en) * 1975-06-16 1976-10-26 Bell Telephone Laboratories, Incorporated Annealing solar cells of InP/CdS
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
JPS5297666A (en) * 1976-02-12 1977-08-16 Hitachi Ltd Production of semiconductor device containing pn junctions
FR2382097A1 (fr) * 1977-02-23 1978-09-22 Radiotechnique Compelec Procede de fabrication de diodes semi-conductrices de type p-i-n
US4091527A (en) * 1977-03-07 1978-05-30 Rca Corporation Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors
JPS589429B2 (ja) * 1977-08-30 1983-02-21 シャープ株式会社 マトリックス型液晶表示装置
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures

Also Published As

Publication number Publication date
CA1177582A (en) 1984-11-06
EP0051940B1 (en) 1985-05-02
DE3170327D1 (en) 1985-06-05
GB2087147B (en) 1985-03-13
US4847211A (en) 1989-07-11
EP0051940A1 (en) 1982-05-19
JPS57109377A (en) 1982-07-07
GB2087147A (en) 1982-05-19

Similar Documents

Publication Publication Date Title
US8618543B2 (en) Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
US5734177A (en) Semiconductor device, active-matrix substrate and method for fabricating the same
JP3202362B2 (ja) 半導体装置の作製方法
US5920772A (en) Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US4847211A (en) Method of manufacturing semiconductor devices and product therefrom
US20080108198A1 (en) Transistor structures and methods for making the same
JPH0887033A (ja) アクティブマトリクス表示装置の製造方法
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
JPS6251264A (ja) 薄膜トランジスタの製造方法
KR101023491B1 (ko) 트랜지스터 구조 및 그 제조 방법
US5627085A (en) Method for hydrogenating a polycrystal silicon layer of a thin film transistor
JPH0554271B2 (ja)
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JP3325963B2 (ja) 薄膜トランジスタ
KR930001901B1 (ko) 박막 트랜지스터의 제조방법
Wang et al. P‐18: Student Poster: Non‐Oxidizing Pre‐Annealing for Enhanced Fluorination of an Indium‐Gallium‐Zinc Oxide Thin‐Film Transistor
JP3331642B2 (ja) 薄膜トランジスタの製造方法
JPS6390856A (ja) 薄膜トランジスタ
JP3323838B2 (ja) ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置
Wang et al. 29.5: Reliability Enhancement of an Indium‐Gallium‐Zinc Oxide Thin‐Film Transistor by Pre‐Fluorination Non‐Oxidizing Annealing
JPS63172469A (ja) 薄膜トランジスタ
JPH0586871B2 (ja)
JPS62140465A (ja) 薄膜トランジスタの製造方法
JPS60198864A (ja) 薄膜トランジスタ
JP2720454B2 (ja) 半導体装置の製造方法