JPH06140377A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06140377A JPH06140377A JP5361493A JP5361493A JPH06140377A JP H06140377 A JPH06140377 A JP H06140377A JP 5361493 A JP5361493 A JP 5361493A JP 5361493 A JP5361493 A JP 5361493A JP H06140377 A JPH06140377 A JP H06140377A
- Authority
- JP
- Japan
- Prior art keywords
- pure water
- crystal
- silicon
- dissolved oxygen
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 124
- 239000013078 crystal Substances 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000005406 washing Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 131
- 229910052710 silicon Inorganic materials 0.000 claims description 108
- 239000010703 silicon Substances 0.000 claims description 107
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000012756 surface treatment agent Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 91
- 239000001301 oxygen Substances 0.000 abstract description 91
- 229910052760 oxygen Inorganic materials 0.000 abstract description 91
- 239000000758 substrate Substances 0.000 abstract description 60
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 44
- 239000007788 liquid Substances 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 4
- 239000002253 acid Substances 0.000 abstract description 2
- 239000003795 chemical substances by application Substances 0.000 abstract 3
- 239000002957 persistent organic pollutant Substances 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 59
- 238000012545 processing Methods 0.000 description 46
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 43
- 238000010586 diagram Methods 0.000 description 27
- 238000005530 etching Methods 0.000 description 23
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 22
- 238000004140 cleaning Methods 0.000 description 21
- 229910052757 nitrogen Inorganic materials 0.000 description 20
- 230000000694 effects Effects 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 239000000243 solution Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000009102 absorption Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 7
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910021642 ultra pure water Inorganic materials 0.000 description 5
- 239000012498 ultrapure water Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000010005 wet pre-treatment Methods 0.000 description 1
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】半導体装置の製造プロセスにおける結晶
表面の清浄化は、得られる半導体装置の品質に極めて大
きな影響を及ぼす。シリコン結晶表面の場合を例にとる
と、その表面に存在する自然酸化膜、有機汚染物、重金
属等の残留不純物は、例えば低温での高品質Siエピタキ
シャル結晶の成長を妨げたり、薄膜ゲート酸化膜の高精
度の制御を困難にしたり、あるいはメタルオーミックコ
ンタクトの作製における直列抵抗の増加や整流特性等の
劣化といった、プロセス阻害要因や素子性能低下要因と
して働く。従って、酸化膜、有機物、重金属等の残留不
純物のないクリーンな結晶表面の形成が不可欠である。2. Description of the Related Art The cleaning of a crystal surface in a semiconductor device manufacturing process has a great influence on the quality of the obtained semiconductor device. Taking the case of a silicon crystal surface as an example, residual impurities such as a natural oxide film, organic contaminants, and heavy metals present on the surface impede the growth of high-quality Si epitaxial crystals at low temperatures, or cause thin film gate oxide films. , Which makes it difficult to control with high precision, or acts as a process impeding factor or a device performance deteriorating factor such as an increase in series resistance or deterioration of rectification characteristics in the production of a metal ohmic contact. Therefore, it is essential to form a clean crystal surface free of residual impurities such as oxide films, organic substances, and heavy metals.
【0003】シリコン結晶表面の清浄化処理としては、
有機物や自然酸化膜の除去を目的として、有機洗浄や酸
洗浄を行った後に、真空中で 800〜1000℃程度の高温で
加熱する方法が広く用いられている。この方法は確実で
はあるものの、清浄化表面が非常に活性となるため、安
定に保つことが容易ではない。他方、酸化膜除去に限れ
ば、化学反応を利用したドライエッチングが適用できる
が、重金属を十分に除去することができないことから、
ウエット前処理の併用が不可欠となっている。上述した
ような技術の代表例としては、フッ酸(HF)洗浄による結
晶表面の酸化膜除去とその後の最表面シリコンの水素終
端(水素ターミネーション)が挙げられる。この方法で
清浄化されたシリコン結晶表面は、その後大気中で数時
間にわたって酸化されないことが報告されている。ただ
し、通常の半導体装置の製造工程においては、HF洗浄し
た後に純水を用いてリンス処理する必要があり、この純
水中の溶存酸素濃度がシリコン結晶表面の酸化等に影響
を及ぼすことが知られている。The cleaning treatment of the silicon crystal surface is as follows:
In order to remove organic substances and natural oxide films, a method of heating at a high temperature of about 800 to 1000 ° C in vacuum after performing organic cleaning or acid cleaning is widely used. While this method is reliable, it is not easy to keep stable as the cleaned surface becomes very active. On the other hand, if it is limited to oxide film removal, dry etching using a chemical reaction can be applied, but since heavy metals cannot be removed sufficiently,
The combined use of wet pretreatment is essential. As a typical example of the above-mentioned technique, there is a removal of an oxide film on the crystal surface by cleaning with hydrofluoric acid (HF) and a subsequent hydrogen termination (hydrogen termination) of the outermost surface silicon. It has been reported that the silicon crystal surface cleaned by this method is not oxidized thereafter in the atmosphere for several hours. However, in the normal semiconductor device manufacturing process, it is necessary to perform rinsing with pure water after HF cleaning, and it is known that the dissolved oxygen concentration in this pure water affects the oxidation of the silicon crystal surface. Has been.
【0004】ところで、結晶上の酸化膜厚や炭素、酸素
等の表面組成等は、XPS(X-rayphotoelectron Spect
roscopy)を用いることによって、より詳細に評価する
ことができる。図25に、一般的なシリコン基板表面の
XPS測定結果を示す。このスペクトルをSi酸化膜とSi
基板結晶から得られる信号強度に分離すると、Si基板結
晶上のSi酸化膜厚は、約 0.8nmと求められる。また、同
一の試料を用いて、図26に示すように、エネルギー領
域を変えて測定したXPS結果からは、Si、酸素、炭素
等の表面組成の評価が行え、例えば図26からはSi、酸
素、炭素がそれぞれ39.58%、46.37%、14.05%存在するこ
とが分かる。By the way, the oxide film thickness on the crystal and the surface composition of carbon, oxygen, etc. are determined by XPS (X-ray photoelectron Spectral).
More detailed evaluation can be performed by using roscopy). FIG. 25 shows the XPS measurement result of a general silicon substrate surface. This spectrum is shown as Si oxide film and Si
When the signal intensity obtained from the substrate crystal is separated, the Si oxide film thickness on the Si substrate crystal is required to be about 0.8 nm. Further, using the same sample, as shown in FIG. 26, it is possible to evaluate the surface composition of Si, oxygen, carbon, etc. from the XPS results measured by changing the energy region. , 39.58%, 46.37% and 14.05% of carbon are found respectively.
【0005】上述したようなXPS評価を利用して、HF
洗浄した後に、一般的に使用されている溶存酸素濃度が
数ppm 程度の純水でリンスしたシリコン基板結晶表面の
酸化膜厚や表面組成を調べると、数オングストローム程
度の酸化膜がリンス直後に存在しており、さらに有機物
汚染も発生していることが分かる。これらは 1μm ルー
ル程度の半導体装置ではほぼ問題にならないものの、設
計ルールの微細化や高集積化が進むにつれて、悪影響を
及ぼすようになってきている。また、上記したシリコン
結晶の酸化は、リンス時間の経過と共に進行する。これ
らのことから、半導体装置の高性能化を図る上で、シリ
コン結晶等の表面をより清浄にすることができ、かつ、
その清浄な状態を保持することが可能な処理方法が求め
られている。Using the XPS evaluation as described above, the HF
After cleaning, when the oxide film thickness and surface composition of the silicon substrate crystal surface rinsed with pure water with a dissolved oxygen concentration of about several ppm, which was generally used, were examined, an oxide film of about several angstroms was found immediately after the rinse. In addition, it can be seen that organic matter pollution is also occurring. Although these are almost no problem for semiconductor devices with 1 μm rule, they are becoming more and more negative as design rules become finer and more highly integrated. Further, the above-described oxidation of the silicon crystal progresses with the elapse of the rinse time. From the above, in order to improve the performance of the semiconductor device, the surface of the silicon crystal or the like can be cleaned more, and
There is a demand for a processing method capable of maintaining the clean state.
【0006】一方、フッ酸を含む処理液は、シリコン基
板の平坦化処理にも用いられている。例えば、シリコン
(111)基板表面に関しては、pH調整した緩衝フッ酸(以
下、BHFと記す)溶液による処理や、フッ酸で処理し
た後に純水中でボイルする処理等が行われており、原子
レベルでの平坦化が実現されている。また、シリコン(1
00)基板表面に関しては、BHF溶液(pH=5.3)を用いた
処理によって、最も平坦な表面が得られることが報告さ
れている。On the other hand, the treatment liquid containing hydrofluoric acid is also used for the flattening treatment of the silicon substrate. For example, silicon
The (111) substrate surface is treated with a pH-adjusted buffered hydrofluoric acid (hereinafter referred to as BHF) solution, treated with hydrofluoric acid, and then boiled in pure water. Flattening is realized. Also, silicon (1
Regarding the (00) substrate surface, it is reported that the treatment with a BHF solution (pH = 5.3) gives the flattest surface.
【0007】しかしながら、上述した平坦化処理におい
ては、例えばBHF溶液処理ではその後に純水リンスを
行わないことが条件となっており、またフッ酸処理に関
しては純水リンスを高温で行わなければならない等、製
造プロセスの安全性や安定化の点で難点があった。この
ようなことから、簡易にかつ安全にシリコン基板表面を
平坦化することが可能な処理技術が求められている。However, in the above-described flattening treatment, for example, in the BHF solution treatment, pure water rinsing is not performed thereafter, and in the hydrofluoric acid treatment, pure water rinsing must be performed at a high temperature. However, there was a problem in terms of safety and stabilization of the manufacturing process. Therefore, there is a demand for a processing technique capable of easily and safely flattening the surface of a silicon substrate.
【0008】ここで、最近の 0.1μm ルールのCMOS
では、ゲート酸化膜の厚さが数nmであり、またEEPR
OMのトンネル酸化膜も 7〜10nm程度と、酸化膜の厚さ
を極めて薄くすることが求められている。このような薄
い酸化膜では、シリコン表面の凹凸が酸化膜形成後の凹
凸に相似的に伝達される。MOSゲート耐圧は、シリコ
ン表面のラフネスに依存しており、表面の平坦性が高い
ほどゲート耐圧の均一性が向上する。また、EEPRO
Mの信頼性に関しては、トンネル酸化膜の平坦化によっ
て、電界集中の緩和と電界耐圧の向上が認められる。こ
のようなことからも、安全でかつ簡便な、シリコン基板
表面の原子レベルによる平坦化技術が強く求められてい
る。Here, a recent 0.1 μm rule CMOS
Then, the thickness of the gate oxide film is several nm, and the EEPR
The tunnel oxide film of the OM is also required to be extremely thin, about 7 to 10 nm. In such a thin oxide film, the unevenness on the silicon surface is transmitted similarly to the unevenness after the oxide film is formed. The MOS gate breakdown voltage depends on the roughness of the silicon surface, and the higher the surface flatness, the more uniform the gate breakdown voltage. Also, EEPRO
Regarding the reliability of M, it is recognized that the flattening of the tunnel oxide film relaxes the electric field concentration and improves the electric field breakdown voltage. Therefore, there is a strong demand for a safe and simple planarization technique on the surface of the silicon substrate at the atomic level.
【0009】[0009]
【発明が解決しようとする課題】上述したように、シリ
コン表面に代表される結晶表面の清浄化技術が精力的に
検討されてはいるものの、従来の清浄化技術では、清浄
化度が不十分となる技術領域が出現していると共に、清
浄化後の結晶表面の酸化膜の増加や炭素、酸素の吸着に
見られるように、清浄化した表面をその状態で保持する
ことが困難であった。これらは、結晶表面への良好な結
晶成長等を阻害することから、より高性能の半導体装置
を得る上で、上記したような問題点の解決が望まれてい
る。As described above, although the crystal surface cleaning technology typified by the silicon surface has been vigorously studied, the conventional cleaning technology does not provide sufficient cleanliness. With the emergence of technological areas that would become clear, it was difficult to maintain the cleaned surface in that state, as seen in the increase in the oxide film on the crystal surface after cleaning and the adsorption of carbon and oxygen. . These impede favorable crystal growth on the crystal surface, and therefore, it is desired to solve the above-mentioned problems in obtaining a higher performance semiconductor device.
【0010】一方、従来のシリコン基板の平坦化技術に
おいては、安全性や安定性の点で問題があることから、
安全でかつ簡便な、シリコン基板表面の原子レベルによ
る平坦化技術が望まれている。On the other hand, in the conventional flattening technique for a silicon substrate, there are problems in safety and stability.
There is a demand for a safe and simple flattening technique on the surface of a silicon substrate at the atomic level.
【0011】本発明は、このような課題に対処するため
になされたもので、結晶表面をより一層清浄化すること
を可能にすると共に、その清浄化結晶表面をより安定に
長時間清浄に保つことを可能にした半導体装置の製造方
法を提供することを目的としており、また本発明の他の
目的は、シリコン基板表面の原子レベルでの平坦化を、
安全でかつ簡便に行うことを可能にした半導体装置の製
造方法を提供することにある。The present invention has been made in order to solve such a problem, and makes it possible to further clean the crystal surface, and to keep the cleaned crystal surface more stably for a long time. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of achieving the above, and another object of the present invention is to flatten the surface of a silicon substrate at the atomic level.
It is an object of the present invention to provide a method for manufacturing a semiconductor device, which is safe and easy to carry out.
【0012】[0012]
【課題を解決するための手段】本発明における第1の半
導体装置の製造方法は、結晶上に、結晶膜、金属膜、絶
縁膜等を形成する成膜工程を含む半導体装置の製造方法
において、前記成膜工程の前処理として、前記結晶表面
の残留不純物を液状表面処理剤で除去する工程と、前記
残留不純物を除去した後の結晶を、実質的に酸化物を形
成しない純水で洗浄すると共に、前記純水中で保存する
工程とを有することを特徴としている。また、第2の半
導体装置の製造方法は、シリコン結晶上に、結晶膜、金
属膜、絶縁膜等を形成する成膜工程を含む半導体装置の
製造方法において、前記成膜工程の前処理として、前記
シリコン結晶表面を水素終端する工程と、前記水素終端
されたシリコン結晶を、実質的に酸化物を形成しない純
水で洗浄することにより、前記シリコン結晶表面を平坦
化する工程とを有することを特徴としている。A first method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device, including a film forming step of forming a crystal film, a metal film, an insulating film, etc. on a crystal. As a pretreatment of the film forming step, a step of removing residual impurities on the crystal surface with a liquid surface treatment agent, and a crystal after removing the residual impurities are washed with pure water that does not substantially form an oxide. And a step of storing in the pure water. A second method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device, which includes a film forming step of forming a crystal film, a metal film, an insulating film, etc. on a silicon crystal. A step of hydrogen-terminating the silicon crystal surface, and a step of planarizing the silicon crystal surface by washing the hydrogen-terminated silicon crystal with pure water that does not substantially form an oxide. It has a feature.
【0013】[0013]
【作用】本発明における第1の半導体装置の製造方法に
おいては、例えばフッ酸を含むような液状表面処理剤で
結晶表面の残留不純物を除去した後、実質的に酸化物を
形成しない純水、具体的には溶存酸素濃度が300ppb以下
の純水でリンス洗浄している。ここで、純水中での結晶
の表面酸化は、純水中の溶存酸素濃度を300ppb以下とい
うように極めて低くすると、酸化が起きないほどに抑え
ることができる。また、炭素、酸素といった表面汚染物
の付着も抑制することができる。よって、表面処理を行
った後の清浄な結晶表面を、純水によるリンス洗浄後に
おいても保持することができる。この状態は、純水中へ
の浸漬時間にほとんど依存しないため、リンス洗浄後に
溶存酸素濃度が300ppb以下の純水中で、表面処理および
リンス洗浄した結晶を保存することにより、当初の清浄
な状態を長時間保持することが可能となる。なお、 Si
(100)面に比べて、Si (111)面の方が溶存酸素に対する
許容度は高く、1ppm以下程度でも効果がある。In the first method for manufacturing a semiconductor device according to the present invention, pure water that does not substantially form an oxide after removing residual impurities on the crystal surface with a liquid surface treatment agent containing hydrofluoric acid, Specifically, the rinse cleaning is performed with pure water having a dissolved oxygen concentration of 300 ppb or less. Here, the surface oxidation of crystals in pure water can be suppressed to such an extent that oxidation does not occur if the dissolved oxygen concentration in pure water is extremely low such as 300 ppb or less. Moreover, the adhesion of surface contaminants such as carbon and oxygen can be suppressed. Therefore, the clean crystal surface after the surface treatment can be retained even after the rinse cleaning with pure water. Since this state hardly depends on the immersion time in pure water, the crystal after surface treatment and rinse cleaning is preserved in pure water with a dissolved oxygen concentration of 300 ppb or less after rinsing and cleaning. Can be held for a long time. Note that Si
Compared to the (100) plane, the Si (111) plane has a higher tolerance for dissolved oxygen and is effective even at about 1 ppm or less.
【0014】また、上記した溶存酸素濃度が300ppb以下
というような純水は、シリコン結晶表面の平坦化にも寄
与する。すなわち、フッ酸等を含む処理液で表面処理し
たシリコン結晶の表面は、水素で終端されているもの
の、平滑度に関しては十分ではない。この状態のシリコ
ン結晶表面の簡単な模式図を図1に示す。同図に示すよ
うに、シリコン結晶1の表面には、ステップ2やファセ
ット3等のマイクロラフネスが存在する。図2に、フッ
酸処理等によって水素終端されたシリコン原子の状態を
示す。水素11と結合したシリコン原子12と、内部の
シリコン原子13との結合力14は、固体内のシリコン
同士の結合力15に比較すると弱い。一方、純水中に
は、OH- 基16が10-7mol/l存在しており、このOH- 基
16は上記した弱められたシリコン−シリコン結合14
に挿入して、最表面のシリコン原子12をエッチングす
る効果を有している。ただし、純水中の溶存酸素濃度が
高い(例えば5ppm程度)と、最表面のシリコン原子1
2、特に図1中のステップ2の部分が酸化され、OH- 基
16の効果を十分に引き出すことができない。The pure water having a dissolved oxygen concentration of 300 ppb or less also contributes to the flattening of the silicon crystal surface. That is, although the surface of the silicon crystal surface-treated with the treatment liquid containing hydrofluoric acid or the like is terminated with hydrogen, the smoothness is not sufficient. A simple schematic diagram of the surface of the silicon crystal in this state is shown in FIG. As shown in the figure, the surface of the silicon crystal 1 has microroughness such as steps 2 and facets 3. FIG. 2 shows a state of silicon atoms terminated with hydrogen by hydrofluoric acid treatment or the like. The bonding force 14 between the silicon atoms 12 bonded to the hydrogen 11 and the internal silicon atoms 13 is weaker than the bonding force 15 between the silicon atoms in the solid. On the other hand, in pure water, OH − groups 16 are present at 10 −7 mol / l, and these OH − groups 16 are the weakened silicon-silicon bonds 14 described above.
Has the effect of etching the silicon atoms 12 on the outermost surface. However, if the dissolved oxygen concentration in pure water is high (for example, about 5 ppm), the silicon atom 1
2, particularly the portion of step 2 in FIG. 1 is oxidized, and the effect of the OH − group 16 cannot be fully brought out.
【0015】これに対して、溶存酸素濃度が300ppb以下
というような純水によれば、前述したように、結晶表面
の酸化が抑制されるため、上記したOH- 基によるエッチ
ング効果を十分に発揮させることが可能となる。そし
て、このOH- 基によるエッチングは、主に図1中のステ
ップ2の部分で生じるため、常温程度の純水リンス処理
によっても、シリコン結晶の表面を平坦化することがで
きる。On the other hand, when pure water having a dissolved oxygen concentration of 300 ppb or less is used, the oxidation of the crystal surface is suppressed as described above, so that the above-mentioned etching effect of the OH - group is sufficiently exerted. It becomes possible. Since the etching with the OH − group mainly occurs in the step 2 in FIG. 1, the surface of the silicon crystal can be planarized even by the pure water rinsing process at about room temperature.
【0016】すなわち、従来の高濃度溶存酸素を含む純
水リンスでは、酸化膜が形成されることにより妨げられ
ていたシリコン結晶表面と純水との相互作用を、溶存酸
素濃度が300ppb以下というような純水を用いることによ
り確実に生じさせることが可能となる。この結果、純水
がシリコン結晶をエッチングすることにより、結晶表面
を平坦化することができる。例えば、平滑度の目安であ
る中心線平均粗さRa(DIN 4768、JIS B 0601)で表し
た場合、本発明による平坦化処理によれば、溶存酸素濃
度が300ppb以下というような純水で処理するだけで、R
a =0.1nm以下という値を 100× 100nm2 以上の領域にお
いて達成することが可能となる。このように、デバイス
サイズでの平坦化が可能となると同時に、酸化膜の形成
や酸素、炭素といった表面汚染物の付着等を抑えて、結
晶表面を高度に清浄化することができるため、良好な結
晶成長や界面の電気特性の向上を実現することができ、
より高性能な半導体装置を得ることが可能となる。な
お、 Si(100)面に比べて、Si(111)面の方が溶存酸素に
対する許容度は高く、1ppm以下程度でも効果がある。That is, in the conventional pure water rinse containing a high concentration of dissolved oxygen, the interaction between the silicon crystal surface and pure water, which has been hindered by the formation of the oxide film, is such that the dissolved oxygen concentration is 300 ppb or less. It is possible to reliably generate it by using pure pure water. As a result, the surface of the crystal can be flattened by the pure water etching the silicon crystal. For example, in the case of the center line average roughness Ra (DIN 4768, JIS B 0601) which is a measure of smoothness, according to the flattening treatment of the present invention, the dissolved oxygen concentration is 300 ppb or less in pure water. R just by processing
A value of a = 0.1 nm or less can be achieved in the region of 100 × 100 nm 2 or more. In this way, flattening at the device size is possible, and at the same time, the crystal surface can be highly cleaned by suppressing the formation of an oxide film and the adhesion of surface contaminants such as oxygen and carbon. It is possible to realize crystal growth and improvement of electrical characteristics of the interface,
It is possible to obtain a semiconductor device with higher performance. It should be noted that the Si (111) plane has a higher tolerance for dissolved oxygen than the Si (100) plane, and is effective even at about 1 ppm or less.
【0017】[0017]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0018】まず、本発明における第1の半導体装置の
製造方法に関する実施例について、図3〜図11を参照
して述べる。First, an embodiment of the first semiconductor device manufacturing method according to the present invention will be described with reference to FIGS.
【0019】図3は、本発明の半導体装置の製造方法を
適用した、一実施例による結晶表面の前処理装置の構成
を模式的に示す図である。同図において、21はバルブ
22が介挿されたドレイン管23を下部に有する処理容
器であり、この処理容器21は、石英、あるいはPFA
やPVDF等のテフロン系樹脂のような低溶出の材質で
構成されている。処理容器21は、同様な材質からなる
蓋24により密閉されており、この蓋24には純水等の
導入管25が接続されている。この純水導入管25に
は、バルブ26が介挿されている。FIG. 3 is a diagram schematically showing the structure of a crystal surface pretreatment apparatus according to one embodiment, to which the method for manufacturing a semiconductor device of the present invention is applied. In the figure, 21 is a processing container having a drain pipe 23 in which a valve 22 is inserted in its lower part, and this processing container 21 is made of quartz or PFA.
It is made of a low elution material such as Teflon resin such as PVDF and PVDF. The processing container 21 is sealed by a lid 24 made of the same material, and an inlet pipe 25 for pure water or the like is connected to the lid 24. A valve 26 is inserted in the pure water introduction pipe 25.
【0020】上記処理容器21内には、予め処理内容に
応じて選択した液状表面処理剤27、例えば純水、フッ
酸系、硫酸系、塩酸系、過酸化水素系、アンモニア系、
あるいはそれらを組み合わせて調整したものを収容して
おき、その中に被処理物例えばシリコン結晶基板28を
投入し、まず結晶表面の残留不純物、例えば酸化膜や有
機汚染物等を除去する。次いで、バブル22、26を開
け、溶存酸素濃度が300ppb以下の純水を処理容器21内
に導入し、表面処理剤27と純水との置換を行った後、
シリコン結晶基板28表面を溶存酸素濃度が300ppb以下
の純水で洗浄する。In the processing container 21, a liquid surface treatment agent 27 selected in advance according to the processing content, such as pure water, hydrofluoric acid type, sulfuric acid type, hydrochloric acid type, hydrogen peroxide type, ammonia type,
Alternatively, a product prepared by combining them is housed in advance, and an object to be processed, for example, a silicon crystal substrate 28 is put therein, and first, residual impurities on the crystal surface, for example, an oxide film and organic contaminants are removed. Next, the bubbles 22 and 26 are opened, pure water having a dissolved oxygen concentration of 300 ppb or less is introduced into the processing container 21, and the surface treatment agent 27 is replaced with pure water.
The surface of the silicon crystal substrate 28 is washed with pure water having a dissolved oxygen concentration of 300 ppb or less.
【0021】この純水による洗浄後は、結晶膜、金属
膜、絶縁膜等を形成する成膜工程、例えばMBE、CV
D、LPE等による結晶成長工程、メタル蒸着等による
金属膜の形成工程等を行うまで、シリコン結晶基板28
は上記した溶存酸素濃度が 300ppb 以下の純水中で保存
する。After the cleaning with pure water, a film forming process for forming a crystal film, a metal film, an insulating film, etc., for example, MBE, CV
Until the crystal growth process by D, LPE, etc., the metal film formation process by metal deposition, etc.
Is stored in pure water with a dissolved oxygen concentration of 300 ppb or less.
【0022】上述したような前処理を行うことによっ
て、シリコン結晶基板28表面への酸化膜の形成や有機
汚染物の付着等を防止することができ、半導体装置の電
気的性質を大幅に改善することができる。また、表面処
理剤27と純水との置換は、これらのいずれかの液にシ
リコン結晶基板28の表面が接触している状態で、すな
わち大気等に晒さないようにして行うことが好ましい。
処理途中で大気等にシリコン結晶基板28の表面を晒す
と、有機汚染物等の付着を招くおそれがある。By performing the pretreatment as described above, formation of an oxide film on the surface of the silicon crystal substrate 28 and adhesion of organic contaminants can be prevented, and the electrical properties of the semiconductor device are significantly improved. be able to. Further, it is preferable to replace the surface treatment agent 27 with pure water in a state where the surface of the silicon crystal substrate 28 is in contact with any of these liquids, that is, not exposed to the atmosphere or the like.
If the surface of the silicon crystal substrate 28 is exposed to the atmosphere or the like during the processing, there is a possibility that organic contaminants may be attached.
【0023】上記構成の結晶前処理装置を用いて、上述
した手順に従って、比抵抗25〜50Ω・cmの 6インチp-Si
(100) 基板の前処理を行った。処理液としては、2%HF水
溶液と、本発明における純水の一例として、溶存酸素濃
度が 30ppb以下の純水を用いた。図4に、シリコン結晶
基板27上に形成される酸化膜厚をXPSにより測定し
た結果を、純水中での経過時間との関係として示す。な
お、図4には、本発明との比較として、溶存酸素濃度が
5ppmの純水、および溶存酸素濃度が1ppmの純水をそれぞ
れ用いた結果を併せて示す。A 6-inch p-Si having a specific resistance of 25 to 50 Ω · cm was prepared according to the procedure described above using the crystal pretreatment apparatus having the above-mentioned structure.
A (100) substrate was pretreated. As the treatment liquid, a 2% HF aqueous solution and, as an example of pure water in the present invention, pure water having a dissolved oxygen concentration of 30 ppb or less was used. FIG. 4 shows the result of measuring the oxide film thickness formed on the silicon crystal substrate 27 by XPS as a relationship with the elapsed time in pure water. In addition, FIG. 4 shows the dissolved oxygen concentration as a comparison with the present invention.
The results of using 5 ppm of pure water and 1 ppm of dissolved oxygen concentration are also shown.
【0024】図4から明らかなように、溶存酸素濃度が
30ppb以下の純水を用いた場合には、通常のリンス時間
(通常20分程度)経過後において、酸化膜が形成されて
いないだけでなく、5000時間経過した後においても表面
が酸化されていない。これに対して、溶存酸素濃度が5p
pmや1ppmの純水では、通常のリンス時間が経過した時点
で、ある程度の厚さの酸化膜が形成されていると共に、
酸化膜の厚さは時間経過と共に増加している。As is clear from FIG. 4, the dissolved oxygen concentration is
When pure water of 30 ppb or less is used, not only the oxide film is not formed after the normal rinse time (usually about 20 minutes), but the surface is not oxidized even after 5000 hours. . In contrast, the dissolved oxygen concentration is 5p
With pure water of pm or 1 ppm, an oxide film of a certain thickness is formed at the time when the normal rinse time has passed,
The thickness of the oxide film increases with time.
【0025】上記極低溶存酸素濃度の純水による効果、
すなわち酸化膜の形成を抑制する効果に関しては、溶存
酸素濃度にして300ppbまでほぼ同等の効果が得られた。
なお、 Si(111)面では1ppm以下で効果が得られた。これ
らのことから、純水中での表面酸化は溶存酸素濃度が30
0ppb以下、より具体的には200ppb程度になると、酸化が
起きないほどに抑えられ、長時間その中で保存しても当
初の清浄な状態が維持できることが分かる。The effect of the ultra-low dissolved oxygen concentration of pure water,
That is, regarding the effect of suppressing the formation of the oxide film, almost the same effect was obtained up to a dissolved oxygen concentration of 300 ppb.
The effect was obtained at 1 ppm or less on the Si (111) plane. From these facts, surface oxidation in pure water has a dissolved oxygen concentration of 30%.
At 0 ppb or less, more specifically, at about 200 ppb, it can be seen that oxidation is suppressed so that the original clean state can be maintained even after storage for a long time.
【0026】また、上記した手順で前処理したシリコン
結晶基板と、2%HF水溶液で処理した後、 1分間基板表面
を大気に晒し、その後に溶存酸素濃度が 30ppb以下の純
水でリンスしたシリコン結晶基板とを用いて、それぞれ
の表面残留不純物(炭素、酸素)量をXSP測定によっ
て求めた。それらの結果を図5に示す。Further, the silicon crystal substrate pretreated by the above-mentioned procedure and the silicon substrate treated with a 2% HF aqueous solution, exposed to air for 1 minute, and then rinsed with pure water having a dissolved oxygen concentration of 30 ppb or less. Using the crystal substrate, the amount of surface residual impurities (carbon, oxygen) was determined by XSP measurement. The results are shown in FIG.
【0027】上記した両試料共に、Si-O結合による酸化
膜は観測されなかったが、図5から明らかなように、途
中で大気に晒した試料は、大気に晒すことなく連続して
HF処理と純水処理を行った試料に比べて、別の形で結合
した酸素や炭素の量が 20%程度多かった。この結果か
ら、HF処理処理後の清浄化された結晶表面を、大気に晒
さずに連続的に純水に置換してリンスを行うことによっ
て、純水による結晶表面の水素終端が優先的に行われ、
大気中の炭素や酸素が結晶表面に吸着、あるいは結合す
ることが抑制できることが分かる。そして、一度水素に
よる終端が行われれば、炭素や酸素等による表面汚染を
より低減することが可能となる。No oxide film due to the Si--O bond was observed in both of the above-mentioned samples. However, as is clear from FIG. 5, the sample exposed to the atmosphere in the middle was continuously exposed without being exposed to the atmosphere.
The amount of oxygen and carbon bound in another form was about 20% higher than that of the sample subjected to HF treatment and pure water treatment. From this result, by rinsing the purified crystal surface after the HF treatment with pure water without exposing it to the atmosphere, hydrogen termination of the crystal surface by pure water is performed preferentially. I,
It is understood that carbon or oxygen in the atmosphere can be suppressed from adsorbing or binding to the crystal surface. Then, once the termination with hydrogen is performed, it is possible to further reduce the surface contamination due to carbon, oxygen and the like.
【0028】上述したような前処理を施した結晶基板を
用いて、デバイスを作製することにより、その電気的性
質を大幅に改善することが可能となる。その一例とし
て、上記実施例に基く前処理、具体的には2%HF水溶液に
より処理と、溶存酸素濃度DOが30ppb以下の純水による
リンスを連続して行ったシリコン結晶基板上に、金属を
蒸着して、そのコンタクト抵抗を測定した。また、本発
明との比較として、溶存酸素濃度が約8ppmの純水を用い
る以外は、同様にして処理したシリコン結晶基板上に金
属を蒸着して、そのコンタクト抵抗を測定した。これら
の結果を図6に示す。図6から、溶存酸素濃度が約8ppm
の純水を用いた試料に比べて、本発明による試料はコン
タクト抵抗が小さいことが分かる。By manufacturing a device using the crystal substrate which has been subjected to the pretreatment as described above, it is possible to greatly improve the electrical properties thereof. As an example thereof, pretreatment based on the above-mentioned example, specifically, treatment with 2% HF aqueous solution, dissolved oxygen concentration DO, on a silicon crystal substrate continuously rinsed with pure water of 30 ppb or less, a metal After vapor deposition, the contact resistance was measured. Further, as a comparison with the present invention, a metal was vapor-deposited on a silicon crystal substrate treated in the same manner except that pure water having a dissolved oxygen concentration of about 8 ppm was used, and its contact resistance was measured. The results are shown in FIG. From Fig. 6, the dissolved oxygen concentration is about 8ppm.
It can be seen that the sample according to the present invention has a smaller contact resistance than the sample using pure water.
【0029】また、図7は本発明の一実施例により作製
した半導体装置であり、NPN型のバイポーラトランジ
スタ(BJT)の構成を示している。図7に示すNPN
型BJTの最終製造工程である、エミッタE、ベース
B、あるいはコレクタCの電極形成過程の前処理とし
て、上記実施例に基く前処理と、溶存酸素濃度が約8ppm
の純水を用いた前処理とをそれぞれ行い、これら前処理
材を用いて図7に示すNPN型バイポーラトランジスタ
をそれぞれ作製した。これらのベース電流のエミッタ−
ベースバイアス電圧VEBによる変化を図8に示す。ベー
ス電流は、本発明の方法に基いて前処理した試料の方
が、そのバイアス電圧による変化が小さく抑えられてい
ることが分かる。また、バイアス電圧の変化による電流
の変動も減少している。FIG. 7 shows a semiconductor device manufactured according to one embodiment of the present invention, showing the structure of an NPN type bipolar transistor (BJT). NPN shown in FIG.
As the pretreatment of the electrode forming process of the emitter E, the base B, or the collector C, which is the final manufacturing process of the type BJT, the pretreatment based on the above-mentioned embodiment and the dissolved oxygen concentration of about 8 ppm are performed.
Pretreatment with pure water was performed, and NPN bipolar transistors shown in FIG. 7 were produced using these pretreatment materials. These base current emitters
FIG. 8 shows the change with the base bias voltage V EB . It can be seen that the base current of the sample pretreated by the method of the present invention has a smaller change due to the bias voltage. Further, the fluctuation of the current due to the change of the bias voltage is also reduced.
【0030】図7では、拡散を用いたバイポーラトラン
ジスタの結晶上への電極形成を例として示したが、この
ような電極形成の他にも、基板上にMBE、CVD、L
PE等のエピタキシー成長によりトランジスターを形成
する、BJT、HBT、MOS−FET等の製造工程に
おける結晶上への結晶成長の前処理等、各種の成膜工程
の前処理において同様な効果が得られる。In FIG. 7, the electrode formation on the crystal of the bipolar transistor using diffusion is shown as an example, but in addition to such electrode formation, MBE, CVD, L on the substrate.
Similar effects can be obtained in pretreatments of various film forming steps, such as pretreatment of crystal growth on crystals in the manufacturing process of BJT, HBT, MOS-FET, etc. in which a transistor is formed by epitaxy growth of PE or the like.
【0031】また、図9は本発明を適用した前処理装置
の他の構成例を示している。図9に示す結晶前処理装置
においては、蓋24に純水導入管25と共に、窒素導入
管29が接続されている。この窒素導入管29にはバル
ブ30が介挿されている。FIG. 9 shows another configuration example of the pretreatment device to which the present invention is applied. In the crystal pretreatment apparatus shown in FIG. 9, the lid 24 is connected to the pure water introducing pipe 25 and the nitrogen introducing pipe 29. A valve 30 is inserted in the nitrogen introducing pipe 29.
【0032】上記した前処理装置においては、図3に示
した前処理装置と同様に、まず処理容器21内に被処理
結晶28と液状表面処理剤27とを予め収容しておき、
所定時間経過させて結晶28表面の残留不純物を除去す
る。次いで、バルブ30を開けて窒素導入管29から高
純度窒素を導入した後、バルブ22、26を開けて純水
を導入する。このように、窒素を導入した状態で純水を
供給することにより、溶存酸素濃度が300ppb以下の純水
をその場で作製することができる。溶存酸素濃度の減少
は、ヘンリーの法則により説明できる。すなわち、液中
の溶存酸素濃度は、その液が接する気体中の酸素分圧に
依存することを利用すると、処理容器21内の窒素中酸
素濃度を 3Torr以下にすることにより、溶存酸素濃度を
300ppb以下に低減することができる。また、処理容器2
1内の窒素中酸素濃度を 0.1Torr以下にすることによ
り、溶存酸素濃度を 10ppbオーダまで低減することがで
きる。従って、処理容器21中に窒素を導入することに
より、本発明に必要な純水中溶存酸素濃度が達成でき
る。また、窒素を導入することによって、液状表面処理
剤27中の溶存酸素濃度を300ppb以下にまで減少させる
こともできる。In the above-mentioned pretreatment apparatus, similarly to the pretreatment apparatus shown in FIG. 3, first, the crystal to be treated 28 and the liquid surface treatment agent 27 are previously stored in the treatment container 21,
After a lapse of a predetermined time, residual impurities on the surface of the crystal 28 are removed. Next, the valve 30 is opened to introduce high-purity nitrogen from the nitrogen introducing pipe 29, and then the valves 22 and 26 are opened to introduce pure water. As described above, by supplying pure water with nitrogen introduced, pure water having a dissolved oxygen concentration of 300 ppb or less can be produced on the spot. The decrease in dissolved oxygen concentration can be explained by Henry's law. That is, by utilizing the fact that the dissolved oxygen concentration in the liquid depends on the oxygen partial pressure in the gas with which the liquid is in contact, the dissolved oxygen concentration in the processing container 21 can be reduced to 3 Torr or less by
It can be reduced to 300 ppb or less. Also, the processing container 2
By setting the oxygen concentration in nitrogen in 1 to 0.1 Torr or less, the dissolved oxygen concentration can be reduced to the order of 10 ppb. Therefore, by introducing nitrogen into the processing container 21, the concentration of dissolved oxygen in pure water necessary for the present invention can be achieved. Further, by introducing nitrogen, the dissolved oxygen concentration in the liquid surface treatment agent 27 can be reduced to 300 ppb or less.
【0033】また、図10は結晶前処理装置の他の構成
例を示している。上記実施例の前処理装置において、処
理容器21への純水の流入速度が速い場合には、液中か
らの酸素の脱出速度が充分に確保されずに、所望の効果
が得られないことも有り得る。この場合には、窒素と純
水との接触面積を増すことが必要で、例えば図10中に
示すように、窒素バブリングを行うことで、窒素と純水
の接触面積を意図的に増すことができる。これにより、
溶存酸素濃度を低減することが可能となる。FIG. 10 shows another structural example of the crystal pretreatment apparatus. In the pretreatment apparatus of the above embodiment, when the inflow rate of pure water into the processing container 21 is high, the escape rate of oxygen from the liquid may not be sufficiently secured, and the desired effect may not be obtained. It is possible. In this case, it is necessary to increase the contact area between nitrogen and pure water. For example, as shown in FIG. 10, nitrogen bubbling can be performed to intentionally increase the contact area between nitrogen and pure water. it can. This allows
It becomes possible to reduce the dissolved oxygen concentration.
【0034】なお、上記した実施例では窒素を用いた場
合を示したが、アルゴン、水素、ヘリウムガス等をはじ
めとする他の気体であっても、その気体中の酸素濃度が
上記した濃度以下であれば同様の効果が得られる。In the above-mentioned embodiments, the case where nitrogen is used is shown. However, even if other gas such as argon, hydrogen, helium gas, etc. is used, the oxygen concentration in the gas is not more than the above concentration. If so, the same effect can be obtained.
【0035】図11は、結晶前処理装置のさらに他の構
成例を示している。前述した各実施例の前処理装置で
は、窒素等の酸素濃度が低い気体を供給することによっ
て、溶存酸素濃度の低減を実現しているが、表面処理剤
27や純水の表面と接する雰囲気を真空排気装置31に
より減圧することで、溶存酸素濃度を低減することもで
きる。この場合も、真空中の酸素濃度を 3Torr以下にす
ることで、所望の溶存酸素濃度を達成することが可能で
ある。FIG. 11 shows still another example of the structure of the crystal pretreatment apparatus. In the pretreatment apparatus of each of the embodiments described above, the dissolved oxygen concentration is reduced by supplying a gas having a low oxygen concentration such as nitrogen, but the atmosphere in contact with the surface treatment agent 27 or the surface of pure water is changed. The dissolved oxygen concentration can be reduced by reducing the pressure using the vacuum exhaust device 31. Also in this case, the desired dissolved oxygen concentration can be achieved by setting the oxygen concentration in the vacuum to 3 Torr or less.
【0036】次に、本発明における第2の半導体装置の
製造方法に関する実施例について、図12〜図17を参
照して述べる。Next, an embodiment of the second semiconductor device manufacturing method according to the present invention will be described with reference to FIGS.
【0037】図12は、この実施例で使用した表面平坦
化用の処理装置の構成を模式的に示す図である。図12
に示す処理装置は、図9や図10に示した結晶の前処理
装置と同様に、ドレイン管41を有する処理容器42
と、純水導入管43および窒素導入管44が接続された
蓋45とから主に構成されている。FIG. 12 is a diagram schematically showing the structure of the surface flattening processing apparatus used in this embodiment. 12
The processing apparatus shown in FIG. 9 is similar to the crystal preprocessing apparatus shown in FIGS. 9 and 10 and has a processing container 42 having a drain pipe 41.
And a lid 45 to which the pure water introducing pipe 43 and the nitrogen introducing pipe 44 are connected.
【0038】上記構成の処理装置を用いて、予め処理容
器42内に例えばHF系処理液46を収容しておき、この
HF系処理液46中にシリコン基板47を浸漬し、所定時
間経過させて、シリコン基板47の表面を水素終端した
後、処理容器42内に窒素導入管44から超高純度窒素
をパージし、その後に低溶存酸素濃度の純水を供給する
ことによって、溶存酸素濃度が300ppb以下の純水でリン
スすることができる。このように、表面平坦化処理につ
いても、前述した表面清浄化用処理装置と同様の装置構
成、および処理手順で行うことができる。すなわち、処
理容器内への窒素の導入や処理液中への窒素バブリン
グ、さらには処理容器内の減圧等を併用することによ
り、溶存酸素濃度を300ppb以下とした純水で安定してリ
ンス処理することができる。上記した窒素の導入量や処
理容器内の減圧等の条件は、前述した表面清浄化処理と
同様とする。Using the processing apparatus having the above-described structure, for example, the HF-based processing liquid 46 is stored in the processing container 42 in advance.
After immersing the silicon substrate 47 in the HF-based processing liquid 46 and allowing a predetermined time to terminate the surface of the silicon substrate 47 with hydrogen, the processing container 42 is purged with ultra-high-purity nitrogen from the nitrogen introducing pipe 44, and thereafter. By supplying pure water having a low dissolved oxygen concentration to, it is possible to rinse with pure water having a dissolved oxygen concentration of 300 ppb or less. As described above, the surface flattening treatment can be performed with the same device configuration and treatment procedure as the above-described surface cleaning treatment device. That is, by introducing nitrogen into the processing container, nitrogen bubbling into the processing liquid, and further reducing the pressure in the processing container, the rinse treatment is stably performed with pure water having a dissolved oxygen concentration of 300 ppb or less. be able to. The conditions such as the introduction amount of nitrogen and the pressure reduction in the processing container are the same as those in the surface cleaning process described above.
【0039】上述した処理手順に従って、シリコン基板
表面の処理を行った。具体的には、5%のHF水溶液で約 2
分処理した後、本発明における純水の一例として、溶存
酸素濃度が 30ppb以下の常温の純水でリンスした。HF処
理後および純水処理後のシリコン (100)表面および (11
1)表面のFT−IR(フーリエ変換赤外分光)法による
測定結果(p偏向成分)を、図13および図14にそれ
ぞれ示す。The surface of the silicon substrate was processed according to the above-described processing procedure. Specifically, about 2% with a 5% HF aqueous solution.
After the separation treatment, as an example of pure water in the present invention, rinsed with pure water at room temperature having a dissolved oxygen concentration of 30 ppb or less. Silicon (100) surface and (11
1) The measurement results (p deflection component) of the surface by FT-IR (Fourier transform infrared spectroscopy) method are shown in FIGS. 13 and 14, respectively.
【0040】ここで、FT−IR測定において、HF系処
理液により水素終端したシリコン(100)および (111)の
完全平坦面は、それぞれSi-H2 、Si-Hだけの吸収が観測
される。この他の吸収ピークは、基板表面のマイクロラ
フネス(図1中のステップ2やファセット3)によるも
のであり、原子レベルでの表面荒れを意味する。これら
のマイクロラフネスは、 (100)面ではSi-H、Si-H3 、
(111)面ではSi-H2 、Si-H3 の形での吸収がFT−IR
測定結果に現れる。Here, in the FT-IR measurement, the completely flat surfaces of silicon (100) and (111) which are hydrogen-terminated by the HF-based treatment liquid are observed to have absorptions of only Si-H 2 and Si-H, respectively. . The other absorption peaks are due to the microroughness of the substrate surface (step 2 and facet 3 in FIG. 1) and mean surface roughness at the atomic level. These micro-roughnesses are Si-H, Si-H 3 , and
In the (111) plane, absorption in the form of Si-H 2 and Si-H 3 is FT-IR.
Appears in the measurement results.
【0041】図13から、5%HF処理直後のシリコン(10
0) 表面には、Si-H2 の他にSi-H3 の吸収があり、シリ
コン(100) 表面が荒れていることが分かる。これに対し
て、溶存酸素濃度を 30ppb以下に保持した純水を用いて
リンスした後の表面の吸収ピークは、Si-H2 が増加して
Si-H3 が減少していることが分かる。このことは、シリ
コン(100) 表面の平坦性が向上していることを意味す
る。同様な効果が、シリコン(111) 表面にも生じる。図
14から、5%HF処理直後はSi-H以外にSi-H2 の吸収ピー
クがあり、シリコン(111) 表面が荒れていることが分か
る。これに対して、溶存酸素濃度を 30ppb以下に保持し
た純水を用いて処理した後の表面の吸収ピークは、Si-H
が増加してSi-H2 が減少している。このことは、シリコ
ン(111) 表面の平坦性が向上していることを意味する。From FIG. 13, the silicon (10
It can be seen that the silicon (100) surface is rough due to the absorption of Si-H 3 in addition to Si-H 2 on the 0) surface. On the other hand, the surface absorption peak after rinsing with pure water keeping the dissolved oxygen concentration at 30 ppb or less shows that Si-H 2 increases.
It can be seen that Si-H 3 is decreasing. This means that the flatness of the silicon (100) surface is improved. Similar effects occur on the silicon (111) surface. From FIG. 14, it can be seen that immediately after the 5% HF treatment, there are absorption peaks of Si—H 2 other than Si—H, and the surface of the silicon (111) is rough. On the other hand, the absorption peak of the surface after treatment with pure water that maintains the dissolved oxygen concentration below 30 ppb is Si-H
Is increased and Si-H 2 is decreased. This means that the flatness of the silicon (111) surface is improved.
【0042】また、図15にシリコン(100) 基板をHF系
溶液で処理した後に、溶存酸素濃度を変化させた純水で
リンス処理した際の、溶存酸素濃度と表面ラフネスの標
準偏差(RMS)との関係を示す。純水中の溶存酸素濃
度が300ppb以下、より具体的には200ppb以下になると、
シリコン表面の酸化が抑制されてシリコンエッチングが
生じ、その結果として表面の平坦性が向上し、RMSが
小さくなることが分かる。また、シリコン(111) 表面に
ついても、同様な効果が得られた。Further, FIG. 15 shows the standard deviation (RMS) of the dissolved oxygen concentration and the surface roughness when the silicon (100) substrate was treated with the HF-based solution and then rinsed with pure water in which the dissolved oxygen concentration was changed. Shows the relationship with. When the dissolved oxygen concentration in pure water is 300 ppb or less, more specifically 200 ppb or less,
It can be seen that oxidation of the silicon surface is suppressed and silicon etching occurs, resulting in improved surface flatness and a reduced RMS. Similar effects were also obtained on the silicon (111) surface.
【0043】次に、上述した処理方法を適用した半導体
装置の製造例として、 0.1μm ルールのCMOSを製造
した例について述べる。図16は、この実施例で作製し
た0.1μm ルールのNMOSの構成を示しており、まず
シリコン(100) 基板51にロコス酸化膜52を形成し
た。次いで、シリコン(100) 基板51の成膜面にあたる
表面の酸化膜をHF系溶液で除去した後、溶存酸素濃度が
30ppb以下の純水でリンス処理を行い、平坦性に優れた
シリコン表面51aを形成した。このシリコン表面51
a上に、ゲート酸化膜53(厚さ:5nm)をウェットある
いはドライ熱酸化により形成した。引き続き、ソース5
4、ドレイン55、ゲート電極56、ソース電極57、
ドレイン電極58を形成した。Next, as an example of manufacturing a semiconductor device to which the above-mentioned processing method is applied, an example of manufacturing a 0.1 μm rule CMOS will be described. FIG. 16 shows the structure of the 0.1 μm rule NMOS manufactured in this example. First, a locos oxide film 52 was formed on a silicon (100) substrate 51. Then, after removing the oxide film on the surface corresponding to the film formation surface of the silicon (100) substrate 51 with an HF-based solution, the dissolved oxygen concentration is
A rinse treatment was performed with pure water of 30 ppb or less to form a silicon surface 51a having excellent flatness. This silicon surface 51
A gate oxide film 53 (thickness: 5 nm) was formed on a by wet or dry thermal oxidation. Continue to source 5
4, drain 55, gate electrode 56, source electrode 57,
The drain electrode 58 was formed.
【0044】図17に、上記純水リンスにおける純水中
の溶存酸素濃度を変化させた際の、溶存酸素濃度とゲー
ト耐圧との関係を示す。溶存酸素濃度が5ppm程度までの
純水で処理した領域はゲート電圧が低く、溶存酸素濃度
が300ppb以下、より具体的には200ppb以下程度からゲー
ト電圧が増加することが分かる。 0.1μm ルールNMO
Sの半導体装置に対応したゲート電圧を得るためには、
溶存酸素濃度が300ppb以下の純水で処理する必要があ
り、より良好なゲート電圧を得るためには、溶存酸素濃
度が200ppb以下の純水で処理することが好ましいことが
分かる。さらに、溶存酸素濃度が 30ppb以下の純水で処
理することにより、 0.1μm ルールNMOSの半導体装
置に最良のゲート電圧が得られることが分かる。また、
既に報告されているように、平坦化によりシリコン表面
にテラス等の凹凸(マイクロラフネス)が少ない場合
に、NMOSゲートに電圧が印加された時、電界集中が
緩和されてゲート電圧の均一化が可能となり、素子特性
の均一化、歩留りの向上等が期待できる。この特性は
(111)CMOSに示され、 (111)の場合は1ppm以下でこ
の効果が表れる。FIG. 17 shows the relationship between the dissolved oxygen concentration and the gate breakdown voltage when the dissolved oxygen concentration in pure water in the pure water rinse is changed. It can be seen that the gate voltage is low in the region treated with pure water up to a dissolved oxygen concentration of about 5 ppm, and the gate voltage increases from a dissolved oxygen concentration of 300 ppb or less, more specifically about 200 ppb or less. 0.1 μm rule NMO
To obtain the gate voltage corresponding to the S semiconductor device,
It is necessary to treat with pure water having a dissolved oxygen concentration of 300 ppb or less, and it is preferable to treat with pure water having a dissolved oxygen concentration of 200 ppb or less in order to obtain a better gate voltage. Furthermore, it can be seen that the best gate voltage can be obtained for the semiconductor device of the 0.1 μm rule NMOS by treating with pure water having a dissolved oxygen concentration of 30 ppb or less. Also,
As already reported, when there is little unevenness (microroughness) such as terraces on the silicon surface due to flattening, when a voltage is applied to the NMOS gate, electric field concentration is relieved and the gate voltage can be made uniform. Therefore, it is expected that the device characteristics will be made uniform and the yield will be improved. This characteristic
Shown in (111) CMOS, in the case of (111), this effect appears at 1 ppm or less.
【0045】また、通常、MOS構造では、シリコン(1
00) 基板がよく用いられる。これは、(100)のNit(単
位面積当りのダングリングボンド数)が他の面方位に比
べて少なく、電界ストレスに対する信頼性上有利である
ためである。MOSの動作状態では、ホットエレクトロ
ン、ホットホールのゲート酸化膜への飛び込みが存在す
る。この飛び込みの際に、ダングリングボンドが切れ、
これが信頼性の低下につながる。この際、シリコン(10
0) 表面に凹凸が存在すると、 (100)面の他に(111)面方
位等が存在していることを意味しており、理想的な (10
0)面とは言えない。すなわち、 (111)面等は (100)面よ
りもNitが多いため、理想的な (100)のNitより凹凸が
多い (100)表面では、ダングリングボンド数が多く存在
することになり、信頼性が低下する。このようなことか
ら、シリコン基板表面の平坦性を向上させることによっ
て、信頼性を高めることが可能となる。Further, normally, in the MOS structure, silicon (1
00) Substrates are often used. This is because Nit of (100) (the number of dangling bonds per unit area) is smaller than that of other plane orientations, which is advantageous in reliability against electric field stress. In the operating state of the MOS, hot electrons and hot holes exist in the gate oxide film. During this dive, the dangling bond breaks,
This leads to reduced reliability. At this time, silicon (10
(0) The presence of irregularities on the surface means that there are (111) plane orientations and the like in addition to the (100) plane.
0) Not a face. That is, since the (111) plane and the like have more Nit than the (100) plane, the number of dangling bonds is large on the (100) surface having more irregularities than the ideal (100) Nit, and the reliability is high. Sex decreases. Therefore, reliability can be enhanced by improving the flatness of the surface of the silicon substrate.
【0046】次に、シリコン結晶の表面平坦化処理の他
の実施例について述べる。Next, another embodiment of the surface flattening treatment of the silicon crystal will be described.
【0047】まず、前述した実施例の表面平坦化処理と
同様に、比抵抗25〜50Ω・cmの 6インチp-Si(100) 基板
を1%HF水溶液中に浸漬し、結晶表面の酸化膜を取り除い
た後、処理容器内に超高純度窒素をパージし、その後に
極低溶存酸素濃度の純水を供給することにより、溶存酸
素濃度が約5ppbの純水でリンスした。First, similarly to the surface flattening treatment of the above-mentioned embodiment, a 6-inch p-Si (100) substrate having a specific resistance of 25 to 50 Ω · cm was dipped in a 1% HF aqueous solution to form an oxide film on the crystal surface. After removing the above, the treatment vessel was purged with ultra-high-purity nitrogen, and then pure water having an extremely low dissolved oxygen concentration was supplied to rinse with pure water having a dissolved oxygen concentration of about 5 ppb.
【0048】このようにして、純水でリンスしたシリコ
ン基板の表面粗さRa を、 100nm×100nm2 の領域につ
いて測定した。Ra は、大気中AFM(Atomic Force M
icroscopy)を用いて測定した 100nm× 100nm2 の測定領
域の値から算出した。図18に、上記Ra を溶存酸素濃
度が約5ppbの純水によるリンス処理時間との関係として
示す。[0048] In this way, the surface roughness R a of the silicon substrate was rinsed with pure water was measured for areas of 100 nm × 100 nm 2. Ra is the atmospheric AFM (Atomic Force M
It was calculated from the value of the measurement area of 100 nm × 100 nm 2 measured by using the ICP. FIG. 18 shows R a as a relationship with the rinse treatment time with pure water having a dissolved oxygen concentration of about 5 ppb.
【0049】図18から、溶存酸素濃度が約5ppbの純水
でリンス処理することによって、100nm× 100nm2 とい
うデバイスサイズに対応する領域において、Ra =0.1nm
以下という原子レベルでの平坦化が達成できることが分
かる。また、シリコン結晶基板表面の平坦性は、純水に
よる処理時間に依存し、この実施例においては約30分の
純水リンスにより、最も平坦な表面が得られている。す
なわち、純水による処理時間の経過と共に、当初は表面
の平坦性が向上し、処理開始から約30分から1時間程度
の平坦性が最も高く、その後は時間の経過と共に表面の
平坦性が低下していくことが分かる。このように、純水
によるシリコン結晶表面の平坦化処理時間には、最適値
が存在する。この最適時間は、処理条件例えば純水中の
溶存酸素濃度や純水の供給量等によって変化するため、
実験的に最適値を求めて、純水リンスを実施することが
好ましい。なお、シリコン(111) 表面についても、同様
な結果が得られた。From FIG. 18, R a = 0.1 nm in the region corresponding to the device size of 100 nm × 100 nm 2 by rinsing with pure water having a dissolved oxygen concentration of about 5 ppb.
It can be seen that the following planarization at the atomic level can be achieved. The flatness of the surface of the silicon crystal substrate depends on the treatment time with pure water, and in this embodiment, the purest surface is obtained by rinsing with pure water for about 30 minutes. That is, as the treatment time with pure water progresses, the flatness of the surface initially improves, and the flatness is highest for about 30 minutes to 1 hour from the start of the treatment, and thereafter, the flatness of the surface decreases with the passage of time. I understand that it will go. As described above, there is an optimum value for the flattening treatment time of the silicon crystal surface with pure water. Since this optimum time changes depending on the processing conditions such as the concentration of dissolved oxygen in pure water and the amount of pure water supplied,
It is preferable to empirically obtain the optimum value and perform the pure water rinse. Similar results were obtained for the silicon (111) surface.
【0050】次に、上述した処理を適用したシリコン基
板を用いて、 0.1μm ルールのCMOSを製造した例に
ついて述べる。CMOSの構造および製造工程について
は、図16にその構造を示した前述の実施例と同様とし
た。上述した実施例による処理、すなわち1%HF処理と溶
存酸素濃度が約5ppbの純水によるリンスを、純水による
処理時間を種々変化させて行い、処理後の各シリコン基
板を用いて、 0.1μmルールのCMOSを製造した。こ
れら各CMOSのゲート耐圧と純水リンス時間との関係
を図19に示す。Next, an example of manufacturing a 0.1 μm rule CMOS using the silicon substrate to which the above-mentioned processing is applied will be described. The structure and manufacturing process of the CMOS are the same as those of the above-described embodiment whose structure is shown in FIG. The treatment according to the above-mentioned embodiment, that is, the 1% HF treatment and the rinse with pure water having a dissolved oxygen concentration of about 5 ppb are performed by changing the treatment time with pure water variously, and using each treated silicon substrate, 0.1 μm A rule CMOS was manufactured. FIG. 19 shows the relationship between the gate breakdown voltage of each CMOS and the pure water rinse time.
【0051】図19から、ゲート耐圧は平坦性の変化に
対応して処理時間と共に向上し、平坦度が最も高いシリ
コン基板を用いた場合に最高値を示していることが分か
る。また、最適処理時間を超えてリンスした基板につい
ては、処理時間と共にゲート耐圧も低下した。この結果
から、シリコン基板表面の平坦性がゲート耐圧に大きく
影響を及ぼし、極めて平坦性が高いシリコン基板を用い
ることによって、最適なゲート耐圧が得られることが分
かる。It can be seen from FIG. 19 that the gate breakdown voltage increases with the processing time in response to changes in flatness, and shows the highest value when the silicon substrate having the highest flatness is used. Further, with respect to the substrate which was rinsed for more than the optimum processing time, the gate breakdown voltage decreased with the processing time. From this result, it is understood that the flatness of the surface of the silicon substrate greatly affects the gate breakdown voltage, and the optimum gate breakdown voltage can be obtained by using the silicon substrate having extremely high flatness.
【0052】シリコン表面の平坦化は、電界集中の緩和
に伴うゲート電圧の均一化をもたらし、素子特性の均一
化、歩留りの向上等にも寄与することが期待できる。こ
れらの効果は、基板の方位、NMOS、CMOS等の半
導体装置の構造の如何にかかわらず得ることができる。It is expected that the flattening of the silicon surface brings about the uniformization of the gate voltage accompanying the relaxation of the electric field concentration, and also contributes to the uniformization of the device characteristics and the improvement of the yield. These effects can be obtained regardless of the orientation of the substrate and the structure of the semiconductor device such as NMOS and CMOS.
【0053】なお、上記各実施例においては、溶存酸素
濃度が300ppb以下の純水による平坦化処理の前工程とし
て、HF系溶液による処理でシリコン基板表面を水素終端
した例について説明したが、例えば真空中での水素ラジ
カル照射等により水素終端しても、同様な効果が得られ
る。In each of the above-mentioned embodiments, an example in which the surface of the silicon substrate is hydrogen-terminated by the treatment with the HF-based solution has been described as a pre-process of the planarization treatment with pure water having a dissolved oxygen concentration of 300 ppb or less. Similar effects can be obtained even if hydrogen is terminated by irradiation with hydrogen radicals in a vacuum.
【0054】一方、例えばシリコン酸化膜の一部を開口
した後の洗浄に、溶存酸素の低い純水を用いると、その
開口径に依存して僅かではあるがエッチング作用が起き
る。その例について以下に説明する。On the other hand, for example, when pure water having a low dissolved oxygen is used for cleaning after opening a part of the silicon oxide film, an etching action occurs although it is slight depending on the opening diameter. An example thereof will be described below.
【0055】図20に、フッ酸系溶液によりシリコン酸
化膜(100nm)の開口部( 500μm ×500μm)の自然酸化
膜を除去した後の純水中でのシリコン (100)、 (111)表
面のエッチング量の溶存酸素濃度依存性を示す。図20
よりシリコン (100)、 (111)表面は、それぞれ300ppb以
下、1ppm以下の溶存酸素濃度の純水においてエッチング
されることが分かる。FIG. 20 shows the surface of silicon (100) and (111) in pure water after removing the natural oxide film at the openings (500 μm × 500 μm) of the silicon oxide film (100 nm) with a hydrofluoric acid solution. The dependence of the etching amount on the dissolved oxygen concentration is shown. Figure 20
It can be seen from the results that the silicon (100) and (111) surfaces are etched in pure water having a dissolved oxygen concentration of 300 ppb or less and 1 ppm or less, respectively.
【0056】図21は、シリコン酸化膜(100nm)のスケ
ールをパラメータにとった場合の純水中(溶存酸素濃度
30ppb)でのシリコンエッチング量の流速依存性を示した
ものである。図21から、シリコンエッチング量は流速
を速くすると増加することが分かる。また、マスクスケ
ールが小さくなるに従って、シリコンエッチング量が増
加することも分かる。例えば、流速が 2cm/sec、 5μm
× 5μm のパターンでは、 1時間当り〜 4nmのエッチン
グが生じてしまう。FIG. 21 shows that in pure water (concentration of dissolved oxygen, the scale of silicon oxide film (100 nm) is used as a parameter.
It shows the flow rate dependence of the silicon etching amount at 30 ppb). It can be seen from FIG. 21 that the silicon etching amount increases as the flow velocity is increased. It can also be seen that the silicon etching amount increases as the mask scale becomes smaller. For example, the flow velocity is 2 cm / sec, 5 μm
In the case of a pattern of × 5 μm, etching of ~ 4 nm occurs per hour.
【0057】純水の流速 2cm/secで 1時間洗浄した場合
の 5μm × 5μm のパターンのエッチング断面形状を図
22に示す。図中、61はシリコン基板、62はシリコ
ン酸化膜、63はエッチング段差、64は純水の流れの
方向である。シリコン酸化膜62とシリコン基板61の
露出部分61aのエッジ部分にストレスが原因と考えら
れる局所的な深いエッチング溝65が形成されてしま
い、プロセス上およびデバイス構造上好ましくない。図
23に、上記条件で純水の流速を 0.5cm/secにした場合
の断面形状を示す。エッチング量は 1nmに減少したた
め、局所的なエッチング溝も生じなくなり、表面の平坦
性もよくなる。FIG. 22 shows an etching cross-sectional shape of a pattern of 5 μm × 5 μm when washed with pure water at a flow rate of 2 cm / sec for 1 hour. In the figure, 61 is a silicon substrate, 62 is a silicon oxide film, 63 is an etching step, and 64 is the direction of pure water flow. A local deep etching groove 65, which is considered to be caused by stress, is formed at the edge portion of the silicon oxide film 62 and the exposed portion 61a of the silicon substrate 61, which is not preferable in terms of process and device structure. FIG. 23 shows the cross-sectional shape when the flow rate of pure water is 0.5 cm / sec under the above conditions. Since the etching amount was reduced to 1 nm, no local etching groove was formed and the surface flatness was improved.
【0058】シリコンのエッチング量を低減させる方法
として、処理時間の短縮が考えられるが、実際のプロセ
スでは、最低限15分間の洗浄は必要である。図21の傾
向から、将来の微細化するLSIにおいて、 1μm 以下
のサイズのパターンを考えた場合、15分間でエッチング
量を 1nm以下にするためには、 0.5cm/sec以下の流速は
不可欠と考えられる。As a method of reducing the etching amount of silicon, shortening the processing time can be considered, but in the actual process, cleaning for at least 15 minutes is necessary. From the tendency of Fig.21, in the future miniaturization LSI, when considering a pattern with a size of 1 μm or less, it is considered that a flow velocity of 0.5 cm / sec or less is indispensable in order to reduce the etching amount to 1 nm or less in 15 minutes. To be
【0059】図24に、上記の処理条件を満たすための
処理装置を示す。処理装置70の材質としては、テフロ
ン系、あるいは石英を用いることが好ましい。超高純度
窒素ガス71は、蓋部分72内部に一度ため、均一に流
出させるようになっている。また、蓋部分72の外周部
分72aにも窒素ガスを流出させ、処理装置70内部に
大気が混入することを抑制している。処理装置70内の
雰囲気は、窒素ガスが充満されているため、5ppbの超純
水を超純水入り口73から供給した場合、処理槽74内
の超純水中の溶存酸素濃度を 10ppb以下に保持でき、シ
リコン基板75表面の酸化を完全に抑制することができ
る。また、超純水の流速は、超純水入り口73での水の
供給量により制御できる。この処理装置70において、
5μm ×5μm レベル以下のパターンを具備するシリコ
ン基板を洗浄処理した場合、シリコン表面は酸化するこ
ともなく、エッチングも 1nm以下(1時間処理)に制御で
きる。FIG. 24 shows a processing device for satisfying the above processing conditions. As the material of the processing device 70, it is preferable to use Teflon-based or quartz. The ultra-high-purity nitrogen gas 71 is once stored inside the lid portion 72, and is thus made to uniformly flow out. Further, the nitrogen gas is also caused to flow out to the outer peripheral portion 72a of the lid portion 72 to prevent the atmospheric air from entering the inside of the processing device 70. Since the atmosphere in the processing apparatus 70 is filled with nitrogen gas, when 5 ppb of ultrapure water is supplied from the ultrapure water inlet 73, the dissolved oxygen concentration in the ultrapure water in the processing tank 74 is set to 10 ppb or less. It can be held, and the oxidation of the surface of the silicon substrate 75 can be completely suppressed. The flow rate of ultrapure water can be controlled by the amount of water supplied at the ultrapure water inlet 73. In this processing device 70,
When a silicon substrate having a pattern of 5 μm × 5 μm level or less is washed, the silicon surface is not oxidized and etching can be controlled to 1 nm or less (1 hour treatment).
【0060】[0060]
【発明の効果】以上説明したように、本発明の第1の製
造方法によれば、表面酸化膜の成長抑制が実現できると
共に、結晶表面に酸化膜とは別の形で存在する、例えば
物理吸着または化学吸着している酸素、炭素等による汚
染の低減を同時に実現することができる。このように、
清浄な結晶表面が得られることによって、結晶成長や界
面の電気特性等の向上を図ることができることから、高
性能の半導体装置を再現性よく得ることが可能となる。As described above, according to the first manufacturing method of the present invention, it is possible to suppress the growth of the surface oxide film, and at the same time, the crystal surface exists in a form different from that of the oxide film. It is possible to simultaneously reduce the pollution caused by the adsorbed or chemically adsorbed oxygen, carbon and the like. in this way,
By obtaining a clean crystal surface, crystal growth and electrical characteristics of the interface can be improved, so that a high-performance semiconductor device can be obtained with good reproducibility.
【0061】また、本発明の第2の製造方法によれば、
簡便でかつ安全に原子レベルで平坦化されたシリコン表
面が得られることから、半導体装置の製造工程の安定化
等を図ることができると共に、より高性能の半導体装置
を再現性よく得ることが可能となる。According to the second manufacturing method of the present invention,
Since it is possible to easily and safely obtain an atomically flattened silicon surface, it is possible to stabilize the manufacturing process of semiconductor devices, etc., and it is possible to obtain higher performance semiconductor devices with good reproducibility. Becomes
【図1】 HF系溶液で処理した後のシリコン基板表面の
状態を模式的に示す図である。FIG. 1 is a diagram schematically showing a state of a silicon substrate surface after being treated with an HF-based solution.
【図2】 HF系溶液で水素終端したシリコン基板表面の
状態を模式的に示す図である。FIG. 2 is a diagram schematically showing the state of the surface of a silicon substrate that has been hydrogen-terminated with an HF-based solution.
【図3】 本発明の一実施例で使用した結晶表面前処理
装置の構成を模式的にを示す図である。FIG. 3 is a diagram schematically showing a configuration of a crystal surface pretreatment device used in one example of the present invention.
【図4】 本発明の実施例で純水リンスしたシリコン基
板の酸化膜厚と純水中での保持時間との関係を従来例と
比較して示す図である。FIG. 4 is a diagram showing a relationship between an oxide film thickness of a silicon substrate rinsed with pure water and a holding time in pure water in an example of the present invention in comparison with a conventional example.
【図5】 本発明の実施例で純水リンスしたシリコン基
板における表面残留物のXSP測定結果を示す図であ
る。FIG. 5 is a diagram showing XSP measurement results of surface residues on a silicon substrate rinsed with pure water according to an example of the present invention.
【図6】 本発明の実施例で作製した金属膜のコンタク
ト抵抗の前処理依存性を示す図である。FIG. 6 is a diagram showing pretreatment dependency of contact resistance of a metal film produced in an example of the present invention.
【図7】 本発明の実施例で作製したバイポーラトラン
ジスタの構成を示す図である。FIG. 7 is a diagram showing a configuration of a bipolar transistor manufactured in an example of the present invention.
【図8】 本発明の実施例によるバイポーラトランジス
タにおけるベース電流のエミッタ−ベースバイアス電圧
による変化の前処理依存性を示す図である。FIG. 8 is a diagram showing a pretreatment dependency of a change of a base current according to an emitter-base bias voltage in a bipolar transistor according to an embodiment of the present invention.
【図9】 本発明の他の実施例による結晶前処理装置の
構成を模式的に示す図である。FIG. 9 is a diagram schematically showing a configuration of a crystal pretreatment apparatus according to another embodiment of the present invention.
【図10】 図9に示す結晶前処理装置の変形例を示す
図である。10 is a diagram showing a modification of the crystal pretreatment apparatus shown in FIG.
【図11】 本発明のさらに他の実施例による結晶前処
理装置の構成を模式的に示す図である。FIG. 11 is a diagram schematically showing the structure of a crystal pretreatment apparatus according to still another embodiment of the present invention.
【図12】 本発明の他の実施例で使用した処理装置の
構成を模式的にを示す図である。FIG. 12 is a diagram schematically showing a configuration of a processing apparatus used in another example of the present invention.
【図13】 本発明の実施例で処理したシリコン (100)
表面のHF処理後および純水処理後のFT−IR測定結果
をそれぞれ示す図である。FIG. 13: Silicon (100) treated according to an embodiment of the invention
It is a figure which respectively shows the FT-IR measurement result after HF processing and the pure water processing of the surface.
【図14】 本発明の実施例で処理したシリコン (111)
表面のHF処理後および純水処理後のFT−IR測定結果
をそれぞれ示す図である。FIG. 14: Silicon (111) treated according to an embodiment of the present invention
It is a figure which respectively shows the FT-IR measurement result after HF processing and the pure water processing of the surface.
【図15】 種々の溶存酸素濃度の純水でリンスした際
のシリコン基板の表面ラフネスの標準偏差を示す図であ
る。FIG. 15 is a diagram showing standard deviations of surface roughness of a silicon substrate when rinsed with pure water having various dissolved oxygen concentrations.
【図16】 本発明の実施例で作製したNMOSの構成
を示す図である。FIG. 16 is a diagram showing a configuration of an NMOS manufactured in an example of the present invention.
【図17】 本発明の実施例で作製したNMOSの純水
中の溶存酸素濃度とゲート耐圧との関係を示す図であ
る。FIG. 17 is a diagram showing the relationship between the concentration of dissolved oxygen in pure water and the gate breakdown voltage of the NMOS manufactured in the example of the present invention.
【図18】 本発明の実施例におけるシリコン基板表面
のRa と純水リンス時間との関係を示す図である。FIG. 18 is a diagram showing a relationship between R a on the surface of a silicon substrate and a pure water rinsing time in an example of the present invention.
【図19】 本発明の実施例で作製したNMOSのゲー
ト耐圧と純水リンス時間との関係を示す図である。FIG. 19 is a diagram showing a relationship between a gate breakdown voltage of an NMOS manufactured in an example of the present invention and a pure water rinse time.
【図20】 シリコン表面のエッチング量の溶存酸素濃
度依存性を示す図であって、(a)はシリコン (100)表
面の結果、(b)はシリコン (111)表面の結果を示す図
である。FIG. 20 is a diagram showing a dissolved oxygen concentration dependency of an etching amount of a silicon surface, (a) showing a result of a silicon (100) surface, and (b) showing a result of a silicon (111) surface. .
【図21】 シリコン酸化膜のマスクスケールをパラメ
ータにとった場合の純水中でのシリコンエッチング量の
流速依存性を示す図である。FIG. 21 is a diagram showing a flow rate dependence of a silicon etching amount in pure water when a mask scale of a silicon oxide film is used as a parameter.
【図22】 純水の流速 2cm/secで洗浄した場合のエッ
チング断面形状を示す図である。FIG. 22 is a diagram showing an etching cross-sectional shape when cleaning is performed at a pure water flow rate of 2 cm / sec.
【図23】 純水の流速 0.5cm/secで洗浄した場合のエ
ッチング断面形状を示す図である。FIG. 23 is a diagram showing an etching cross-sectional shape when cleaning is performed at a pure water flow rate of 0.5 cm / sec.
【図24】 本発明を適用した処理装置の一構成例を示
す図である。FIG. 24 is a diagram showing a configuration example of a processing device to which the present invention has been applied.
【図25】 シリコン基板表面のXPS測定結果の一例
を示す図である。FIG. 25 is a diagram showing an example of an XPS measurement result on the surface of a silicon substrate.
【図26】 結晶表面の残留不純物濃度を測定するため
のシリコン基板表面のXPS測定結果の一例を示す図で
ある。FIG. 26 is a diagram showing an example of an XPS measurement result of a silicon substrate surface for measuring the residual impurity concentration on the crystal surface.
21、42……処理容器 23、41……ドレイン管 24、45……蓋 25、43……純水導入管 27、46……液状表面処理剤 28、47……シリコン結晶基板 21, 42 ... Processing container 23, 41 ... Drain pipe 24, 45 ... Lid 25, 43 ... Pure water introduction pipe 27, 46 ... Liquid surface treatment agent 28, 47 ... Silicon crystal substrate
───────────────────────────────────────────────────── フロントページの続き (72)発明者 望月 博 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroshi Mochizuki No. 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center
Claims (2)
形成する成膜工程を含む半導体装置の製造方法におい
て、 前記成膜工程の前処理として、前記結晶表面の残留不純
物を液状表面処理剤で除去する工程と、前記残留不純物
を除去した後の結晶を、実質的に酸化物を形成しない純
水で洗浄すると共に、前記純水中で保存する工程とを有
することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device including a film forming step of forming a crystal film, a metal film, an insulating film, etc. on a crystal, wherein residual impurities on the crystal surface are liquefied as a pretreatment of the film forming step. It has a step of removing with a surface treatment agent and a step of washing the crystal after removing the residual impurities with pure water that does not substantially form an oxide and storing the crystal in the pure water. Of manufacturing a semiconductor device.
縁膜等を形成する成膜工程を含む半導体装置の製造方法
において、 前記成膜工程の前処理として、前記シリコン結晶表面を
水素終端する工程と、前記水素終端されたシリコン結晶
を、実質的に酸化物を形成しない純水で洗浄することに
より、前記シリコン結晶表面を平坦化する工程とを有す
ることを特徴とする半導体装置の製造方法。2. A method for manufacturing a semiconductor device including a film forming step of forming a crystal film, a metal film, an insulating film, etc. on a silicon crystal, wherein the silicon crystal surface is hydrogen-terminated as a pretreatment of the film forming step. And a step of flattening the surface of the silicon crystal by washing the hydrogen-terminated silicon crystal with pure water that does not substantially form an oxide. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05361493A JP3237944B2 (en) | 1992-09-09 | 1993-03-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-240664 | 1992-09-09 | ||
JP24066492 | 1992-09-09 | ||
JP05361493A JP3237944B2 (en) | 1992-09-09 | 1993-03-15 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140377A true JPH06140377A (en) | 1994-05-20 |
JP3237944B2 JP3237944B2 (en) | 2001-12-10 |
Family
ID=26394331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05361493A Expired - Fee Related JP3237944B2 (en) | 1992-09-09 | 1993-03-15 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3237944B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0674343A3 (en) * | 1994-03-25 | 1997-07-02 | Shinetsu Handotai Kk | Method for storing silicon wafers. |
JP2009182233A (en) * | 2008-01-31 | 2009-08-13 | Shin Etsu Handotai Co Ltd | Washing method of annealed wafer |
WO2010001518A1 (en) * | 2008-07-02 | 2010-01-07 | 信越半導体株式会社 | Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer |
JP2010050353A (en) * | 2008-08-22 | 2010-03-04 | Shin Etsu Handotai Co Ltd | Semiconductor wafer, method of manufacturing the same, and method of evaluating the same |
JP2013254898A (en) * | 2012-06-08 | 2013-12-19 | Sony Corp | Substrate processing method, substrate processing apparatus, and recording medium |
JP2023140192A (en) * | 2022-03-22 | 2023-10-04 | キオクシア株式会社 | Substrate processing apparatus and substrate processing method |
-
1993
- 1993-03-15 JP JP05361493A patent/JP3237944B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0674343A3 (en) * | 1994-03-25 | 1997-07-02 | Shinetsu Handotai Kk | Method for storing silicon wafers. |
JP2009182233A (en) * | 2008-01-31 | 2009-08-13 | Shin Etsu Handotai Co Ltd | Washing method of annealed wafer |
WO2010001518A1 (en) * | 2008-07-02 | 2010-01-07 | 信越半導体株式会社 | Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer |
JP2010016078A (en) * | 2008-07-02 | 2010-01-21 | Shin Etsu Handotai Co Ltd | Silicon monocrystal wafer, method for manufacturing the silicon monocrystal wafer and method for evaluating the silicon monocrystal wafer |
US20110045246A1 (en) * | 2008-07-02 | 2011-02-24 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer and method for manufacturing silicon single crystal wafer, and method for evaluating silicon single crystal wafer |
CN102017069B (en) | 2008-07-02 | 2013-01-30 | 信越半导体股份有限公司 | Manufacturing method of single crystal silicon wafer and evaluation method of single crystal silicon wafer |
US8551246B2 (en) | 2008-07-02 | 2013-10-08 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating oxide dielectric breakdown voltage of a silicon single crystal wafer |
JP2010050353A (en) * | 2008-08-22 | 2010-03-04 | Shin Etsu Handotai Co Ltd | Semiconductor wafer, method of manufacturing the same, and method of evaluating the same |
JP2013254898A (en) * | 2012-06-08 | 2013-12-19 | Sony Corp | Substrate processing method, substrate processing apparatus, and recording medium |
JP2023140192A (en) * | 2022-03-22 | 2023-10-04 | キオクシア株式会社 | Substrate processing apparatus and substrate processing method |
Also Published As
Publication number | Publication date |
---|---|
JP3237944B2 (en) | 2001-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4486753B2 (en) | Method for obtaining a monocrystalline germanium layer on a monocrystalline silicon substrate and the product obtained thereby | |
US5712198A (en) | Pre-thermal treatment cleaning process | |
US20020037654A1 (en) | Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same | |
US4282270A (en) | Method for forming an insulating film layer of silicon oxynitride on a semiconductor substrate surface | |
JPH1140540A (en) | Method for smoothing surface of silicon single crystal substrate | |
WO2003100844A1 (en) | Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device | |
Zhou et al. | Real‐time, in situ monitoring of room‐temperature silicon surface cleaning using hydrogen and ammonia plasmas | |
US8785301B2 (en) | Method of cleaning silicon carbide semiconductor | |
CA2781167A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JPH0718011B2 (en) | How to attach SiO2 | |
JPH0574751A (en) | Method for manufacturing semiconductor device | |
JP3237944B2 (en) | Method for manufacturing semiconductor device | |
JP3122125B2 (en) | Method of forming oxide film | |
JP3350215B2 (en) | Method for manufacturing semiconductor device | |
US5189508A (en) | Silicon wafer excelling in gettering ability and method for production thereof | |
JP2713787B2 (en) | Semiconductor wet cleaning method | |
JP4330815B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP3484480B2 (en) | Method for manufacturing semiconductor device | |
JP3450683B2 (en) | Preparation method of semiconductor processing surface | |
US20220389591A1 (en) | High-precision etching method | |
JP3535539B2 (en) | Method for manufacturing semiconductor device | |
WO1990013912A1 (en) | Silicon oxide film and semiconductor device having the same | |
JP2002093800A (en) | Method of manufacturing silicon carbide semiconductor device | |
JPH0794678A (en) | Capacitor and formation thereof | |
JP2875503B2 (en) | Semiconductor processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |