[go: up one dir, main page]

JPH06138858A - Method and processor for image information processing - Google Patents

Method and processor for image information processing

Info

Publication number
JPH06138858A
JPH06138858A JP4286055A JP28605592A JPH06138858A JP H06138858 A JPH06138858 A JP H06138858A JP 4286055 A JP4286055 A JP 4286055A JP 28605592 A JP28605592 A JP 28605592A JP H06138858 A JPH06138858 A JP H06138858A
Authority
JP
Japan
Prior art keywords
data
original image
image data
pixel
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4286055A
Other languages
Japanese (ja)
Other versions
JP2902877B2 (en
Inventor
Mitsugi Kobayashi
貢 小林
Makoto Fujioka
誠 藤岡
Atsuyoshi Tanioka
篤善 谷岡
Kazuhiko Moriwaki
和彦 森脇
Makoto Shimizu
真 清水
Hisao Uehara
久夫 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4286055A priority Critical patent/JP2902877B2/en
Priority to US08/128,476 priority patent/US5596349A/en
Publication of JPH06138858A publication Critical patent/JPH06138858A/en
Priority to US08/597,119 priority patent/US5784040A/en
Application granted granted Critical
Publication of JP2902877B2 publication Critical patent/JP2902877B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To display an image which is close to the original image with multiple gradations by artificial expression in the image processing method and image processor for an LCD display by a digital driver. CONSTITUTION:By an error diffusing method which adds 1st error data as the difference between 1st original image data corresponding to the 1st pixel of one frame and the 1st image display data to 2nd original image data corresponding to the 2nd pixel adjoining to the 1st pixel and then uses the high-order L bits of P-bit data as the result of the addition as 2nd L-bit image display data corresponding to an image display of the 2nd pixel. P1: the difference between the 1st original image data and 2nd original image data is calculated P2: when the difference exceeds a certain value, the 2nd original image data and 1st error data are not added and the high-order L bits of the 2nd original image data are used as 2nd image display data corresponding to the image display of the 2nd pixel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像情報処理方法及び画
像処理装置に関し、更に詳しく言えば、デジタルドライ
バによるLCDディスプレイの階調表示を多階調化する
ための画像処理方法及び画像処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image information processing method and an image processing apparatus, and more particularly to an image processing method and an image processing apparatus for making a gradation display of an LCD display by a digital driver multi-gradation. .

【0002】[0002]

【従来の技術】従来例に係る画像処理方法、とりわけL
CDディスプレイの多階調化は、一般に誤差拡散法と呼
ばれている方法によって、擬似輪郭などを抑止し、原画
像に近い画像を得ようとする試みがなされている。この
誤差拡散法は、ある画素に対応する原画像データと画像
表示データとの誤差分である誤差データを隣接する画素
の画像データに加算して、周辺の画素との輝度の均一化
を図る方法である。
2. Description of the Related Art An image processing method according to a conventional example, especially L
For the multi-gradation of a CD display, an attempt has been made to obtain an image close to the original image by suppressing false contours by a method generally called an error diffusion method. In this error diffusion method, error data, which is the difference between the original image data corresponding to a pixel and the image display data, is added to the image data of adjacent pixels to make the brightness of the surrounding pixels uniform. Is.

【0003】従来例に係る誤差拡散法は、図7に示すよ
うに、8ビットの原画像データ(SD)に基づいて4ビ
ットの画像表示データ(GD)を生成する画像情報処理
装置によってなされる。その構成は、第1のラッチ回路
(1),加算回路(2),マルチプレクサ(3),第2
のラッチ回路(4)及び第3のラッチ回路(5)から成
る。
The error diffusion method according to the conventional example is performed by an image information processing apparatus for generating 4-bit image display data (GD) based on 8-bit original image data (SD) as shown in FIG. . The configuration is such that the first latch circuit (1), the adding circuit (2), the multiplexer (3), and the second
Latch circuit (4) and a third latch circuit (5).

【0004】当該装置の動作は、まず、ある画素の8ビ
ットの原画像データ(SD)が第1のラッチ回路(1)
に入力され、ドットクロック(DK)に基づいて加算回
路(2)に出力される。同時に第2のラッチ回路(4)
からその画素の直前に処理した画素に対応する誤差デー
タ(EI)が読み出される。なお、この誤差データ(E
I)は、原画像データ(SD)と、画像表示データ(G
D)との誤差分である。例えば原画像データ(SD)が
8ビットで、画像表示データ(GD)が4ビットである
とすると、画像表示データ(GD)は原画像データ(S
D)の上位4ビットをとるので、この場合の誤差データ
(EI)は原画像データ(SD)の下位4ビットという
ことになる。
In the operation of the device, first, 8-bit original image data (SD) of a pixel is transferred to the first latch circuit (1).
To the adder circuit (2) based on the dot clock (DK). At the same time, the second latch circuit (4)
The error data (EI) corresponding to the pixel processed immediately before that pixel is read. This error data (E
I) is the original image data (SD) and the image display data (G
This is the difference from D). For example, if the original image data (SD) is 8 bits and the image display data (GD) is 4 bits, the image display data (GD) is the original image data (S
Since the upper 4 bits of D) are taken, the error data (EI) in this case is the lower 4 bits of the original image data (SD).

【0005】次に、加算回路(2)によって8ビットの
原画像データ(SD)と4ビットの誤差データ(EI)
が加算処理されて8ビットの補正画像データ(HD)が
作成され、マルチプレクサ(3)に出力される。なお、
加算回路(2)の加算処理による桁上げの結果、加算回
路(2)から出力されるデータが“0000”となると
困るので、このような場合には、加算回路(2)から出
力されるキャリ信号に基づいて、マルチプレクサ(3)
から4ビットの“1111”が出力される。
Next, the addition circuit (2) uses the 8-bit original image data (SD) and the 4-bit error data (EI).
Is added to generate 8-bit corrected image data (HD), which is output to the multiplexer (3). In addition,
Since it is troublesome that the data output from the addition circuit (2) becomes "0000" as a result of the carry by the addition processing of the addition circuit (2), in such a case, the carry output from the addition circuit (2) is generated. Multiplexers based on signals (3)
Outputs 4-bit “1111”.

【0006】次いで、マルチプレクサ(3)によって、
補正画像データ(HD)が上位4ビットと下位4ビット
に分割され、上位4ビットは画像表示データ(GD)と
して第3のラッチ回路(5)に出力され、下位4ビット
は次の画素の原画像データ(SD)に加算するための誤
差データ(EI)として第2のラッチ回路(4)に出力
される。第3のラッチ回路(5)によって4ビットの画
像表示データ(GD)が不図示のLCDドライバに出力
される。
Then, by the multiplexer (3),
The corrected image data (HD) is divided into upper 4 bits and lower 4 bits, the upper 4 bits are output as image display data (GD) to the third latch circuit (5), and the lower 4 bits are the original pixel of the next pixel. The error data (EI) to be added to the image data (SD) is output to the second latch circuit (4). The third latch circuit (5) outputs 4-bit image display data (GD) to an LCD driver (not shown).

【0007】上記従来の装置によると、順次、直前の隣
接する画素の誤差データ(EI)が原画像データ(S
D)に加算されるので、隣接する画素との輝度の差が少
なくなり、画像の輝度が平滑化されるので、いわゆる擬
似輪郭などが防止できる。また、フレーム内で画像処理
することにより、フリッカの問題は全く生じない。この
ようにして、原画像に近い画像を得ていた。
According to the above-mentioned conventional device, the error data (EI) of the immediately preceding adjacent pixels are sequentially converted into the original image data (S).
Since it is added to D), the difference in brightness between adjacent pixels is reduced and the brightness of the image is smoothed, so that so-called pseudo contours can be prevented. Further, by performing image processing within the frame, the problem of flicker does not occur at all. In this way, an image close to the original image was obtained.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の誤差拡散法による画像処理方法では、画像の状態に
よらず、一律に隣接する画素の原画像データ(SD)に
誤差データ(EI)を加算して、隣接する画素との輝度
の差を少なくしていたので、例えば、画像が急峻に変化
する画像のエッジ部分では、隣接する画素との輝度の差
が少なくなることにより、画像のエッジがぼけて表示さ
れるという問題があった。
However, in the above-mentioned conventional image processing method using the error diffusion method, the error data (EI) is added to the original image data (SD) of adjacent pixels uniformly regardless of the state of the image. Then, since the difference in luminance between the adjacent pixels is reduced, for example, in the edge portion of the image where the image changes abruptly, the difference in luminance between the adjacent pixels is reduced, so that the edge of the image is reduced. There was a problem that it was displayed blurry.

【0009】[0009]

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図1のフローチャートに示すよ
うに、1フレーム内の第1の画素に対応する第1の原画
像データと第1の画像表示データとの誤差分である第1
の誤差データを、前記第1の画素に隣接する第2の画素
に対応する第2の原画像データに加算した後に、該加算
処理の結果であるPビットのデータの上位Lビットを前
記第2の画素の画像表示に対応するLビットの第2の画
像表示データとして用いる誤差拡散法において、前記第
1の原画像データと、前記第2の原画像データとの差分
をとり、該差分が、一定値を越えた場合には、前記第2
の原画像データと前記第1の誤差データとの加算処理を
行わずに、第2の原画像データの上位Lビットを前記第
2の画素の画像表示に対応する第2の画像表示データと
して用いることで、画像が急峻に変化する画像のエッジ
部分でのぼけを防止することが可能になる画像情報処理
方法及び画像情報処理装置を提供するものである。
The present invention has been made in view of the above-mentioned conventional drawbacks, and as shown in the flow chart of FIG. 1, the first original image data corresponding to the first pixel in one frame. Which is an error between the first image display data and
Error data is added to the second original image data corresponding to the second pixel adjacent to the first pixel, and the upper L bits of the P-bit data as the result of the addition processing are added to the second original image data. In the error diffusion method used as the L-bit second image display data corresponding to the image display of the pixel, the difference between the first original image data and the second original image data is calculated, and the difference is If the value exceeds a certain value, the second
Of the second original image data is used as the second image display data corresponding to the image display of the second pixel, without performing the addition process of the original image data of 1) and the first error data. Accordingly, the present invention provides an image information processing method and an image information processing apparatus capable of preventing blurring at an edge portion of an image where the image sharply changes.

【0010】[0010]

【作 用】本発明に係る画像情報処理方法によれば、図
1のフローチャートに示すように、第1の原画像データ
と、第2の原画像データとの差分をとり、該差分が、一
定値を越えた場合には、第2の原画像データと第1の誤
差データとの加算処理を行わずに、第2の原画像データ
の上位Lビットを第2の画素の画像表示に対応する第2
の画像表示データとして用いている。
[Operation] According to the image information processing method of the present invention, as shown in the flowchart of FIG. 1, the difference between the first original image data and the second original image data is calculated, and the difference is constant. When it exceeds the value, the upper L bits of the second original image data correspond to the image display of the second pixel without performing the addition process of the second original image data and the first error data. Second
Is used as image display data.

【0011】このため、画像が急峻に変化する画像の端
部では、その部分を挟んだ二画素の原画像データの差が
大きいので、隣接する画素への誤差データの加算処理が
なされない。よって、該端部を挟んだ画素の輝度の差が
少なくなることによって生じる画像の端部のぼけを防止
することが可能になり、画像の端部が鮮明で原画像に近
い画像を表示することが可能になる。
Therefore, at the edge of the image where the image changes abruptly, there is a large difference between the original image data of the two pixels sandwiching the edge of the image, so that error data is not added to the adjacent pixels. Therefore, it becomes possible to prevent the blurring of the edge of the image caused by the difference in the brightness of the pixels sandwiching the edge being reduced, and to display an image in which the edge of the image is clear and close to the original image. Will be possible.

【0012】さらに、本発明に係る画像情報処理装置に
よれば、図2に示すように、加算手段と、情報生成手段
と、保持手段と、比較手段とを具備している。例えば、
保持手段によって第1の原画像データが一時保持されて
比較手段に出力され、加算手段によって1フレーム内の
第1の画素に対応する第1の原画像データと第1の画像
表示データとの誤差分である第1の誤差データが、第1
の画素に隣接する第2の画素に対応する第2の原画像デ
ータに加算処理され、Pビットのデータが作成されて、
情報生成手段に出力され、情報生成手段によって、駆動
制御信号に基づいて、第1の誤差データと第2の原画像
データとの加算処理結果であるPビットのデータ又は第
2の原画像データの上位Lビットが、第2の画素に対応
する第2の画像表示データとして出力され、比較手段に
よって第1の原画像データと、第2の原画像データとの
差分がとられ、該差分が、一定値を越えた場合には、駆
動制御信号が情報生成手段に出力され、一定値を越えな
い場合には、駆動制御信号が出力されない。
Further, according to the image information processing apparatus of the present invention, as shown in FIG. 2, the addition means, the information generation means, the holding means, and the comparison means are provided. For example,
The holding unit temporarily holds the first original image data and outputs it to the comparing unit, and the adding unit causes an error between the first original image data corresponding to the first pixel in one frame and the first image display data. The first error data that is the minute is the first
Is added to the second original image data corresponding to the second pixel adjacent to the pixel to generate P-bit data,
The P-bit data or the second original image data, which is the result of the addition processing of the first error data and the second original image data, is output to the information generating means, and based on the drive control signal by the information generating means. The upper L bits are output as the second image display data corresponding to the second pixel, the difference between the first original image data and the second original image data is obtained by the comparison means, and the difference is When the value exceeds the certain value, the drive control signal is output to the information generating means, and when the value does not exceed the certain value, the drive control signal is not output.

【0013】このため、例えば、比較手段によって、画
像が急峻に変化する箇所では、情報生成手段に駆動制御
信号が出力され、該駆動制御信号が出力されると、情報
生成手段によって、隣接する画素への誤差拡散がなされ
ず、原画像データの上位Lビットがそのまま画像表示デ
ータとされるようにすることができる。これにより、一
定値を適切に設定することで、画像が急峻に変化する端
部などでは、該部分を挟んで隣接する画素の原画像デー
タと誤差データとの加算処理をしないようにすることが
可能になるので、本発明に係る画像情報処理方法が実現
できる。
For this reason, for example, at the location where the image sharply changes by the comparing means, the drive control signal is output to the information generating means, and when the drive control signal is output, the information generating means causes the adjacent pixels to be adjacent. It is possible to cause the upper L bits of the original image data to be used as the image display data without any error diffusion. Accordingly, by appropriately setting the constant value, it is possible to prevent the addition processing of the original image data and the error data of the pixels adjacent to each other across the edge at the edge where the image sharply changes. Therefore, the image information processing method according to the present invention can be realized.

【0014】[0014]

【実施例】以下に本発明に係る画像情報処理装置及び画
像情報処理方法の一実施例を図3〜図6を参照しながら
詳細に説明する。本発明の一実施例に係る画像情報処理
装置は、不図示の原画像データを出力する出力部と、L
CDディスプレイを駆動するLCDドライバとの間に設
けられており、8ビットの原画像データを圧縮して、4
ビットの画像表示用のデータとして4ビット入力のLC
Dドライバに出力する装置である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an image information processing apparatus and an image information processing method according to the present invention will be described in detail below with reference to FIGS. An image information processing apparatus according to an embodiment of the present invention includes an output unit that outputs original image data (not shown), and an L unit.
It is installed between the LCD driver that drives the CD display and compresses the original 8-bit image data to 4
4-bit input LC as data for bit image display
This is a device for outputting to the D driver.

【0015】このような場合、原画像データの8ビット
のうち下位4ビットは切り捨てられてしまい、上位4ビ
ットのみが画像表示用のデータとして用いられる。よっ
て、このままでは階調が24 =16階調しか得られない
ので、擬似表現によって原画像に近づける擬似階調化処
理をする必要がある。なお、ここでは、赤(R)一色の
データに関してのみ説明する。青、緑の各色について
は、同様の装置による同様の処理を並行して行っている
ため、省略する。
In such a case, the lower 4 bits of the 8 bits of the original image data are discarded, and only the upper 4 bits are used as the image display data. Therefore, since only 2 4 = 16 gradations can be obtained in this state, it is necessary to perform pseudo gradation processing to approximate the original image by pseudo expression. Note that only red (R) color data will be described here. Since the same processing is performed in parallel by the same device for each of blue and green, the description thereof is omitted.

【0016】本発明の一実施例に係る画像情報処理装置
は、図3に示すように、第1のラッチ回路(11),第
2のラッチ回路(12),比較回路(13),加算回路
(14),第1のマルチプレクサ(15),第2のマル
チプレクサ(16),第3のラッチ回路(17)及び第
4のラッチ回路(18)からなる。なお、以下で、第N
番目のフレームの第n番目の画素を、「第〔N,n〕の
画素」と称する。
As shown in FIG. 3, the image information processing apparatus according to one embodiment of the present invention includes a first latch circuit (11), a second latch circuit (12), a comparison circuit (13), and an addition circuit. (14), a first multiplexer (15), a second multiplexer (16), a third latch circuit (17) and a fourth latch circuit (18). In the following, the Nth
The nth pixel in the th frame is referred to as the “[N, n] th pixel”.

【0017】第1のラッチ回路(11)は、入力される
8ビットの各画素の原画像データ(SD)を一旦保持
し、ドットクロック(DK)に基づいて第2のラッチ回
路(12),比較回路(13)及び加算回路(14)に
出力するための回路である。第2のラッチ回路(12)
は、例えば第〔N,n〕の画素を処理する際に、第
〔N,n〕の画素の原画像データ(SD)と、第〔N,
n−1〕の画素の原画像データ(SD)とを比較するた
めに、第〔N,n−1〕の画素の原画像データ(SD)
を1フレーム間保持し、比較回路(13)に出力する回
路である。
The first latch circuit (11) temporarily holds the input 8-bit original image data (SD) of each pixel, and the second latch circuit (12), based on the dot clock (DK). It is a circuit for outputting to the comparison circuit (13) and the addition circuit (14). Second latch circuit (12)
Is, for example, when processing the [N, n] th pixel, the original image data (SD) of the [N, n] th pixel and the [N, n] th pixel
In order to compare the original image data (SD) of the (n−1) th pixel, the original image data (SD) of the [N, n−1] th pixel
Is held for one frame and is output to the comparison circuit (13).

【0018】比較回路(13)は、第2のラッチ回路
(12)から出力される第〔N,n−1〕の画素の原画
像データ(SD)と、第〔N,n〕の画素の原画像デー
タ(SD)との差分をとり、該差分が、予め内部に設定
している閾値を超えた場合には第2のマルチプレクサ
(16)に駆動制御信号(DS)を出力するものであ
る。加算回路(14)は、第3のラッチ回路(17)か
ら読み出される4ビットの第〔N,n−1〕の画素の誤
差データ(EI)と、第1のラッチ回路(11)から出
力される8ビットの第〔N,n〕の画素の原画像データ
(SD)とを加算して、8ビットの第〔N,n〕の画素
の補正画像データ(HD)を作成し、第1のマルチプレ
クサ(15)に出力するものである。
The comparison circuit (13) outputs the original image data (SD) of the [N, n-1] th pixel output from the second latch circuit (12) and the [N, n] th pixel. The difference from the original image data (SD) is calculated, and when the difference exceeds a threshold value set in advance, the drive control signal (DS) is output to the second multiplexer (16). . The adder circuit (14) outputs 4-bit error data (EI) of the [N, n-1] pixel read from the third latch circuit (17) and the first latch circuit (11). The original image data (SD) of the 8-bit [N, n] pixel is added to generate the corrected image data (HD) of the 8-bit [N, n] pixel. It is output to the multiplexer (15).

【0019】第1のマルチプレクサ(15)は、8ビッ
トの第〔N,n〕の画素の補正画像データ(HD)を第
2のマルチプレクサ(16)に出力するものである。第
2のマルチプレクサ(16)は、比較回路(13)から
出力される駆動制御信号(DS)に基づいて、第1のマ
ルチプレクサ(15)から入力される8ビットの第
〔N,n〕の画素の補正画像データ(HD)と、第1の
ラッチ回路(11)から入力される8ビットの第〔N,
n〕の画素の原画像データ(SD)とのいずれかに基づ
いて、4ビットの第〔N,n〕の画素の誤差データ(E
I)と4ビットの第〔N,n〕の画素の画像表示データ
(GD)とを生成して、第3のラッチ回路(17)と第
4のラッチ回路(18)とにそれぞれ出力するものであ
る。
The first multiplexer (15) outputs the corrected image data (HD) of the 8-bit [N, n] pixel to the second multiplexer (16). The second multiplexer (16) is an 8-bit [N, n] pixel input from the first multiplexer (15) based on the drive control signal (DS) output from the comparison circuit (13). Corrected image data (HD) and the 8-bit [N, N-bit input from the first latch circuit (11).
The error data (E) of the 4-bit [N, n] pixel based on either the original image data (SD) of the
I) and 4-bit image display data (GD) of the [N, n] th pixel and outputs the image display data (GD) to the third latch circuit (17) and the fourth latch circuit (18), respectively. Is.

【0020】例えば、比較回路(13)から駆動制御信
号(DS)が出力された場合には、第〔N,n〕の画素
の原画像データ(SD)に基づいて第〔N,n〕の画素
の画像表示データ(GD)と誤差データ(EI)とが生
成され、駆動制御信号(DS)が出力されない場合に
は、第〔N,n〕の画素の補正画像データ(HD)に基
づいて第〔N,n〕の画素の画像表示データ(GD)と
誤差データ(EI)とが生成される。
For example, when the drive control signal (DS) is output from the comparison circuit (13), the [N, n] th pixel is based on the original image data (SD) of the [N, n] th pixel. When the image display data (GD) and the error data (EI) of the pixel are generated and the drive control signal (DS) is not output, based on the corrected image data (HD) of the [N, n] th pixel. Image display data (GD) and error data (EI) of the [N, n] th pixel are generated.

【0021】第3のラッチ回路(17)は、誤差データ
(EI)を一画素間保持して加算回路(14)に出力す
るものである。第4のラッチ回路(18)は、ドットク
ロック(DK)に基づいて画像表示データ(GD)を不
図示のLCDドライバに出力するものである。以上説明
したように、本発明の実施例に係る画像情報処理装置に
よれば、加算回路(14)と、第2のマルチプレクサ
(16)と、第2のラッチ回路(12)と、比較回路
(13)とを具備している。
The third latch circuit (17) holds the error data (EI) for one pixel and outputs it to the adder circuit (14). The fourth latch circuit (18) outputs the image display data (GD) to an LCD driver (not shown) based on the dot clock (DK). As described above, according to the image information processing apparatus according to the embodiment of the present invention, the adder circuit (14), the second multiplexer (16), the second latch circuit (12), and the comparison circuit ( 13) and are provided.

【0022】例えば、第2のラッチ回路(12)によっ
て、第〔N,n〕の画素の処理の際に、第〔N,n−
1〕の画素の原画像データ(SD)が一時保持されて比
較回路(13)に出力され、加算回路(14)によって
第〔N,n−1〕の画素の誤差データ(EI)が、第
〔N,n〕の画素の原画像データ(SD)に加算処理さ
れ、8ビットの第〔N,n〕の画素の補正画像データ
(HD)が作成されて、第2のマルチプレクサ(16)
に出力され、比較回路(13)によって第〔N,n−
1〕の画素の原画像データ(SD)と、第〔N,n〕の
画素の原画像データ(SD)との差分がとられ、該差分
が、一定値を越えた場合には、駆動制御信号(DS)が
第2のマルチプレクサ(16)に出力され、一定値を越
えない場合には、駆動制御信号(DS)が出力されな
い。
For example, when processing the [N, n] th pixel by the second latch circuit (12), the [N, n−] th pixel is processed.
1] the original image data (SD) of the pixel is temporarily stored and output to the comparison circuit (13), and the addition circuit (14) outputs the error data (EI) of the [N, n-1] pixel Addition processing is performed on the original image data (SD) of the [N, n] pixel to generate corrected image data (HD) of the 8-bit [N, n] pixel, and the second multiplexer (16)
To the [N, n−
1] The original image data (SD) of the pixel and the original image data (SD) of the [N, n] th pixel are calculated. If the difference exceeds a certain value, drive control is performed. When the signal (DS) is output to the second multiplexer (16) and does not exceed a certain value, the drive control signal (DS) is not output.

【0023】第2のマルチプレクサ(16)に駆動制御
信号(DS)が入力されると、誤差拡散がなされず、第
〔N,n〕の画素の原画像データ(SD)の上位4ビッ
トが、第〔N,n〕の画素の画像表示データ(GD)と
して出力され、駆動制御信号(DS)が入力されないと
きには、誤差拡散の結果である8ビットの第〔N,n〕
の画素の補正画像データ(HD)の上位4ビットが、第
〔N,n〕の画素の画像表示データ(GD)として出力
される。
When the drive control signal (DS) is input to the second multiplexer (16), error diffusion is not performed, and the upper 4 bits of the original image data (SD) of the [N, n] th pixel are When the image display data (GD) of the [N, n] th pixel is output and the drive control signal (DS) is not input, the 8-bit [N, n] thresult of the error diffusion is output.
The upper 4 bits of the corrected image data (HD) of the pixel of are output as the image display data (GD) of the [N, n] th pixel.

【0024】このため、画像が急峻に変化する箇所で
は、第2のマルチプレクサ(16)に比較回路(13)
から駆動制御信号(DS)が出力され、該駆動制御信号
(DS)が出力されると、第2のマルチプレクサ(1
6)によって誤差拡散がなされず、第〔N,n〕の画素
の原画像データ(SD)の上位4ビットがそのまま画像
表示データ(GD)とされる。
Therefore, at the location where the image changes abruptly, the comparison circuit (13) is added to the second multiplexer (16).
Outputs a drive control signal (DS) from the second multiplexer (1) when the drive control signal (DS) is output.
By 6), error diffusion is not performed, and the upper 4 bits of the original image data (SD) of the [N, n] th pixel are directly used as image display data (GD).

【0025】これにより、一定値を適切に設定すること
で、画像が急峻に変化する部分(例えば画像のエッジ)
ではその部分を挟んで隣接する画素の原画像データ(S
D)と誤差データ(EI)との加算処理をしないように
することが可能になるので、本発明の実施例に係る画像
情報処理方法が実現できる。以下で、本発明の実施例に
係る画像情報処理方法について当該装置の動作を補足し
ながら説明する。図4〜図6は、本実施例に係る画像情
報処理方法を説明するフローチャートである。
Thus, by appropriately setting a constant value, a portion where the image changes abruptly (for example, an edge of the image)
Then, the original image data (S
Since it is possible to prevent the addition processing of D) and the error data (EI) from being performed, the image information processing method according to the embodiment of the present invention can be realized. Hereinafter, an image information processing method according to an embodiment of the present invention will be described while supplementing the operation of the apparatus. 4 to 6 are flowcharts illustrating the image information processing method according to this embodiment.

【0026】まず、図4のステップP1で、第1番目の
フレームの第1の画素である第〔1,1〕の画素に対応
する8ビットの第〔1,1〕の原画像データ(SD)を
保持する。このとき、第〔1,1〕の原画像データ(S
D)が第1のラッチ回路(11)を介して第2のラッチ
回路(12)に入力・保持される。
First, in step P1 of FIG. 4, 8-bit [1,1] original image data (SD) corresponding to the [1,1] pixel which is the first pixel of the first frame. ) Hold. At this time, the first [1,1] original image data (S
D) is input and held in the second latch circuit (12) via the first latch circuit (11).

【0027】次に、ステップP2で、第〔1,1〕の原
画像データ(SD)の上位4ビットを第〔1,1〕の画
素に対応する第〔1,1〕の画像表示データ(GD)と
し、下位4ビットを第〔1,1〕の画素に対応する第
〔1,1〕の誤差データ(EI)として保持する。この
とき、第1のラッチ回路(11)から第2のマルチプレ
クサ(16)に第〔1,1〕の原画像データ(SD)が
出力され、該第2のマルチプレクサ(16)によって、
8ビットの原画像データ(SD)が上位4ビットと下位
4ビットに分割される。このうち、上位4ビットが第
〔1,1〕の画像表示データ(GD)として第4のラッ
チ回路(18)に出力され、ドットクロック(DK)に
同期して不図示のLCDドライバに出力される。一方、
下位4ビットは第〔1,1〕の誤差データ(EI)とし
て第3のラッチ回路(17)に出力され、保持される。
Next, in step P2, the upper 4 bits of the [1,1] th original image data (SD) are assigned to the [1,1] th image display data ( GD), and the lower 4 bits are held as the [1,1] th error data (EI) corresponding to the [1,1] th pixel. At this time, the [1,1] original image data (SD) is output from the first latch circuit (11) to the second multiplexer (16), and the second multiplexer (16) outputs
The 8-bit original image data (SD) is divided into upper 4 bits and lower 4 bits. Of these, the upper 4 bits are output as the [1, 1] image display data (GD) to the fourth latch circuit (18) and are output to an LCD driver (not shown) in synchronization with the dot clock (DK). It on the other hand,
The lower 4 bits are output to and held in the third latch circuit (17) as [1,1] error data (EI).

【0028】次いで、ステップP3で、n=2なる初期
条件の設定処理をする。次に、ステップP4で、第
〔1,n〕の原画像データ(SD)を保持する。このと
き、第〔1,n〕の原画像データ(SD)が第1のラッ
チ回路(11)を介して第2のラッチ回路(12)に入
力・保持される。次いで、ステップP5で、第〔1,
n〕の原画像データ(SD)と、第〔1,n−1〕の原
画像データ(SD)との差分をとり、それが予め設定さ
れている一定値を超えたかどうかの判定処理を行う。該
差分が一定値を超えた場合(Yes)は、ステップP6
に移行し、一定値を超えない場合(No)は、ステップ
P7に移行する。
Then, in step P3, an initial condition setting process for n = 2 is performed. Next, in step P4, the [1, n] th original image data (SD) is held. At this time, the [1, n] original image data (SD) is input and held in the second latch circuit (12) via the first latch circuit (11). Then, in step P5, the first [1,
The difference between the [n] original image data (SD) and the [1, n-1] th original image data (SD) is calculated, and a determination process is performed as to whether or not the difference exceeds a preset constant value. . If the difference exceeds a certain value (Yes), then the step P6 is performed.
If it does not exceed the constant value (No), the process proceeds to step P7.

【0029】このとき、第1のラッチ回路(11)から
第〔1,n〕の原画像データ(SD)が、第2のラッチ
回路(12)から第〔1,n−1〕の原画像データ(S
D)が、それぞれ比較回路(13)に入力され、該比較
回路(13)によって両者の差分がとられ、内部に設定
されている閾値と比較される。もし、差分が閾値を超え
た場合は第2のマルチプレクサ(16)に駆動制御信号
(DS)が出力される。差分が閾値を超えない場合は駆
動制御信号(DS)が出力されない。
At this time, the [1, n] th original image data (SD) from the first latch circuit (11) and the [1, n-1] th original image from the second latch circuit (12). Data (S
D) is input to the comparison circuit (13), and the difference between the two is taken by the comparison circuit (13) and compared with a threshold value set inside. If the difference exceeds the threshold value, the drive control signal (DS) is output to the second multiplexer (16). If the difference does not exceed the threshold value, the drive control signal (DS) is not output.

【0030】なお、最初は、n=2なので、第〔1,
1〕の原画像データ(SD)と第〔1,2〕の原画像デ
ータ(SD)との差分がとられることになる。次に、ス
テップP6で、第〔1,n〕の原画像データ(SD)の
上位4ビットを第〔1,n〕の画像表示データ(GD)
とし、下位4ビットを第〔1,n〕の誤差データ(E
I)とする。
Since n = 2 at the beginning, the first [1,
The difference between the [1] original image data (SD) and the [1,2] original image data (SD) is obtained. Next, in step P6, the upper 4 bits of the [1, n] original image data (SD) is set to the [1, n] image display data (GD).
And the lower 4 bits are the [1, n] error data (E
I).

【0031】このとき、駆動制御信号(DS)の出力に
基づいて、第2のマルチプレクサ(16)によって第
〔1,n〕の原画像データ(SD)が選択され、該第
〔1,n〕の原画像データ(SD)の上位4ビットが第
〔1,n〕の画像表示データ(GD)として第4のラッ
チ回路(18)に出力され、ドットクロック(DK)に
同期して不図示のLCDドライバに出力される。一方、
下位4ビットは第〔1,n〕の誤差データ(EI)とし
て第3のラッチ回路(17)に出力され、保持される。
At this time, the second multiplexer (16) selects the [1, n] th original image data (SD) based on the output of the drive control signal (DS), and the [1, n] th The upper 4 bits of the original image data (SD) are output to the fourth latch circuit (18) as the [1, n] th image display data (GD), and are not shown in synchronization with the dot clock (DK). It is output to the LCD driver. on the other hand,
The lower 4 bits are output to and held in the third latch circuit (17) as [1, n] error data (EI).

【0032】次いで、ステップP7で、第〔1,n〕の
原画像データ(SD)と第〔1,n−1〕の誤差データ
(EI)とを加算処理して第〔1,n〕の補正画像デー
タ(HD)を作成し、該第〔1,n〕の補正画像データ
(HD)の上位4ビットを第〔1,n〕の画像表示デー
タ(GD)とし、下位4ビットを第〔1,n〕の誤差デ
ータ(EI)とする。
Then, in step P7, the [1, n] th original image data (SD) and the [1, n-1] th error data (EI) are added to perform the addition processing. Corrected image data (HD) is created, the upper 4 bits of the [1, n] corrected image data (HD) are the [1, n] image display data (GD), and the lower 4 bits are the [ 1, n] error data (EI).

【0033】このとき、第1のラッチ回路(11)から
8ビットの第〔1,n〕の原画像データ(SD)が、第
3のラッチ回路(17)から4ビットの第〔1,n−
1〕の誤差データ(EI)が、それぞれ加算回路(1
4)に入力され、両者が加算回路(14)によって加算
され、8ビットの第〔1,n〕の補正画像データ(H
D)が作成処理され、第2のマルチプレクサ(16)に
出力される。この際に、駆動制御信号(DS)は出力さ
れないので、第〔1,n〕の補正画像データ(HD)が
選択され、第2のマルチプレクサ(16)によって、8
ビットの第〔1,n〕の補正画像データ(HD)の上位
4ビットが第4のラッチ回路(18)に選択出力され、
ドットクロック(DK)に同期して不図示のLCDドラ
イバに出力される。一方、下位4ビットは第〔1,n〕
の誤差データ(EI)として第3のラッチ回路(17)
に選択出力され、保持される。
At this time, the 8-bit [1, n] original image data (SD) from the first latch circuit (11) is transferred to the 4-bit [1, n] original image data (SD) from the third latch circuit (17). −
1] error data (EI) is added to the addition circuit (1
4), both are added by the addition circuit (14), and the 8-bit [1, n] corrected image data (H
D) is created and output to the second multiplexer (16). At this time, since the drive control signal (DS) is not output, the [1, n] th corrected image data (HD) is selected, and the second multiplexer (16) outputs 8
The upper 4 bits of the bit [1, n] corrected image data (HD) are selectively output to the fourth latch circuit (18),
The data is output to an LCD driver (not shown) in synchronization with the dot clock (DK). On the other hand, the lower 4 bits are the first [1, n]
Error data (EI) of the third latch circuit (17)
Is selectively output to and held.

【0034】なお、このとき、加算回路(14)の加算
処理による桁上げの結果、加算回路(14)から出力さ
れるデータが“00000000”となると困るので、
このような場合には、加算回路(14)から出力される
キャリ信号に基づいて、第1のマルチプレクサ(15)
から8ビットの“11111111”が出力される。次
に、ステップP8でnに1を加算処理する。
At this time, it is troublesome that the data output from the adding circuit (14) becomes "00000000" as a result of the carry by the adding process of the adding circuit (14).
In such a case, the first multiplexer (15) is based on the carry signal output from the adder circuit (14).
Output 8-bit "11111111". Next, in step P8, 1 is added to n.

【0035】次いで、ステップP9で第1フレームの処
理が終了したかどうかの判定処理を行う。終了した場合
(Yes)は、ステップP9に移行し、終了していない
場合(No)は、ステップP4に戻って再度上記処理を
繰り返す。次に、図5のフローチャートのステップP1
0で、N=2なる初期条件の設定処理をする。以降の処
理は第2フレーム以降の処理である。
Then, in step P9, it is determined whether or not the processing for the first frame is completed. When it is completed (Yes), the process proceeds to step P9, and when it is not completed (No), the process returns to step P4 and the above process is repeated again. Next, step P1 of the flowchart of FIG.
When 0, N = 2 is set as the initial condition. Subsequent processing is processing after the second frame.

【0036】次に、ステップP11で、第〔N,1〕の
原画像データ(SD)を保持する。このとき、第〔N,
1〕の原画像データ(SD)が第1のラッチ回路(1
1)を介して第2のラッチ回路(12)に入力・保持さ
れる。次に、ステップP12で、第〔N,1〕の原画像
データ(SD)の上位4ビットを第〔N,1〕の画素に
対応する第〔N,1〕の画像表示データ(GD)とし、
下位4ビットを第〔N,1〕の画素に対応する第〔N,
1〕の誤差データ(EI)として保持する。
Next, in step P11, the [N, 1] th original image data (SD) is held. At this time, the [N,
1] the original image data (SD) of the first latch circuit (1
It is input and held in the second latch circuit (12) via 1). Next, in Step P12, the upper 4 bits of the [N, 1] th original image data (SD) are set to the [N, 1] th image display data (GD) corresponding to the [N, 1] th pixel. ,
The lower 4 bits correspond to the [N, 1] pixel and the [N,
The error data (EI) of 1] is held.

【0037】このとき、第1のラッチ回路(11)から
第2のマルチプレクサ(16)に第〔N,1〕の原画像
データ(SD)が出力され、該第2のマルチプレクサ
(16)によって、8ビットの原画像データ(SD)が
上位4ビットと下位4ビットに分割される。このうち、
上位4ビットが第〔N,1〕の画像表示データ(GD)
として第4のラッチ回路(18)に出力され、ドットク
ロック(DK)に同期して不図示のLCDドライバに出
力される。一方、下位4ビットは第〔N,1〕の誤差デ
ータ(EI)として第3のラッチ回路(17)に出力さ
れ、保持される。
At this time, the [N, 1] th original image data (SD) is output from the first latch circuit (11) to the second multiplexer (16), and the second multiplexer (16) outputs the same. The 8-bit original image data (SD) is divided into upper 4 bits and lower 4 bits. this house,
Upper 4 bits are the [N, 1] image display data (GD)
Is output to the fourth latch circuit (18) and is output to an LCD driver (not shown) in synchronization with the dot clock (DK). On the other hand, the lower 4 bits are output to and held in the third latch circuit (17) as the [N, 1] th error data (EI).

【0038】次いで、ステップP13で、n=2なる初
期条件の設定処理を行う。次に、ステップP14で、第
〔N,n〕の原画像データ(SD)を保持する。このと
き、第〔N,n〕の原画像データ(SD)が第1のラッ
チ回路(11)を介して第2のラッチ回路(12)に入
力・保持される。次いで、ステップP15で、第〔N,
n〕の原画像データ(SD)と、第〔N,n−1〕の原
画像データ(SD)との差分をとり、それが予め設定さ
れている一定値を超えたかどうかの判定処理を行う。該
差分が一定値を超えた場合(Yes)は、ステップP1
6に移行し、一定値を超えない場合(No)は、ステッ
プP17に移行する。
Then, in step P13, the initial condition setting process for n = 2 is performed. Next, in Step P14, the [N, n] th original image data (SD) is held. At this time, the [N, n] th original image data (SD) is input / held to the second latch circuit (12) via the first latch circuit (11). Then, in Step P15, the [N,
The difference between the [n] original image data (SD) and the [N, n−1] th original image data (SD) is calculated, and a determination process is performed as to whether the difference exceeds a preset constant value. . If the difference exceeds a certain value (Yes), then step P1
When it moves to 6 and does not exceed the fixed value (No), it moves to Step P17.

【0039】このとき、第1のラッチ回路(11)から
第〔N,n〕の原画像データ(SD)が、第2のラッチ
回路(12)から第〔N,n−1〕の原画像データ(S
D)が、それぞれ比較回路(13)に入力され、該比較
回路(13)によって両者の差分がとられ、内部に設定
されている閾値と比較される。もし、差分が閾値を超え
た場合は第2のマルチプレクサ(16)に駆動制御信号
(DS)が出力される。差分が閾値を超えない場合は駆
動制御信号(DS)が出力されない。
At this time, the [N, n] th original image data (SD) from the first latch circuit (11) and the [N, n-1] th original image from the second latch circuit (12). Data (S
D) is input to the comparison circuit (13), and the difference between the two is taken by the comparison circuit (13) and compared with a threshold value set inside. If the difference exceeds the threshold value, the drive control signal (DS) is output to the second multiplexer (16). If the difference does not exceed the threshold value, the drive control signal (DS) is not output.

【0040】次に、ステップP16で、第〔N,n〕の
原画像データ(SD)の上位4ビットを第〔N,n〕の
画像表示データ(GD)とし、下位4ビットを第〔N,
n〕の誤差データ(EI)とする。このとき、駆動制御
信号(DS)が出力されることにより、第2のマルチプ
レクサ(16)によって第〔N,n〕の原画像データ
(SD)が選択され、該第〔N,n〕の原画像データ
(SD)の上位4ビットが第〔N,n〕の画像表示デー
タ(GD)として第4のラッチ回路(18)に出力さ
れ、ドットクロック(DK)に同期して不図示のLCD
ドライバに出力される。一方、下位4ビットは第〔N,
n〕の誤差データ(EI)として第3のラッチ回路(1
7)に出力され、保持される。
Next, at step P16, the upper 4 bits of the [N, n] original image data (SD) are set to the [N, n] image display data (GD), and the lower 4 bits are set to the [N]. ,
n] error data (EI). At this time, by outputting the drive control signal (DS), the second multiplexer (16) selects the [N, n] th original image data (SD), and the [N, n] th original image data is selected. The upper 4 bits of the image data (SD) are output to the fourth latch circuit (18) as the [N, n] th image display data (GD), and the LCD (not shown) is synchronized with the dot clock (DK).
It is output to the driver. On the other hand, the lower 4 bits are the [N,
n] error data (EI) of the third latch circuit (1
It is output to 7) and held.

【0041】次いで、ステップP17で、第〔1,n〕
の原画像データ(SD)と第〔1,n−1〕の誤差デー
タ(EI)とを加算処理して第〔1,n〕の補正画像デ
ータ(HD)を作成し、該第〔1,n〕の補正画像デー
タ(HD)の上位4ビットを第〔1,n〕の画像表示デ
ータ(GD)とし、下位4ビットを第〔1,n〕の誤差
データ(EI)とする。
Then, in step P17, the [1, n] -th
Of the original image data (SD) and the [1, n-1] th error data (EI) are added to create the [1, n] th corrected image data (HD). The upper 4 bits of the [n] corrected image data (HD) are the [1, n] image display data (GD), and the lower 4 bits are the [1, n] error data (EI).

【0042】このとき、第1のラッチ回路(11)から
8ビットの第〔N,n〕の原画像データ(SD)が、第
3のラッチ回路(17)から4ビットの第〔N,n−
1〕の誤差データ(EI)が、それぞれ加算回路(1
4)に入力され、両者が加算回路(14)によって加算
され、8ビットの第〔N,n〕の補正画像データ(H
D)が作成処理され、第2のマルチプレクサ(16)に
出力される。
At this time, the 8-bit [N, n] original image data (SD) from the first latch circuit (11) and the 4-bit [N, n] original image data from the third latch circuit (17). −
1] error data (EI) is added to the addition circuit (1
4), both are added by the addition circuit (14), and the 8-bit [N, n] -th corrected image data (H
D) is created and output to the second multiplexer (16).

【0043】この際に、駆動制御信号(DS)は出力さ
れないので、第〔N,n〕の補正画像データ(HD)が
選択され、第2のマルチプレクサ(16)によって、8
ビットの第〔N,n〕の補正画像データ(HD)の上位
4ビットが第4のラッチ回路(18)に選択出力され、
ドットクロック(DK)に同期して不図示のLCDドラ
イバに出力される。一方、下位4ビットは第〔N,n〕
の誤差データ(EI)として第3のラッチ回路(17)
に選択出力され、保持される。
At this time, since the drive control signal (DS) is not output, the [N, n] th corrected image data (HD) is selected, and the second multiplexer (16) outputs 8
The upper 4 bits of the [N, n] -th corrected image data (HD) of bits are selectively output to the fourth latch circuit (18),
The data is output to an LCD driver (not shown) in synchronization with the dot clock (DK). On the other hand, the lower 4 bits are the [N, n]
Error data (EI) of the third latch circuit (17)
Is selectively output to and held.

【0044】なお、このとき、加算回路(14)の加算
処理による桁上げの結果、加算回路(14)から出力さ
れるデータが“00000000”となると困るので、
このような場合には、加算回路(14)から出力される
キャリ信号に基づいて、第1のマルチプレクサ(15)
から8ビットの“11111111”が出力される。次
に、図6のフローチャートのステップP18でnに1を
加算処理する。
At this time, it is troublesome that the data output from the adding circuit (14) becomes "00000000" as a result of the carry by the adding process of the adding circuit (14).
In such a case, the first multiplexer (15) is based on the carry signal output from the adder circuit (14).
Output 8-bit "11111111". Next, in step P18 of the flowchart of FIG. 6, 1 is added to n.

【0045】次いで、ステップP19で第Nフレームの
処理が終了したかどうかの判定処理を行う。終了した場
合(Yes)は、ステップP20に移行し、終了してい
ない場合(No)は、ステップP14に戻って再度上記
処理を繰り返す。次に、ステップP20でNに1を加算
処理する。次いで、ステップP21で全部の処理が終了
したかどうかの判定処理を行う。もし終了した場合(Y
es)は、終了し、終了していない場合(No)は、ス
テップP14に戻って再度上記処理を繰り返す。
Then, in step P19, it is determined whether or not the processing of the Nth frame is completed. When it is completed (Yes), the process proceeds to step P20, and when it is not completed (No), the process returns to step P14 and the above process is repeated again. Next, in step P20, 1 is added to N. Then, in step P21, a determination process is performed as to whether or not all the processes have been completed. If finished (Y
es) ends, and when not ended (No), the process returns to step P14 and the above process is repeated again.

【0046】このようにして、上記の処理を繰り返すこ
とにより、第〔1,1〕の画素、第〔1,2〕の画素、
第〔1,3〕の画素…、第〔1,n〕の画素、第〔2,
1〕の画素、第〔2,2〕の画素…、第〔2,n〕の画
素、第〔3,1〕の画素、第〔3,2〕の画素、……、
第〔N,1〕の画素、第〔N,2〕の画素、…、第
〔N,n〕の画素、…と順次画素ごとの情報処理をする
ことになる。
In this way, by repeating the above processing, the [1,1] th pixel, the [1,2] th pixel,
The [1,3] th pixel, the [1, n] th pixel, the [2nd
1] pixel, [2,2] pixel ..., [2, n] pixel, [3,1] pixel, [3,2] pixel, ..
The [N, 1] th pixel, the [N, 2] th pixel, ..., The [N, n] th pixel ,.

【0047】以上説明したように、本発明の実施例に係
る画像情報処理方法によれば、図5のフローチャートの
ステップP15〜P17に示すように、第〔N,n〕の
原画像データ(SD)と、第〔N,n−1〕の原画像デ
ータ(SD)との差分をとり、それが予め設定されてい
る一定値を超えた場合は、第〔N,n〕の原画像データ
(SD)の上位4ビットを第〔N,n〕の画像表示デー
タ(GD)とし、下位4ビットを第〔N,n〕の誤差デ
ータ(EI)とし、差分が一定値を超えない場合は、第
〔1,n〕の原画像データ(SD)と第〔1,n−1〕
の誤差データ(EI)とを加算処理して第〔1,n〕の
補正画像データ(HD)を作成し、該第〔1,n〕の補
正画像データ(HD)の上位4ビットを第〔1,n〕の
画像表示データ(GD)とし、下位4ビットを第〔1,
n〕の誤差データ(EI)としている。
As described above, according to the image information processing method in the embodiment of the present invention, as shown in steps P15 to P17 of the flowchart of FIG. 5, the [N, n] th original image data (SD ) And the [N, n−1] th original image data (SD), and when the difference exceeds a preset constant value, the [N, n] th original image data (SD) If the upper 4 bits of SD) are the [N, n] th image display data (GD) and the lower 4 bits are the [N, n] error data (EI), and the difference does not exceed a certain value, [1, n] original image data (SD) and [1, n-1]
Error data (EI) is added to generate [1, n] th corrected image data (HD), and the upper 4 bits of the [1, n] th corrected image data (HD) , N] image display data (GD), and the lower 4 bits are the first [1,
n] error data (EI).

【0048】このため、画像が急峻に変化する画像のエ
ッジでは、エッジを挟んだ原画像データの差が大きいの
で、隣接する画素への誤差データの加算処理がなされ
ず、第〔N,n〕の原画像データ(SD)の上位4ビッ
トがそのまま第〔N,n〕の画像表示データ(GD)と
され、下位4ビットを第〔N,n〕の誤差データ(E
I)とされる。よって、エッジを挟んだ二画素の輝度の
差が少なくなることによるエッジでのぼけを防止するこ
とが可能になり、画像のエッジが鮮明で原画像に近い画
像を表示することが可能になる。
Therefore, at the edge of the image where the image changes abruptly, since the difference between the original image data sandwiching the edge is large, the error data is not added to the adjacent pixels, and the [N, n] th pixel is not added. 4 bits of the original image data (SD) are directly used as the [N, n] th image display data (GD), and the lower 4 bits are set to the [N, n] error data (E).
I). Therefore, it is possible to prevent blurring at the edge due to the reduction in the difference in luminance between the two pixels sandwiching the edge, and it is possible to display an image in which the edge of the image is clear and close to the original image.

【0049】なお、本実施例において、保持手段の一例
として第2のラッチ回路(12)を、比較手段の一例と
して比較回路(13)を、加算手段の一例として加算回
路(14)を、情報生成手段の一例として第2のマルチ
プレクサ(16)を、それぞれ用いているが、本発明の
構成はそれに限らない。また、本実施例では、8ビット
入力−4ビット出力の装置について説明しているが、そ
れに限らず、例えば8ビット入力−3ビット出力の装置
や、6ビット入力−3ビット出力の装置などにも適用可
能である。
In this embodiment, the second latch circuit (12) is used as an example of the holding means, the comparison circuit (13) is used as an example of the comparison means, and the addition circuit (14) is used as an example of the addition means. The second multiplexers (16) are used as an example of the generating means, but the configuration of the present invention is not limited to this. Further, although the present embodiment describes the device of 8-bit input-4 bit output, the present invention is not limited to this, and may be, for example, a device of 8-bit input-3 bit output or a device of 6-bit input-3 bit output. Is also applicable.

【0050】[0050]

【発明の効果】以上説明したように、本発明に係る画像
情報処理方法によれば、第1の原画像データと、第2の
原画像データとの差分をとり、該差分が、一定値を越え
た場合には、第2の原画像データと第1の誤差データと
の加算処理を行わずに、第2の原画像データの上位Lビ
ットを第2の画素の画像表示に対応する第2の画像表示
データとして用いている。
As described above, according to the image information processing method of the present invention, the difference between the first original image data and the second original image data is calculated, and the difference is a constant value. When it exceeds, the upper L bits of the second original image data are not added to the second original image data and the first error data is not added, and the second upper image data corresponding to the image display of the second pixel is displayed. Is used as image display data.

【0051】このため、画像が急峻に変化する画像のエ
ッジ部分では、隣接する画素への誤差データの加算処理
がなされないので、エッジが鮮明で原画像に近い画像を
表示することが可能になる。さらに、本発明に係る画像
情報処理装置によれば、加算手段と、情報生成手段と、
保持手段と、比較手段とを具備している。
For this reason, in the edge portion of the image where the image sharply changes, error data is not added to the adjacent pixels, so that it is possible to display an image with sharp edges and close to the original image. . Further, according to the image information processing apparatus of the present invention, an addition unit, an information generation unit,
The holding means and the comparison means are provided.

【0052】このため、比較手段によって、画像が急峻
に変化する箇所では、情報生成手段に駆動制御信号が出
力され、該駆動制御信号が出力されると、情報生成手段
によって誤差拡散がなされず、原画像データの上位Lビ
ットがそのまま画像表示データとされる。これにより、
画像が急峻に変化する部分では隣接する画素の原画像デ
ータと誤差データとの加算処理をしないようにすること
が可能になるので、本発明に係る画像情報処理方法が実
現できる。
For this reason, the drive means outputs the drive control signal to the information generating means at the position where the image sharply changes by the comparing means. When the drive control signal is output, the information generating means does not cause error diffusion. The upper L bits of the original image data are directly used as the image display data. This allows
Since it is possible not to add the original image data and the error data of the adjacent pixels in the portion where the image sharply changes, the image information processing method according to the present invention can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る画像情報処理方法の原理を説明す
るフローチャートである。
FIG. 1 is a flowchart illustrating the principle of an image information processing method according to the present invention.

【図2】本発明に係る画像情報処理装置の原理図であ
る。
FIG. 2 is a principle diagram of an image information processing apparatus according to the present invention.

【図3】本発明の実施例に係る画像情報処理装置の構成
図である。
FIG. 3 is a configuration diagram of an image information processing apparatus according to an embodiment of the present invention.

【図4】本発明の実施例に係る画像情報処理方法を説明
する第1のフローチャートである。
FIG. 4 is a first flowchart illustrating an image information processing method according to an embodiment of the present invention.

【図5】本発明の実施例に係る画像情報処理方法を説明
する第2のフローチャートである。
FIG. 5 is a second flowchart illustrating an image information processing method according to an embodiment of the present invention.

【図6】本発明の実施例に係る画像情報処理方法を説明
する第3のフローチャートである。
FIG. 6 is a third flowchart illustrating an image information processing method according to an embodiment of the present invention.

【図7】従来例に係る画像情報処理装置の構成図であ
る。
FIG. 7 is a configuration diagram of an image information processing apparatus according to a conventional example.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 和彦 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 清水 真 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Kazuhiko Moriwaki 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Makoto Shimizu 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Denki Co., Ltd. (72) Inventor Hisao Uehara 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 Pビットの原画像データに基づいて、P
ビットよりも少ないビット数であるLビットの画像表示
データを生成する画像情報処理方法であって、 1フレーム内の第1の画素に対応する第1の原画像デー
タと第1の画像表示データとの誤差分である第1の誤差
データを、前記第1の画素に隣接する第2の画素に対応
する第2の原画像データに加算した後に、該加算処理の
結果であるPビットのデータの上位Lビットを前記第2
の画素の画像表示に対応するLビットの第2の画像表示
データとして用いる誤差拡散法において、 前記第1の原画像データと、前記第2の原画像データと
の差分をとり、該差分が、一定値を越えた場合には、前
記第2の原画像データと前記第1の誤差データとの加算
処理を行わずに、第2の原画像データの上位Lビットを
前記第2の画素の画像表示に対応する第2の画像表示デ
ータとして用いることを特徴とする画像情報処理方法。
1. P based on P-bit original image data
An image information processing method for generating L-bit image display data having a number of bits smaller than bits, comprising: first original image data and first image display data corresponding to a first pixel in one frame; Of the P-bit data that is the result of the addition processing after adding the first error data corresponding to the second original image data corresponding to the second pixel adjacent to the first pixel. The upper L bit is the second
In the error diffusion method used as the L-bit second image display data corresponding to the image display of the pixel, the difference between the first original image data and the second original image data is calculated, and the difference is If the value exceeds a certain value, the upper L bits of the second original image data are set to the image of the second pixel without performing the addition process of the second original image data and the first error data. An image information processing method characterized by using as second image display data corresponding to display.
【請求項2】 Pビットの原画像データに基づいて、P
ビットよりも少ないビット数であるLビットの画像表示
データを生成する画像情報処理装置であって、 1フレーム内の第1の画素に対応する第1の原画像デー
タと第1の画像表示データとの誤差分である第1の誤差
データを、前記第1の画素に隣接する第2の画素に対応
する第2の原画像データに加算処理してPビットのデー
タを作成し、情報生成手段に出力する加算手段と、 駆動制御信号に基づいて、前記加算処理結果であるPビ
ットのデータ又は第2の原画像データの上位Lビット
を、前記第2の画素に対応する第2の画像表示データと
して出力する情報生成手段と、 前記第1の原画像データを一時保持して比較手段に出力
する保持手段と、 前記第1の原画像データと、前記第2の原画像データと
の差分をとり、該差分が、一定値を越えた場合には、前
記駆動制御信号を前記情報生成手段に出力し、一定値を
越えない場合には、前記駆動制御信号を前記情報生成手
段に出力しない比較手段とを具備することを特徴とする
画像情報処理装置。
2. P based on P-bit original image data
An image information processing apparatus for generating L-bit image display data having a smaller number of bits than bits, comprising: first original image data and first image display data corresponding to a first pixel in one frame. Error data of the first error data is added to the second original image data corresponding to the second pixel adjacent to the first pixel to generate P-bit data, Based on the addition means for outputting and the drive control signal, the P-bit data that is the addition processing result or the upper L bits of the second original image data is used as the second image display data corresponding to the second pixel. An information generating unit that outputs the first original image data, a holding unit that temporarily holds the first original image data and outputs the first original image data to a comparing unit, and a difference between the first original image data and the second original image data. , The difference exceeds a certain value. In this case, the drive control signal is output to the information generating means, and when the drive control signal does not exceed a certain value, the drive control signal is not output to the information generating means. Image information processing device.
JP4286055A 1992-09-30 1992-10-23 Image information processing method and image information processing apparatus Expired - Fee Related JP2902877B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4286055A JP2902877B2 (en) 1992-10-23 1992-10-23 Image information processing method and image information processing apparatus
US08/128,476 US5596349A (en) 1992-09-30 1993-09-28 Image information processor
US08/597,119 US5784040A (en) 1992-09-30 1996-02-06 Image information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4286055A JP2902877B2 (en) 1992-10-23 1992-10-23 Image information processing method and image information processing apparatus

Publications (2)

Publication Number Publication Date
JPH06138858A true JPH06138858A (en) 1994-05-20
JP2902877B2 JP2902877B2 (en) 1999-06-07

Family

ID=17699377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4286055A Expired - Fee Related JP2902877B2 (en) 1992-09-30 1992-10-23 Image information processing method and image information processing apparatus

Country Status (1)

Country Link
JP (1) JP2902877B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005106888A (en) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd Error diffusion device and error diffusion method, and display device
US6987498B2 (en) 2000-11-21 2006-01-17 Matsushita Electric Industrial Co., Ltd. Display unit and display method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987498B2 (en) 2000-11-21 2006-01-17 Matsushita Electric Industrial Co., Ltd. Display unit and display method
JP2005106888A (en) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd Error diffusion device and error diffusion method, and display device
JP4504651B2 (en) * 2003-09-29 2010-07-14 パナソニック株式会社 Error diffusion device, error diffusion method, and display device

Also Published As

Publication number Publication date
JP2902877B2 (en) 1999-06-07

Similar Documents

Publication Publication Date Title
EP0525527B1 (en) Look-up table based gamma and inverse gamma correction for high-resolution frame buffers
US5712657A (en) Method and apparatus for adaptive dithering
US8289319B2 (en) Apparatus and method for processing pixel depth information
JPH01113789A (en) Halftone display device
JP2804686B2 (en) Image information processing method and image information processing apparatus
JP2902877B2 (en) Image information processing method and image information processing apparatus
JP2846780B2 (en) Image information processing method and image information processing apparatus
JP2846777B2 (en) Image information processing method and image information processing apparatus
JP2760714B2 (en) Image information processing method and image information processing apparatus
JP4910254B2 (en) Image processing apparatus and method
JP2846781B2 (en) Image information processing apparatus and image information processing method
JP3690860B2 (en) Image processing device
JP3272058B2 (en) Image information processing apparatus and image information processing method
JPH06242754A (en) Method and device for processing image information
JP2003076341A (en) Sequential color display device
JPH11203467A (en) Display and its method
JP3172450B2 (en) Image information processing device
JPH06162185A (en) Image information processor
JP3139671B2 (en) Waveform observation device
JP3172431B2 (en) Pseudo gradation processor
JPH0954571A (en) Gradation controller
CN114996491A (en) Method and system for optimizing display performance of all-liquid-crystal instrument
AU673556B2 (en) Colour display system
JPH06165089A (en) Picture information processor and picture information processing method
JP2001075521A (en) Error spread processing method of display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees