JPH0613506A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0613506A JPH0613506A JP4139384A JP13938492A JPH0613506A JP H0613506 A JPH0613506 A JP H0613506A JP 4139384 A JP4139384 A JP 4139384A JP 13938492 A JP13938492 A JP 13938492A JP H0613506 A JPH0613506 A JP H0613506A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal
- semiconductor
- layer
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 放熱特性を改良した半導体集積回路装置に関
し、特別の放熱部品を必要とせず、簡便に放熱効率を向
上させることのできる半導体集積回路装置を提供するこ
とを目的とする。
【構成】 半導体チップと、前記半導体チップを収容す
るパッケージと、外部から前記パッケージ内に入る複数
の金属製ピンと、前記複数の金属製ピンと前記半導体チ
ップとを接続する金属製リードとを有し、前記金属製リ
ードは電気的接続用のもの以外に熱的接続用のもの(H
C)を含む。半導体チップは配線層の上に金属層5を有
する。
(57) [Summary] (Modified) [Object] To provide a semiconductor integrated circuit device having improved heat dissipation characteristics, which can easily improve heat dissipation efficiency without requiring special heat dissipation parts. The purpose is to A semiconductor chip, a package that houses the semiconductor chip, a plurality of metal pins that enter the package from the outside, and a metal lead that connects the plurality of metal pins and the semiconductor chip, The metal leads are for electrical connection as well as for electrical connection (H
Including C). The semiconductor chip has a metal layer 5 on the wiring layer.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に放熱特性を改良した半導体集積回路装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device having improved heat dissipation characteristics.
【0002】半導体集積回路装置の集積化はますます進
んで単位面積当たりの素子数は増加の傾向にある。高集
積度の半導体集積回路装置においては、電気的な性質と
共に放熱特性の向上も求められている。The integration of semiconductor integrated circuit devices has advanced more and more, and the number of elements per unit area tends to increase. In a semiconductor integrated circuit device having a high degree of integration, it is required to improve heat dissipation characteristics as well as electrical properties.
【0003】[0003]
【従来の技術】従来の半導体集積回路装置においては、
半導体チップをパッケージ内に収容し、特に放熱対策を
とらないものの他、何らかの放熱対策をとっているもの
がある。2. Description of the Related Art In a conventional semiconductor integrated circuit device,
There are semiconductor chips that are housed in a package and do not take any heat dissipation measures, but there are some measures that take heat dissipation measures.
【0004】図6は、従来の技術により放熱対策をとっ
た半導体集積回路装置の構成例を示す。図6(AA)お
よび(AB)は、半導体チップを収容する樹脂モールド
のパッケージ50の表面に、円盤状のフィン52を複数
重ねた構造を有する。パッケージ50からフィン52に
伝えられた熱は、フィン52表面から空気中に放散され
る。FIG. 6 shows an example of the structure of a semiconductor integrated circuit device in which a heat radiation measure is taken by a conventional technique. 6A and 6AB have a structure in which a plurality of disk-shaped fins 52 are stacked on the surface of a resin-molded package 50 that houses a semiconductor chip. The heat transferred from the package 50 to the fins 52 is dissipated into the air from the surfaces of the fins 52.
【0005】図6(BA)および(BB)は、樹脂モー
ルドのパッケージ50の表面に垂直に立った平行なフィ
ン53を有する構成を示す。フィンが垂直に配置されて
いる場合、フィンによって温められた空気は比重が軽く
なって上昇するため、自然な対流ができやすい。FIGS. 6A and 6BB show a structure having parallel fins 53 standing perpendicular to the surface of a resin-molded package 50. When the fins are arranged vertically, the air warmed by the fins has a low specific gravity and rises, which facilitates natural convection.
【0006】図6(CA)および(CB)は、セラミッ
クのパッケージ50の上に垂直に複数の円柱状放熱柱が
形成された構成を示す。強制空冷等の場合、空気の流れ
がどの方向からきてもこのような構成であれば空気の流
路を形成することができる。FIGS. 6 (CA) and 6 (CB) show a structure in which a plurality of columnar heat dissipation columns are vertically formed on a ceramic package 50. In the case of forced air cooling or the like, an air flow path can be formed regardless of the direction of the air flow with such a configuration.
【0007】以上、パッケージ50の表面に放熱フィン
を設けた構成を示したが、より簡単には特に放熱フィン
は設けず、パッケージ50の表面に放熱板を設けたもの
もある。Although the structure in which the heat radiation fins are provided on the surface of the package 50 has been described above, there is a simpler configuration in which no heat radiation fins are provided and a heat radiation plate is provided on the surface of the package 50.
【0008】図6(DA)および(DB)は、このよう
な構成の例を示す。半導体チップを収容するパッケージ
50の表面上に金属製の放熱板55が配置されている。
金属板55はプラスチック等のパッケージ50よりも熱
伝導率が高く、半導体チップから伝わる熱をより効率的
に空気中に放散する。FIGS. 6 (DA) and 6 (DB) show an example of such a configuration. A heat dissipation plate 55 made of metal is arranged on the surface of the package 50 that accommodates the semiconductor chips.
The metal plate 55 has a higher thermal conductivity than the package 50 made of plastic or the like, and dissipates the heat transmitted from the semiconductor chip into the air more efficiently.
【0009】以上説明したような放熱手段は、半導体集
積回路装置のパッケージ表面に形成されるか、または半
導体チップ搭載用ステージに熱的に結合して配置されて
いる。半導体チップを搭載するステージが放熱フィンに
熱的に結合されている場合、半導体チップで発生した熱
はステージを介して放熱フィンに効率的に伝達される。The heat radiating means as described above is formed on the package surface of the semiconductor integrated circuit device or is thermally coupled to the semiconductor chip mounting stage. When the stage on which the semiconductor chip is mounted is thermally coupled to the radiation fin, the heat generated in the semiconductor chip is efficiently transferred to the radiation fin through the stage.
【0010】[0010]
【発明が解決しようとする課題】以上説明したような従
来技術による放熱手段は、放熱用に特別の部品を必要と
する。また、そのために組み立て工程も複雑化する。The heat dissipation means according to the prior art as described above requires special parts for heat dissipation. In addition, this complicates the assembly process.
【0011】半導体集積回路装置においては、半導体素
子は半導体チップの表面に形成される。したがって、半
導体集積回路装置の動作中に発生する熱は、半導体チッ
プの表面近傍で集中的に発生する。In the semiconductor integrated circuit device, the semiconductor element is formed on the surface of the semiconductor chip. Therefore, heat generated during the operation of the semiconductor integrated circuit device is intensively generated near the surface of the semiconductor chip.
【0012】半導体チップ裏面側に放熱手段が形成され
ている場合も、半導体チップ表面で発生した熱は、半導
体チップ中を伝達した後、放熱手段に到達する。半導体
表面側は絶縁層に覆われ、一般的に熱伝導率が高くな
い。Even when the heat dissipation means is formed on the back surface side of the semiconductor chip, the heat generated on the front surface of the semiconductor chip reaches the heat dissipation means after being transferred through the semiconductor chip. The semiconductor surface side is covered with an insulating layer and generally does not have high thermal conductivity.
【0013】本発明の目的は、特別の放熱部品を必要と
せず、簡便に放熱効率を向上させることのできる半導体
集積回路装置を提供することである。本発明の他の目的
は、半導体チップ表面近傍で発生した熱を、より直接的
に放熱させることのできる半導体集積回路装置を提供す
ることである。An object of the present invention is to provide a semiconductor integrated circuit device which can easily improve heat dissipation efficiency without requiring a special heat dissipation component. Another object of the present invention is to provide a semiconductor integrated circuit device capable of radiating heat generated near the surface of a semiconductor chip more directly.
【0014】[0014]
【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体チップと、前記半導体チップを収容する
パッケージと、外部から前記パッケージ内に入る複数の
金属製ピンと、前記複数の金属製ピンと前記半導体チッ
プとを接続する金属製リードとを有し、前記金属製リー
ドは電気的接続用のもの(EC)以外に熱的接続用のも
の(HC)を含む。A semiconductor integrated circuit device according to the present invention includes a semiconductor chip, a package that accommodates the semiconductor chip, a plurality of metal pins that enter the package from the outside, and a plurality of metal pins. A metal lead for connecting to the semiconductor chip, and the metal lead includes one for thermal connection (HC) in addition to one for electrical connection (EC).
【0015】より好ましくは、半導体チップは配線層の
上にさらに少なくとも一層の金属層を含み、この金属層
と熱的接続用金属製リードとが熱的に接続されている。More preferably, the semiconductor chip further includes at least one metal layer on the wiring layer, and the metal layer and the metal lead for thermal connection are thermally connected.
【0016】[0016]
【作用】半導体集積回路装置には、外部接続用の金属製
ピンが設けられている。この金属製ピンを放熱手段とし
て用いることにより、特別な放熱部品を必要とせず、半
導体集積回路装置の放熱特性を改善することができる。The semiconductor integrated circuit device is provided with metal pins for external connection. By using this metal pin as a heat radiating means, it is possible to improve the heat radiating characteristic of the semiconductor integrated circuit device without requiring a special heat radiating component.
【0017】半導体チップの配線層の上にさらに少なく
とも一層の金属層を形成し、この金属層と金属製ピンと
を金属製リードで熱的に接続することにより、半導体チ
ップ表面近傍で発生した熱を効率的に外部に伝達するこ
とができる。By further forming at least one metal layer on the wiring layer of the semiconductor chip and thermally connecting the metal layer and the metal pin with a metal lead, heat generated near the surface of the semiconductor chip is removed. It can be efficiently transmitted to the outside.
【0018】[0018]
【実施例】図1に、本発明の基本実施例による半導体集
積回路装置の構成を概略的に示す。半導体チップ1は、
その表面部分に多数の半導体素子構造を形成したもので
あり、プラスチック、セラミック等のパッケージ2内に
収容されている。パッケージ2には、外部から複数の金
属製ピン3が気密に挿入されている。1 schematically shows the structure of a semiconductor integrated circuit device according to a basic embodiment of the present invention. The semiconductor chip 1 is
A large number of semiconductor element structures are formed on the surface portion, and are housed in a package 2 made of plastic, ceramic, or the like. A plurality of metal pins 3 are hermetically inserted into the package 2 from the outside.
【0019】半導体チップ1の表面上には、複数のボン
ディングパッド7が形成されており、ボンディングパッ
ド7と金属製ピン3とは金属製リード4によって接続さ
れている。ボンディングパッド7は、その全てが半導体
チップ1内に形成された半導体集積回路に接続されてい
るわけではなく、その一部は半導体チップ1には接触し
ているが、電気的には接続されていない。A plurality of bonding pads 7 are formed on the surface of the semiconductor chip 1, and the bonding pads 7 and the metal pins 3 are connected by metal leads 4. The bonding pads 7 are not all connected to the semiconductor integrated circuit formed in the semiconductor chip 1, and some of them are in contact with the semiconductor chip 1 but are not electrically connected. Absent.
【0020】このような電気的に孤立したボンディング
パッド7に接続された金属製ピン3(HC)は、半導体
チップ1から熱を放熱させるための熱的接続を形成する
ためのものである。The metal pins 3 (HC) connected to such electrically isolated bonding pads 7 are for forming a thermal connection for radiating heat from the semiconductor chip 1.
【0021】図示の構成においては、半導体チップ1の
最上層に金属層5が形成されており、この金属層5は複
数箇所において半導体チップ1表面と熱的結合部6を形
成している。In the illustrated structure, a metal layer 5 is formed on the uppermost layer of the semiconductor chip 1, and the metal layer 5 forms thermal coupling portions 6 with the surface of the semiconductor chip 1 at a plurality of locations.
【0022】したがって、半導体チップ1表面部分で発
生した熱は、主に熱的結合部6を介して金属層5に伝達
され、金属層5に熱的に結合されたボンディングパッド
7から金属製リード4を介して金属製ピン3(HC)に
伝達される。このようにして、パッケージ2には特別の
放熱構造を設けることなく、半導体チップ1からの放熱
特性を改良することができる。Therefore, the heat generated in the surface portion of the semiconductor chip 1 is transferred to the metal layer 5 mainly through the thermal coupling portion 6, and the bonding pad 7 thermally coupled to the metal layer 5 leads to the metal lead. It is transmitted to the metal pin 3 (HC) via In this way, the heat dissipation characteristics from the semiconductor chip 1 can be improved without providing the package 2 with a special heat dissipation structure.
【0023】図2は、本発明のより具体的実施例による
半導体集積回路装置を説明するための平面図である。図
2(A)は、半導体チップ1の平面構成を示す。半導体
チップ1の表面部分には、多数の半導体素子が形成され
ており、その上を絶縁層が覆っている。半導体チップ1
の表面上周辺部には複数のボンディングパッド7が形成
されている。これらのボンディングパッド7は、半導体
チップ1表面部に形成された半導体素子と電気的に接続
されている。FIG. 2 is a plan view for explaining a semiconductor integrated circuit device according to a more specific embodiment of the present invention. FIG. 2A shows a planar configuration of the semiconductor chip 1. A large number of semiconductor elements are formed on the surface portion of the semiconductor chip 1, and an insulating layer covers the semiconductor elements. Semiconductor chip 1
A plurality of bonding pads 7 are formed on the peripheral portion on the surface of the. These bonding pads 7 are electrically connected to the semiconductor elements formed on the surface of the semiconductor chip 1.
【0024】また、半導体チップ1周辺部には、ボンデ
ィングパッド7と同様の構成を有する放熱用ボンディン
グパッド7aが形成されている。半導体チップ中央部の
表面上には、広い面積に亘って、たとえばアルミニウム
で形成された金属層5が形成されている。Further, on the periphery of the semiconductor chip 1, a heat radiation bonding pad 7a having the same structure as the bonding pad 7 is formed. A metal layer 5 made of, for example, aluminum is formed over a large area on the surface of the central portion of the semiconductor chip.
【0025】この金属層5は、放熱用ボンディングパッ
ド7aと接続されている。また、金属層5内の所定の領
域においては、半導体チップ1表面と金属層5とを接触
させる熱的結合部6が形成されている。The metal layer 5 is connected to the heat radiation bonding pad 7a. Further, in a predetermined region in the metal layer 5, a thermal coupling portion 6 for contacting the surface of the semiconductor chip 1 and the metal layer 5 is formed.
【0026】図2(B)は、半導体チップ表面上の回路
パターンおよび熱的結合部の配置例を示す。半導体チッ
プ表面には、複数の半導体素子Q1〜Q4が形成されて
いる。また、これらの半導体素子Q1〜Q4の電極部に
は、それぞれ金属電極Eが接続されている。FIG. 2B shows an arrangement example of the circuit pattern and the thermal coupling portion on the surface of the semiconductor chip. A plurality of semiconductor elements Q1 to Q4 are formed on the surface of the semiconductor chip. Further, metal electrodes E are connected to the electrode portions of these semiconductor elements Q1 to Q4, respectively.
【0027】半導体素子Q1〜Q4は、所定の回路機能
を達成するように構成されているが、半導体チップ1の
全表面を占有するわけではない。半導体チップ1表面の
うち、半導体素子Qによって占有されていない表面を選
び、その部分に熱的結合部6が形成されている。熱的結
合部6は、構造的には半導体素子のコンタクトと同様の
構成を有するが、その接触部下には何ら半導体素子が形
成されておらず、電気的機能は有さない。Although the semiconductor elements Q1 to Q4 are configured to achieve a predetermined circuit function, they do not occupy the entire surface of the semiconductor chip 1. A surface of the semiconductor chip 1 which is not occupied by the semiconductor element Q is selected, and the thermal coupling portion 6 is formed on that surface. The thermal coupling portion 6 has the same structure as the contact of the semiconductor element structurally, but no semiconductor element is formed under the contact portion and has no electrical function.
【0028】図3は、熱的結合部の構成例を示す断面図
である。図3(A)においては、半導体基板11の表面
に絶縁層12が形成され、その一部に開口が設けられて
いる。絶縁層よりもさらに上に形成された金属層5は、
開口部を充填する接続金属13を介して半導体基板11
表面に接続されている。半導体基板11表面の熱は、接
続部13を介して金属層5に伝達される。FIG. 3 is a sectional view showing a structural example of the thermal coupling portion. In FIG. 3A, the insulating layer 12 is formed on the surface of the semiconductor substrate 11, and an opening is provided in a part thereof. The metal layer 5 formed further above the insulating layer is
Semiconductor substrate 11 via connection metal 13 filling the opening
Connected to the surface. The heat of the surface of the semiconductor substrate 11 is transferred to the metal layer 5 via the connection portion 13.
【0029】図3(B)は、半導体集積回路装置が多層
配線構造を有する場合の熱的結合部の構成例を示す。半
導体基板11上に絶縁層12a、金属層13a、絶縁層
12b、金属層13b、絶縁層12c、金属層13c、
絶縁層12dが順次形成されるとする。FIG. 3B shows a structural example of the thermal coupling portion when the semiconductor integrated circuit device has a multilayer wiring structure. On the semiconductor substrate 11, the insulating layer 12a, the metal layer 13a, the insulating layer 12b, the metal layer 13b, the insulating layer 12c, the metal layer 13c,
It is assumed that the insulating layer 12d is sequentially formed.
【0030】半導体基板11の半導体素子を形成してい
ない領域において、熱的結合部6を形成すべき領域が選
択され、その部分には絶縁層12a〜12cにそれぞれ
整合した開口部が形成される。これらの開口部には、配
線層形成と同時に金属層13a〜13cが堆積され、半
導体基板11表面から連続する金属積層を形成する。In the region of the semiconductor substrate 11 where the semiconductor element is not formed, the region where the thermal coupling portion 6 is to be formed is selected, and the opening portions are formed in that portion in alignment with the insulating layers 12a to 12c. . The metal layers 13a to 13c are deposited in these openings at the same time when the wiring layers are formed to form a continuous metal stack from the surface of the semiconductor substrate 11.
【0031】最上層の絶縁層12dを形成した後、熱的
結合部に開口が形成され、放熱構造を形成するための金
属層5が形成される。この金属層5は、接続部13dに
よって金属積層と連続する。半導体基板11表面部の熱
は、金属積層を介して表面の金属層5に効率的に伝達さ
れる。After forming the uppermost insulating layer 12d, an opening is formed in the thermal coupling portion and a metal layer 5 for forming a heat dissipation structure is formed. This metal layer 5 is continuous with the metal stack by the connecting portion 13d. The heat of the surface portion of the semiconductor substrate 11 is efficiently transferred to the metal layer 5 on the surface through the metal stack.
【0032】なお、金属は一般的に絶縁体よりも熱伝導
率が高く、放熱構造として好ましいものであるが、放熱
手段は必ずしも全体を金属で形成しなくてもよい。図3
(C)は、絶縁層を介在した放熱構造の例を示す。半導
体基板11表面に形成された絶縁層12に開口が形成さ
れ、電極14が半導体基板11と接して形成されている
とする。Although metal generally has a higher thermal conductivity than an insulator and is preferable as a heat dissipation structure, the heat dissipation means does not necessarily have to be entirely formed of metal. Figure 3
(C) shows an example of a heat dissipation structure with an insulating layer interposed. It is assumed that an opening is formed in the insulating layer 12 formed on the surface of the semiconductor substrate 11 and the electrode 14 is formed in contact with the semiconductor substrate 11.
【0033】半導体基板11表面部が加熱されると、そ
の熱は容易に電極14に伝達される。電極14の表面
は、絶縁層12によって覆われるが、所定厚さを有する
電気的絶縁層15を介してその上に最上層の金属層5と
連続した連結金属部13が形成されている。When the surface of the semiconductor substrate 11 is heated, the heat is easily transferred to the electrode 14. The surface of the electrode 14 is covered with an insulating layer 12, and a connecting metal portion 13 continuous with the uppermost metal layer 5 is formed on the electrode 14 via an electrically insulating layer 15 having a predetermined thickness.
【0034】電極14を伝達する熱は、絶縁層15を介
して連結金属部13に伝達され、金属層5に伝わる。絶
縁層15の厚さが小さなものであれば、電極14の熱は
容易に金属層5に伝達される。The heat transmitted through the electrode 14 is transmitted to the connecting metal portion 13 through the insulating layer 15 and is transmitted to the metal layer 5. If the insulating layer 15 has a small thickness, the heat of the electrode 14 is easily transferred to the metal layer 5.
【0035】このように、放熱用配線は半導体基板に接
触して形成するか、または半導体基板上の配線に絶縁膜
を介して近接して配置するのが好ましい。放熱用金属層
5を形成する工程以外は、従来と同様の製造工程でパタ
ーンを追加するのみで形成することができる。As described above, it is preferable that the heat radiation wiring is formed in contact with the semiconductor substrate or is arranged close to the wiring on the semiconductor substrate via the insulating film. Except for the step of forming the heat-dissipating metal layer 5, it can be formed only by adding a pattern in a manufacturing process similar to the conventional one.
【0036】また、最上層に配置する金属層5は連続的
な平面形状である場合を示したが、この層は必ずしも平
面形状である必要はなく、たとえば任意の格子形状等と
することもできる。このような形状とする場合、金属層
から半導体チップに与える応力の影響を低減することが
できる。Further, although the case where the metal layer 5 arranged in the uppermost layer has a continuous planar shape is shown, this layer is not necessarily required to have a planar shape, and may have an arbitrary lattice shape, for example. . With such a shape, it is possible to reduce the influence of stress exerted on the semiconductor chip by the metal layer.
【0037】図4は、放熱用ボンディングパッド7a部
分の断面図である。図4(A)において、半導体基板1
1上には、3層のアルミニウム層17a、17b、17
cと、3層のPSG(ホスホシリケートガラス)層12
a、12b、12cが交互に積層されている。FIG. 4 is a cross-sectional view of the heat dissipation bonding pad 7a. In FIG. 4A, the semiconductor substrate 1
On top of the 1, there are three aluminum layers 17a, 17b, 17
c and three PSG (phosphosilicate glass) layers 12
a, 12b, and 12c are alternately laminated.
【0038】放熱用ボンディングパッド7aは3層のア
ルミニウム層17a、17b、17cの積層で形成され
ている。第3層目のPSG層12cの周辺部に開口が形
成され、その開口を覆うように放熱用アルミニウム層5
が形成されている。The heat dissipation bonding pad 7a is formed by laminating three aluminum layers 17a, 17b and 17c. An opening is formed in the peripheral portion of the third PSG layer 12c, and the heat dissipation aluminum layer 5 covers the opening.
Are formed.
【0039】すなわち、放熱用アルミニウム層5は、第
3層のPSG層12cの開口部を介してボンディングパ
ッド7aの第3アルミニウム層17cに接続され、この
第3アルミニウム層17cにAu、Al、Cu等のボン
ディングワイヤ21が接続されている。ボンディングワ
イヤ21の他端は、リードフレーム19に接続されてい
る。That is, the heat dissipation aluminum layer 5 is connected to the third aluminum layer 17c of the bonding pad 7a through the opening of the PSG layer 12c of the third layer, and Au, Al, Cu are added to the third aluminum layer 17c. Bonding wires 21, etc. are connected. The other end of the bonding wire 21 is connected to the lead frame 19.
【0040】半導体基板11の中央領域で発生した熱
は、熱的結合部のアルミニウム積層を介して放熱用アル
ミニウム層5に伝達され、この放熱用アルミニウム層5
から第3配線放熱用ボンディングパッド7aのアルミニ
ウム層17cに伝達され、ボンディングワイヤ21を介
してリードフレーム19に伝達される。The heat generated in the central region of the semiconductor substrate 11 is transferred to the heat dissipation aluminum layer 5 through the aluminum stack of the thermal coupling portion, and the heat dissipation aluminum layer 5 is formed.
Is transmitted to the aluminum layer 17c of the third wiring heat dissipation bonding pad 7a and is transmitted to the lead frame 19 via the bonding wire 21.
【0041】図4(B)は、放熱用アルミニウム層から
リードフレームへの熱伝導の他の形態を示す。半導体基
板11上に3層のアルミニウム配線層17a、17b、
17cと、絶縁用PSG層12a、12b、12cが交
互に積層されているのは図4(A)と同様である。FIG. 4B shows another mode of heat conduction from the heat dissipation aluminum layer to the lead frame. On the semiconductor substrate 11, three aluminum wiring layers 17a, 17b,
17c and the insulating PSG layers 12a, 12b, 12c are alternately laminated as in FIG. 4A.
【0042】第3PSG層12cの上に形成される放熱
用アルミニウム層5は、チップ周辺部においてボンディ
ングパッド上にまで延在し、ボンディングパッド部分で
第3アルミニウム層17cの上に直接接触して形成され
ている。この放熱用アルミニウム層の表面にボンディン
グワイヤ21が接続され、その他端はリードフレーム1
9に接続されている。The heat dissipation aluminum layer 5 formed on the third PSG layer 12c extends up to the bonding pad in the peripheral portion of the chip, and is formed in direct contact with the third aluminum layer 17c at the bonding pad portion. Has been done. The bonding wire 21 is connected to the surface of the heat dissipation aluminum layer, and the other end is the lead frame 1
9 is connected.
【0043】半導体基板11の中央部表面で発生した熱
は、一旦放熱用アルミニウム層5に伝達され、放熱用ア
ルミニウム層5を伝わってボンディングパッド7aに伝
達され、ボンディングワイヤ21を介してリードフレー
ム19に伝達される。The heat generated on the surface of the central portion of the semiconductor substrate 11 is once transferred to the heat dissipation aluminum layer 5, transferred to the heat dissipation aluminum layer 5 to the bonding pad 7 a, and then transferred to the lead frame 19 via the bonding wire 21. Be transmitted to.
【0044】このように、半導体基板11表面部分で発
生した熱が、最上層に配置された放熱用アルミニウム層
5、ボンディングワイヤ21を介してリードフレーム1
9に伝達され、リードフレーム19から外部に放熱され
る。As described above, the heat generated on the surface portion of the semiconductor substrate 11 is transferred to the lead frame 1 via the heat radiating aluminum layer 5 and the bonding wire 21 arranged on the uppermost layer.
9 and is radiated to the outside from the lead frame 19.
【0045】なお、PSG層を他の絶縁層や絶縁積層に
置換したり、アルミニウム層を他の金属層や金属積層に
置換したりしても同様の機能が発揮できることは当業者
に自明であろう。It is obvious to those skilled in the art that the same function can be achieved even if the PSG layer is replaced with another insulating layer or insulating laminated layer, or the aluminum layer is replaced with another metallic layer or metallic laminated layer. Let's do it.
【0046】図5は、半導体チップから外部への放熱を
より詳細に説明するための概略図である。図5(A)
は、ICパッケージの概略断面図を示す。セラミックパ
ッケージの場合を例にとって説明する。FIG. 5 is a schematic view for explaining the heat radiation from the semiconductor chip to the outside in more detail. Figure 5 (A)
Shows a schematic sectional view of an IC package. The case of a ceramic package will be described as an example.
【0047】セラミックパッケージは、本体25と蓋体
26とからなり、本体25には半導体チップ1を収容す
る凹部が形成されており、この凹部の周辺部にはリード
19が露出した棚部28が形成されている。本体25の
凹部は、蓋体26を本体25に結合させることによって
気密空間となる。The ceramic package comprises a main body 25 and a lid body 26, and a concave portion for accommodating the semiconductor chip 1 is formed in the main body 25. A shelf portion 28 exposing the leads 19 is formed around the concave portion. Has been formed. The recess of the main body 25 becomes an airtight space by connecting the lid 26 to the main body 25.
【0048】棚部28上のリード19は、本体25下方
に突出するピン29に接続されている。この接続の様子
を、図5(B)に拡大して示す。パッケージ部分は図示
を省略している。放熱用ボンディングパッド7a、ボン
ディングワイヤ21、リード19、ピン29は連続した
放熱路を形成している。The lead 19 on the shelf 28 is connected to a pin 29 projecting downward from the main body 25. The state of this connection is enlarged and shown in FIG. Illustration of the package portion is omitted. The heat dissipation bonding pad 7a, the bonding wire 21, the lead 19, and the pin 29 form a continuous heat dissipation path.
【0049】半導体チップ1上のボンディングパッド7
aを、図5(B)に示すようにボンディングワイヤ21
でリード19に接続し、図5(A)に示すように、凹部
内に不活性ガス等のガスを封入し、蓋体26を封止する
ことによって半導体集積回路装置が形成される。Bonding pad 7 on semiconductor chip 1
a to the bonding wire 21 as shown in FIG.
Then, the semiconductor integrated circuit device is formed by connecting to the lead 19 and filling a gas such as an inert gas in the recess and sealing the lid 26 as shown in FIG. 5 (A).
【0050】ボンディングパッドのうち、一部7aは放
熱用のために用いられ、半導体チップ1で発生した熱を
ボンディングワイヤ21、リード19を介してピン29
から放熱させる。Part of the bonding pad 7a is used for heat dissipation, and heat generated in the semiconductor chip 1 is transferred to the pin 29 through the bonding wire 21 and the lead 19.
Dissipate heat from.
【0051】なお、ガス封入セラミックパッケージの場
合を説明したが、プラスチックパッケージの場合も基本
的には同様の熱伝導が行なわれる。すなわち、プラスチ
ックパッケージにおいては、ガス封入空間はプラスチッ
ク充填空間に置換され、セラミックパッケージ部分もプ
ラスチックパッケージに置き換えられるが、半導体チッ
プ1表面で発生した熱が、放熱用金属層を介してボンデ
ィングワイヤ21、リード19に伝達され、放熱される
点は、図5に示すセラミックパッケージの場合と同様で
ある。Although the case of the gas filled ceramic package has been described, basically the same heat conduction is performed in the case of the plastic package. That is, in the plastic package, the gas filled space is replaced with the plastic filled space, and the ceramic package part is also replaced with the plastic package. However, the heat generated on the surface of the semiconductor chip 1 is bonded to the bonding wire 21 via the heat dissipation metal layer. The point of being transmitted to the leads 19 and radiating heat is the same as in the case of the ceramic package shown in FIG.
【0052】上述の実施例におては、放熱用金属層とし
てアルミニウムを用いたが、放熱用金属層は熱伝導率の
高い金属であればどのような金属を用いることも可能で
ある。Although aluminum is used as the heat-dissipating metal layer in the above-mentioned embodiments, any metal can be used as the heat-dissipating metal layer as long as it has a high thermal conductivity.
【0053】たとえば、銅、チタン、タングステン等の
金属を用いることもできる。放熱用金属層を、配線層の
上に配置する場合を説明したが、放熱用配線を電気配線
層と同一レベルに配置することも可能である。For example, a metal such as copper, titanium or tungsten can be used. Although the case where the heat dissipation metal layer is arranged on the wiring layer has been described, the heat dissipation wiring can be arranged at the same level as the electric wiring layer.
【0054】また、放熱用金属層の機能は、半導体基板
表面で発生した熱を速やかに外部に伝達することである
が、放熱用金属層に熱的結合部を複数形成することによ
り、半導体チップ表面部の局所的発熱を分散する機能も
果たす。すなわち、熱的結合部の1ヵ所近傍で発生した
熱は、放熱用金属層を介して他の熱的結合部にも速やか
に伝達され、発熱部の急激な温度上昇を防止する。The function of the heat dissipation metal layer is to quickly transfer the heat generated on the surface of the semiconductor substrate to the outside. However, by forming a plurality of thermal coupling portions on the heat dissipation metal layer, the semiconductor chip is formed. It also functions to disperse local heat generation on the surface. That is, the heat generated in the vicinity of one location of the thermal coupling portion is quickly transferred to the other thermal coupling portion via the heat-dissipating metal layer to prevent a rapid temperature rise of the heat generating portion.
【0055】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example,
It will be apparent to those skilled in the art that various changes, improvements, combinations and the like can be made.
【0056】[0056]
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路装置の放熱特性を改良できる。半導体チ
ップ表面側に放熱用熱伝達路を形成することにより、半
導体チップ表面部で発生した熱が速やかに外部に伝達さ
れる。As described above, according to the present invention,
The heat dissipation characteristics of the semiconductor integrated circuit device can be improved. By forming the heat transfer path for heat dissipation on the front surface side of the semiconductor chip, the heat generated on the front surface portion of the semiconductor chip is quickly transferred to the outside.
【0057】半導体チップの表面構造によって熱伝導を
達成するため、従来と同様のパッケージ構造を採用する
こともできる。Since heat conduction is achieved by the surface structure of the semiconductor chip, a package structure similar to the conventional one can be adopted.
【図1】本発明の基本実施例を説明するための概略平面
図である。FIG. 1 is a schematic plan view for explaining a basic embodiment of the present invention.
【図2】本発明の実施例による半導体集積回路装置のチ
ップ部分の平面構成を示す平面図である。FIG. 2 is a plan view showing a planar configuration of a chip portion of a semiconductor integrated circuit device according to an embodiment of the present invention.
【図3】半導体チップ表面側に形成された金属層の熱的
結合部の構成を説明するための概略断面図である。FIG. 3 is a schematic cross-sectional view for explaining a configuration of a thermal coupling portion of a metal layer formed on the front surface side of a semiconductor chip.
【図4】本発明の実施例による半導体集積回路装置の放
熱用ボンディングパッド部分の熱伝導を説明するための
概略断面図である。FIG. 4 is a schematic cross-sectional view for explaining heat conduction of a heat dissipation bonding pad portion of a semiconductor integrated circuit device according to an embodiment of the present invention.
【図5】本発明の実施例によるリード・ピンを介した放
熱を説明するための概略断面図および部分的概念図であ
る。5A and 5B are a schematic cross-sectional view and a partial conceptual view for explaining heat dissipation through a lead pin according to an embodiment of the present invention.
【図6】従来の技術による放熱構造を有する半導体集積
回路装置の構造を概略的に示す図である。FIG. 6 is a diagram schematically showing a structure of a semiconductor integrated circuit device having a heat dissipation structure according to a conventional technique.
1 半導体チップ 2 パッケージ 3 金属製ピン 4 金属製リード 5 金属層 6 熱的結合部 7 ボンディングパッド 7a 放熱用ボンディングパッド 1 Semiconductor Chip 2 Package 3 Metal Pin 4 Metal Lead 5 Metal Layer 6 Thermal Bonding Part 7 Bonding Pad 7a Heat Dissipation Bonding Pad
Claims (4)
(3)と、 前記複数の金属製ピンと前記半導体チップとを接続する
金属製リード(4)とを有し、前記金属製リードは電気
的接続用のもの以外に熱的接続用のもの(HC)を含む
半導体集積回路装置。1. A semiconductor chip (1), a package (2) for accommodating the semiconductor chip, a plurality of metal pins (3) that enter into the package from the outside, the plurality of metal pins and the semiconductor chip. A semiconductor integrated circuit device having a metal lead (4) for connecting to and, wherein the metal lead includes one for thermal connection (HC) in addition to one for electrical connection.
に少なくとも1層の金属層(5)を含み、この金属層と
前記熱的接続用金属製リード(HC)とが熱的に接続さ
れている請求項1記載の半導体集積回路装置。2. The semiconductor chip further includes at least one metal layer (5) on a wiring layer, and the metal layer and the metal lead (HC) for thermal connection are thermally connected. The semiconductor integrated circuit device according to claim 1.
(3)と、 前記複数の金属製ピンと前記半導体チップとを接続する
金属製リード(4)と、 前記半導体チップの配線層の上に、広い面積に亘って形
成された金属層(5)と、 前記金属層と外部とを熱的に結合する手段とを有する半
導体集積回路装置。3. A semiconductor chip (1), a package (2) for accommodating the semiconductor chip, a plurality of metal pins (3) which enter the package from the outside, the plurality of metal pins and the semiconductor chip A metal lead (4) for connecting with the metal layer, a metal layer (5) formed over a wide area on the wiring layer of the semiconductor chip, and means for thermally coupling the metal layer and the outside. A semiconductor integrated circuit device having:
電気的には結合せず、半導体表面ないし電極と熱的に結
合する部分(6)を有する請求項2ないし3記載の半導
体集積回路装置。4. The semiconductor integrated circuit device according to claim 2, wherein the metal layer has a portion (6) that is not electrically coupled to a semiconductor element or electrode but is thermally coupled to a semiconductor surface or electrode. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04139384A JP3110865B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04139384A JP3110865B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0613506A true JPH0613506A (en) | 1994-01-21 |
JP3110865B2 JP3110865B2 (en) | 2000-11-20 |
Family
ID=15244061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04139384A Expired - Fee Related JP3110865B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3110865B2 (en) |
-
1992
- 1992-05-29 JP JP04139384A patent/JP3110865B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3110865B2 (en) | 2000-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
JP3671457B2 (en) | Multilayer board | |
JPH07263625A (en) | Vertical IC chip stack with discrete chip carrier formed from dielectric tape | |
JPH0548000A (en) | Semiconductor device | |
KR102172689B1 (en) | Semiconductor package and method of fabricating the same | |
JPH0810744B2 (en) | Semiconductor device | |
JPH10247702A (en) | Ball grid array package and printed board | |
JP3507682B2 (en) | Semiconductor module | |
CN100550360C (en) | Equipment and system and manufacture method thereof with bottom heat radiation | |
JP2002222903A (en) | Semiconductor package and semiconductor device | |
JP2993286B2 (en) | Semiconductor device | |
JP3110865B2 (en) | Semiconductor integrated circuit device | |
JPH08264688A (en) | Ceramic package for semiconductor | |
JPH10233473A (en) | Heat dissipation structure of semiconductor device and its heat dissipation method | |
JP2003133514A (en) | Power module | |
JP2765242B2 (en) | Integrated circuit device | |
JP2919313B2 (en) | Printed wiring board and its mounting method | |
JPH04212442A (en) | Performance-reinforced ic packaging structure body | |
JPH07335789A (en) | Package | |
JP3206545B2 (en) | Stackable semiconductor device and module | |
JP3058142B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06302713A (en) | Package device | |
JP2626631B2 (en) | Semiconductor device | |
JP3235346B2 (en) | IC package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
LAPS | Cancellation because of no payment of annual fees |