[go: up one dir, main page]

JPH0612977A - Method for manufacturing electron-emitting device - Google Patents

Method for manufacturing electron-emitting device

Info

Publication number
JPH0612977A
JPH0612977A JP4172189A JP17218992A JPH0612977A JP H0612977 A JPH0612977 A JP H0612977A JP 4172189 A JP4172189 A JP 4172189A JP 17218992 A JP17218992 A JP 17218992A JP H0612977 A JPH0612977 A JP H0612977A
Authority
JP
Japan
Prior art keywords
emitter
electron
emitting device
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4172189A
Other languages
Japanese (ja)
Inventor
Hiroaki Nakanishi
博昭 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP4172189A priority Critical patent/JPH0612977A/en
Publication of JPH0612977A publication Critical patent/JPH0612977A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 電子放出素子を製造するにあたり、エミッタ
形成時のエッチング深さを正確に制御でき、もって均一
な形状のエミッタを常に再現性良く得ることのできる方
法を提供する。 【構成】 異方性エッチングを行う前に、Si基板の所
定深さ位置にドーパントを、イオン注入してエッチスト
ップ層を形成している。これにより、エミッタ形成時の
異方性エッチングにおけるエッチング深さを、正確に制
御することが可能となり、その結果、所期の目的を達成
できる。
(57) [Summary] [Object] To provide a method capable of accurately controlling the etching depth at the time of forming an emitter in manufacturing an electron-emitting device and thus always obtaining a uniform-shaped emitter with good reproducibility. [Structure] Before performing anisotropic etching, an etch stop layer is formed by ion-implanting a dopant into a predetermined depth position of a Si substrate. This makes it possible to accurately control the etching depth in anisotropic etching when forming the emitter, and as a result, it is possible to achieve the intended purpose.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば真空マイクロエ
レクトロニクスの分野で開発されているフラットパネル
ディスプレイ等に利用される電子放出素子を製造する方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electron-emitting device used for a flat panel display or the like which has been developed in the field of vacuum microelectronics.

【0002】[0002]

【従来の技術】表示素子としては、現在、ブラウン管の
ほか、液晶パネルあるいはELパネルなど様々な薄型の
表示素子が開発されているが、これらの薄型の表示素子
は、輝度,明瞭度および視野角などの点でブラウン管に
劣る。
2. Description of the Related Art As display elements, various thin display elements such as a liquid crystal panel or an EL panel are being developed in addition to a cathode ray tube, and these thin display elements have a brightness, a clarity and a viewing angle. It is inferior to cathode ray tubes in such points.

【0003】そこで、ブラウン管の利点を維持しつつ、
しかも超薄型である表示素子の開発が、真空マイクロエ
レクトロニクスの分野などにおいて進められている(例
えば「J.IEE Japan,Vol.112,No.4,'92」を参照)。
Therefore, while maintaining the advantages of the cathode ray tube,
In addition, the development of ultra-thin display elements is underway in the field of vacuum microelectronics (see, for example, "J.IEE Japan, Vol.112, No.4, '92").

【0004】そのフラットパネルディスプレイは、従来
のブラウン管では電子線の走査を利用していたのに対
し、例えば図3に示すような微小電子エミッタをアレイ
化した構造の電子放出素子30を、各画素ドットごとに
配置することで、電子線の走査をなくし、これによって
超薄型化を達成するものである。
The flat panel display uses electron beam scanning in a conventional cathode ray tube, whereas, for example, an electron-emitting device 30 having an array of minute electron emitters as shown in FIG. By arranging each dot, the scanning of the electron beam is eliminated, thereby achieving ultra-thinning.

【0005】そして、そのようなフラットパネルディス
プレイに適用される電子放出素子は従来、例えば図4に
示す手順で製作されている。すなわち、Si基板11上
に、SiO2 マスク15を形成し(a) 、次いで、Si基
板11を異方性エッチングすることによって(b) に示す
形状のエミッタ12を形成し、この後、(c) に示すよう
にゲート電極13を形成するといった手順によって製作
されている。なお、ゲート電極13の下層の膜14は絶
縁膜である。
An electron-emitting device applied to such a flat panel display is conventionally manufactured by the procedure shown in FIG. 4, for example. That is, the SiO 2 mask 15 is formed on the Si substrate 11 (a), and then the Si substrate 11 is anisotropically etched to form the emitter 12 having the shape shown in (b). ), The gate electrode 13 is formed. The film 14 under the gate electrode 13 is an insulating film.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述した電
子放出素子の製造方法によれば、エミッタの形状、特に
高さを決定する制御対象が、異方性エッチングの時間制
御のみであることからその高さを正確に制御することが
困難で、均一な形状のエミッタを常に再現性良く得るこ
とができない。従って、従来では、エミッタ先端とゲー
ト電極との位置関係に、ばらつきが生じることが多く、
このことが、各エミッタの特性を均一に揃えることがで
きない要因となっていた。
By the way, according to the above-mentioned method for manufacturing an electron-emitting device, the shape of the emitter, particularly the height, is controlled only by the anisotropic etching time control. It is difficult to control the height accurately, and it is not possible to always obtain a uniform-shaped emitter with good reproducibility. Therefore, conventionally, the positional relationship between the tip of the emitter and the gate electrode often varies,
This has been a factor in that the characteristics of each emitter cannot be made uniform.

【0007】本発明はこのような事情に鑑みてなされた
もので、電子放出素子を製造するにあたり、エミッタ形
成時のエッチング深さを正確に制御でき、もって均一な
形状のエミッタを、常に再現性良く得ることのできる方
法の提供を所期の目的としている。
The present invention has been made in view of the above circumstances, and in manufacturing an electron-emitting device, the etching depth at the time of forming the emitter can be accurately controlled, so that an emitter having a uniform shape can always be reproduced. The intended purpose is to provide a method that can be obtained well.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明方法では、実施例に対応する図1に示すよ
うに、イオン注入法を採用して、Si基板1の所定の深
さ領域に、ドーパントを、Siのエッチングスピードが
桁違いに遅なる条件まで導入した後(a) 、このSi基板
1のイオン注入側の面上で、かつ、当該エミッタ形成部
に相応する部分にマスク5を形成し、この状態で、Si
基板1を上記のイオン注入面側から異方性エッチングす
ることによってエミッタ2を形成する。
In order to achieve the above object, the method of the present invention employs an ion implantation method as shown in FIG. After a dopant is introduced into the deep region until Si etching speed is slowed by an order of magnitude (a), on the surface of the Si substrate 1 on the ion-implanted side and at a portion corresponding to the emitter formation portion. A mask 5 is formed, and in this state, Si
The emitter 2 is formed by anisotropically etching the substrate 1 from the ion implantation surface side.

【0009】[0009]

【作用】例えば図2に示すように、単結晶Siをターゲ
ットとして、1012keV のB(ホウ素)イオンを注入する
と、その注入イオンは、ターゲット表面から深さが深く
なるにつれ濃度が上昇してゆき、深さ約2μmでピーク
に達し、ピーク深さより深いところでは濃度が急激に低
下する。
For example, as shown in FIG. 2, when 1012 keV B (boron) ions are implanted into a single crystal Si target, the concentration of the implanted ions increases as the depth from the target surface increases, A peak is reached at a depth of about 2 μm, and the concentration sharply decreases in a region deeper than the peak depth.

【0010】ここで、KOHをエッチャントとして単結
晶Siのエッチングを行った場合、Bの濃度が1×10
20ions/cm3を超えると、そのエッチングスピードが他の
部位に対して1/40程度に遅くなるということが知ら
れている〔K.E.Petersen:Sias a Mechanical Material
Proc.IEEE vol.70,no.5,pp420-457(1982)〕。
When single crystal Si is etched using KOH as an etchant, the B concentration is 1 × 10.
It is known that when 20 ions / cm 3 is exceeded, the etching speed becomes 1/40 slower than other parts [KE Petersen: Sias a Mechanical Material
Proc. IEEE vol.70, no.5, pp420-457 (1982)].

【0011】従って、上記したイオン注入を行った後
に、Si基板1を、イオン注入面側からエッチングする
と、そのエッチングは、高濃度のイオン打ち込み層(高
ドーパント層1a)で確実にストップし、これによっ
て、エッチング深さを常に一定に制御できる。しかも、
イオン注入法は、注入エネルギを適宜に設定すること
で、その打ち込み深さを正確に制御できるので、任意の
高さのエミッタを精度良く得ることも可能となる。
Therefore, when the Si substrate 1 is etched from the side of the ion implantation surface after the above-mentioned ion implantation, the etching is surely stopped at the high-concentration ion implantation layer (high dopant layer 1a). The etching depth can always be controlled to be constant. Moreover,
In the ion implantation method, the implantation depth can be accurately controlled by appropriately setting the implantation energy, so that it is possible to accurately obtain an emitter having an arbitrary height.

【0012】[0012]

【実施例】本発明の実施例を、以下、図面に基づいて説
明する。図1は本発明方法の実施例の手順を説明する図
である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining the procedure of an embodiment of the method of the present invention.

【0013】まず、(a) に示すように、単結晶Si<1
00>基板1に、ドーズ量が1×1016ions/cm2のBを
1012keV でイオン注入する。この高エネルギイオン注入
によって、Si基板1中には、先の図2で示したように
下面がウェハ表面から約 1.7μmの深さに位置し、かつ
ドーパント濃度が1×1020ions/cm3以上の高ドーパン
ト1aが形成される。
First, as shown in (a), single crystal Si <1
00> Substrate 1 with B having a dose of 1 × 10 16 ions / cm 2
Ion implantation is performed at 1012keV. By this high-energy ion implantation, the lower surface is located in the Si substrate 1 at a depth of about 1.7 μm from the wafer surface and the dopant concentration is 1 × 10 20 ions / cm 3 as shown in FIG. The above high dopant 1a is formed.

【0014】次に、ウェハ1の上面(イオン注入面)
に、ウェット酸化等によってSiO2膜を形成した後、
フォトリソグラフィ技術を利用してパターニングを行っ
て、エミッタ形成部に相応する部分にSiO2 マスク
(平面形状:角形)5を形成する(b) 。
Next, the upper surface of the wafer 1 (ion implantation surface)
After forming a SiO 2 film by wet oxidation, etc.,
Patterning is performed using the photolithography technique to form a SiO 2 mask (planar shape: square) 5 in a portion corresponding to the emitter formation portion (b).

【0015】次いで、KOH水溶液でウェハ1の上面側
からの片面エッチングを行う。このエッチング過程にお
いて、エッチングの進行は高ドーパント層1aに達した
時点で、極端に遅くなって、ほぼ停止の状態となる(c)
。従って、その時点でエッチングを終了することによ
ってエミッタ2を得る。
Next, single-sided etching from the upper surface side of the wafer 1 is performed with a KOH aqueous solution. In this etching process, when the etching progresses to the high-dopant layer 1a, it becomes extremely slow and almost stopped (c).
. Therefore, the emitter 2 is obtained by ending the etching at that time.

【0016】そして、(d) に示すように、SiO2 マス
ク5を除去するとともに、絶縁膜4およびその上面のゲ
ート電極(例えばAl製)3を形成する。なお、本発明
において、Si基板に注入するドーパントとしては、エ
ッチストップ現象を示す条件までドーパント濃度を高め
ることができるイオン種であれば特に限定されない。ま
た、SiのエッチャントとしてはKOHのほか、例えば
EDP(Ethylene diamine Pyrocatechol) 、あるいはヒ
ドラジン(H2N2)溶液等の他の溶液を使用してもよい。
さらにまた、ドーパントの注入エネルギは特に限定はさ
れないが、その値は、得ようするエミッタの高さに応じ
て適宜に選定する。
Then, as shown in (d), the SiO 2 mask 5 is removed and the insulating film 4 and the gate electrode (made of Al, for example) 3 on the upper surface thereof are formed. In the present invention, the dopant to be implanted into the Si substrate is not particularly limited as long as it is an ionic species capable of increasing the dopant concentration up to the condition showing the etch stop phenomenon. In addition to KOH, other solutions such as EDP (Ethylene diamine Pyrocatechol) or hydrazine (H 2 N 2 ) solution may be used as the Si etchant.
Furthermore, the implantation energy of the dopant is not particularly limited, but its value is appropriately selected according to the height of the emitter to be obtained.

【0017】また、本発明方法は、電子エミッタアレイ
もしくは単体の電子エミッタのいずれの製造にも適用で
きることは言うまでもない。
It goes without saying that the method according to the invention can also be applied to the production of either electron emitter arrays or individual electron emitters.

【0018】[0018]

【発明の効果】以上説明したように、本発明によれば、
異方性エッチングを行う前に、Si基板の所定深さ位置
にドーパントを、イオン注入してエッチストップ層を形
成するので、エミッタ形成時の異方性エッチングにおけ
るエッチング深さを、正確に制御することが可能とな
り、これによって、均一な形状のエミッタを常に再現性
良く得ることができる。その結果、エミッタアレイを有
する電子放出素子を製造するにあたり、そのアレイ内の
各エミッタの特性を均一に揃えることができる。しか
も、製造ごとの再現性も高めることができる。
As described above, according to the present invention,
Before performing anisotropic etching, a dopant is ion-implanted into a predetermined depth position of the Si substrate to form an etch stop layer, so that the etching depth in anisotropic etching during emitter formation is accurately controlled. This makes it possible to always obtain an emitter having a uniform shape with good reproducibility. As a result, when manufacturing an electron-emitting device having an emitter array, the characteristics of each emitter in the array can be made uniform. Moreover, the reproducibility of each production can be improved.

【0019】また、注入方向の深さ制御が容易でかつ正
確なイオン注入法を採用してエッチストップ層を形成す
るので、その注入エネルギを適宜に設定することで、所
望の高さのエミッタを精度よく、かつ再現性よく得るこ
とができるといった利点もある。
Further, since the etch stop layer is formed by adopting an accurate ion implantation method in which the depth in the implantation direction can be easily controlled, by appropriately setting the implantation energy, an emitter having a desired height can be obtained. There is also an advantage that it can be obtained with high accuracy and reproducibility.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の実施例の手順を説明する図FIG. 1 is a diagram illustrating a procedure of an embodiment of the method of the present invention.

【図2】単結晶Siに1012keV のBを注入した場合のド
ーパントプロファイルの例を示すグラフ
FIG. 2 is a graph showing an example of a dopant profile when B of 1012 keV is implanted into single crystal Si.

【図3】電子放出素子の構造例を示す図FIG. 3 is a diagram showing a structural example of an electron-emitting device.

【図4】電子放出素子の製造方法の従来の例を示す図FIG. 4 is a diagram showing a conventional example of a method for manufacturing an electron-emitting device.

【符号の説明】[Explanation of symbols]

1・・・・Si基板 1a・・・・高ドーパント層 2・・・・エミッタ 3・・・・ゲート電極 4・・・・絶縁層 5・・・・SiO2 マスク1 ... Si substrate 1a ... High dopant layer 2 ... Emitter 3 ... Gate electrode 4 ... Insulating layer 5 ... SiO 2 mask

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 真空マイクロエレクトロニクスなどの分
野において電子源に利用される素子で、かつ微小エミッ
タを有する電子放出素子を製造する方法であって、イオ
ン注入法を採用してSi基板の所定の深さ領域にドーパ
ントを、Siのエッチングスピードが桁違いに遅なる条
件まで導入した後、このSi基板のイオン注入側の面上
で、かつ、当該エミッタ形成部に相応する部分にマスク
を形成し、この状態で、上記Si基板を上記イオン注入
面側から異方性エッチングする工程を含むことを特徴と
する電子放出素子の製造方法。
1. A method of manufacturing an electron-emitting device having a minute emitter, which is used as an electron source in the field of vacuum microelectronics and the like, and which adopts an ion implantation method to obtain a predetermined depth of a Si substrate. After introducing a dopant into the deep region up to the condition that the etching speed of Si is slow by an order of magnitude, a mask is formed on the surface of the Si substrate on the ion implantation side and in a portion corresponding to the emitter formation portion, A method of manufacturing an electron-emitting device, comprising a step of anisotropically etching the Si substrate from the ion implantation surface side in this state.
JP4172189A 1992-06-30 1992-06-30 Method for manufacturing electron-emitting device Pending JPH0612977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4172189A JPH0612977A (en) 1992-06-30 1992-06-30 Method for manufacturing electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4172189A JPH0612977A (en) 1992-06-30 1992-06-30 Method for manufacturing electron-emitting device

Publications (1)

Publication Number Publication Date
JPH0612977A true JPH0612977A (en) 1994-01-21

Family

ID=15937232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4172189A Pending JPH0612977A (en) 1992-06-30 1992-06-30 Method for manufacturing electron-emitting device

Country Status (1)

Country Link
JP (1) JPH0612977A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012819A1 (en) * 2001-07-31 2003-02-13 The United States Of America, As Represented By The Secretary Of The Navy Naval Research Laboratory A method of making electron emitters
KR100441751B1 (en) * 2001-12-28 2004-07-27 한국전자통신연구원 Method for Fabricating field emission devices
US10970387B2 (en) 2015-05-22 2021-04-06 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012819A1 (en) * 2001-07-31 2003-02-13 The United States Of America, As Represented By The Secretary Of The Navy Naval Research Laboratory A method of making electron emitters
US6554673B2 (en) * 2001-07-31 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method of making electron emitters
KR100441751B1 (en) * 2001-12-28 2004-07-27 한국전자통신연구원 Method for Fabricating field emission devices
US10970387B2 (en) 2015-05-22 2021-04-06 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection
US11809552B2 (en) 2015-05-22 2023-11-07 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection

Similar Documents

Publication Publication Date Title
US5543351A (en) Method of producing electrically insulated silicon structure
US6049089A (en) Electron emitters and method for forming them
JP2654012B2 (en) Electron emitting device and method of manufacturing the same
JP2579448B2 (en) Method of manufacturing silicon field emitter array
US4187125A (en) Method for manufacturing semiconductor structures by anisotropic and isotropic etching
JPH0612977A (en) Method for manufacturing electron-emitting device
US4155783A (en) Semiconductor structures and methods for manufacturing such structures
US6093074A (en) Vacuum microdevice and method of manufacturing the same
JP3036506B2 (en) Method of manufacturing batch aperture for electron beam exposure apparatus
KR0183628B1 (en) Method of manufacturing field emission cathode structure
JP3120499B2 (en) Method for manufacturing single crystal Si structure
JP3460618B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2000206675A (en) Blank for transfer mask and transfer mask
JP3302860B2 (en) Processing method of fine needle-like structure
JPH05120991A (en) Electric field emission element and its manufacture
JP2000188388A (en) Semiconductor device manufacturing method and semiconductor device
JP3160547B2 (en) Method of manufacturing field emission electron source
JPH05182583A (en) Field emission device and manufacturing method thereof
GB2131748A (en) Silicon etch process
JP2000243692A (en) Manufacture of blank for transfer mask
JPH04262337A (en) Manufacture of electric field emitting cathode
JPH1083071A (en) Transfer mask, its production and electron beam part batch plotting device equipped with that transfer mask
Lee A knife-edge array field emission cathode
JPH0612963A (en) Method of manufacturing electrostatic micro relay
JP2003218047A (en) Method of manufacturing silicon wafer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees