[go: up one dir, main page]

JPH0612866A - データ処理システム及びｄｒａｍをリフレッシュする方法 - Google Patents

データ処理システム及びｄｒａｍをリフレッシュする方法

Info

Publication number
JPH0612866A
JPH0612866A JP4352483A JP35248392A JPH0612866A JP H0612866 A JPH0612866 A JP H0612866A JP 4352483 A JP4352483 A JP 4352483A JP 35248392 A JP35248392 A JP 35248392A JP H0612866 A JPH0612866 A JP H0612866A
Authority
JP
Japan
Prior art keywords
refresh
memory
refresh operation
optional
mandatory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4352483A
Other languages
English (en)
Inventor
Gilman Chesley
ギルマン・チェスレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH0612866A publication Critical patent/JPH0612866A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 必須のリフレッシュ機能に加えてオプション
のリフレッシュ機能を有するデータ処理システムを提供
し、オプションのリフレッシュを選択的に使用できるよ
うにしてリフレッシュ操作のために失われるシステム時
間を最小にする。 【構成】 データ処理システムにダイナミック形メモリ
に接続されたメモリ・コントローラに接続されたプロセ
ッサを含める。メモリ・コントローラにはプロセッサか
らのメモリ操作コマンドを順次に受け取るためのメモリ
操作コマンドキューとリフレッシュ操作を開始するリフ
レッシュモジュールを含める。リフレッシュモジュール
には必須のリフレッシュ操作かオプションのリフレッシ
ュ操作かを開始する回路を含める。必須のリフレッシュ
操作は、オプションのリフレッシュ操作が特定の間隔内
で行わない限り定期的な間隔の最後に行われる。オプシ
ョンのリフレッシュ操作は、メモリ操作コマンド・キュ
ーが空ならば特定の間隔内で開始される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータメモリに関
し、特にデータ処理システムで利用するダイナミック形
ランダム・アクセス・メモリ（ＤＲＡＭ）をリフレッシ
ュする改良された方法と装置に関する。
【０００２】
【従来の技術】データ処理システムは一般にダイナミッ
ク形メモリを用いてデータを記憶し、検索する。ダイナ
ミック形メモリは十分ななメモリ容量と低電力消費を提
供するが、ダイナミック形メモリのメモリセル内に記憶
されたデータを保持するために定期的にリフレッシュす
る必要がある。ダイナミック形メモリセルは一般に１つ
のトランジスタとコンデンサからなり、メモリセルの状
態がコンデンサの充電状態で決定され、充電電荷はやが
て劣化したりリークするので、定期的なリフレッシュが
必要である。
【０００３】ダイナミック形ランダム・アクセス・メモ
リ（ＤＲＡＭ）はその仕様の一部として、どの様な頻度
でＤＲＡＭをリフレッシュしなければならないかを示す
リフレッシュ期間が定められている。そのようなリフレ
ッシュ期間は一般に２マイクロ秒から32マイクロ秒の間
にある。この期間は一部の最悪ケースの近似となってお
り、リフレッシュ操作間に許容される最大時間量に対応
している。ＤＲＡＭを利用したデータ処理システムでは
一般にそれらのリフレッシュ操作が時間的に適切に行わ
れるようにＤＲＡＭ外の回路とロジックを使用してい
る。それらの必須のリフレッシュ操作の１つの欠点は、
貴重なシステム時間を費やし、ＤＲＡＭに関した他の操
作は必然的にリフレッシュ操作が完了するまで停止させ
られるということである。例えば必須のリフレッシュ操
作を完了するのに８クロックサイクルかかれば、ＤＲＡ
Ｍに関した他の全てのメモリ操作は実質的にその８クロ
ックサイクルの間停止される。他のメモリ操作に使用で
きる可能性のあるそれらの８クロックサイクルは、実質
的に必須のリフレッシュ操作のために失われることにな
る。
【０００４】
【発明が解決しようとする課題】従って本発明の目的
は、必須のリフレッシュ機能に加えてオプションのリフ
レッシュ機能を有するデータ処理システムを提供してオ
プションのリフレッシュ機能と必須のリフレッシュ機能
の両方で、オプションのリフレッシュを選別的に使用で
きるようにしてリフレッシュ操作のために失われるシス
テム時間を最小にすることである。
【０００５】
【課題を解決するための手段】本発明は定期的なリフレ
ッシュを必要とするダイナミック形ランダム・アクセス
・メモリ（ＤＲＡＭ）を利用したデータ処理システム内
で作動する。データ処理システムにはシステムバスに接
続されたプロセッサが含まれている。メモリ操作を制御
するメモリ・コントローラはシステムバスとＤＲＡＭに
接続されたメモリバスに接続する。メモリ・コントロー
ラにはシステムバス上に送られるメモリ操作コマンドを
順次に受け取るためのメモリ操作コマンドキューと操作
を開始するリフレッシュモジュールが含まれる。リフレ
ッシュモジュールには必須のリフレッシュ操作かオプシ
ョンのリフレッシュ操作かを開始する回路が含まれる。
この回路には必須リフレッシュカウンタ、リフレッシュ
・フリップフロップ、メモリ操作コマンドキューへの接
続及びリフレッシュロジックが含まれる。
【０００６】本発明では、必須リフレッシュカウンタが
最初に所定の第１の値にロードされる。所定の第１の値
は必須のリフレッシュカウンタをその値からゼロに減分
するためにかかる期間がＤＲＡＭのリフレッシュ期間に
対応するように選ばれる。要するに、必須リフレッシュ
カウンタは初期値からゼロにカウントダウンすることで
次回の必須のリフレッシュ操作を何時開始すべきかを判
定する。しかしこのカウントが進行中、メモリ操作コマ
ンドキューが空ならば、その状態を利用するためオプシ
ョンのリフレッシュ操作が開始さる。オプションのリフ
レッシュ操作を使用することで、次の必須のリフレッシ
ュ操作を行う必要がなくなる。従って、所定の第１の値
からゼロまでのカウント中にオプションのリフレッシュ
操作が行われると、通常に行われる必須のリフレッシュ
操作はキャンセルされる。その代わり、必須のリフレッ
シュカウンタが第１の所定の値に再びロードされ、必須
のリフレッシュカウンタを減分させる過程が繰り返され
る。
【０００７】他方、所定の第１の値からゼロへのカウン
ト中にオプションのリフレッシュ操作が行われず、必須
のリフレッシュカウンタがゼロに到達すると、必須のリ
フレッシュ操作が開始される。その後、必須のリフレッ
シュカウンタが第１の所定の値に再びロードされ、必須
のリフレッシュカウンタを減分する過程が繰り返され
る。
【０００８】
【実施例】本発明はダイナミック形ランダム・アクセス
・メモリを用いたデータ処理システムに適用する。特に
本発明は、1990年７月17日に出願された係属中の出願07
/554,283号に記載されたデータ処理システムに適用でき
る。この出願はデータやプログラムを記憶し、検索する
ディジタル・コンピュータで特に使用するダイナミック
形ランダム・アクセス・メモリ（ＤＲＡＭ）を使用した
改善形の単一インライン・メモリ・モジュール（ＳＩＭ
Ｍ）を開示している。本発明は少なくとも部分的にこの
特定のデータ処理システムの文脈内で説明するが、本発
明はリフレッシュを必要とするダイナミック形メモリを
利用するどのようなデータ処理システムにも使用するこ
とができることが当業者には理解されよう。説明のため
の以下の記載では、本発明の完全な理解を提供するため
詳しいメモリサイズや、帯幅、データ経路などの数々の
詳細を述べるが、それらの詳細は本発明を実施するため
には要求されないことが当業者には理解されよう。他の
場合には、本発明を不必要に曖昧にしないためによく知
られた電気的構造や回路をブロック図形式で示してい
る。
【０００９】図１は本発明の教示を利用できる１つの可
能なデータ処理システムを示したものである。図１でプ
ロセッサ10はシステムバス12と接続して入出力装置14や
メモリ・コントローラ16を初めとする様々なシステム構
成要素と交信するようにしている。プロセッサ10は、単
一インラインメモリモジュール（ＳＩＭＭ）20、21、2
2、23のプログラムや英数字その他のデータからなるデ
ータを記憶したり検索する。これらのＳＩＭＭ20−23の
各々には、16のダイナミック形ランダム・アクセス・メ
モリ（ＤＲＡＭ）が含まれている。図示するように、Ｓ
ＩＭＭ20−23はメモリバス24を通してメモリ・コントロ
ーラ16と交信する。更にクロック26はメモリバス24を通
してＳＩＭＭ20−23に定時ディジタルクロック信号を提
供する。図１ではメモリバス24に接続された４つの単一
インライン・メモリ・モジュールを図示しているが、本
発明はどの様な数のＳＩＭＭを有するデータ処理システ
ムにも使用することができることが当業者には明かであ
ろう。作動の際は、プロセッサ10はシステムバス12を通
して読取り、書込みコマンドを発し、システムバス12は
そのコマンドをメモリ・コントローラ16に連結する。読
取り操作では、データはメモリバス24を通してＳＩＭＭ
からメモリ・コントローラ16に連結され、メモリ・コン
トローラ16は次にデータをシステムバス12に連結して読
み取る。書込み操作では、データはシステムバス12を通
してメモリ・コントローラ16に連結され、メモリ・コン
トローラ16は次にデータをメモリバス24を通してＳＩＭ
Ｍに連結する。データの保管、データの検索、ＳＩＭＭ
内のＤＲＡＭのリフレッシュを完遂するためにメモリ・
コントローラ16により様々な制御信号がもたらされる。
特にメモリ・コントローラ16はＳＩＭＭ内に配置された
ＤＲＡＭ用に行アドレスストローブ（ＲＡＳ）、列アド
レスストローブ（ＣＡＳ）、ロード・パルス（ＬＤ＿
Ｌ）並びにＳＩＭＭ内のデータの記憶と検索と関連した
他のタイミング信号を提供する。
【００１０】次に本発明のメモリリフレッシュシステム
を説明する。図２はこのメモリリフレッシュシステムと
関連したメモリ・コントローラ16内のモジュールとキュ
ーの機能ブロック図を示したものである。一般にシステ
ムバス12はシステムバス制御ロジック30を通してメモリ
・コントローラ16と接続されている。特にシステムバス
12と接続されたメモリ操作コマンドはシステムバス制御
ロジック30を通してメモリ・コントローラ16と接続され
る。システムバス制御ロジック30はメモリ操作コマンド
をメモリ操作コマンドキュー（ＣＭＤＱＵＥ）32に接続
する。システムバス12に接続されたデータは同様にシス
テムバス制御ロジック30を通してデータイン・キュー
（ＤＩＱＵＥ）50に接続される。このデータイン・キュ
ー50は一方でメモリバス24に接続される。
【００１１】更に図２で、メモリ・マスタ・モジュール
34は状態マシンを含み、メモリ操作コマンドキュー32に
接続されている。メモリ操作コマンドキュー32はメモリ
操作コマンドをメモリ・マスタ・モジュール34に接続
し、メモリ・マスタ・モジュール34はそれらのコマンド
に対応してメモリ操作を指示する。メモリ・マスタ・モ
ジュール34はまたメモリバス24を通してタイミング信号
ＲＡＳ，ＣＡＳ，ＬＤ＿ＬをＳＩＭＭ内のＤＲＡＭに提
供するメモリ制御モジュール36に接続されている（図１
を参照のこと）。図２に示すように、メモリ・リフレッ
シュ・モジュール40はメモリ・マスタ・モジュール34と
メモリ制御モジュール36の両方に接続されている。メモ
リ・リフレッシュ・モジュール40はいつリフレッシュ操
作を行うべきかを判定し、更にリフレッシュ操作を開始
するのに必要な制御信号を提供する。特に後述するよう
に、メモリリフレッシュモジュールがリフレッシュ操作
を行うべきであると判定したとき、メモリ・リフレッシ
ュ・モジュール40はＲＦＳＥＴとＲＥＦの２つのリフレ
ッシュ制御信号を提供する。メモリ・リフレッシュ・モ
ジュール40はＲＦＳＥＴ信号をメモリ・マスタ・モジュ
ール34に与えてリフレッシュサイクルを開始し、ＲＥＦ
信号はメモリ制御モジュール36に与えてリフレッシュ操
作のタイミング信号を選択する。本実施例では、メモリ
・リフレッシュ・モジュール40には必須リフレッシュ・
カウンタ42、リフレッシュ・フリップフロップ44、メモ
リ操作コマンドキュー32への接続、リフレッシュ・ロジ
ック46が含まれている。図示するように、必須リフレッ
シュ・カウンタ42、リフレッシュ・フリップフロップ44
及びメモリ操作コマンドキューはリフレッシュ・ロジッ
ク46に接続されている。
【００１２】次に図１、２を参照して、メモリ・リフレ
ッシュ・モジュール40の機能を説明する。最初に必須リ
フレッシュ・カウンタ42にメモリモジュールないしモジ
ュール内で使用するＤＲＡＭに対するリフレッシュ期間
をロードする。これは必須リフレッシュ・カウンタ42
に、第１の所定の値から第２の所定の値に各々のクロッ
クサイクルで必須リフレッシュ・カウンタ42を減分する
のにかかる時間がＤＲＡＭに対するリフレッシュ期間と
対応するように第１の所定の値をロードすることにより
行う。この第１の所定の値はシステム内でハードワイヤ
することが出来、あるいは代わりにプロセッサ10からロ
ードする。本実施例ではこの第２の所定の値はゼロに設
定する。しかしどの様な第２の所定の値に減分するある
いはどの様な第２の値に増分する必須リフレッシュ・カ
ウンタ42を使用できることが理解されよう。
【００１３】必須リフレッシュ・カウンタ42のロードに
続いて、リフレッシュ・フリップフロップ44をオンにセ
ットする。必須リフレッシュ・カウンタ42はそこで各々
のクロックサイクルで減分される。必須リフレッシュ・
カウンタ42がゼロまでカウントダウンすると、ＭＲＣＺ
制御信号が発せられ、リフレッシュ・ロジック46に与え
られる。リフレッシュ・ロジック46がＭＲＣＺ制御信号
を受け取ったとき、リフレッシュ・フリップフロップ44
がオンならば、リフレッシュ・ロジック46はＲＦＳＥＴ
制御信号をメモリ・マスタ・モジュール34に発してリフ
レッシュ操作を開始し、ＲＥＦ制御信号をメモリ制御モ
ジュール36に発してリフレッシュ操作のタイミング信号
を選択する。次にリフレッシュ操作がメモリ・マスタ・
モジュール34とメモリ制御モジュール36の制御下で行わ
れる。この必須のリフレッシュ操作を完了するのにかか
るクロックサイクル数について他のメモリ操作は必然的
に中断される。
【００１４】上記したように、必須リフレッシュ・カウ
ンタ42がゼロに到達したときはいつでも必須のリフレッ
シュ操作を開始すべきかどうかの判定が行われる。リフ
レッシュ・フリップフロップ44がオフでない限り必須リ
フレッシュ・カウンタ42がゼロに到達したときはいつで
も必須のリフレッシュ操作が行われることが理解されよ
う。後述するように、リフレッシュ・フリップフロップ
44はオプションのリフレッシュ操作が行われるときはい
つでもオフ状態に置かれる。しかしこの判定に続いて必
須のリフレッシュ操作が実際に開始されたかどうかに関
わりなく、本発明はその後必須リフレッシュ・カウンタ
42に第１の所定の値を再ロードし、それは一方でリフレ
ッシュ・フリップフロップ44をオンにセットすることに
留意すべきである。
【００１５】再び図２を参照すると、リフレッシュ・ロ
ジック46は必須リフレッシュ・カウンタ42とリフレッシ
ュ・フリップフロップ44からの入力に加えて第３の入力
を受けることが分かる。この第３の入力はメモリ操作コ
マンドキュー32への接続から生じており、メモリ操作コ
マンドキュー32の状態を示す。メモリ操作コマンドキュ
ー32が空の場合は、非操作信号（ＮＯ−ＯＰ）がリフレ
ッシュ・ロジック46に接続される。リフレッシュ・ロジ
ック46にＮＯ−ＯＰ信号が与えられ、リフレッシュ・フ
リップフロップ44がオン状態になると、リフレッシュ・
ロジック46はいわゆるオプションのリフレッシュ操作を
開始する。必須のリフレッシュ操作と同様に、リフレッ
シュ・ロジック46はＲＦＳＥＴ制御信号をメモリ・マス
タ・モジュール34に発してリフレッシュ操作を開始し、
ＲＥＦ制御信号をメモリ制御モジュール36に発してリフ
レッシュ操作のタイミング信号を選択する。
【００１６】オプションのリフレッシュ操作に続いて、
リフレッシュ・フリップフロップ44はオフにリセットさ
れる。従ってオプションのリフレッシュ操作に続いてリ
フレッシュ・フリップフロップ44はその後オフ状態にな
るので更なるオプションないし必須のリフレッシュ操作
はリフレッシュ・フリップフロップ44が再びオンにセッ
トされるまで抑制されることが理解されよう。最初に述
べたように、これは必須リフレッシュ・カウンタ42がゼ
ロまでカウントダウンするときに生じ、必須のリフレッ
シュ操作を行うべきかどうかの判定がなされ、必須のリ
フレッシュカウンタが再ロードされ、それによりリフレ
ッシュ・フリップフロップ44が再びオンにセットされ
る。
【００１７】一般に本発明では、オプションのリフレッ
シュ操作はそれを利用して必須のリフレッシュ操作を効
果的に代替してリフレッシュ操作に費やされるシステム
時間を純粋に節約できるときに用いる。本発明はデータ
処理システムのいわゆる「遊び時間」を利用するものと
理解されよう。本発明はこの「遊び時間」を用いてオプ
ションのリフレッシュ操作を行うのである。それらのオ
プションのリフレッシュ操作はそれらが生じたとき、直
後の必須のリフレッシュ操作を行う必要性をなくするこ
とが出来、そのようにして直後のリフレッシュ操作を効
果的にキャンセルする。
【００１８】さらに本発明により与えられるシステム時
間の節約は、リフレッシュ操作を完遂するのに一般的に
必要なクロックサイクル数並びにＮＯ−ＯＰ条件のシー
ケンス、タイミング、持続時間を初めとする数々の要素
に依存することが理解されよう。例えばリフレッシュ操
作が８クロックサイクルを費やすと想定すると、必須の
リフレッシュ操作だけを使用しているシステムは一般
に、必須のリフレッシュ操作が行われている間８クロッ
クサイクルのメモリ操作が定期的に中断され、停止され
る。それらの８クロックサイクルは実施的にリフレッシ
ュ操作のために失われることになる。
【００１９】本発明ではオプションのリフレッシュ操作
をトリガするＮＯ−ＯＰ状態が１クロックサイクルだけ
続けば、オプションのリフレッシュ操作は７クロックサ
イクルだけのメモリ操作を中断し、停止することにな
る。従って最低限、オプションのリフレッシュ操作が行
われる度に、少なくとも１クロックサイクルだけのシス
テム時間が節約されることが想定される。他方、予測さ
れるようにオプションのリフレッシュ操作をトリガする
ＮＯ−ＯＰ状態がより大きいクロックサイクル数だけ持
続すれば、それに対応して節約されるシステム時間は高
くなる。例えばトリガＮＯ−ＯＰ状態が８クロックサイ
クル続けば、本発明はリフレッシュ操作をそれらの８ク
ロックサイクルに対して行い、それにより８クロックサ
イクルだけのシステム時間を節約することになる。（こ
の例ではリフレッシュ操作は８クロックサイクル以上持
続しないと想定しているので、８クロックサイクル以上
ＮＯ−ＯＰ状態が持続しても８クロックサイクルを節約
することになる。）
【００２０】図３に示す流れ図で本発明の方法を更に詳
しく例示されている。図３で、必須リフレッシュカウン
タ（ＭＲＣ）に最初にリフレッシュカウントをロードす
る。それによりリフレッシュ・フリップフロップがオン
にセットされる。必須リフレッシュカウンタは次に各々
のクロックサイクルで減分される。必須リフレッシュカ
ウンタのカウントがゼロでリフレッシュフリップフロッ
プがオンならば、システムはリフレッシュ操作を実行
し、必須リフレッシュカウンタにリフレッシュカウント
をロードした第１のステップに再び戻る。この特定のリ
フレッシュ操作は必須リフレッシュ操作に対応する。他
方必須リフレッシュカウンタ内のカウントがゼロでリフ
レッシュフリップフロップがオフならば、必須リフレッ
シュ操作はバイパスされてシステムは単に第１のステッ
プに再び戻る。これはオプションのリフレッシュ操作が
以前に行われた状態に対応する。
【００２１】必須リフレッシュカウンタ内のカウントが
ゼロでないと想定すると、システムはオプションのリフ
レッシュ操作を行うべきかどうかを判定する。メモリ操
作コマンドキューがＮＯ−ＯＰ信号を提供し、リフレッ
シュフリップフロップがオンならば、オプションのリフ
レッシュ操作に対応するリフレッシュ操作が開始され
る。オプションのリフレッシュ操作に続いて、リフレッ
シュフリップフロップがオフにリセットされ、システム
は必須リフレッシュカウンタを減分するステップに戻
る。代わりにメモリ操作コマンドキューがＮＯ−ＯＰ信
号を提供し、リフレッシュフリップフロップがオフなら
ば、システムはオプションのリフレッシュ操作をバイパ
スして単に必須リフレッシュカウンタを減分するステッ
プに戻る。この状況はオプションのリフレッシュ操作が
以前に行われた状態に対応する。
【００２２】必須リフレッシュカウンタ内のカウントが
ゼロでなくメモリ操作コマンドキューがＮＯ−ＯＰ信号
を有するリフレッシュロジックを提供しない場合は、リ
フレッシュ操作を行う必要はない。その代わりメモリ操
作コマンドキュー内のメモリ操作コマンドは単に中断無
しに実行され、リフレッシュシステムはカウンタを減分
するステップに戻る。
【００２３】本発明を図１、２、３に付いて特定のメモ
リシステム・アーキテクチャに付いて説明したが、図は
単に例示のためのものであり、本発明を限定するもので
はないことを理解すべきである。更に本発明の方法と装
置はデータ処理システムがリフレッシュを必要とするダ
イナミック形メモリを利用するいずれのアプリケーショ
ンでも利用できることが明かである。
【図面の簡単な説明】
【図１】本発明の教示を使用した１つの可能なデータ処
理システムの機能ブロック図である。
【図２】本発明のリフレッシュ機能に関連したメモリコ
ントローラ内のモジュールとキューの機能ブロック図で
ある。
【図３】本発明の方法を示す流れ図である。
【符号の説明】
16:メモリコントローラ 24:メモリバス 26:クロック 30:システムバス制御ロジック 32:メモリ操作コマンドキュー 34:メモリ・マスタ・モジュール 36:メモリ制御モジュール 40:メモリ・リフレッシュ・モジュール 42:必須リフレッシュ・カウンタ 44:リフレッシュ・フリップフロップ 46:リフレッシュ・ロジック 50:データイン・キュー 52:データアウト・キュー

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサと、ダイナミック形メモリ手
    段と、前記ダイナミック形メモリ手段と前記プロセッサ
    に接続されてメモリ操作を制御するメモリ制御手段とか
    らなり、前記メモリ制御手段は前記ダイナミック形メモ
    リ手段をリフレッシュするリフレッシュ手段を含み、前
    記リフレッシュ手段は第１の所定の状態の時に必須リフ
    レッシュ操作を選択的に開始し、第２の所定の状態の時
    にオプションのリフレッシュ操作を選択的に開始するオ
    プションのリフレッシュ機能を有するデータ処理システ
    ム。
  2. 【請求項２】 プロセッサと、少なくとも１つのＤＲＡ
    Ｍと、前記プロセッサ及び前記少なくとも１つのＤＲＡ
    Ｍに接続され前記少なくとも１つのＤＲＡＭにメモリア
    ドレス、データ及び制御信号を供給するメモリコントロ
    ーラとからなり、前記メモリコントローラは前記少なく
    とも１つのＤＲＡＭに対してメモリ操作を行うコマンド
    を受信するメモリ操作コマンドキューを含み、前記メモ
    リ操作コマンドは前記プロセッサから前記メモリコント
    ローラに接続され、更に前記メモリコントローラは前記
    コマンドキューに接続され前記少なくとも１つのＤＲＡ
    Ｍをリフレッシュするリフレッシュ手段を含み、前記リ
    フレッシュ手段は第１の所定の状態の場合に必須のリフ
    レッシュ操作を選択的に開始し、第２の所定の状態の場
    合にオプションのリフレッシュ操作を選択的に開始する
    オプションのリフレッシュ機能を有するデータ処理シス
    テム。
  3. 【請求項３】 第１の所定の条件が満たされたとき必須
    リフレッシュ操作を所定の時間間隔の最後に実行する必
    須リフレッシュ操作を選択的に実行するステップと、 第２の所定の条件が満たされたときオプションリフレッ
    シュ操作が前記時間間隔内で行われる選択的にオプショ
    ンのリフレッシュ操作を実行するステップとを有するデ
    ータ処理システム内のダイナミック形メモリをリフレッ
    シュする方法。
JP4352483A 1991-12-18 1992-12-11 データ処理システム及びｄｒａｍをリフレッシュする方法 Pending JPH0612866A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80995791A 1991-12-18 1991-12-18
US809957 1991-12-18

Publications (1)

Publication Number Publication Date
JPH0612866A true JPH0612866A (ja) 1994-01-21

Family

ID=25202593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4352483A Pending JPH0612866A (ja) 1991-12-18 1992-12-11 データ処理システム及びｄｒａｍをリフレッシュする方法

Country Status (5)

Country Link
US (1) US5651131A (ja)
EP (1) EP0547758B1 (ja)
JP (1) JPH0612866A (ja)
KR (1) KR960012352B1 (ja)
DE (1) DE69228233T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018435A (ja) * 2004-11-24 2011-01-27 Qualcomm Inc 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617551A (en) * 1992-09-18 1997-04-01 New Media Corporation Controller for refreshing a PSRAM using individual automatic refresh cycles
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
EP0794497A3 (en) * 1996-03-08 2000-10-11 Matsushita Electric Industrial Co., Ltd. Memory refresh control method and apparatus
KR100423772B1 (ko) * 1996-03-29 2004-06-30 마츠시타 덴끼 산교 가부시키가이샤 인터랙티브한재생진행의성능을향상시킨멀티미디어광디스크,재생장치및재생방법
US6593930B1 (en) * 1999-12-16 2003-07-15 Intel Corporation Method and apparatus to execute a memory maintenance operation during a screen blanking interval
US6941415B1 (en) * 2000-08-21 2005-09-06 Micron Technology, Inc. DRAM with hidden refresh
US7512142B2 (en) * 2002-11-21 2009-03-31 Adc Dsl Systems, Inc. Managing a finite queue
US7107390B2 (en) * 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US8176241B2 (en) * 2006-04-05 2012-05-08 Texas Instruments Incorporated System and method for optimizing DRAM refreshes in a multi-channel memory controller
US7872822B1 (en) 2007-06-26 2011-01-18 Western Digital Technologies, Inc. Disk drive refreshing zones based on serpentine access of disk surfaces
US7672072B1 (en) 2007-06-27 2010-03-02 Western Digital Technologies, Inc. Disk drive modifying an update function for a refresh monitor in response to a measured duration
US7649704B1 (en) 2007-06-27 2010-01-19 Western Digital Technologies, Inc. Disk drive deferring refresh based on environmental conditions
US8174780B1 (en) 2007-06-27 2012-05-08 Western Digital Technologies, Inc. Disk drive biasing a refresh monitor with write parameter of a write operation
US7945727B2 (en) * 2007-07-27 2011-05-17 Western Digital Technologies, Inc. Disk drive refreshing zones in segments to sustain target throughput of host commands
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US7974029B2 (en) * 2009-07-31 2011-07-05 Western Digital Technologies, Inc. Disk drive biasing refresh zone counters based on write commands
US20220269645A1 (en) * 2019-08-13 2022-08-25 Neuroblade Ltd. Memory mat as a register file

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172282A (en) * 1976-10-29 1979-10-23 International Business Machines Corporation Processor controlled memory refresh
US4317169A (en) * 1979-02-14 1982-02-23 Honeywell Information Systems Inc. Data processing system having centralized memory refresh
US4406013A (en) * 1980-10-01 1983-09-20 Intel Corporation Multiple bit output dynamic random-access memory
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
US5261068A (en) * 1990-05-25 1993-11-09 Dell Usa L.P. Dual path memory retrieval system for an interleaved dynamic RAM memory unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018435A (ja) * 2004-11-24 2011-01-27 Qualcomm Inc 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム

Also Published As

Publication number Publication date
DE69228233T2 (de) 1999-09-16
US5651131A (en) 1997-07-22
DE69228233D1 (de) 1999-03-04
KR930014041A (ko) 1993-07-22
EP0547758A2 (en) 1993-06-23
EP0547758B1 (en) 1999-01-20
KR960012352B1 (ko) 1996-09-18
EP0547758A3 (en) 1993-09-22

Similar Documents

Publication Publication Date Title
JPH0612866A (ja) データ処理システム及びｄｒａｍをリフレッシュする方法
US6073223A (en) Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory
JP6396515B2 (ja) 有向自動リフレッシュ同期
US5999481A (en) Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
US7603512B2 (en) Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory
EP0315991B1 (en) Virtual type static semiconductor memory device
US20070268756A1 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US20080056051A1 (en) Memory with memory banks and mode registers and method of operating a memory
KR19990022468A (ko) 동기식 다이나믹 랜덤 액세스 메모리의 자동 활성화
US5583823A (en) Dram refresh circuit
KR960008278B1 (ko) 셀프-리프레쉬 모드에서 동작가능한 다이나믹형 반도체기억장치 및 그의 동작방법
EP1751768B1 (en) Method and system for controlling refresh in volatile memories
JPH0312395B2 (ja)
US6028805A (en) Volatile memory and embedded dynamic random access memory
US20030084235A1 (en) Synchronous DRAM controller and control method for the same
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
JPH06139191A (ja) バスサイクルタイミング制御回路
KR100634440B1 (ko) 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
US5771369A (en) Memory row redrive
US7035966B2 (en) Processing system with direct memory transfer
EP1388865A2 (en) Semiconductor memory device and control method therefor
US7536519B2 (en) Memory access control apparatus and method for accomodating effects of signal delays caused by load
EP0457310A2 (en) Memory card
JP2004280947A (ja) 半導体記憶装置
JPH09106674A (ja) 同期型ダイナミック半導体記憶装置