[go: up one dir, main page]

JPH0612158A - Electric power saving method for data equipment and data equipment saving electric power by the same method - Google Patents

Electric power saving method for data equipment and data equipment saving electric power by the same method

Info

Publication number
JPH0612158A
JPH0612158A JP4193243A JP19324392A JPH0612158A JP H0612158 A JPH0612158 A JP H0612158A JP 4193243 A JP4193243 A JP 4193243A JP 19324392 A JP19324392 A JP 19324392A JP H0612158 A JPH0612158 A JP H0612158A
Authority
JP
Japan
Prior art keywords
speed
cpu
input
data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4193243A
Other languages
Japanese (ja)
Inventor
Koji Igawa
幸治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP4193243A priority Critical patent/JPH0612158A/en
Publication of JPH0612158A publication Critical patent/JPH0612158A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To reduce wasteful electric power consumption by measuring the input speed from an input device or the speed of data transfer and slowing down the operation speed of a processing device when the input speed is less than a set value, and then setting the operation speed to the 1ower-limit speed required for processing being executed by a CPU, etc. CONSTITUTION:The CPU 1 and a display device 5 can be placed in power-saving mode and when the CPU 1 is in the power-saving mode, the amount of data from the input device 7 is measured while the time is clocked with the signal from a timer 9; when the key input speed is lower than the set speed, the operation speed of the CPU 1 is made slow by lowering the frequency of the clock signal from a clock signal generating circuit 4. When the key input speed is faster than the set speed, on the other hand, the frequency of the clock signal is put back to a normal frequency. The number of bits of data which are sent or received is measured by the timer 9 for a specific time and when the mean value is less than the specific number of bits per second, the operation speed of the CPU 1 is made slow.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電池(乾電池及び再充
電可能な蓄電池)で駆動されるデ−タ機器において、C
PUなどのデバイスの動作速度や表示装置の明るさを実
行中の作業に必要な最低限の速度や明るさにすることに
より無駄な電力の消費を減らして電力を節減する節電方
法、及びこの節電方法により節電するようにしたデ−タ
機器に関する。
BACKGROUND OF THE INVENTION The present invention relates to a data device driven by a battery (dry battery and rechargeable storage battery).
A power saving method for reducing power consumption by reducing unnecessary power consumption by setting the operating speed of a device such as PU and the brightness of a display device to the minimum speed and brightness required for work in progress. The present invention relates to a data device that saves power by a method.

【0002】[0002]

【従来の技術】電池で駆動されるパ−ソナルコンピュ−
タ、ワ−ドプロセサ、電子手帳などのデ−タ機器では、
所定時間キ−ボ−ドからの入力がない場合にはCPUの
動作速度を遅くしたり給電を停止したりすることによっ
て無駄な電力の消費を少なくすることが行われている。
また特開平1−237810には、所定時間キ−入力が
ないとき、LCDのバックライトを消し、入力があった
時点で再び点灯する節電方法が開示されている。しかし
ながらこれらの従来技術は、昼休みや来客などでユ−ザ
が所定時間以上機器から離れていて使用していない場合
などにおける無駄な電力の消費をなくしようとするもの
で、ユ−ザがその都度気をつけていれば自分で節電でき
る以上の節電効果は期待できなかった。
2. Description of the Related Art A personal computer driven by a battery.
Data devices such as data, word processors, electronic notebooks,
When there is no input from the keyboard for a predetermined time, useless power consumption is reduced by slowing the operating speed of the CPU or stopping power supply.
Further, Japanese Patent Application Laid-Open No. 1-237810 discloses a power saving method in which the backlight of the LCD is turned off when there is no key input for a predetermined time and the LED is turned on again when the key is input. However, these conventional techniques are intended to eliminate wasteful power consumption when the user is away from the device for a predetermined time or longer and is not using it at lunch break or during a visitor. If you're careful, you couldn't expect more power-saving effects than you could save yourself.

【0003】[0003]

【発明の目的】本発明は上記に鑑みてなされたものであ
り、CPUなどのデバイスの動作速度や表示装置の明る
さを実行中の処理に必要な最低限の速度や明るさにする
ことにより無駄な電力の消費を減らす節電方法を提供す
ることを目的とする。また、上記の方法により節電する
ことにより、電池の限られた容量で長い時間使用できる
デ−タ機器を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above, and it is an object of the present invention to set the operating speed of a device such as a CPU and the brightness of a display device to the minimum speed and brightness required for processing in progress. An object of the present invention is to provide a power saving method for reducing wasteful power consumption. Another object of the present invention is to provide a data device which can be used for a long time with a limited capacity of a battery by saving power by the above method.

【0004】[0004]

【発明の構成】本発明は、CPUなどのデバイスをいつ
でも同じ速度で動作させるのではなく、処理が遅くても
よい場合には動作速度を必要最低限の速度までスロ−ダ
ウンすることにより、上記課題を達成する。また表示装
置をいつでも同じ明るさで表示するのではなく、明るさ
を暗くしても差し支えない場合には必要最低限の明るさ
にすることにより、上記課題を達成する。
According to the present invention, a device such as a CPU does not always operate at the same speed, but when the processing may be slow, the operating speed is slowed down to a necessary minimum speed. Achieve the task. Further, the display device is not always displayed with the same brightness, but is set to the minimum necessary brightness when the brightness can be reduced to achieve the above object.

【0005】以下、本発明の節電方法を図面により詳細
に説明する。図1は、本発明の節電方法を適用するデ−
タ機器のー般的な構成を示すブロック線図である。図に
おいて、符号1はCPU、2はROM、3はRAM、4
はクロック信号発生回路、5は表示装置である。6は割
込制御回路、7はキ−ボ−ドなどの入力装置、8は外部
の装置との間でデ−タの入出力を行うためのI/Oイン
タ−フェ−ス(通信インタ−フェ−スなど)、9は内蔵
のタイマである。割込制御回路6は、入力装置7,I/
Oインタ−フェ−ス8,タイマ9などからの割込みをそ
れらの優先順位などにしたがって整理してCPUに伝え
る働きをする。
The power saving method of the present invention will be described in detail below with reference to the drawings. FIG. 1 shows a data applying method of the present invention.
FIG. 3 is a block diagram showing a general configuration of a mobile device. In the figure, reference numeral 1 is a CPU, 2 is a ROM, 3 is a RAM, and 4
Is a clock signal generation circuit, and 5 is a display device. 6 is an interrupt control circuit, 7 is an input device such as a keyboard, and 8 is an I / O interface (communication interface) for inputting / outputting data to / from an external device. Face) and 9 are built-in timers. The interrupt control circuit 6 includes an input device 7, I /
It serves to arrange interrupts from the O interface 8, timer 9 and the like according to their priority order and transmit them to the CPU.

【0006】本発明の節電方法では、どのデバイスを節
電モ−ドにするかユ−ザが設定できると便利である。図
2はその設定画面を示す。図示の例では、CPU1と表
示装置5を節電モ−ドにすることができる。このように
節電モ−ドにするかしないかを切り替え設定できるよう
にすることにより、ACアダプタで使用しているときは
常時フルパワ−で使用し、電池で使用しているときは電
力を節減しつつ使用することが可能になる。本発明の節
電方法では、また、節電モ−ドにするように設定したデ
バイスを節電モ−ドにする条件をユ−ザが選択できると
都合が良い。図3は、節電モ−ドにする条件を選択でき
るようにした表示画面である。本例では、キ−入速度と
通信速度を選択できるようにしている。
In the power saving method of the present invention, it is convenient if the user can set which device is set to the power saving mode. FIG. 2 shows the setting screen. In the illustrated example, the CPU 1 and the display device 5 can be set to the power saving mode. By making it possible to set whether or not to use the power saving mode in this way, you can always use full power when using the AC adapter and save power when using the battery. It becomes possible to use it. In the power saving method of the present invention, it is also convenient for the user to be able to select the condition for setting the device set to the power saving mode to the power saving mode. FIG. 3 is a display screen on which the conditions for setting the power saving mode can be selected. In this example, the key input speed and the communication speed can be selected.

【0007】図4及び図5は、それぞれ、キ−入力速度
及び通信速度を設定するための画面である。この例で
は、キ−入力速度については、1分間の平均キ−入力回
数を20回に、平均をとるためのキ−入力速度の測定回
数を5回に設定している。また通信速度については、1
秒間の平均通信回数を2,400bit/秒に、平均を
計算するための通信速度の測定回数を10回に設定して
いる。
4 and 5 are screens for setting a key input speed and a communication speed, respectively. In this example, for the key input speed, the average number of key inputs per minute is set to 20 and the number of times of key input speed measurement for averaging is set to 5. Regarding the communication speed, 1
The average number of times of communication per second is set to 2,400 bits / second, and the number of times of measuring the communication speed for calculating the average is set to 10.

【0008】図6は、キ−入力速度によるCPUの動作
速度の制御を示す。まず、CPUが節電モ−ドにするよ
うに設定されているかどうかを調べる。節電モ−ドにす
るように設定されていれば、キ−入力速度を測定して、
キ−入力速度が設定された速度(この例では20回/
分)以下であれば、クロック信号発生回路4からのクロ
ック信号の周波数を低くして、CPU1の動作速度を遅
くする。キ−入力速度が設定された速度よりも大きいと
きは、クロック信号発生回路4からのクロック信号の周
波数を通常の周波数に戻す。
FIG. 6 shows the control of the operating speed of the CPU by the key input speed. First, it is checked whether the CPU is set to the power saving mode. If it is set to save power, measure the key input speed,
Key input speed is set speed (20 times / in this example)
If it is less than or equal to (min), the frequency of the clock signal from the clock signal generation circuit 4 is lowered to slow down the operating speed of the CPU 1. When the key input speed is higher than the set speed, the frequency of the clock signal from the clock signal generation circuit 4 is returned to the normal frequency.

【0009】図7は、キ−入力速度の測定の手順を示
す。割込みが発生したら、CPU1はその割込みがどこ
からの割込みであるかを調べ、キ−入力割込みであれば
RAM3内のキ−入力カウンタの値を1だけ増加させ
る。タイマ割込みであれば、その時点のキ−入力カウン
タの値をRAM3内のカウンタ値格納領域に保存してキ
−入力カウンタを0にクリヤする。この1分あたりのキ
−入力のカウントを設定されている回数(現在の設定は
5回)行うと、それらの値の平均値を求める。
FIG. 7 shows the procedure for measuring the key input speed. When an interrupt occurs, the CPU 1 checks where the interrupt is from, and if it is a key input interrupt, it increments the value of the key input counter in the RAM 3 by one. If it is a timer interrupt, the value of the key input counter at that time is saved in the counter value storage area in the RAM 3 and the key input counter is cleared to zero. When this key input count per minute is performed a set number of times (currently set to 5), the average value of those values is obtained.

【0010】図8は、キ−入力速度による表示装置の明
るさの制御を示す。この表示装置の制御においても、図
7に示したキ−入力速度の測定手順によりキ−入力速度
を測定して、キ−入力速度が設定された速度(この例で
は20回/分)以下のときは、CPU1から表示装置5
に制御信号を送り、表示装置5を節電モ−ドにする。ま
たキ−入力速度が設定された速度よりも大きいときは、
表示装置5の明るさをフルパワ−モ−ドにする。
FIG. 8 shows the control of the brightness of the display device by the key input speed. Also in the control of this display device, the key input speed is measured according to the key input speed measurement procedure shown in FIG. 7, and the key input speed is set to the set speed (20 times / minute or less) or less. At this time, the CPU 1 to the display device 5
A control signal is sent to the display device 5 to put the display device 5 into the power saving mode. If the key input speed is higher than the set speed,
The brightness of the display device 5 is set to full power mode.

【0011】ところで、JIS配列のキ−ボ−ドに慣れ
ていないユ−ザが日本語入力を行うときは、入力の速度
は極めて遅く、ユ−ザはキ−ボ−ドだけを見ながら操作
しており、表示画面は殆んど見ていない。このような状
態では、上記のようにして表示装置5の表示を暗くして
も差し支えない。しかしながら、入力を終えて変換キ−
を押した時点でユ−ザの視線は表示画面に移動するの
で、この時には表示の明るさをフルパワ−に戻す必要が
ある。また、スクロ−ルなどにより画面の表示が大幅に
変化したり、誤操作に対する警告メッセ−ジなどの見逃
せない情報が表示される場合のように、キ−入力速度が
遅くてもフルパワ−モ−ドに戻す必要がある場合があ
る。
By the way, when a user who is not accustomed to the JIS layout keyboard inputs Japanese, the input speed is extremely slow, and the user operates while watching only the keyboard. I haven't seen much of the display screen. In such a state, the display of the display device 5 may be darkened as described above. However, after finishing the input, the conversion key
Since the user's line of sight moves to the display screen when is pressed, it is necessary to restore the display brightness to full power at this time. Even if the key input speed is slow, such as when the screen display changes drastically due to scrolling, or when unavoidable information such as a warning message for erroneous operation is displayed, full power mode is set. May need to be returned to.

【0012】本発明の節電方法では、このように、デバ
イスによっては、節電モ−ドからフルパワ−モ−ドに戻
す条件を、他のデバイスとは別に設定できるようにする
ことが好ましい。本実施例では、図9の設定画面に示し
た条件により、表示装置5をフルパワ−に戻すことがで
きるようにしている。キ−入力速度以外の条件で表示装
置5をフルパワ−表示に戻す制御の1例を図10に示
す。
In the power saving method of the present invention, it is preferable that the condition for returning from the power saving mode to the full power mode can be set separately from other devices depending on the device. In this embodiment, the display device 5 can be returned to full power under the conditions shown in the setting screen of FIG. An example of control for returning the display device 5 to the full power display under conditions other than the key input speed is shown in FIG.

【0013】上の説明では、キ−入力速度によりCPU
1及び表示装置5を節電モ−ドにする場合について説明
したが、図3の設定画面で通信速度を選択し、図4に示
す条件設定画面で節電モ−ドにする条件を設定すると、
進行中の通信の速度に応じてCPU1を節電モ−ドにす
ることができる。図4に示す例では、送信または受信デ
−タのビット数を10秒間測定し、その平均が2400
ビット/秒以下のときにCPU1の動作速度を遅くする
ようにしている。通信速度によるCPUの動作速度の制
御及び通信速度の測定の手順は、図6のキ−入力速度に
よるCPUの動作速度の制御及び図7のキ−入力速度の
測定において、キ−入力を送信または受信に置き換える
だけでよい。
In the above description, the CPU is controlled by the key input speed.
1 and the case where the display device 5 is set to the power saving mode have been described. However, when the communication speed is selected on the setting screen of FIG. 3 and the condition for setting the power saving mode is set on the condition setting screen shown in FIG.
The CPU 1 can be placed in a power saving mode according to the speed of communication in progress. In the example shown in FIG. 4, the number of bits of transmitted or received data is measured for 10 seconds, and the average is 2400.
The operation speed of the CPU 1 is slowed when the bit rate is less than a bit / second. The procedure of controlling the operating speed of the CPU and measuring the communication speed according to the communication speed is as follows. In the control of the operating speed of the CPU according to the key input speed of FIG. 6 and the measurement of the key input speed of FIG. All you have to do is replace it with reception.

【0014】[0014]

【発明の効果】以上のように、本発明によれば、従来の
節電技術と異なり、CPUなどのデバイスの動作速度や
表示装置の明るさを実行中の処理に必要な最低限の速度
や明るさにすることにより無駄な電力の消費を減らして
電力を節減することができるので、容量の限られた乾電
池を電源とするデ−タ機器の動作時間をさらに延長でき
る。また蓄電池を電源とするデ−タ機器では、各充電で
動作する時間が長くなるうえ、必要な充電の回数が減少
するので蓄電池の寿命が長くなるという効果もある。
As described above, according to the present invention, unlike the conventional power saving technology, the operating speed of the device such as the CPU and the brightness of the display device are set to the minimum speed and the brightness required for the ongoing processing. By doing so, wasteful power consumption can be reduced and power consumption can be saved, so that the operating time of data equipment powered by a dry battery having a limited capacity can be further extended. In addition, in a data device that uses a storage battery as a power source, the operation time for each charging becomes long, and the number of times of required charging decreases, so that the life of the storage battery becomes long.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の節電方法を適用するデ−タ機器のー般
的な構成を示すブロック線図である。
FIG. 1 is a block diagram showing a general configuration of a data device to which a power saving method of the present invention is applied.

【図2】節電モ−ドにするデバイスを選定するための設
定画面である。
FIG. 2 is a setting screen for selecting a device to be in a power saving mode.

【図3】デバイスを節電モ−ドにする条件を設定する設
定画面である。
FIG. 3 is a setting screen for setting conditions for setting a device to a power saving mode.

【図4】デバイスを節電モ−ドにする条件を設定する設
定画面である。
FIG. 4 is a setting screen for setting conditions for setting a device to a power saving mode.

【図5】デバイスを節電モ−ドにする条件を設定する設
定画面である。
FIG. 5 is a setting screen for setting conditions for setting a device to a power saving mode.

【図6】キ−入力速度によるCPUの動作速度の制御を
示すフロ−チャ−トである。
FIG. 6 is a flowchart showing the control of the operating speed of the CPU according to the key input speed.

【図7】キ−入力速度の測定の手順を示すフロ−チャ−
トである。
FIG. 7 is a flowchart showing a procedure for measuring a key input speed.
It is

【図8】キ−入力速度による表示装置の明るさの制御を
示すフロ−チャ−トである。
FIG. 8 is a flowchart showing the control of the brightness of the display device according to the key input speed.

【図9】キ−入力速度以外の条件で表示装置の表示をフ
ルパワ−表示に戻す条件を設定するための設定画面であ
る。
FIG. 9 is a setting screen for setting conditions for returning the display of the display device to the full power display under conditions other than the key input speed.

【図10】キ−入力速度以外の条件で表示装置をフルパ
ワ−表示に戻す制御のフロ−チャ−トである。
FIG. 10 is a flow chart of control for returning the display device to full power display under conditions other than the key input speed.

【符号の説明】[Explanation of symbols]

1 CPU、2 ROM、3 RAM、4 クロック信
号発生回路、5 表示装 6 割込制御回路、7 キ−ボ−ド、8 I/Oインタ
−フェ−ス(通信インタ−フェ−スなど)、9 内蔵の
タイマ。
1 CPU, 2 ROM, 3 RAM, 4 clock signal generation circuit, 5 display device 6 interrupt control circuit, 7 keyboard, 8 I / O interface (communication interface, etc.), 9 Built-in timer.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電池により駆動されるデ−タ機器の節電
方法であって、入力装置からの入力速度または入出力イ
ンタ−フェ−スを通した外部とのデ−タ転送の速度を測
定し、該入力速度が予め設定した値以下のときは、処理
デバイスの動作速度を遅くすることを特徴とする節電方
法。
1. A method for saving power of a battery-operated data device, comprising measuring an input speed from an input device or a speed of data transfer to the outside through an input / output interface. When the input speed is less than or equal to a preset value, the operating speed of the processing device is slowed down.
【請求項2】 電池により駆動されるデ−タ機器の節電
方法であって、入力装置からの入力速度または入出力イ
ンタ−フェ−スを通した外部とのデ−タ転送の速度を測
定し、該入力速度が予め設定した値以下のときは、表示
装置を節電表示にすることを特徴とする節電方法。
2. A power saving method for a data device driven by a battery, which comprises measuring an input speed from an input device or a speed of data transfer with the outside through an input / output interface. When the input speed is less than or equal to a preset value, a power saving display is displayed on the display device.
【請求項3】 CPU、RAM、クロック信号発生回
路、表示装置、割込制御回路、入力装置、I/Oインタ
−フェ−ス、タイマを含む電池で駆動されるデ−タ機器
であって、前記タイマからの信号により計時しつつ前記
入力装置からの入力デ−タまたは前記I/Oインタ−フ
ェ−スを通して転送されるデ−タの量を測定して入力速
度またはデ−タ転送速度を測定し、該速度が予め設定さ
れた値以下のときは前記CPUからの制御信号により前
記クロック発生回路からCPUに供給されるクロック信
号の周波数を低く、該速度が予め設定された値より大き
いときは前記CPUからの制御信号により前記クロック
発生回路からCPUに供給されるクロック信号の周波数
を通常の周波数に戻すことを特徴とするデ−タ機器。
3. A battery driven data device including a CPU, a RAM, a clock signal generation circuit, a display device, an interrupt control circuit, an input device, an I / O interface and a timer. The input speed or the data transfer speed is measured by measuring the input data from the input device or the amount of data transferred through the I / O interface while measuring the time with the signal from the timer. When the speed is lower than a preset value, the frequency of the clock signal supplied from the clock generation circuit to the CPU is lowered by the control signal from the CPU, and when the speed is higher than the preset value. Is for returning the frequency of the clock signal supplied from the clock generation circuit to the CPU to a normal frequency in response to a control signal from the CPU.
【請求項4】 CPU、RAM、クロック信号発生回
路、表示装置、割込制御回路、入力装置、I/Oインタ
−フェ−ス、タイマを含む電池で駆動されるデ−タ機器
であって、前記タイマからの信号により計時しつつ前記
入力装置からの入力デ−タまたは前記I/Oインタ−フ
ェ−スを通して転送されるデ−タの量を測定して入力速
度またはデ−タ転送速度を測定し、該速度が予め設定さ
れた値以下のときは前記CPUからの制御信号により前
記表示装置を節電表示にし、該速度が予め設定された値
より大きいときは前記CPUからの制御信号により前記
表示装置の表示の明るさをフルパワ−表示に戻すことを
特徴とするデ−タ機器。
4. A battery driven data device including a CPU, a RAM, a clock signal generation circuit, a display device, an interrupt control circuit, an input device, an I / O interface, and a timer. The input speed or the data transfer speed is measured by measuring the input data from the input device or the amount of data transferred through the I / O interface while measuring the time with the signal from the timer. When the speed is lower than a preset value, the display signal is saved by the control signal from the CPU, and when the speed is higher than the preset value, the control signal from the CPU is used. A data device characterized by returning the display brightness of a display device to a full power display.
JP4193243A 1992-06-26 1992-06-26 Electric power saving method for data equipment and data equipment saving electric power by the same method Pending JPH0612158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4193243A JPH0612158A (en) 1992-06-26 1992-06-26 Electric power saving method for data equipment and data equipment saving electric power by the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4193243A JPH0612158A (en) 1992-06-26 1992-06-26 Electric power saving method for data equipment and data equipment saving electric power by the same method

Publications (1)

Publication Number Publication Date
JPH0612158A true JPH0612158A (en) 1994-01-21

Family

ID=16304716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4193243A Pending JPH0612158A (en) 1992-06-26 1992-06-26 Electric power saving method for data equipment and data equipment saving electric power by the same method

Country Status (1)

Country Link
JP (1) JPH0612158A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2731091A1 (en) * 1995-02-21 1996-08-30 United Microelectronics Corp METHOD AND DEVICE FOR REDUCING THE ENERGY CONSUMPTION OF A COMPUTER DURING DATA INPUT
WO2000031887A1 (en) * 1998-11-19 2000-06-02 Mitsubishi Denki Kabushiki Kaisha Mobile communication terminal
JP2002335501A (en) * 2001-05-10 2002-11-22 Mitsubishi Electric Corp Portable display device
WO2009047853A1 (en) * 2007-10-11 2009-04-16 Fujitsu Limited Information processor, operation control method, and operation control program
JP2010034741A (en) * 2008-07-28 2010-02-12 Nec Corp Portable terminal device
WO2016024805A1 (en) 2014-08-12 2016-02-18 Samsung Electronics Co., Ltd. Method and apparatus for controlling performance of electronic device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2731091A1 (en) * 1995-02-21 1996-08-30 United Microelectronics Corp METHOD AND DEVICE FOR REDUCING THE ENERGY CONSUMPTION OF A COMPUTER DURING DATA INPUT
WO2000031887A1 (en) * 1998-11-19 2000-06-02 Mitsubishi Denki Kabushiki Kaisha Mobile communication terminal
US6148215A (en) * 1998-11-19 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Mobile communication terminal
JP2002335501A (en) * 2001-05-10 2002-11-22 Mitsubishi Electric Corp Portable display device
WO2009047853A1 (en) * 2007-10-11 2009-04-16 Fujitsu Limited Information processor, operation control method, and operation control program
US8171320B2 (en) 2007-10-11 2012-05-01 Fujitsu Limited Information processing apparatus, operation control method and operation control program storage medium
CN101821694B (en) 2007-10-11 2012-05-23 富士通株式会社 Information processor, operation control method
JP5099143B2 (en) * 2007-10-11 2012-12-12 富士通株式会社 Information processing apparatus, operation control method, and operation control program
JP2010034741A (en) * 2008-07-28 2010-02-12 Nec Corp Portable terminal device
WO2016024805A1 (en) 2014-08-12 2016-02-18 Samsung Electronics Co., Ltd. Method and apparatus for controlling performance of electronic device
EP3180701A4 (en) * 2014-08-12 2018-04-18 Samsung Electronics Co., Ltd Method and apparatus for controlling performance of electronic device
US9971721B2 (en) 2014-08-12 2018-05-15 Samsung Electronics Co., Ltd. Method and apparatus for controlling performance of electronic device

Similar Documents

Publication Publication Date Title
JP3036996B2 (en) Battery monitoring system and battery pack
US5737616A (en) Power supply circuit with power saving capability
CA2187501C (en) Process and apparatus for generating power management events in a computer system
JP3434956B2 (en) PMS level display device using hardware cursor in portable computer and method therefor
US20010020940A1 (en) Information processor and power control method therefor
JP2007531103A (en) Method and apparatus for power management in mobile terminal
JP2004029960A (en) Portable information device, portable information device control method, and program
JPH07134628A (en) Power saving control method and information processing apparatus
US6338143B1 (en) Electronic device
JPH0612158A (en) Electric power saving method for data equipment and data equipment saving electric power by the same method
JPH0612376A (en) Portable electronic device
JPH04291612A (en) Power-saving data processing device
JPH05188869A (en) Portable information processor
JP3436010B2 (en) Portable information terminal
KR100677068B1 (en) Power management device and method for portable information terminal
CN108415550A (en) Information processing method and electronic equipment
JP3578310B2 (en) Portable information equipment
JP3523289B2 (en) Electronic equipment and power saving method for electronic equipment
JPH05273950A (en) Picture display device
JPH04245518A (en) Information processor
JPH04138512A (en) Personal computer sleep device
JPH04192015A (en) Personal computer
US20060200684A1 (en) Power mode change voltage control in computerized system
JP2008197812A (en) Information processor
CN215933161U (en) Low-power-consumption circuit of TFT and LED integrated display with multipath input standby and awakening