JPH06120011A - 可変信号減衰装置 - Google Patents
可変信号減衰装置Info
- Publication number
- JPH06120011A JPH06120011A JP4265884A JP26588492A JPH06120011A JP H06120011 A JPH06120011 A JP H06120011A JP 4265884 A JP4265884 A JP 4265884A JP 26588492 A JP26588492 A JP 26588492A JP H06120011 A JPH06120011 A JP H06120011A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- attenuator
- variable
- output
- variable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Adjustable Resistors (AREA)
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号によりアナログ信号の利得を
可変制御する可変信号減衰装置に関し、ディジタル信号
によりアナログ信号の利得を正確に可変制御することの
できる可変信号減衰装置の提供を目的とする。 【構成】 入力信号が供給される入力端子ＩＮと、前記
入力信号を減衰する複数の直列接続された減衰器抵抗手
段Ｒ1 〜Ｒ4 と、該各減衰用抵抗手段Ｒ1 〜Ｒ4に対し
て設けられ、外部から供給されるディジタル制御信号に
応じて任意の１つが選択される複数のスイッチ手段Ｓ1
〜Ｓ4 と、該各スイッチ手段Ｓ1 〜Ｓ4 におのおの直列
に設けられ、該複数のスイッチ手段Ｓ1 〜Ｓ4 の選択状
態にかかわらず出力インピーダンスを略一定とするため
の複数のインピーダンス補正用抵抗手段ｒ1 〜ｒ4 とを
具備するように構成する。
可変制御する可変信号減衰装置に関し、ディジタル信号
によりアナログ信号の利得を正確に可変制御することの
できる可変信号減衰装置の提供を目的とする。 【構成】 入力信号が供給される入力端子ＩＮと、前記
入力信号を減衰する複数の直列接続された減衰器抵抗手
段Ｒ1 〜Ｒ4 と、該各減衰用抵抗手段Ｒ1 〜Ｒ4に対し
て設けられ、外部から供給されるディジタル制御信号に
応じて任意の１つが選択される複数のスイッチ手段Ｓ1
〜Ｓ4 と、該各スイッチ手段Ｓ1 〜Ｓ4 におのおの直列
に設けられ、該複数のスイッチ手段Ｓ1 〜Ｓ4 の選択状
態にかかわらず出力インピーダンスを略一定とするため
の複数のインピーダンス補正用抵抗手段ｒ1 〜ｒ4 とを
具備するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は可変信号減衰装置に関
し、特に、ディジタル信号によりアナログ信号の利得を
可変制御する可変信号減衰装置に関する。近年、音響お
よびビデオ用機器，或いは，他の電子機器等において、
音量等のアナログ信号の利得（レベル）調整を、手動の
ボリュームではなく、マイコンやリモートコントローラ
等のディジタル機器で制御することが要求されている。
そして、ディジタル信号によりアナログ信号の利得を正
確に可変制御することのできる可変信号減衰装置の提供
が要望されている。
し、特に、ディジタル信号によりアナログ信号の利得を
可変制御する可変信号減衰装置に関する。近年、音響お
よびビデオ用機器，或いは，他の電子機器等において、
音量等のアナログ信号の利得（レベル）調整を、手動の
ボリュームではなく、マイコンやリモートコントローラ
等のディジタル機器で制御することが要求されている。
そして、ディジタル信号によりアナログ信号の利得を正
確に可変制御することのできる可変信号減衰装置の提供
が要望されている。
【０００２】
【従来の技術】図９は従来の可変信号減衰装置の一例を
示す回路図であり、図１０は図９の可変信号減衰装置に
対して負荷を接続した場合を示す回路図である。図９お
よび図１０(a) において、参照符号ＩＮは入力端子、Ｏ
ＵＴは出力端子、ＳＳは信号源、Ｒ1 〜Ｒ4 は減衰用抵
抗、ＲL は負荷抵抗、Ｓ1 〜Ｓ4 はスイッチを示してい
る。ここで、図１０(b) は各スイッチＳ1 〜Ｓ4 の具体
的な構成例を示している。すなわち、各スイッチＳ1 〜
Ｓ4 は、ＰおよびＮチャネル型ＭＯＳトランジスタで構
成されるトランスファー・ゲート並びにインバータによ
り構成され、各スイッチ選択信号ＤＳ（ＤＳ1 〜ＤＳ4)
に応じた任意の１つが選択されるようになっている。
尚、スイッチ選択信号ＤＳ1 〜ＤＳ4 は、例えば、２ビ
ットのディジタル信号（ディジタル制御信号）をデコー
ドして得られる信号である。
示す回路図であり、図１０は図９の可変信号減衰装置に
対して負荷を接続した場合を示す回路図である。図９お
よび図１０(a) において、参照符号ＩＮは入力端子、Ｏ
ＵＴは出力端子、ＳＳは信号源、Ｒ1 〜Ｒ4 は減衰用抵
抗、ＲL は負荷抵抗、Ｓ1 〜Ｓ4 はスイッチを示してい
る。ここで、図１０(b) は各スイッチＳ1 〜Ｓ4 の具体
的な構成例を示している。すなわち、各スイッチＳ1 〜
Ｓ4 は、ＰおよびＮチャネル型ＭＯＳトランジスタで構
成されるトランスファー・ゲート並びにインバータによ
り構成され、各スイッチ選択信号ＤＳ（ＤＳ1 〜ＤＳ4)
に応じた任意の１つが選択されるようになっている。
尚、スイッチ選択信号ＤＳ1 〜ＤＳ4 は、例えば、２ビ
ットのディジタル信号（ディジタル制御信号）をデコー
ドして得られる信号である。
【０００３】図９に示されるように、従来のディジタル
制御可変減衰器（可変信号減衰装置）は、減衰用抵抗Ｒ
1 〜Ｒ4 からなる抵抗列の中間タップＮ1 〜Ｎ4 に現れ
る（減衰された）信号をスイッチＳ1 〜Ｓ4 により１つ
を選択出力することで、信号源ＳＳから入力端子ＩＮに
供給されたアナログ信号（入力電圧Ｖi)の減衰量をディ
ジタル的に切り替えて出力（出力電圧Ｖo)するようにな
っている。
制御可変減衰器（可変信号減衰装置）は、減衰用抵抗Ｒ
1 〜Ｒ4 からなる抵抗列の中間タップＮ1 〜Ｎ4 に現れ
る（減衰された）信号をスイッチＳ1 〜Ｓ4 により１つ
を選択出力することで、信号源ＳＳから入力端子ＩＮに
供給されたアナログ信号（入力電圧Ｖi)の減衰量をディ
ジタル的に切り替えて出力（出力電圧Ｖo)するようにな
っている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た図９および図１０(a) に示す可変信号減衰装置（減衰
回路）において、出力端子ＯＵＴ（ノードＮ0)から見込
んだこの回路の出力インピーダンスＺ0 が、Ｓ1 〜Ｓ4
の切り替えによって次のように変化する。
た図９および図１０(a) に示す可変信号減衰装置（減衰
回路）において、出力端子ＯＵＴ（ノードＮ0)から見込
んだこの回路の出力インピーダンスＺ0 が、Ｓ1 〜Ｓ4
の切り替えによって次のように変化する。
【０００５】
【数１】
【０００６】そのため、図１０(a) に示すように、有限
な負荷抵抗ＲL を接続した場合、各タップの減衰量（Ｖ
o/Ｖi)は各タップ（Ｎ1 〜Ｎ4)毎に異なった変化をする
ことになり、該各減衰量どうしの比が崩れて減衰用抵抗
Ｒ1 〜Ｒ4 の値の再設計が必要となってしまう。
な負荷抵抗ＲL を接続した場合、各タップの減衰量（Ｖ
o/Ｖi)は各タップ（Ｎ1 〜Ｎ4)毎に異なった変化をする
ことになり、該各減衰量どうしの比が崩れて減衰用抵抗
Ｒ1 〜Ｒ4 の値の再設計が必要となってしまう。
【０００７】
【数２】
【０００８】図１１は従来の可変信号減衰装置の他の例
を示す回路図であり、二入力信号系に適用した場合を示
す図である。同図において、参照符号ＯＰ1 は演算増幅
器、ＳＳ1 は第１の信号源、ＳＳ2 は第２の信号源、Ｉ
Ｎ1 は第１の入力端子、ＩＮ 2 は第２の入力端子、ＯＵ
Ｔは出力端子、そして、Ｒf はフィードバック抵抗を示
している。
を示す回路図であり、二入力信号系に適用した場合を示
す図である。同図において、参照符号ＯＰ1 は演算増幅
器、ＳＳ1 は第１の信号源、ＳＳ2 は第２の信号源、Ｉ
Ｎ1 は第１の入力端子、ＩＮ 2 は第２の入力端子、ＯＵ
Ｔは出力端子、そして、Ｒf はフィードバック抵抗を示
している。
【０００９】図１１に示されるように、図９に示す可変
信号減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系
に適用する場合、第１の信号源ＳＳ1 のレベルを図９の
可変信号減衰装置で制御して演算増幅器ＯＰ1 の負入力
端子に供給すると共に、第２の信号源ＳＳ2 のレベルを
レベル設定抵抗ＲA およびＲB で設定して演算増幅器Ｏ
Ｐ1 の正入力端子に供給するようになっている。
信号減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系
に適用する場合、第１の信号源ＳＳ1 のレベルを図９の
可変信号減衰装置で制御して演算増幅器ＯＰ1 の負入力
端子に供給すると共に、第２の信号源ＳＳ2 のレベルを
レベル設定抵抗ＲA およびＲB で設定して演算増幅器Ｏ
Ｐ1 の正入力端子に供給するようになっている。
【００１０】しかしながら、図１１のように、可変信号
減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系に適
用する場合、第１の入力電圧Ｖｉ1 から利得調整を行っ
て中間出力電圧Ｖo0を得るために、スイッチＳ1 〜Ｓ4
を切り替えると、第２の入力電圧Ｖｉ2 から出力電圧Ｖ
o0への利得まで変化してしまうという不都合があった。
減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系に適
用する場合、第１の入力電圧Ｖｉ1 から利得調整を行っ
て中間出力電圧Ｖo0を得るために、スイッチＳ1 〜Ｓ4
を切り替えると、第２の入力電圧Ｖｉ2 から出力電圧Ｖ
o0への利得まで変化してしまうという不都合があった。
【００１１】図１２は従来の可変信号減衰装置の一例に
おいて必要とされる素子数を説明するための図であり、
８ビットのディジタル制御信号により入力電圧Ｖi のレ
ベルを制御して２５６段階の出力電圧Ｖo を取り出す可
変信号減衰装置を示すものである。図１２に示されるよ
うに、従来の８ビットの可変信号減衰装置は、２５６個
の減衰用抵抗Ｒ1 〜Ｒ256 およびスイッチＳ1 〜Ｓ256
を必要とし、ビット数の増加に応じて必要とされる減衰
用抵抗およびスイッチが飛躍的に増大することになる。
おいて必要とされる素子数を説明するための図であり、
８ビットのディジタル制御信号により入力電圧Ｖi のレ
ベルを制御して２５６段階の出力電圧Ｖo を取り出す可
変信号減衰装置を示すものである。図１２に示されるよ
うに、従来の８ビットの可変信号減衰装置は、２５６個
の減衰用抵抗Ｒ1 〜Ｒ256 およびスイッチＳ1 〜Ｓ256
を必要とし、ビット数の増加に応じて必要とされる減衰
用抵抗およびスイッチが飛躍的に増大することになる。
【００１２】このように、従来のディジタル制御可変減
衰器は、出力インピーダンスが変化するため有限な負荷
インピーダンスに対してはそれに応じた抵抗値の再計算
の手間がかかり、また、演算増幅器等を利用した回路の
負帰還系には応用し難いといった解決すべき課題を有し
ている。さらに、従来の可変信号減衰装置は、多数の抵
抗およびスイッチが必要となり、これはビット数が増加
するに連れて大きな問題となっている。
衰器は、出力インピーダンスが変化するため有限な負荷
インピーダンスに対してはそれに応じた抵抗値の再計算
の手間がかかり、また、演算増幅器等を利用した回路の
負帰還系には応用し難いといった解決すべき課題を有し
ている。さらに、従来の可変信号減衰装置は、多数の抵
抗およびスイッチが必要となり、これはビット数が増加
するに連れて大きな問題となっている。
【００１３】本発明は、上述した従来の可変信号減衰装
置が有する課題に鑑み、ディジタル信号によりアナログ
信号の利得を正確に可変制御することのできる可変信号
減衰装置の提供を目的とする。さらに、本発明は、素子
数の少ない可変信号減衰装置の提供を目的とする。
置が有する課題に鑑み、ディジタル信号によりアナログ
信号の利得を正確に可変制御することのできる可変信号
減衰装置の提供を目的とする。さらに、本発明は、素子
数の少ない可変信号減衰装置の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明によれば、入力信
号が供給される入力端子ＩＮと、前記入力信号を減衰す
る複数の直列接続された減衰器抵抗手段Ｒ1 〜Ｒ4 と、
該各減衰用抵抗手段Ｒ 1 〜Ｒ4 に対して設けられ、外部
から供給されるディジタル制御信号に応じて任意の１つ
が選択される複数のスイッチ手段Ｓ1 〜Ｓ4 と、該各ス
イッチ手段Ｓ1〜Ｓ4 におのおの直列に設けられ、該複
数のスイッチ手段Ｓ1 〜Ｓ4 の選択状態にかかわらず出
力インピーダンスを略一定とするための複数のインピー
ダンス補正用抵抗手段ｒ1 〜ｒ4 とを具備することを特
徴とする可変信号減衰装置が提供される。
号が供給される入力端子ＩＮと、前記入力信号を減衰す
る複数の直列接続された減衰器抵抗手段Ｒ1 〜Ｒ4 と、
該各減衰用抵抗手段Ｒ 1 〜Ｒ4 に対して設けられ、外部
から供給されるディジタル制御信号に応じて任意の１つ
が選択される複数のスイッチ手段Ｓ1 〜Ｓ4 と、該各ス
イッチ手段Ｓ1〜Ｓ4 におのおの直列に設けられ、該複
数のスイッチ手段Ｓ1 〜Ｓ4 の選択状態にかかわらず出
力インピーダンスを略一定とするための複数のインピー
ダンス補正用抵抗手段ｒ1 〜ｒ4 とを具備することを特
徴とする可変信号減衰装置が提供される。
【００１５】
【作用】本発明の可変信号減衰装置によれば、各スイッ
チ手段Ｓ1 〜Ｓ4 におのおの直列に設けられた複数のイ
ンピーダンス補正用抵抗手段ｒ1 〜ｒ4 によって、上記
複数のスイッチ手段Ｓ1 〜Ｓ4 の選択状態にかかわらず
出力インピーダンスを略一定とするようになっている。
チ手段Ｓ1 〜Ｓ4 におのおの直列に設けられた複数のイ
ンピーダンス補正用抵抗手段ｒ1 〜ｒ4 によって、上記
複数のスイッチ手段Ｓ1 〜Ｓ4 の選択状態にかかわらず
出力インピーダンスを略一定とするようになっている。
【００１６】これによって、ディジタル信号によりアナ
ログ信号の利得を正確に可変制御することのできる可変
信号減衰装置を提供することができる。
ログ信号の利得を正確に可変制御することのできる可変
信号減衰装置を提供することができる。
【００１７】
【実施例】以下、図面を参照して本発明に係る可変信号
減衰装置の実施例を説明する。図１は本発明に係る可変
信号減衰装置の一実施例を示す回路図である。同図にお
いて、参照符号ＩＮは入力端子、ＯＵＴは出力端子、Ｓ
Ｓは信号源、Ｒ1 〜Ｒ 4 は減衰用抵抗、ｒ1 〜ｒ4 はイ
ンピーダンス補正用抵抗、ＲL は負荷抵抗、Ｓ 1 〜Ｓ4
はスイッチを示している。ここで、図１において、減衰
用抵抗 スイッチおよびインピーダンス補正用抵抗は、
それぞれ４つずつ設けられているが、実際には、例え
ば、２５６個或いは１０２４個程度設けられ、８ビット
或いは１０ビットのディジタル制御信号をデコードした
スイッチ選択信号により任意の１つのスイッチを選択し
て所望の減衰量を得るようになっている。
減衰装置の実施例を説明する。図１は本発明に係る可変
信号減衰装置の一実施例を示す回路図である。同図にお
いて、参照符号ＩＮは入力端子、ＯＵＴは出力端子、Ｓ
Ｓは信号源、Ｒ1 〜Ｒ 4 は減衰用抵抗、ｒ1 〜ｒ4 はイ
ンピーダンス補正用抵抗、ＲL は負荷抵抗、Ｓ 1 〜Ｓ4
はスイッチを示している。ここで、図１において、減衰
用抵抗 スイッチおよびインピーダンス補正用抵抗は、
それぞれ４つずつ設けられているが、実際には、例え
ば、２５６個或いは１０２４個程度設けられ、８ビット
或いは１０ビットのディジタル制御信号をデコードした
スイッチ選択信号により任意の１つのスイッチを選択し
て所望の減衰量を得るようになっている。
【００１８】各スイッチＳ1 〜Ｓ4 は、例えば、図１０
(b) に示す従来のスイッチと同様に構成されている。す
なわち、各スイッチＳ1 〜Ｓ4 は、ＰおよびＮチャネル
型ＭＯＳトランジスタで構成されるトランスファー・ゲ
ート並びにインバータにより構成され、各スイッチ選択
信号ＤＳ（ＤＳ1 〜ＤＳ4)に応じた任意の１つが選択さ
れるようになっている。尚、スイッチ選択信号ＤＳ1 〜
ＤＳ4 は、例えば、２ビットのディジタル信号をデコー
ドして得られる信号である。
(b) に示す従来のスイッチと同様に構成されている。す
なわち、各スイッチＳ1 〜Ｓ4 は、ＰおよびＮチャネル
型ＭＯＳトランジスタで構成されるトランスファー・ゲ
ート並びにインバータにより構成され、各スイッチ選択
信号ＤＳ（ＤＳ1 〜ＤＳ4)に応じた任意の１つが選択さ
れるようになっている。尚、スイッチ選択信号ＤＳ1 〜
ＤＳ4 は、例えば、２ビットのディジタル信号をデコー
ドして得られる信号である。
【００１９】図１に示されるように、本実施例のディジ
タル制御可変減衰器（可変信号減衰装置）は、減衰用抵
抗Ｒ1 〜Ｒ4 からなる抵抗列の中間タップＮ1 〜Ｎ4 に
現れる（減衰された）信号を、それぞれインピーダンス
補正用抵抗ｒ1 〜ｒ4 を介してスイッチＳ1 〜Ｓ4 によ
り１つを選択出力することで、信号源ＳＳから入力端子
ＩＮに供給されたアナログ信号（入力電圧Ｖi)の減衰量
をディジタル的に切り替えて出力（出力電圧Ｖo)するよ
うになっている。
タル制御可変減衰器（可変信号減衰装置）は、減衰用抵
抗Ｒ1 〜Ｒ4 からなる抵抗列の中間タップＮ1 〜Ｎ4 に
現れる（減衰された）信号を、それぞれインピーダンス
補正用抵抗ｒ1 〜ｒ4 を介してスイッチＳ1 〜Ｓ4 によ
り１つを選択出力することで、信号源ＳＳから入力端子
ＩＮに供給されたアナログ信号（入力電圧Ｖi)の減衰量
をディジタル的に切り替えて出力（出力電圧Ｖo)するよ
うになっている。
【００２０】ここで、スイッチ選択信号ＤＳ（ＤＳ1 〜
ＤＳ4)に応じてスイッチＳ1 〜Ｓ4の内のいずれかが選
択されると、その減衰量は、次のようになる。
ＤＳ4)に応じてスイッチＳ1 〜Ｓ4の内のいずれかが選
択されると、その減衰量は、次のようになる。
【００２１】
【数３】
【００２２】次に示すように、インピーダンス補正用抵
抗ｒ1 〜ｒ4 は、各ノードＮ1 〜Ｎ 4 におけるインピー
ダンスＺ1 〜Ｚ4 の差を吸収するためのものであり、各
インピーダンス補正用抵抗ｒ1 〜ｒ4 の値は、ｒi ＝Ｚ
T −Ｚi となっている。従って、ノードＮ0(出力端子Ｏ
ＵＴ）から見込んだ出力インピーダンスは、選択された
スイッチＳ1 〜Ｓ4 によらず一定値ＺT となる。
抗ｒ1 〜ｒ4 は、各ノードＮ1 〜Ｎ 4 におけるインピー
ダンスＺ1 〜Ｚ4 の差を吸収するためのものであり、各
インピーダンス補正用抵抗ｒ1 〜ｒ4 の値は、ｒi ＝Ｚ
T −Ｚi となっている。従って、ノードＮ0(出力端子Ｏ
ＵＴ）から見込んだ出力インピーダンスは、選択された
スイッチＳ1 〜Ｓ4 によらず一定値ＺT となる。
【００２３】
【数４】
【００２４】上述したように、本発明の可変信号減衰装
置の第１の実施例によれば、出力端子ＯＵＴから見込ん
だ出力インピーダンスは、選択されたスイッチＳ1 〜Ｓ
4 によらず一定値ＺT となっているため、負荷抵抗ＲL
を接続した場合でも各タップの減衰量（Ｖo/Ｖi)の比を
設計値通りに設定することができ、入力信号の利得を正
確に可変制御することができる。
置の第１の実施例によれば、出力端子ＯＵＴから見込ん
だ出力インピーダンスは、選択されたスイッチＳ1 〜Ｓ
4 によらず一定値ＺT となっているため、負荷抵抗ＲL
を接続した場合でも各タップの減衰量（Ｖo/Ｖi)の比を
設計値通りに設定することができ、入力信号の利得を正
確に可変制御することができる。
【００２５】図２は本発明の可変信号減衰装置の他の実
施例を示す回路図である。同図に示されるように、本実
施例は、減衰用抵抗Ｒ1 〜Ｒ4,スイッチＳ1 〜Ｓ4 およ
びインピーダンス補正用抵抗ｒ1 〜ｒ4 で構成された可
変信号減衰部Ａ、および、減衰用抵抗Ｒ1'〜Ｒ4', スイ
ッチＳ1'〜Ｓ4'およびインピーダンス補正用抵抗ｒ1'〜
ｒ4'で構成された可変信号減衰部Ｂを接続して構成され
ている。すなわち、第１段目の可変信号減衰部Ａの出力
端子ＯＵＴを第２段目の可変信号減衰部Ｂの入力端子Ｉ
Ｎ' に接続するようになっている。このように、図１に
示す可変信号減衰装置は、減衰量に関わらず出力インピ
ーダンスが一定であるため、複数段を接続することが可
能となり、図２に示す可変信号減衰装置を構成すること
ができる。
施例を示す回路図である。同図に示されるように、本実
施例は、減衰用抵抗Ｒ1 〜Ｒ4,スイッチＳ1 〜Ｓ4 およ
びインピーダンス補正用抵抗ｒ1 〜ｒ4 で構成された可
変信号減衰部Ａ、および、減衰用抵抗Ｒ1'〜Ｒ4', スイ
ッチＳ1'〜Ｓ4'およびインピーダンス補正用抵抗ｒ1'〜
ｒ4'で構成された可変信号減衰部Ｂを接続して構成され
ている。すなわち、第１段目の可変信号減衰部Ａの出力
端子ＯＵＴを第２段目の可変信号減衰部Ｂの入力端子Ｉ
Ｎ' に接続するようになっている。このように、図１に
示す可変信号減衰装置は、減衰量に関わらず出力インピ
ーダンスが一定であるため、複数段を接続することが可
能となり、図２に示す可変信号減衰装置を構成すること
ができる。
【００２６】
【数５】
【００２７】ここで、第１段目の可変信号減衰部Ａにお
けるスイッチＳ1 〜Ｓ4 にはスイッチ選択信号ＤＳ（Ｄ
Ｓ1 〜ＤＳ4)が供給されて任意の１つのスイッチが選択
されると共に、第２段目の可変信号減衰部Ｂにおけるス
イッチＳ1'〜Ｓ4'にはスイッチ選択信号ＤＳ'(ＤＳ1'〜
ＤＳ4') が供給されて任意の１つのスイッチが選択され
るようになっている。これら第１段目の可変信号減衰部
Ａにおいて選択されるスイッチＳ1 〜Ｓ4 および第２段
目の可変信号減衰部Ｂにおいて選択されるスイッチＳ1'
〜Ｓ4'は、同時に任意の１つずつが選択され、それらを
合成した減衰量が得られることになるのはいうまでもな
い。
けるスイッチＳ1 〜Ｓ4 にはスイッチ選択信号ＤＳ（Ｄ
Ｓ1 〜ＤＳ4)が供給されて任意の１つのスイッチが選択
されると共に、第２段目の可変信号減衰部Ｂにおけるス
イッチＳ1'〜Ｓ4'にはスイッチ選択信号ＤＳ'(ＤＳ1'〜
ＤＳ4') が供給されて任意の１つのスイッチが選択され
るようになっている。これら第１段目の可変信号減衰部
Ａにおいて選択されるスイッチＳ1 〜Ｓ4 および第２段
目の可変信号減衰部Ｂにおいて選択されるスイッチＳ1'
〜Ｓ4'は、同時に任意の１つずつが選択され、それらを
合成した減衰量が得られることになるのはいうまでもな
い。
【００２８】このように、本実施例の可変信号減衰装置
では、出力端子ＯＵＴおよびＯＵＴ' から見込んだ出力
インピーダンスは、選択されたスイッチＳ1 〜Ｓ4 およ
びＳ 1'〜Ｓ4' によらず一定値ＺT およびＺT ' となっ
ているため、可変信号減衰部を複数段（２段：Ａおよび
Ｂ）接続することができる。図３は図２の可変信号減衰
装置の実施例において必要とされる素子数を説明するた
めの図であり、入力電圧Ｖi のレベルを２５６段階に可
変することのできる可変信号減衰装置を示すものであ
る。ここで、同図(a) は図１に示す可変信号減衰装置に
より構成したものを示し、同図(b) は図２に示す可変信
号減衰装置により構成したものを示している。
では、出力端子ＯＵＴおよびＯＵＴ' から見込んだ出力
インピーダンスは、選択されたスイッチＳ1 〜Ｓ4 およ
びＳ 1'〜Ｓ4' によらず一定値ＺT およびＺT ' となっ
ているため、可変信号減衰部を複数段（２段：Ａおよび
Ｂ）接続することができる。図３は図２の可変信号減衰
装置の実施例において必要とされる素子数を説明するた
めの図であり、入力電圧Ｖi のレベルを２５６段階に可
変することのできる可変信号減衰装置を示すものであ
る。ここで、同図(a) は図１に示す可変信号減衰装置に
より構成したものを示し、同図(b) は図２に示す可変信
号減衰装置により構成したものを示している。
【００２９】まず、図３(a) に示されるように、図１に
示す１段構成の可変信号減衰装置により２５６段階のレ
ベル調整を行う場合には、減衰用抵抗, スイッチおよび
インピーダンス補正用抵抗は、それぞれ２５６個ずつ必
要となる。すなわち、図３(a) に示す２５６段階のレベ
ル調整が可能な可変信号減衰装置は、５１２個の抵抗
（減衰用抵抗Ｒ1 〜Ｒ256,インピーダンス補正用抵抗ｒ
1 〜ｒ256)および２５６個のスイッチＳ1 〜Ｓ256 を必
要としている。
示す１段構成の可変信号減衰装置により２５６段階のレ
ベル調整を行う場合には、減衰用抵抗, スイッチおよび
インピーダンス補正用抵抗は、それぞれ２５６個ずつ必
要となる。すなわち、図３(a) に示す２５６段階のレベ
ル調整が可能な可変信号減衰装置は、５１２個の抵抗
（減衰用抵抗Ｒ1 〜Ｒ256,インピーダンス補正用抵抗ｒ
1 〜ｒ256)および２５６個のスイッチＳ1 〜Ｓ256 を必
要としている。
【００３０】これに対して、図２に示す２段構成の可変
信号減衰装置により２５６段階のレベル調整を行う場合
には、減衰用抵抗, スイッチおよびインピーダンス補正
用抵抗は、各第１段および第２段目の可変信号減衰部Ａ
およびＢにおいてそれぞれ１６個ずつ必要となる。すな
わち、図３(b) に示す２５６段階のレベル調整が可能な
可変信号減衰装置は、３２個の抵抗（減衰用抵抗Ｒ1 〜
Ｒ16, インピーダンス補正用抵抗ｒ1 〜ｒ16) および１
６個のスイッチＳ1 〜Ｓ16を必要としている。
信号減衰装置により２５６段階のレベル調整を行う場合
には、減衰用抵抗, スイッチおよびインピーダンス補正
用抵抗は、各第１段および第２段目の可変信号減衰部Ａ
およびＢにおいてそれぞれ１６個ずつ必要となる。すな
わち、図３(b) に示す２５６段階のレベル調整が可能な
可変信号減衰装置は、３２個の抵抗（減衰用抵抗Ｒ1 〜
Ｒ16, インピーダンス補正用抵抗ｒ1 〜ｒ16) および１
６個のスイッチＳ1 〜Ｓ16を必要としている。
【００３１】このように、図２に示す可変信号減衰装置
によれば、必要とされる素子数を大幅に減少させること
が可能となる。この素子数の減少の割合は、入力信号の
レベル調整の段数を増加して高分解能化する程、大きな
ものとなる。また、本発明の可変信号減衰装置では、接
続する可変信号減衰部の段数は、２段に限定されるもの
ではない。
によれば、必要とされる素子数を大幅に減少させること
が可能となる。この素子数の減少の割合は、入力信号の
レベル調整の段数を増加して高分解能化する程、大きな
ものとなる。また、本発明の可変信号減衰装置では、接
続する可変信号減衰部の段数は、２段に限定されるもの
ではない。
【００３２】図４は本発明の可変信号減衰装置のさらに
他の実施例を示す回路図であり、二入力信号系に適用し
た場合を示す図である。同図において、参照符号ＯＰ1
は演算増幅器、ＳＳ1 は第１の信号源、ＳＳ2 は第２の
信号源、ＩＮ1 は第１の入力端子、ＩＮ2 は第２の入力
端子、ＯＵＴ0 は出力端子、そして、Ｒf はフィードバ
ック抵抗を示している。
他の実施例を示す回路図であり、二入力信号系に適用し
た場合を示す図である。同図において、参照符号ＯＰ1
は演算増幅器、ＳＳ1 は第１の信号源、ＳＳ2 は第２の
信号源、ＩＮ1 は第１の入力端子、ＩＮ2 は第２の入力
端子、ＯＵＴ0 は出力端子、そして、Ｒf はフィードバ
ック抵抗を示している。
【００３３】図４に示されるように、図１に示す可変信
号減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系に
適用する場合、第１の信号源ＳＳ1 のレベルを図１の可
変信号減衰装置で制御して演算増幅器ＯＰ1 の負入力端
子に供給すると共に、第２の信号源ＳＳ2 のレベルをレ
ベル設定抵抗ＲA およびＲB で設定して演算増幅器ＯＰ
1 の正入力端子に供給するようになっている。
号減衰装置を演算増幅器ＯＰ1 を用いた二入力信号系に
適用する場合、第１の信号源ＳＳ1 のレベルを図１の可
変信号減衰装置で制御して演算増幅器ＯＰ1 の負入力端
子に供給すると共に、第２の信号源ＳＳ2 のレベルをレ
ベル設定抵抗ＲA およびＲB で設定して演算増幅器ＯＰ
1 の正入力端子に供給するようになっている。
【００３４】本実施例の可変信号減衰装置においては、
第１の信号源ＳＳ1 を減衰する可変信号減衰部の出力イ
ンピーダンスが一定であるため、スイッチＳ1 〜Ｓ4 の
いずれかを選択して第１の入力信号Ｖi1の減衰量を切り
替えても、第２の信号源ＳＳ 2 からの第２の入力信号Ｖ
i2に対する利得が変化することはない。これにより、レ
ベル設定抵抗ＲA およびＲB で設定した第２の入力信号
Ｖi2に対して、所望の減衰量を持たせた第１の信号源Ｓ
Ｓ1 を加えることができる。
第１の信号源ＳＳ1 を減衰する可変信号減衰部の出力イ
ンピーダンスが一定であるため、スイッチＳ1 〜Ｓ4 の
いずれかを選択して第１の入力信号Ｖi1の減衰量を切り
替えても、第２の信号源ＳＳ 2 からの第２の入力信号Ｖ
i2に対する利得が変化することはない。これにより、レ
ベル設定抵抗ＲA およびＲB で設定した第２の入力信号
Ｖi2に対して、所望の減衰量を持たせた第１の信号源Ｓ
Ｓ1 を加えることができる。
【００３５】図５は本発明の可変信号減衰装置の実施例
における構成例を示す回路図である。同図(a) に示され
るように、本発明の可変信号減衰装置においては、スイ
ッチＳ1 〜Ｓ256 に接続するインピーダンス補正用抵抗
ｒ1 〜ｒ256 の内、最小値となるもの（ｒm)を零オーム
（抵抗を設けない）にすることができる。そして、この
ように、インピーダンス補正用抵抗ｒ1 〜ｒ256 の内の
最小値となるものを零オーム（抵抗を設けない）に設定
すると、可変信号減衰装置を挿入することによる駆動力
の低下を最小限にすることになる。
における構成例を示す回路図である。同図(a) に示され
るように、本発明の可変信号減衰装置においては、スイ
ッチＳ1 〜Ｓ256 に接続するインピーダンス補正用抵抗
ｒ1 〜ｒ256 の内、最小値となるもの（ｒm)を零オーム
（抵抗を設けない）にすることができる。そして、この
ように、インピーダンス補正用抵抗ｒ1 〜ｒ256 の内の
最小値となるものを零オーム（抵抗を設けない）に設定
すると、可変信号減衰装置を挿入することによる駆動力
の低下を最小限にすることになる。
【００３６】図５(b) は、目標とする出力インピーダン
スを２ｋΩとした場合の抵抗値を示すもので、具体的
に、インピーダンス補正用抵抗ｒ3 を零オームとした場
合の各抵抗値を示している。図６は本発明の可変信号減
衰装置が適用される一例としての音量調整部を示すブロ
ック図である。同図において、参照符号１はチューナ等
の信号源, ２は可変減衰器（可変信号減衰装置),３はア
ンプ, ４はスピーカ, ５はアップ・ダウンカウンタ, ６
はリモコン制御回路, そして, ７はリモートコントロー
ラ（リモコン）を示している。
スを２ｋΩとした場合の抵抗値を示すもので、具体的
に、インピーダンス補正用抵抗ｒ3 を零オームとした場
合の各抵抗値を示している。図６は本発明の可変信号減
衰装置が適用される一例としての音量調整部を示すブロ
ック図である。同図において、参照符号１はチューナ等
の信号源, ２は可変減衰器（可変信号減衰装置),３はア
ンプ, ４はスピーカ, ５はアップ・ダウンカウンタ, ６
はリモコン制御回路, そして, ７はリモートコントロー
ラ（リモコン）を示している。
【００３７】図６に示されるように、本発明の可変信号
減衰装置は、テレビの音量調整等に適用されるもので、
リモコン７に設けられた音量大ボタン71および音量小ボ
タン72の操作に応じて、リモコン制御回路６からカウン
ト・アップ信号およびカウント・ダウン信号がカウンタ
５に供給されるようになっている。そして、カウンタ５
から可変減衰器２にディジタル信号出力（ＤＳ：ディジ
タル制御信号）が供給されて、対応するスイッチが選択
されて所望の減衰量が得られるようになっている。すな
わち、チューナ１からの音声信号は、可変減衰器２によ
りリモコン７に設けられた音量大ボタン71および音量小
ボタン72の操作に応じた減衰量が与えられてアンプ３に
供給され、スピーカ４から出力される音量が制御される
ようになっている。ここで、カウンタ５から出力される
ｎビット（例えば、８ビット）のディジタル信号出力
は、例えば、可変減衰器２に設けられたデコーダにより
デコードされ、任意の１つのスイッチをオンするスイッ
チ選択信号がスイッチ（Ｓ1〜Ｓ256)に供給されるよう
になっている。
減衰装置は、テレビの音量調整等に適用されるもので、
リモコン７に設けられた音量大ボタン71および音量小ボ
タン72の操作に応じて、リモコン制御回路６からカウン
ト・アップ信号およびカウント・ダウン信号がカウンタ
５に供給されるようになっている。そして、カウンタ５
から可変減衰器２にディジタル信号出力（ＤＳ：ディジ
タル制御信号）が供給されて、対応するスイッチが選択
されて所望の減衰量が得られるようになっている。すな
わち、チューナ１からの音声信号は、可変減衰器２によ
りリモコン７に設けられた音量大ボタン71および音量小
ボタン72の操作に応じた減衰量が与えられてアンプ３に
供給され、スピーカ４から出力される音量が制御される
ようになっている。ここで、カウンタ５から出力される
ｎビット（例えば、８ビット）のディジタル信号出力
は、例えば、可変減衰器２に設けられたデコーダにより
デコードされ、任意の１つのスイッチをオンするスイッ
チ選択信号がスイッチ（Ｓ1〜Ｓ256)に供給されるよう
になっている。
【００３８】図７は本発明の可変信号減衰装置が適用さ
れる他の例としての音声信号のレベル圧縮・伸長部を示
すブロック図である。同図において、参照符号１１およ
び１２は第１および第２の可変減衰器（可変信号減衰装
置),２１および２２は第１および第２のレベル検出回路
を示している。ここで、第１の可変減衰器１１および第
１のレベル検出回路２１で構成される信号圧縮部と、第
２の可変減衰器１２および第１のレベル検出回路２２で
構成される信号伸長部との間は、電話回線等の通信手段
或いは磁気テープ等の記録手段を介して接続され、信号
圧縮部で圧縮された音声信号を信号伸長部で復元して出
力するようになっている。
れる他の例としての音声信号のレベル圧縮・伸長部を示
すブロック図である。同図において、参照符号１１およ
び１２は第１および第２の可変減衰器（可変信号減衰装
置),２１および２２は第１および第２のレベル検出回路
を示している。ここで、第１の可変減衰器１１および第
１のレベル検出回路２１で構成される信号圧縮部と、第
２の可変減衰器１２および第１のレベル検出回路２２で
構成される信号伸長部との間は、電話回線等の通信手段
或いは磁気テープ等の記録手段を介して接続され、信号
圧縮部で圧縮された音声信号を信号伸長部で復元して出
力するようになっている。
【００３９】図７(a) において、第１の可変減衰器１１
および第１のレベル検出回路２１は、音声信号のレベル
圧縮用に使用され、また、第２の可変減衰器１２および
第２のレベル検出回路２２は、音声信号のレベル伸長用
に使用されるものである。そして、図７(b) に示される
ように、レベル圧縮部の出力信号Ｖocのレベルと入力信
号Ｖicのレベルとの関係は実線で示されるように穏やか
な直線状とされ、また、レベル伸長部の出力信号Ｖoeの
レベルと入力信号Ｖieのレベルとの関係は破線で示され
るように急峻な直線状とされている。
および第１のレベル検出回路２１は、音声信号のレベル
圧縮用に使用され、また、第２の可変減衰器１２および
第２のレベル検出回路２２は、音声信号のレベル伸長用
に使用されるものである。そして、図７(b) に示される
ように、レベル圧縮部の出力信号Ｖocのレベルと入力信
号Ｖicのレベルとの関係は実線で示されるように穏やか
な直線状とされ、また、レベル伸長部の出力信号Ｖoeの
レベルと入力信号Ｖieのレベルとの関係は破線で示され
るように急峻な直線状とされている。
【００４０】図８は図７のレベル圧縮・伸長部における
レベル検出回路を説明するための図であり、同図(a) は
レベル検出回路２１および２２の構成例を示し、また、
同図(b) はレベル検出回路２１および２２の特性例を示
している。図８(a) において、参照符号 201は検波（整
流）回路,202はＡ／Ｄ変換器,203はコード変換回路を示
している。すなわち、信号圧縮部（第１のレベル検出回
路２１）において、入力信号（音声信号）Ｖicは検波回
路201 に供給され、さらに、Ａ／Ｄ変換器202 でディジ
タル変換されてコード変換回路203 を介して出力コード
（ＤＳ）が第１の可変減衰器１１に供給されるようにな
っている。また、信号伸長部（第２のレベル検出回路２
２）において、圧縮された入力信号Ｖieは検波回路201
に供給され、さらに、Ａ／Ｄ変換器202 でディジタル変
換されてコード変換回路203 を介して出力コード（Ｄ
Ｓ）が第２の可変減衰器２１に供給されるようになって
いる。
レベル検出回路を説明するための図であり、同図(a) は
レベル検出回路２１および２２の構成例を示し、また、
同図(b) はレベル検出回路２１および２２の特性例を示
している。図８(a) において、参照符号 201は検波（整
流）回路,202はＡ／Ｄ変換器,203はコード変換回路を示
している。すなわち、信号圧縮部（第１のレベル検出回
路２１）において、入力信号（音声信号）Ｖicは検波回
路201 に供給され、さらに、Ａ／Ｄ変換器202 でディジ
タル変換されてコード変換回路203 を介して出力コード
（ＤＳ）が第１の可変減衰器１１に供給されるようにな
っている。また、信号伸長部（第２のレベル検出回路２
２）において、圧縮された入力信号Ｖieは検波回路201
に供給され、さらに、Ａ／Ｄ変換器202 でディジタル変
換されてコード変換回路203 を介して出力コード（Ｄ
Ｓ）が第２の可変減衰器２１に供給されるようになって
いる。
【００４１】図８(b) 中の実線で示されるように、信号
圧縮部（第１のレベル検出回路２１）における入力信号
Ｖicとコード変換回路203(第１のレベル検出回路２１）
からの出力コードとの関係は、入力信号（アナログ音声
信号）Ｖicのレベルが大きくなるに従って、第１の可変
減衰器１１における減衰量が大きくなるように出力コー
ドが出力される。また、図８(b) 中の破線で示されるよ
うに、信号伸長部（第２のレベル検出回路２２）におけ
る入力信号Ｖieとコード変換回路203(第２のレベル検出
回路２２）からの出力コードとの関係は、入力信号（圧
縮されたアナログ音声信号）Ｖieのレベルが大きくなる
に従って、第２の可変減衰器２１における減衰量が小さ
くなるように出力コードが出力される。ここで、信号伸
長部のコード変換回路からの出力コードによる第２の可
変減衰器１２の減衰量は、信号圧縮部のコード変換回路
からの出力コードによる第１の可変減衰器１１の減衰量
に反比例することになる。
圧縮部（第１のレベル検出回路２１）における入力信号
Ｖicとコード変換回路203(第１のレベル検出回路２１）
からの出力コードとの関係は、入力信号（アナログ音声
信号）Ｖicのレベルが大きくなるに従って、第１の可変
減衰器１１における減衰量が大きくなるように出力コー
ドが出力される。また、図８(b) 中の破線で示されるよ
うに、信号伸長部（第２のレベル検出回路２２）におけ
る入力信号Ｖieとコード変換回路203(第２のレベル検出
回路２２）からの出力コードとの関係は、入力信号（圧
縮されたアナログ音声信号）Ｖieのレベルが大きくなる
に従って、第２の可変減衰器２１における減衰量が小さ
くなるように出力コードが出力される。ここで、信号伸
長部のコード変換回路からの出力コードによる第２の可
変減衰器１２の減衰量は、信号圧縮部のコード変換回路
からの出力コードによる第１の可変減衰器１１の減衰量
に反比例することになる。
【００４２】以上のように、本発明の可変信号減衰装置
は、テレビ，ラジオカセット，ビデオ装置等のＡＶ機器
をはじめ、信号の圧縮・伸長処理を行うな電子機器等の
信号の減衰量をディジタル信号で制御する様々な装置に
適用することができる。
は、テレビ，ラジオカセット，ビデオ装置等のＡＶ機器
をはじめ、信号の圧縮・伸長処理を行うな電子機器等の
信号の減衰量をディジタル信号で制御する様々な装置に
適用することができる。
【００４３】
【発明の効果】以上、詳述したように、本発明の可変信
号減衰装置によれば、ディジタル信号により制御される
可変信号減衰装置の出力インピーダンスを一定にするこ
とができ、ディジタル信号によりアナログ信号の利得を
正確に可変制御することができる。
号減衰装置によれば、ディジタル信号により制御される
可変信号減衰装置の出力インピーダンスを一定にするこ
とができ、ディジタル信号によりアナログ信号の利得を
正確に可変制御することができる。
【図１】本発明に係る可変信号減衰装置の一実施例を示
す回路図である。
す回路図である。
【図２】本発明の可変信号減衰装置の他の実施例を示す
回路図である。
回路図である。
【図３】図２の可変信号減衰装置の実施例において必要
とされる素子数を説明するための図である。
とされる素子数を説明するための図である。
【図４】本発明の可変信号減衰装置のさらに他の実施例
を示す回路図である。
を示す回路図である。
【図５】本発明の可変信号減衰装置の実施例における構
成例を示す回路図である。
成例を示す回路図である。
【図６】本発明の可変信号減衰装置が適用される一例と
しての音量調整部を示すブロック図である。
しての音量調整部を示すブロック図である。
【図７】本発明の可変信号減衰装置が適用される他の例
としての音声信号のレベル圧縮・伸長部を示すブロック
図である。
としての音声信号のレベル圧縮・伸長部を示すブロック
図である。
【図８】図７のレベル圧縮・伸長部におけるレベル検出
回路を説明するための図である。
回路を説明するための図である。
【図９】従来の可変信号減衰装置の一例を示す回路図で
ある。
ある。
【図１０】図９の可変信号減衰装置に対して負荷を接続
した場合を示す回路図である。
した場合を示す回路図である。
【図１１】従来の可変信号減衰装置の他の例を示す回路
図である。
図である。
【図１２】従来の可変信号減衰装置の一例において必要
とされる素子数を説明するための図である。
とされる素子数を説明するための図である。
ＤＳ, ＤＳ1 〜ＤＳ4,ＤＳ',ＤＳ1'〜ＤＳ4'…スイッチ
選択信号 ＩＮ, ＩＮ' …入力端子 ＯＰ1 …演算増幅器 ＯＵＴ, ＯＵＴ' …出力端子 ＲA , ＲB …レベル設定抵抗 Ｒ1 〜Ｒ4,Ｒ1'〜Ｒ4'…減衰用抵抗 ｒ1 〜ｒ4,ｒ1'〜ｒ4'…インピーダンス補正用抵抗 Ｒf …フィードバック抵抗 ＲL …負荷抵抗 ＳＳ, ＳＳ1,ＳＳ2 …信号源 Ｓ1 〜Ｓ4,Ｓ1'〜Ｓ4'…スイッチ
選択信号 ＩＮ, ＩＮ' …入力端子 ＯＰ1 …演算増幅器 ＯＵＴ, ＯＵＴ' …出力端子 ＲA , ＲB …レベル設定抵抗 Ｒ1 〜Ｒ4,Ｒ1'〜Ｒ4'…減衰用抵抗 ｒ1 〜ｒ4,ｒ1'〜ｒ4'…インピーダンス補正用抵抗 Ｒf …フィードバック抵抗 ＲL …負荷抵抗 ＳＳ, ＳＳ1,ＳＳ2 …信号源 Ｓ1 〜Ｓ4,Ｓ1'〜Ｓ4'…スイッチ
Claims (4)
- 【請求項１】 入力信号が供給される入力端子（ＩＮ）
と、 前記入力信号を減衰する複数の直列接続された減衰器抵
抗手段（Ｒ1 〜Ｒ4)と、 該各減衰用抵抗手段（Ｒ1 〜Ｒ4)に対して設けられ、外
部から供給されるディジタル制御信号に応じて任意の１
つが選択される複数のスイッチ手段（Ｓ1 〜Ｓ 4)と、 該各スイッチ手段（Ｓ1 〜Ｓ4)におのおの直列に設けら
れ、該複数のスイッチ手段（Ｓ1 〜Ｓ4)の選択状態にか
かわらず出力インピーダンスを略一定とするための複数
のインピーダンス補正用抵抗手段（ｒ1 〜ｒ4)とを具備
することを特徴とする可変信号減衰装置。 - 【請求項２】 前記インピーダンス補正用抵抗手段（ｒ
1 〜ｒ4;ｒ1'〜ｒ4') の内の１つの抵抗値を零となるよ
うにしたことを特徴とする請求項１に記載の可変信号減
衰装置。 - 【請求項３】 前記可変信号減衰装置は、さらに、演算
増幅器（ＯＰ1)を具備し、該演算増幅器（ＯＰ1)の反転
入力端子に対して前記ディジタル制御信号に応じて得ら
れる減衰量を有する第１の信号源（ＳＳ1)の出力を供給
し、且つ、該演算増幅器（ＯＰ1)の入力端子に対して第
２の信号源（ＳＳ2)の出力を供給するようにしたことを
特徴とする請求項１または２の可変信号減衰装置。 - 【請求項４】 前記第２の信号源（ＳＳ2)の出力は、所
定の減衰量で減衰して前記演算増幅器（ＯＰ1)の入力端
子に供給するようになっている請求項３の可変信号減衰
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265884A JP2891274B2 (ja) | 1992-10-05 | 1992-10-05 | 可変信号減衰装置 |
| US08/096,993 US5351030A (en) | 1992-10-05 | 1993-07-27 | Variable attenuator for attenuating gain of analog signal in accordance with digital signal |
| FR9309408A FR2696597B1 (fr) | 1992-10-05 | 1993-07-30 | Attenuateur variable pour l'attenuation du gain d'un signal analogique selon un signal numerique. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265884A JP2891274B2 (ja) | 1992-10-05 | 1992-10-05 | 可変信号減衰装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120011A true JPH06120011A (ja) | 1994-04-28 |
| JP2891274B2 JP2891274B2 (ja) | 1999-05-17 |
Family
ID=17423443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265884A Expired - Fee Related JP2891274B2 (ja) | 1992-10-05 | 1992-10-05 | 可変信号減衰装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5351030A (ja) |
| JP (1) | JP2891274B2 (ja) |
| FR (1) | FR2696597B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298272A (ja) * | 1998-04-15 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 可変増幅装置 |
| JP2009003886A (ja) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | 電圧レギュレータ回路 |
| JP2010238285A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Frontech Ltd | カードリーダおよび磁気ヘッド |
| JP2021099678A (ja) * | 2019-12-23 | 2021-07-01 | 栄通信工業株式会社 | ジョイスティックコントローラ |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442352A (en) * | 1994-01-14 | 1995-08-15 | Motorola, Inc. | Linear attenuator for current-mode digital-to-analog converter (DAC) or the like |
| FR2719413B1 (fr) * | 1994-04-28 | 1996-07-26 | Sextant Avionique | Procédé d'obtention d'une résistance de valeur déterminée. |
| JP3678814B2 (ja) * | 1995-09-29 | 2005-08-03 | 日本バーブラウン株式会社 | 集積回路抵抗体アレイ |
| EP0780851B1 (en) * | 1995-12-20 | 2003-06-11 | International Business Machines Corporation | A semiconductor IC chip with electrically adjustable resistor structures |
| US5742204A (en) * | 1996-02-29 | 1998-04-21 | Harris Corporation | Digitally programmable differential attenuator with tracking common mode reference |
| CA2202458C (en) * | 1997-04-11 | 2001-02-06 | Surinder Kumar | Direct qam modulator |
| KR100415118B1 (ko) * | 1999-12-29 | 2004-01-13 | 삼성전자주식회사 | 이동단말기 수신단의 증폭 장치 및 제어방법 |
| US20060058071A1 (en) * | 2004-09-14 | 2006-03-16 | Buren Alan V | Gain selected cell phone booster |
| US7221967B2 (en) * | 2004-09-14 | 2007-05-22 | Wilson Electronics, Inc. | Enhanced gain selected cell phone booster system |
| KR100877020B1 (ko) * | 2005-03-29 | 2009-01-07 | 가시오게산키 가부시키가이샤 | 증발 장치 및 액체 흡수 부재 |
| US7675380B2 (en) * | 2005-06-14 | 2010-03-09 | National Semiconductor Corporation | Integrated digitally controlled linear-in-decibels attenuator |
| KR100765961B1 (ko) * | 2005-11-28 | 2007-10-11 | 삼성전자주식회사 | 영상처리장치 및 영상처리방법 |
| US20110025396A1 (en) * | 2006-05-26 | 2011-02-03 | Microtune (Texas), L.P. | Digital Attenuator Circuits and Methods for Use thereof |
| US7477085B2 (en) * | 2006-05-26 | 2009-01-13 | Microtune (Texas), L.P. | Digital attenuator circuits and methods for use thereof |
| US7853227B2 (en) * | 2006-05-26 | 2010-12-14 | Microtune (Texas), L.P. | AGC system and method for broadband tuners |
| US20100295594A1 (en) * | 2006-11-24 | 2010-11-25 | Tee Hui Teo | Source Follower Attenuator |
| KR100952665B1 (ko) * | 2008-06-09 | 2010-04-13 | (주)에프씨아이 | 가변 레지스턴스 어레이 및 채널선택필터 |
| KR20110028712A (ko) * | 2009-09-14 | 2011-03-22 | 삼성전자주식회사 | 전압 범위 판단 회로 |
| JP6117950B2 (ja) * | 2013-03-04 | 2017-04-19 | 株式会社アドバンテスト | 切り替え可能な信号ルーティング回路 |
| CA2814303A1 (en) | 2013-04-26 | 2014-10-26 | Cellphone-Mate, Inc. | Apparatus and methods for radio frequency signal boosters |
| US10082488B2 (en) | 2015-12-02 | 2018-09-25 | Butterfly Network, Inc. | Time gain compensation circuit and related apparatus and methods |
| US10659009B2 (en) * | 2016-08-01 | 2020-05-19 | Nxp B.V. | Method and system for attenuator phase compensation |
| US10231713B2 (en) | 2016-09-13 | 2019-03-19 | Butterfly Network, Inc. | Analog-to-digital drive circuitry having built-in time gain compensation functionality for ultrasound applications |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3453529A (en) * | 1967-02-17 | 1969-07-01 | Weston Instruments Inc | Attenuators having constant output resistance |
| FR1593017A (ja) * | 1968-09-11 | 1970-05-25 | ||
| US3590366A (en) * | 1969-06-27 | 1971-06-29 | American Optical Corp | Variable attenuator |
| DE2011056B2 (de) * | 1970-03-09 | 1971-12-16 | Krone Gmbh, 1000 Berlin | Pulscodedemodulator mit dehnercharakteristik aufweisender knickkennlinie |
| US3617959A (en) * | 1970-05-27 | 1971-11-02 | Beltone Electronics Corp | Variable attenuator wherein input signal is switched in response to movement of variable tap |
| US3750044A (en) * | 1972-05-22 | 1973-07-31 | Intern Radio & Electronics Cor | Graphic equalizer circuit |
| US4354159A (en) * | 1981-02-02 | 1982-10-12 | Rockwell International Corporation | Prescription attenuator having cascaded L-pad sections |
-
1992
- 1992-10-05 JP JP4265884A patent/JP2891274B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-27 US US08/096,993 patent/US5351030A/en not_active Expired - Lifetime
- 1993-07-30 FR FR9309408A patent/FR2696597B1/fr not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298272A (ja) * | 1998-04-15 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 可変増幅装置 |
| JP2009003886A (ja) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | 電圧レギュレータ回路 |
| JP2010238285A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Frontech Ltd | カードリーダおよび磁気ヘッド |
| JP2021099678A (ja) * | 2019-12-23 | 2021-07-01 | 栄通信工業株式会社 | ジョイスティックコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2696597A1 (fr) | 1994-04-08 |
| US5351030A (en) | 1994-09-27 |
| FR2696597B1 (fr) | 1996-04-12 |
| JP2891274B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06120011A (ja) | 可変信号減衰装置 | |
| US7675380B2 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| US6747510B2 (en) | Apparatus, system, and method for amplifying a signal, and applications thereof | |
| US20010007590A1 (en) | Loudness volume control system | |
| US5175508A (en) | Voltage-controlled amplifier using operational amplifier | |
| US8130056B2 (en) | Thermometer coded attenuator | |
| US4439739A (en) | Circuit arrangement with electronically controllable transfer characteristic | |
| US4432097A (en) | Tone control circuit | |
| US6239655B1 (en) | Microphone amplifier with digital gain control | |
| JPH0946150A (ja) | ゲイン選択技術 | |
| JPH05275946A (ja) | ゲインコントロールアンプ | |
| JP4869868B2 (ja) | 増幅装置 | |
| US4710962A (en) | Signal control apparatus | |
| CN111900941B (zh) | 放大器 | |
| US4404429A (en) | Matching volume control characteristics for two channels | |
| CN117411458B (zh) | 一种输入阻抗可调节的衰减器 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| SK282411B6 (sk) | Obvod riadenia signálu s niekoľkými časovými konštantami | |
| US20110025396A1 (en) | Digital Attenuator Circuits and Methods for Use thereof | |
| US6317502B1 (en) | Electronic volume control circuit with controlled output characteristic | |
| JP3253512B2 (ja) | 電子ボリューム回路 | |
| JP2003229736A (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
| JP3247526B2 (ja) | オーディオ信号のレベル調整装置 | |
| JP3322555B2 (ja) | 電子ボリューム回路 | |
| JPH04267613A (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |