[go: up one dir, main page]

JPH06110648A - Multimedia information processor - Google Patents

Multimedia information processor

Info

Publication number
JPH06110648A
JPH06110648A JP4116607A JP11660792A JPH06110648A JP H06110648 A JPH06110648 A JP H06110648A JP 4116607 A JP4116607 A JP 4116607A JP 11660792 A JP11660792 A JP 11660792A JP H06110648 A JPH06110648 A JP H06110648A
Authority
JP
Japan
Prior art keywords
register
data source
bus
moving image
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4116607A
Other languages
Japanese (ja)
Other versions
JP2998417B2 (en
Inventor
Shinichi Habata
伸一 幅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4116607A priority Critical patent/JP2998417B2/en
Publication of JPH06110648A publication Critical patent/JPH06110648A/en
Application granted granted Critical
Publication of JP2998417B2 publication Critical patent/JP2998417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To improve efficiency for transferring animation data from an animation data source unit to a frame buffer through a bus. CONSTITUTION:A window identification number register 23 stores the identification numbers of the windows of animation image data previously decided corresponding to the animation data source unit 20. A register 25 stores the identification numbers of windows sent from a main processor 21. A write data control circuit 26 outputs '1' when the contents of the window identification number register 23 and the register 25 are equal, and output '0' in the other case, A video screen display position information plane memory 22 is provided with the picture element capacity in the same size as a display 1 and writes the output data of the control circuit 26 with a pixel coordinate sent from the processor as a data write address. The animation data of the pixel coordinate, for which the value of this plane memory is '1', are transferred from an animation image data source 4 to a frame buffer 2 through the bus.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はビデオ画面の表示機能を
備えるマルチメディア情報処理装置に関し、特にフレー
ムバッファへ複数のビデオ画面の動画データを転送する
場合の制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multimedia information processing apparatus having a video screen display function, and more particularly to a control system for transferring moving picture data of a plurality of video screens to a frame buffer.

【0002】[0002]

【従来の技術】従来の一般的なマルチメディア情報処理
装置は、図4(A)に示すように動画データ源4、5、
6とフレームバッファ2を動画データ用バス3により接
続し、ディスプレイ1に表示する単純な形態であった。
図4(B)に示すマルチウィンドウ環境において、3個
の動画データ源4、5、6が表示する3枚のビデオ画面
11、12、13を重ねて表示する場合、ビデオ画面1
1の重なり部分14とビデオ画面12の重なり部分15
のデータも他のデータと同様動画データ用バス3を通り
フレームバッファ2に送られるが、ディスプレイ画面1
0に表示されない不要なデータである。したがって、こ
の方法では同時に表示するビデオ画面の枚数を増やす
と、ビデオ画面の重なり部分が増加し、不要なデータ
が、ディスプレイに表示される必要なデータの動画デー
タ用バス2によるフレームバッファへの転送を防げると
いった問題があった。
2. Description of the Related Art A conventional general multimedia information processing apparatus, as shown in FIG.
6 is connected to the frame buffer 2 by the moving image data bus 3 and is displayed on the display 1.
In the multi-window environment shown in FIG. 4B, when the three video screens 11, 12, and 13 displayed by the three moving image data sources 4, 5, and 6 are displayed in an overlapping manner, the video screen 1
1 overlap portion 14 and video screen 12 overlap portion 15
Data is sent to the frame buffer 2 through the moving picture data bus 3 like other data.
It is unnecessary data that is not displayed at 0. Therefore, in this method, when the number of video screens to be displayed simultaneously is increased, the overlapping portion of the video screens is increased and unnecessary data is transferred to the frame buffer by the video data bus 2 of the necessary data displayed on the display. There was a problem that could prevent.

【0003】上記問題を解決する為、従来の他のマルチ
メディア情報処理装置は、図5に示す様にビデオ画面毎
にフレームバッファ51を用意し、動画データ切り換え
回路52と、動画データ切り換え制御部53から構成さ
れ、各フレームバッファ51には動画データ源4、5、
6が接続され、動画データ源4、5、6から送られてく
る動画データが書き込まれる。フレームバッファ51か
ら出力される動画データは動画データ切り換え回路52
が動画データ切り換え制御部53の制御出力に従い選択
し、ディスプレイ54に表示する。また、ディスプレイ
12の複数のビデオ画面を表示する場合も動画データ切
り換え回路52が、ビデオ画面の重なり情報を動画デー
タ切り換え制御部53から受信し、同情報に従って画面
の重なりを制御する。
In order to solve the above problems, another conventional multimedia information processing apparatus has a frame buffer 51 for each video screen as shown in FIG. 5, and a moving picture data switching circuit 52 and a moving picture data switching control section. 53, and each frame buffer 51 has video data sources 4, 5,
6 is connected, and the moving picture data sent from the moving picture data sources 4, 5, 6 is written. The moving picture data output from the frame buffer 51 is moving picture data switching circuit 52.
Is selected according to the control output of the moving image data switching control unit 53 and displayed on the display 54. Also, when displaying a plurality of video screens on the display 12, the moving image data switching circuit 52 receives the overlapping information of the video screens from the moving image data switching control unit 53 and controls the overlapping of the screens according to the information.

【0004】[0004]

【発明が解決しようとする課題】従来の後述のマルチメ
ディア情報処理装置では、動画データ切り換え回路52
の入力の個数が一度に表示できるビデオ画面の枚数の上
限となり、同時に表示できるビデオ画面の枚数を増やす
拡張が困難であるという欠点がある。動画データ用バス
3を使用する先述の従来方式は、バスに接続する動画デ
ータ源4、5、6を追加することにより、同時に表示で
きるビデオ画面の枚数を増やすことが容易であるが、ビ
デオ画面の重なり部分に生じる不要データがディスプレ
イに表示される必要なデータのフレームバッファへの転
送を防げ、一度に表示できるビデオ画面の枚数を制限す
るという欠点があった。
In the conventional multimedia information processing apparatus described later, the moving picture data switching circuit 52 is used.
However, there is a drawback that it is difficult to expand by increasing the number of video screens that can be displayed at the same time because the number of inputs of is the upper limit of the number of video screens that can be displayed at one time. The above-described conventional method using the moving picture data bus 3 can easily increase the number of video screens that can be displayed simultaneously by adding the moving picture data sources 4, 5 and 6 connected to the bus. There is a drawback in that the unnecessary data generated in the overlapping portion of the can be prevented from being transferred to the frame buffer of the necessary data to be displayed on the display, and the number of video screens that can be displayed at one time is limited.

【0005】[0005]

【課題を解決するための手段】第1の発明は、フレーム
バッファへ動画データを転送するバスと前記バスに接続
され前記動画データを前記バスを使用して前記フレーム
バッファに出力する複数の動画データ源ユニットと前記
フレームバッファに転送された前記動画データのディス
プレイ表示機能と前記バスに接続され全体を制御するプ
ロセッサを備えるマルチメディア情報処理装置におい
て、前記動画データ源ユニットが、前記動画データ源ユ
ニット対応の動画データ源と、前記動画データ源ユニッ
ト対応に予め定められた前記動画データのウィンドウの
識別番号を格納する第一のレジスタと、前記プロセッサ
から送られてくるウィンドウの識別番号を格納する第二
のレジスタと、前記第一のレジスタと前記第二のレジス
タの内容が等しい場合に“1”を出力し前記第一のレジ
スタと前記第二のレジスタの内容が等しくない場合に
“0”を出力する書き込みデータ制御回路と、前記ディ
スプレイと同じ大きさの画素容量を有し前記プロセッサ
から送られてくるピクセル座標をデータ書き込み番地と
して前記書き込みデータ制御回路の出力データを書き込
む画面表示位置情報プレーンメモリと、前記画面表示位
置情報プレーンメモリの値が“1”であるピクセル座標
の動画データを前記動画データ源から前記バスを介して
前記フレームバッファに転送する転送手段を有すること
を特徴とする。
According to a first aspect of the present invention, a bus for transferring moving picture data to a frame buffer and a plurality of moving picture data connected to the bus and outputting the moving picture data to the frame buffer using the bus. In a multimedia information processing device comprising a source unit and a display display function of the moving picture data transferred to the frame buffer and a processor connected to the bus and controlling the whole, the moving picture data source unit corresponds to the moving picture data source unit. Of the moving picture data source, a first register for storing a predetermined window identification number of the moving picture data corresponding to the moving picture data source unit, and a second register for storing the window identification number sent from the processor. Register, and the contents of the first register and the second register are the same. A write data control circuit that outputs "1" to the first register and outputs "0" when the contents of the first register and the second register are not equal, and has the same pixel capacity as the display. A screen display position information plane memory in which the output data of the write data control circuit is written with the pixel coordinates sent from the processor as a data write address, and a moving image of pixel coordinates in which the value of the screen display position information plane memory is "1". It has a transfer means for transferring data from the moving image data source to the frame buffer via the bus.

【0006】また、第2の発明は、フレームバッファへ
動画データを転送するバスと前記バスに接続され前記動
画データを前記バスを使用して前記フレームバッファに
出力する複数の動画データ源ユニットと前記フレームバ
ッファに転送された前記動画データのディスプレイ表示
機能と前記バスに接続され全体を制御するプロセッサを
備えるマルチメディア情報処理装置において、前記動画
データ源ユニットが、前記動画データ源ユニット対応の
動画データ源と、前記動画データ源ユニット対応に予め
定められた前記動画データのウィンドウの識別番号を格
納する第一のレジスタと、前記プロセッサから送られて
くるウィンドウの識別番号を格納する第二のレジスタ
と、前記動画データ源ユニット対応の前記ウィンドウの
前記ディスプレイ画面上における左上隅の縦座標を格納
する第三のレジスタと前記左上隅の横座標を格納する第
四のレジスタと前記ウィンドウの右下隅の縦座標を格納
する第五のレジスタと前記右下隅の横座標を格納する第
六のレジスタと、前記第一のレジスタと前記第二のレジ
スタの内容が等しい場合に“1”を出力し前記第一のレ
ジスタと前記第二のレジスタの内容が等しくない場合に
“0”を出力し前記プロセッサから送られてくるピクセ
ル座標の横座標が前記第四のレジスタの値と前記第六の
レジスタの値との間にあり前記ピクセル座標の縦座標が
前記第三のレジスタの値と前記第五のレジスタの値との
間にある場合に書き込み指示を出力する書き込み制御回
路と、前記ディスプレイと同じ大きさの画素容量を有し
前記書き込み指示を受けて前記プロセッサから送られて
くる前記ピクセル座標をデータ書き込み番地として前記
書き込み制御回路の出力データを書き込む画面表示位置
情報プレーンメモリと、前記画面表示位置情報プレーン
メモリの値が“1”であるピクセル座標の動画データを
前記動画データ源から前記バスを介して前記フレームバ
ッファに転送する転送手段を有することを特徴とする。
A second invention is directed to a bus for transferring moving picture data to a frame buffer, a plurality of moving picture data source units connected to the bus for outputting the moving picture data to the frame buffer using the bus, and In a multimedia information processing apparatus including a display display function of the moving picture data transferred to a frame buffer and a processor connected to the bus and controlling the whole, the moving picture data source unit corresponds to the moving picture data source unit. A first register for storing an identification number of a window of the moving image data, which is predetermined for the moving image data source unit, and a second register for storing an identification number of the window sent from the processor, The display image of the window corresponding to the moving image data source unit A third register for storing the ordinate of the upper left corner on the top, a fourth register for storing the abscissa of the upper left corner, a fifth register for storing the ordinate of the lower right corner of the window, and a horizontal side of the lower right corner. When the sixth register for storing coordinates and the contents of the first register and the second register are equal, "1" is output and the contents of the first register and the second register are not equal. "0" is output to the processor and the abscissa of the pixel coordinate sent from the processor is between the value of the fourth register and the value of the sixth register, and the ordinate of the pixel coordinate is the third coordinate. Write control circuit that outputs a write instruction when the write instruction is present between the value of the register and the value of the fifth register, and the processor that receives the write instruction and has the same pixel capacity as the display. Screen display position information plane memory in which the output data of the write control circuit is written with the pixel coordinates sent from the server as the data write address, and the pixel coordinate moving image in which the value of the screen display position information plane memory is "1". It has a transfer means for transferring data from the moving image data source to the frame buffer via the bus.

【0007】さらに、第3の発明は、フレームバッファ
へ動画データを転送するバスと前記バスに接続され前記
動画データを前記バスを使用して前記フレームバッファ
に出力する複数の動画データ源ユニットと前記フレーム
バッファに転送された前記動画データのディスプレイ表
示機能と前記バスに接続され全体を制御するプロセッサ
を備えるマルチメディア情報処理装置において、前記動
画データ源ユニットが、前記動画データ源ユニット対応
の動画データ源と、前記動画データ源ユニット対応に予
め定められた前記動画データのウィンドウの識別番号を
格納する第一のレジスタと、前記プロセッサから送られ
てくるウィンドウの識別番号を格納する第二のレジスタ
と、前記動画データ源ユニット対応の前記ウィンドウの
前記ディスプレイ画面上における左上隅の横座標を格納
する第三のレジスタと前記ウィンドウの横方向の長さを
格納する第四のレジスタと前記ウィンドウの左上隅の縦
座標を格納する第五のレジスタと前記ウィンドウの縦方
向の長さを格納する第六のレジスタと、前記第一のレジ
スタと前記第二のレジスタの内容が等しい場合に“1”
を出力し前記第一のレジスタと前記第二のレジスタの内
容が等しくない場合に“0”を出力し前記プロセッサか
ら送られてくるピクセル座標の横座標が前記第三のレジ
スタの値と前記第三のレジスタの値に前記第四のレジス
タの値を加えた値との間にあり前記ピクセル座標の縦座
標が前記第五のレジスタの値と前記第五のレジスタの値
に前記第六のレジスタの値を加えた値との間にある場合
に書き込み指示を出力する書き込み制御回路と、前記デ
ィスプレイと同じ大きさの画素容量を有し前記書き込み
指示を受けて前記プロセッサから送られてくる前記ピク
セル座標をデータ書き込み番地として前記書き込み制御
回路の出力データを書き込む画面表示位置情報プレーン
メモリと、前記画面表示位置情報プレーンメモリの値が
“1”であるピクセル座標の動画データを前記動画デー
タ源から前記バスを介して前記フレームバッファに転送
する転送手段を有することを特徴とする。
Further, a third aspect of the present invention includes a bus for transferring moving image data to a frame buffer, a plurality of moving image data source units connected to the bus for outputting the moving image data to the frame buffer using the bus, and In a multimedia information processing apparatus including a display display function of the moving picture data transferred to a frame buffer and a processor connected to the bus and controlling the whole, the moving picture data source unit corresponds to the moving picture data source unit. A first register for storing an identification number of a window of the moving image data, which is predetermined for the moving image data source unit, and a second register for storing an identification number of the window sent from the processor, The display of the window corresponding to the video data source unit A third register for storing the abscissa of the upper left corner on the surface, a fourth register for storing the horizontal length of the window, a fifth register for storing the ordinate of the upper left corner of the window, and the window "1" when the contents of the sixth register storing the vertical length of the first register and the contents of the first register and the second register are equal
Is output and "0" is output when the contents of the first register and the second register are not equal, and the abscissa of the pixel coordinates sent from the processor is the value of the third register and the value of the third register. Between the value of the third register and the value of the fourth register and the ordinate of the pixel coordinates is the value of the fifth register and the value of the fifth register and the sixth register. A write control circuit which outputs a write instruction when the write instruction is present between the pixel and the pixel which has the same pixel capacity as the display and receives the write instruction and is sent from the processor. A screen display position information plane memory in which the output data of the write control circuit is written using coordinates as a data write address, and a pixel value of the screen display position information plane memory is “1”. It characterized by having a video data Le coordinates from the video data source transfer means for transferring to the frame buffer via the bus.

【0008】[0008]

【作用】本発明のマルチメディア情報処理装置用バス制
御方式は、ビデオ画面表示に使用する動画データをフレ
ームバッファへ転送する各動画データ源ユニットにディ
スプレイ画面に表示されないビデオ画面領域の情報を提
供し、表示されない領域の動画データの転送を禁止する
ことを可能とし、複数の動画データ源ユニットとフレー
ムバッファを接続する動画データ用バスのデータ転送負
荷を軽減する。
According to the bus control system for multimedia information processing apparatus of the present invention, each moving picture data source unit for transferring moving picture data used for displaying a video screen to a frame buffer is provided with information of a video screen area which is not displayed on the display screen. , It is possible to prohibit the transfer of the moving image data in the non-display area, and reduce the data transfer load of the moving image data bus connecting the plurality of moving image data source units and the frame buffer.

【0009】ウィンドウの上下関係は、一番下に位置す
るウィンドウの表示位置情報から順に各動画データ源ユ
ニットのビデオ画面表示位置情報プレーンに登録する。
図6(a)に示すディスプレイ画面10に3枚のビデオ
画面11、12、13を表示する場合、ビデオ画面表示
位置情報プレーン60に、一番下に位置するビデオ画面
11から順に、ビデオ画面の表示位置情報を登録する。
ビデオ画面11の表示位置情報61の登録の次に、ビデ
オ画面12の表示位置情報62を登録し、最後に、ビデ
オ画面13の情報63を登録する。この登録操作の過程
において、画面重なり領域64は、最初ビデオ画面11
の表示位置情報が書き込まれるが、次のビデオ画面12
の表示位置情報の登録時に、ビデオ画面12の情報に上
書きされ、ビデオ画面11を表示できない領域となる。
同様に、画面の重なり領域65は、最初ビデオ画面12
の表示位置情報が書き込まれるが、ビデオ画面13の情
報に上書きされ、ビデオ画面12が表示できなくなる。
各ビデオ画面の動画データを供給する動画データ源ユニ
ット内のビデオ画面表示情報プレーン71、72、73
には、各ユニットが表示するビデオ画面の表示される領
域の情報74、75、76を格納する。全動画データ源
ユニットは、ユニット内のビデオ画面表示位置情報プレ
ーンの内容に従い、表示される領域の動画データをフレ
ームバッファへ転送し、表示されない領域の動画データ
の転送を抑止する。この表示されない動画データのフレ
ームバッファへの転送を抑止することにより、フレーム
バッファと複数の動画エータ源ユニットを接続する動画
データ用バスのデータ転送負荷を軽減できる。
The vertical relationship of the windows is registered in the video screen display position information plane of each moving image data source unit in order from the display position information of the window located at the bottom.
When three video screens 11, 12, and 13 are displayed on the display screen 10 shown in FIG. 6A, the video screen display position information plane 60 is displayed in order from the video screen 11 located at the bottom. Register the display position information.
After the display position information 61 of the video screen 11 is registered, the display position information 62 of the video screen 12 is registered, and finally the information 63 of the video screen 13 is registered. In the process of this registration operation, the screen overlapping area 64 is initially displayed on the video screen 11
Display position information is written, but the next video screen 12
When the display position information is registered, the information on the video screen 12 is overwritten, and the video screen 11 cannot be displayed.
Similarly, the overlapping area 65 of the screen is the first video screen 12
The display position information is written, but the information on the video screen 13 is overwritten and the video screen 12 cannot be displayed.
Video screen display information planes 71, 72, 73 in the video data source unit for supplying video data of each video screen
Stores information 74, 75, 76 of the display area of the video screen displayed by each unit. The whole moving picture data source unit transfers the moving picture data of the displayed area to the frame buffer according to the contents of the video screen display position information plane in the unit, and suppresses the transfer of the moving picture data of the non-displayed area. By suppressing the transfer of the non-displayed moving image data to the frame buffer, the data transfer load of the moving image data bus connecting the frame buffer and the plurality of moving image source units can be reduced.

【0010】[0010]

【実施例】次に本発明について図面を参照して説明す
る。図1は第1の発明の一実施例のマルチメディア情報
処理装置のブロック図である。動画データ源ユニット2
0は動画データ用バス3を使用し、動画データをフレー
ムバッファ2へ転送することにより、ディスプレイ1に
ビデオ画面を表示する。ディスプレイ1に表示できるビ
デオ画面の個数は、動画データ用バス3に接続する動画
データ源ユニット20の個数となる。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a multimedia information processing apparatus according to an embodiment of the first invention. Video data source unit 2
0 uses the moving picture data bus 3 and transfers the moving picture data to the frame buffer 2 to display a video screen on the display 1. The number of video screens that can be displayed on the display 1 is the number of moving image data source units 20 connected to the moving image data bus 3.

【0011】各動画データ源ユニット20が表示するビ
デオ画面はウィンドウ識別番号を使用し、主プロセッサ
21が管理する。主プロセッサ21は動画データ用バス
3を使用し、各動画データ源ユニット20のウィンドウ
識別番号レジスタ23に各ユニットが表示するビデオ画
面のウィンドウ識別番号を書き込む。
The video screen displayed by each video data source unit 20 uses a window identification number and is managed by the main processor 21. The main processor 21 uses the moving picture data bus 3 to write the window identification number of the video screen displayed by each unit into the window identification number register 23 of each moving picture data source unit 20.

【0012】ビデオ画面の識別番号を設定後、主プロセ
ッサ21はディスプレイ1に表示するビデオ画面を含む
ウィンドウの重なりを制御する。主プロセッサ21は、
一番下に位置するウィンドウから順に各ウィンドウの表
示位置をビデオ画面表示位置情報プレーンに登録する。
全動画データ源ユニット20の中にビデオ画面表示位置
情報プレーン用のメモリ22があり、ウィンドウの表示
位置が変更になると、主プロセッサ21により全ての動
画データ源ユニット20内のビデオ画面表示位置情報プ
レーン・メモリ22の内容が変更される。
After setting the identification number of the video screen, the main processor 21 controls the overlapping of the windows including the video screen displayed on the display 1. The main processor 21 is
The display position of each window is registered in the video screen display position information plane in order from the window located at the bottom.
There is a memory 22 for the video screen display position information plane in all the moving picture data source units 20, and when the display position of the window is changed, the main processor 21 causes the video screen display position information planes in all the moving picture data source units 20. -The content of the memory 22 is changed.

【0013】ウィンドウの表示位置情報をビデオ画面表
示位置情報プレーンへ登録する時、主プロセッサ21
は、最初に、登録するウィンドウの識別番号を全動画デ
ータ源ユニット20へ通知し、次に、ウィンドウの表示
位置をピクセルの座標を使用し、ビデオ画面表示位置情
報プレーンへ登録する。
When registering the display position information of the window in the video screen display position information plane, the main processor 21
First notifies the whole moving picture data source unit 20 of the identification number of the window to be registered, and then registers the display position of the window in the video screen display position information plane using the pixel coordinates.

【0014】一方、図1(A)の動画データ源ユニット
20は、通知されたウィンドウの識別番号をレジスタ2
5に格納する。レジスタ25に格納した識別番号とウィ
ンドウ識別番号レジスタ23の値は比較回路24が比較
し、この後に続くウィンドウの表示位置情報登録操作に
おけるそのユニットの動作モードを決定する。比較結果
が一致の場合、書き込みデータ制御回路26は、動画デ
ータ用バス3のデータ部から送られて来るピクセル単位
の登録データをビデオ画面表示位置情報プレーン・メモ
リ22に送る。図1の実施例では登録データの値を
“1”とする。ビデオ画面表示位置情報プレーン・メモ
リ22は、動画データ用バス3のアドレス部から送られ
てくるピクセル座標を登録データ書き込み番地とし、書
き込みデータ制御部26が送って来る登録データ“1”
を書き込む。
On the other hand, the moving picture data source unit 20 of FIG. 1A stores the notified window identification number in the register 2
Store in 5. The comparison circuit 24 compares the identification number stored in the register 25 and the value of the window identification number register 23, and determines the operation mode of the unit in the operation of registering the display position information of the subsequent window. If the comparison result is a match, the write data control circuit 26 sends the registration data in pixel units sent from the data section of the moving picture data bus 3 to the video screen display position information plane memory 22. In the embodiment shown in FIG. 1, the value of the registration data is "1". The video screen display position information plane memory 22 uses the pixel coordinates sent from the address part of the video data bus 3 as the registration data write address, and the registration data “1” sent by the write data control part 26.
Write.

【0015】比較結果が不一致の場合、書き込みデータ
制御回路26は、動画データ用バス3のデータ部から送
られて来るピクセル単位の登録データを反転する。ビデ
オ画面表示位置情報プレーン・メモリ22には、反転さ
れた登録データ“0”が書き込まれる。
If the comparison results are inconsistent, the write data control circuit 26 inverts the registration data in pixel units sent from the data section of the moving picture data bus 3. The inverted registration data “0” is written in the video screen display position information plane memory 22.

【0016】図1(B)の動画データ源ユニット20で
は、主プロセッサ21より通知されたウィンドウの識別
番号とウィンドウ識別番号レジスタ23の値を比較回路
24が比較し、比較結果をレジスタ28が保持する。レ
ジスタ28が保持する値による書き込みデータ制御回路
26以降の動作は、図1(A)と同じである。
In the moving picture data source unit 20 of FIG. 1B, the comparison circuit 24 compares the window identification number notified by the main processor 21 with the value of the window identification number register 23, and the comparison result is held in the register 28. To do. The operation after the write data control circuit 26 based on the value held by the register 28 is the same as that in FIG.

【0017】ウィンドウの表示位置情報を登録後、主プ
ロセッサ21は全動画データ源ユニット20に動画デー
タ用バス3を使用し、動画データをフレームバッファ2
へ送ることを命ずる。動画データ源ユニット20は、ビ
デオ画面表示位置情報プレーン・メモリ22の値が
“1”であるピクセル座標の動画データを動画データ源
4から動画データ用バス3を介しフレームバッファ2へ
転送する。
After registering the display position information of the window, the main processor 21 uses the moving picture data bus 3 for the whole moving picture data source unit 20 to store the moving picture data in the frame buffer 2.
Order to send to. The moving image data source unit 20 transfers the moving image data of the pixel coordinates whose value in the video screen display position information plane memory 22 is “1” from the moving image data source 4 to the frame buffer 2 via the moving image data bus 3.

【0018】図2は第2の発明の一実施例のブロック図
である。各動画データ源ユニット20は、表示するビデ
オ画面がディスプレイ画面内に位置する座標を保持す
る。
FIG. 2 is a block diagram of an embodiment of the second invention. Each moving picture data source unit 20 holds the coordinates where the video screen to be displayed is located within the display screen.

【0019】主プロセッサ21は動画データ用バス3を
使用し、動画データ源ユニット20内のウィンドウ識別
番号レジスタ23にビデオ画面のウィンドウ識別番号を
書き込み、さらに、レジスタ31、32、33、34に
ビデオ画面のディスプレイ画面内座標を書き込む。図2
の実施例では、レジスタ31にビデオ画面の左上の横座
標、レジスタ32に左上の縦座標、レジスタ33に右下
の横座標、レジスタ34に右下の縦座標を格納する。画
面の左上を座標の原点とし、横座標は右に位置するほど
値が大きいとし、縦座標は下に位置するほど値が大きい
とする。
The main processor 21 uses the moving picture data bus 3, writes the window identification number of the video screen in the window identification number register 23 in the moving picture data source unit 20, and further registers the video in the registers 31, 32, 33 and 34. Write the coordinates of the screen display screen. Figure 2
In this embodiment, the register 31 stores the upper left abscissa of the video screen, the register 32 stores the upper left ordinate, the register 33 stores the lower right abscissa, and the register 34 stores the lower right ordinate. It is assumed that the upper left corner of the screen is the origin of the coordinates, the abscissa has a larger value as it is located to the right, and the ordinate has a larger value as it is located below.

【0020】ビデオ画面の識別番号とディスプレイ画面
内座標を設定後、主プロセッサ21は、第1の発明の実
施例と同じディスプレイ1に表示するビデオ画面を含む
ウィンドウの重なりを制御する為、ビデオ画面表示位置
情報プレーンにウィンドウの表示位置を登録する。ウィ
ンドウの表示位置情報を登録する時の主プロセッサ21
の操作は、第1の発明の実施例と同じである。
After setting the identification number of the video screen and the coordinates in the display screen, the main processor 21 controls the overlapping of the windows including the video screen displayed on the same display 1 as in the first embodiment of the present invention. Register the display position of the window in the display position information plane. Main processor 21 when registering window display position information
The operation of is the same as that of the first embodiment of the invention.

【0021】一方、動画データ源ユニット20は、通知
されたウィンドウ識別番号を保持するレジスタ25とウ
ィンドウ識別番号レジスタ23の値を比較回路24によ
り比較し、後に続くウィンドウの表示位置情報登録操作
におけるそのユニットの動作モードを決定する。ウィン
ドウの表示位置情報登録操作では、動画データ用バス3
のアドレス部から送られて来るピクセル座標とレジスタ
31、32、33、34の値を比較回路35により比較
する。書き込み制御回路36は、比較の結果送られて来
たピクセルの横座標がレジスタ31の値より大きく、か
つ、レジスタ33の値より小さく、縦座標がレジスタ3
2の値より大きく、かつ、レジスア34の値より小さい
場合、すなわち、動画データ源ユニット20が表示する
ビデオ画面内のピクセルの表示情報を登録する場合、ビ
デオ画面表示位置情報プレーン・メモリ22へのデータ
の登録操作を行う。行う操作は、第1の発明の実施例と
同じである。データを登録するピクセルの座標が表示す
るビデオ画面外の場合、ビデオ画面表示位置情報プレー
ンへのデータ登録操作を抑止し、メモリ22へのデータ
書き込みを禁止する。
On the other hand, the moving picture data source unit 20 compares the values of the register 25 holding the notified window identification number and the window identification number register 23 by the comparison circuit 24, and in the operation of registering the display position information of the subsequent window, Determine the operating mode of the unit. In the window display position information registration operation, the video data bus 3
The comparison circuit 35 compares the pixel coordinates sent from the address section of the register with the values of the registers 31, 32, 33 and 34. In the write control circuit 36, the abscissa of the pixel sent as a result of the comparison is larger than the value of the register 31 and smaller than the value of the register 33, and the ordinate is the register 3.
If it is larger than the value of 2 and smaller than the value of the register 34, that is, if the display information of the pixel in the video screen displayed by the moving image data source unit 20 is registered, it is stored in the video screen display position information plane memory 22. Perform data registration operation. The operation to be performed is the same as that of the first embodiment of the invention. When the coordinates of the pixel for registering data are outside the displayed video screen, the data registration operation to the video screen display position information plane is suppressed, and the data writing to the memory 22 is prohibited.

【0022】ウィンドウの表示位置情報を登録後の操作
も第1の発明の実施例と同じである。
The operation after registering the window display position information is also the same as that of the first embodiment of the present invention.

【0023】図3は第3の発明の一実施例をブロック図
である。動画データ源ユニット20は、表示するビデオ
画面の左上の横座標と縦座標、および、画面の横方向の
長さと縦方向の長さを保持する。
FIG. 3 is a block diagram showing an embodiment of the third invention. The moving image data source unit 20 holds the upper left abscissa and ordinate of the video screen to be displayed, and the horizontal and vertical lengths of the screen.

【0024】主プロセッサ21は動画データ用バス3を
使用し、動画データ源ユニット20内のウィンドウ識別
番号レジスタ23にビデオ画面のウィンドウ識別番号を
書き込み、さらに、レジスタ31、32にビデオ画面の
ディスプレイ画面内座標を書き込む。図3の実施例で
は、レジスタ31にビデオ画面の左上の横座標、レジス
タ32に左上の縦座標、レジスタ41に横方向の長さ、
レジスタ42に縦方向の長さを格納する。
The main processor 21 uses the moving picture data bus 3, writes the window identification number of the video screen in the window identification number register 23 in the moving picture data source unit 20, and further registers the video screen display screen in the registers 31 and 32. Write the internal coordinates. In the embodiment of FIG. 3, the register 31 has an upper left abscissa of the video screen, the register 32 has an upper left ordinate, and the register 41 has a horizontal length.
The length in the vertical direction is stored in the register 42.

【0025】ビデオ画面の識別番号、ディスプレイ画面
内のビデオ画面の左上座標と縦横方向の長さを設定後、
主プロセッサ21は、本発明の第1の発明の実施例と同
じディスプレイ1に表示するビデオ画面を含むウィンド
ウの重なりを制御する為、ビデオ画面表示位置情報プレ
ーンにウィンドウの表示位置を登録する。ウィンドウの
表示位置情報を登録する時の主プロセッサ21の操作
は、第1の発明の実施例を同じである。
After setting the identification number of the video screen, the upper left coordinates of the video screen in the display screen and the length in the vertical and horizontal directions,
The main processor 21 registers the display position of the window in the video screen display position information plane in order to control the overlap of the windows including the video screen displayed on the same display 1 as in the first embodiment of the present invention. The operation of the main processor 21 when registering the display position information of the window is the same as that of the first embodiment of the invention.

【0026】一方、動画データ源ユニット20は、通知
されたウィンドウ識別番号を保持するレジスタ25とウ
ィンドウ識別番号レジスタ23の値を比較回路24によ
り比較し、後に続くウィンドウの表示位置情報登録操作
におけるそのユニットの動作モードを決定する。ウィン
ドウの表示位置情報登録操作では、動画データ用バス3
のアドレス部から送られて来るピクセル座標とレジスタ
31、32の値を比較回路35により比較する。さら
に、演算器43がレジスタ31が保持する左上の横座標
の値とレジスタ41が保持する横方向の長さの値の加
算、及び、レジスタ32が保持する左上の縦座標の値と
レジスタ42が保持する縦方向の長さの値の加算を行
い、ビデオ画面右下の横座標と縦座標を出力する。加算
結果は比較回路35が比較し、表示位置情報を登録する
ピクセルの座標がビデオ画面内に位置するかの判定を行
う。この後に続くビデオ画面表示位置情報プレーン・メ
モリ22へのデータ登録以降の操作は第2の発明の実施
例と同じである。
On the other hand, the moving picture data source unit 20 compares the values of the register 25 holding the notified window identification number and the window identification number register 23 by the comparison circuit 24, and in the operation of registering the display position information of the subsequent window. Determine the operating mode of the unit. In the window display position information registration operation, the video data bus 3
The comparison circuit 35 compares the pixel coordinates sent from the address section of the register with the values of the registers 31 and 32. Further, the arithmetic unit 43 adds the upper left abscissa value held by the register 31 and the horizontal length value held by the register 41, and the upper left ordinate value held by the register 32 and the register 42 The held vertical length value is added, and the abscissa and ordinate at the lower right of the video screen are output. The comparison result is compared by the comparison circuit 35, and it is determined whether the coordinates of the pixel for registering the display position information are located within the video screen. The subsequent operations after the data registration in the video screen display position information plane memory 22 are the same as those in the second embodiment of the present invention.

【0027】[0027]

【発明の効果】以上説明したように第1の発明は、動画
データ源ユニットにビデオ画面表示値情報プレーン・メ
モリ導入し、他の画面の下に位置し、ディスプレイに表
示されないビデオ画面領域の動画データを動画データ用
バスに出力することを抑止するようにしたことにより、
動画データ用バスのデータ転送負荷を軽減する。したが
って、動画データ用バスのデータ転送能力を1枚のディ
スプレイ画面の表示に必要な値に設定することで、動画
データ源ユニットの個数を増加しても、動画データ源ユ
ニット数のビデオ画面を同時に表示できるという効果を
有する。
As described above, the first aspect of the present invention introduces a video screen display value information plane memory into the moving picture data source unit, and it is located under another screen and the moving picture in the video screen area not displayed on the display. By suppressing output of data to the video data bus,
Reduce the data transfer load on the video data bus. Therefore, by setting the data transfer capacity of the moving picture data bus to a value required to display one display screen, even if the number of moving picture data source units is increased, the number of moving picture data source units of video screens can be displayed simultaneously. It has an effect that it can be displayed.

【0028】さらに、第2の発明は、ビデオ画面の表示
開始座標と終了座標を保持するレジスタと4個の比較回
路を導入し、動画データ源ユニットを表示するビデオ画
面領域を限定することにより、ビデオ画面表示位置情報
プレーン・メモリに表示するビデオ画面領域のみをメモ
リ実装すればよくハードウェア量を削減できる効果を有
する。
Further, the second aspect of the present invention introduces a register for holding display start coordinates and end coordinates of the video screen and four comparison circuits to limit the video screen area for displaying the moving picture data source unit. Video screen display position information Only the video screen area to be displayed in the plane memory is mounted in the memory, and the amount of hardware can be reduced.

【0029】さらに、第3の発明は、ビデオ画面表示領
域の終了座標を演算する加算器を導入し、ビデオ画面の
表示開始座標と縦横幅情報から終了座標を計算すること
により、ソフトウェアによる終了座標の演算を不要とす
ると同時に、終了座標の演算を高速化するという結果を
有する。
Further, the third invention introduces an adder for calculating the end coordinates of the video screen display area, and calculates the end coordinates from the display start coordinates and the vertical and horizontal width information of the video screen, thereby the end coordinates by software. The result is that the calculation of the end coordinates is speeded up at the same time that the calculation of the above is unnecessary.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は第1の発明の一実施例のブロック図で
ある。(B)は第1の発明の他の一実施例のブロック図
である。
FIG. 1A is a block diagram of an embodiment of the first invention. (B) is a block diagram of another embodiment of the first invention.

【図2】第2の発明の一実施例のブロック図である。FIG. 2 is a block diagram of an embodiment of the second invention.

【図3】第3の発明の一実施例のブロック図である。FIG. 3 is a block diagram of an embodiment of the third invention.

【図4】(A)は従来のマルチメディア情報処理装置の
ブロック図である。(B)は従来技術の動作説明図であ
る。
FIG. 4A is a block diagram of a conventional multimedia information processing apparatus. (B) is an operation explanatory diagram of a conventional technique.

【図5】従来のマルチメディア情報処理装置の他のブロ
ック図である。
FIG. 5 is another block diagram of a conventional multimedia information processing apparatus.

【図6】本発明の作用を説明する図である。FIG. 6 is a diagram illustrating the operation of the present invention.

【符号の説明】[Explanation of symbols]

1 ディスプレイ 2 フレームバッファ 3 動画データ用バス 4,5,6 動画データ源 10 ディスプレイ画面 11,12,13 ビデオ画面 14,15 ビデオ画面の重なり部分 20 動画データ源ユニット 21 主プロセッサ 22 ビデオ画面表示位置情報プレーン・メモリ 23 ウィンドウ識別番号レジスタ 24 比較回路 25 レジスタ 26 書き込みデータ制御回路 27 出力バッファ 28 レジスタ 31,32,33,34 レジスタ 35 比較回路 36 書き込み制御回路 41,42 レジスタ 43 加算器 51 フレームバッファ 52 動画データ切り換え回路 53 動画データ切り換え制御部 60 ビデオ画面表示位置情報プレーン 61 ビデオ画面11の表示位置情報 62 ビデオ画面12の表示位置情報 63 ビデオ画面13の表示位置情報 64,65 上書きされる表示位置情報 71,72,73 動画データ源ユニット内のビデオ
画面表示位置情報プレーン 74,75,76 ディスプレイ画面に表示されるビ
デオ画面領域の情報
1 Display 2 Frame Buffer 3 Video Data Bus 4, 5, 6 Video Data Source 10 Display Screen 11, 12, 13 Video Screen 14, 15 Video Screen Overlap 20 Video Data Source Unit 21 Main Processor 22 Video Screen Display Position Information Plane memory 23 window identification number register 24 comparison circuit 25 register 26 write data control circuit 27 output buffer 28 register 31, 32, 33, 34 register 35 comparison circuit 36 write control circuit 41, 42 register 43 adder 51 frame buffer 52 video Data switching circuit 53 Video data switching control unit 60 Video screen display position information plane 61 Display position information of video screen 11 62 Display position information of video screen 12 63 Display position of video screen 13 Information 64,65 Overwritten display position information 71,72,73 Video screen display position information plane in the video data source unit 74,75,76 Information of video screen area displayed on display screen

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 フレームバッファへ動画データを転送す
るバスと前記バスに接続され前記動画データを前記バス
を使用して前記フレームバッファに出力する複数の動画
データ源ユニットと前記フレームバッファに転送された
前記動画データのディスプレイ表示機能と前記バスに接
続され全体を制御するプロセッサを備えるマルチメディ
ア情報処理装置において、前記動画データ源ユニット
が、前記動画データ源ユニット対応の動画データ源と、
前記動画データ源ユニット対応に予め定められた前記動
画データのウィンドウの識別番号を格納する第一のレジ
スタと、前記プロセッサから送られてくるウィンドウの
識別番号を格納する第二のレジスタと、前記第一のレジ
スタと前記第二のレジスタの内容が等しい場合に“1”
を出力し前記第一のレジスタと前記第二のレジスタの内
容が等しくない場合に“0”を出力する書き込みデータ
制御回路と、前記ディスプレイと同じ大きさの画素容量
を有し前記プロセッサから送られてくるピクセル座標を
データ書き込み番地として前記書き込みデータ制御回路
の出力データを書き込む画面表示位置情報プレーンメモ
リと、前記画面表示位置情報プレーンメモリの値が
“1”であるピクセル座標の動画データを前記動画デー
タ源から前記バスを介して前記フレームバッファに転送
する転送手段を有することを特徴とするマルチメディア
情報処理装置。
1. A bus for transferring video data to a frame buffer, a plurality of video data source units connected to the bus for outputting the video data to the frame buffer using the bus, and a video data source unit transferred to the frame buffer. In a multimedia information processing apparatus including a display display function of the moving image data and a processor connected to the bus and controlling the whole, the moving image data source unit includes a moving image data source corresponding to the moving image data source unit,
A first register that stores an identification number of a window of the moving image data that is predetermined corresponding to the moving image data source unit; a second register that stores the identification number of the window sent from the processor; "1" when the contents of one register and the contents of the second register are equal
And a write data control circuit which outputs "0" when the contents of the first register and the second register are not equal, and which has a pixel capacity of the same size as the display and is sent from the processor. The screen display position information plane memory in which the output data of the write data control circuit is written with the coming pixel coordinates as a data write address, and the moving image data of the pixel coordinates in which the value of the screen display position information plane memory is “1” is the moving image. A multimedia information processing apparatus comprising: a transfer unit that transfers from a data source to the frame buffer via the bus.
【請求項2】 フレームバッファへ動画データを転送す
るバスと前記バスに接続され前記動画データを前記バス
を使用して前記フレームバッファに出力する複数の動画
データ源ユニットと前記フレームバッファに転送された
前記動画データのディスプレイ表示機能と前記バスに接
続され全体を制御するプロセッサを備えるマルチメディ
ア情報処理装置において、前記動画データ源ユニット
が、前記動画データ源ユニット対応の動画データ源と、
前記動画データ源ユニット対応に予め定められた前記動
画データのウィンドウの識別番号を格納する第一のレジ
スタと、前記プロセッサから送られてくるウィンドウの
識別番号を格納する第二のレジスタと、前記動画データ
源ユニット対応の前記ウィンドウの前記ディスプレイ画
面上における左上隅の縦座標を格納する第三のレジスタ
と前記左上隅の横座標を格納する第四のレジスタと前記
ウィンドウの右下隅の縦座標を格納する第五のレジスタ
と前記右下隅の横座標を格納する第六のレジスタと、前
記第一のレジスタと前記第二のレジスタの内容が等しい
場合に“1”を出力し前記第一のレジスタと前記第二の
レジスタの内容が等しくない場合に“0”を出力し前記
プロセッサから送られてくるピクセル座標の横座標が前
記第四のレジスタの値と前記第六のレジスタの値との間
にあり前記ピクセル座標の縦座標が前記第三のレジスタ
の値と前記第五のレジスタの値との間にある場合に書き
込み指示を出力する書き込み制御回路と、前記ディスプ
レイと同じ大きさの画素容量を有し前記書き込み指示を
受けて前記プロセッサから送られてくる前記ピクセル座
標をデータ書き込み番地として前記書き込み制御回路の
出力データを書き込む画面表示位置情報プレーンメモリ
と、前記画面表示位置情報プレーンメモリの値が“1”
であるピクセル座標の動画データを前記動画データ源か
ら前記バスを介して前記フレームバッファに転送する転
送手段を有することを特徴とするマルチメディア情報処
理装置。
2. A bus for transferring video data to a frame buffer, a plurality of video data source units connected to the bus for outputting the video data to the frame buffer using the bus, and a video data source unit transferred to the frame buffer. In a multimedia information processing apparatus including a display display function of the moving image data and a processor connected to the bus and controlling the whole, the moving image data source unit includes a moving image data source corresponding to the moving image data source unit,
A first register that stores a window identification number of the movie data that is predetermined for the movie data source unit; a second register that stores a window identification number sent from the processor; A third register storing the ordinate of the upper left corner of the window on the display screen corresponding to the data source unit, a fourth register storing the abscissa of the upper left corner, and the ordinate of the lower right corner of the window. And a sixth register for storing the abscissa of the lower right corner, and "1" is output when the contents of the first register and the second register are equal to each other. When the contents of the second register are not equal, "0" is output and the abscissa of the pixel coordinates sent from the processor is the fourth register. A write control for outputting a write instruction when the ordinate of the pixel coordinate is between the value of the sixth register and the value of the sixth register, and the ordinate of the pixel coordinate is between the value of the third register and the value of the fifth register. A circuit and a screen display position information plane that has the same pixel capacity as that of the display and writes the output data of the write control circuit using the pixel coordinates sent from the processor in response to the write instruction as the data write address. The value of the memory and the screen display position information plane memory is "1".
2. A multimedia information processing apparatus, comprising: transfer means for transferring moving picture data of pixel coordinates from the moving picture data source to the frame buffer via the bus.
【請求項3】 フレームバッファへ動画データを転送す
るバスと前記バスに接続され前記動画データを前記バス
を使用して前記フレームバッファに出力する複数の動画
データ源ユニットと前記フレームバッファに転送された
前記動画データのディスプレイ表示機能と前記バスに接
続され全体を制御するプロセッサを備えるマルチメディ
ア情報処理装置において、前記動画データ源ユニット
が、前記動画データ源ユニット対応の動画データ源と、
前記動画データ源ユニット対応に予め定められた前記動
画データのウィンドウの識別番号を格納する第一のレジ
スタと、前記プロセッサから送られてくるウィンドウの
識別番号を格納する第二のレジスタと、前記動画データ
源ユニット対応の前記ウィンドウの前記ディスプレイ画
面上における左上隅の横座標を格納する第三のレジスタ
と前記ウィンドウの横方向の長さを格納する第四のレジ
スタと前記ウィンドウの左上隅の縦座標を格納する第五
のレジスタと前記ウィンドウの縦方向の長さを格納する
第六のレジスタと、前記第一のレジスタと前記第二のレ
ジスタの内容が等しい場合に“1”を出力し前記第一の
レジスタと前記第二のレジスタの内容が等しくない場合
に“0”を出力し前記プロセッサから送られてくるピク
セル座標の横座標が前記第三のレジスタの値と前記第三
のレジスタの値に前記第四のレジスタの値を加えた値と
の間にあり前記ピクセル座標の縦座標が前記第五のレジ
スタの値と前記第五のレジスタの値に前記第六のレジス
タの値を加えた値との間にある場合に書き込み指示を出
力する書き込み制御回路と、前記ディスプレイと同じ大
きさの画素容量を有し前記書き込み指示を受けて前記プ
ロセッサから送られてくる前記ピクセル座標をデータ書
き込み番地として前記書き込み制御回路の出力データを
書き込む画面表示位置情報プレーンメモリと、前記画面
表示位置情報プレーンメモリの値が“1”であるピクセ
ル座標の動画データを前記動画データ源から前記バスを
介して前記フレームバッファに転送する転送手段を有す
ることを特徴とするマルチメディア情報処理装置。
3. A bus for transferring video data to a frame buffer and a plurality of video data source units connected to the bus for outputting the video data to the frame buffer using the bus and transferred to the frame buffer. In a multimedia information processing apparatus including a display display function of the moving image data and a processor connected to the bus and controlling the whole, the moving image data source unit includes a moving image data source corresponding to the moving image data source unit,
A first register that stores a window identification number of the movie data that is predetermined for the movie data source unit; a second register that stores a window identification number sent from the processor; A third register for storing the abscissa of the upper left corner of the window on the display screen corresponding to the data source unit, a fourth register for storing the horizontal length of the window, and an ordinate of the upper left corner of the window. And a sixth register for storing the vertical length of the window, and the first register and the second register have the same contents, "1" is output and the first register is output. If the contents of one register and the contents of the second register are not equal, "0" is output and the abscissa of the pixel coordinate sent from the processor. It is between the value of the third register and the value of the third register plus the value of the fourth register, and the ordinate of the pixel coordinates is the value of the fifth register and the value of the fifth register. And a write control circuit that outputs a write instruction when the value is between the value of the register and the value obtained by adding the value of the sixth register, and has a pixel capacity of the same size as the display and receives the write instruction. Screen display position information plane memory in which the output data of the write control circuit is written with the pixel coordinates sent from the processor as the data write address, and the pixel coordinates in which the value of the screen display position information plane memory is "1". Multimedia having transfer means for transferring the moving picture data from the moving picture data source to the frame buffer via the bus Broadcast processing apparatus.
JP4116607A 1992-05-11 1992-05-11 Multimedia information processing device Expired - Fee Related JP2998417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4116607A JP2998417B2 (en) 1992-05-11 1992-05-11 Multimedia information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4116607A JP2998417B2 (en) 1992-05-11 1992-05-11 Multimedia information processing device

Publications (2)

Publication Number Publication Date
JPH06110648A true JPH06110648A (en) 1994-04-22
JP2998417B2 JP2998417B2 (en) 2000-01-11

Family

ID=14691358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4116607A Expired - Fee Related JP2998417B2 (en) 1992-05-11 1992-05-11 Multimedia information processing device

Country Status (1)

Country Link
JP (1) JP2998417B2 (en)

Also Published As

Publication number Publication date
JP2998417B2 (en) 2000-01-11

Similar Documents

Publication Publication Date Title
JP4234217B2 (en) System, apparatus and method for embedding transparent enable bits as part of resizing bit block transfer processing
KR100482708B1 (en) List controlled video operations
US6914606B2 (en) Video output controller and video card
JPH06180653A (en) Interruption processing method and device therefor
US6091429A (en) Video/graphics memory system
EP0334524A2 (en) Crossbar converter
CN1329870C (en) Block-based rotation of arbitrary-shaped images
JPH0736443A (en) Display device and frame buffer control method
EP0150453A2 (en) Inter-logical-area data transfer control system
JPH11353495A (en) Graphics device and graphic method
JP2998417B2 (en) Multimedia information processing device
JP3154741B2 (en) Image processing apparatus and system
JPH06149533A (en) High-speed segment drawing method that reduces drawing processing of segments outside the display area
JP3583525B2 (en) Active matrix panel
JP2003281554A (en) Drawing device and method
JP2000181440A (en) Display device
JP2829051B2 (en) Character display method
JP2000098996A (en) Image display device
US20060268014A1 (en) System and method for efficiently supporting image deformation procedures in an electronic device
JPH07146932A (en) Image display device
JPH05189581A (en) Graphic data write device
JPH1011047A (en) Image display control device
GB2291320A (en) Video/graphics memory system
JP2002199404A (en) Image processing unit
JPH05313644A (en) Image memory

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991005

LAPS Cancellation because of no payment of annual fees