JPH06105861B2

JPH06105861B2 - 非線形信号処理装置

Info

Publication number: JPH06105861B2
Application number: JP60206805A
Authority: JP
Inventors: 正一西野; 清一橋本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-09-19
Filing date: 1985-09-19
Publication date: 1994-12-21
Anticipated expiration: 2009-12-21
Also published as: JPS6267909A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ビデオテープレコーダ（以下VTRと略す）や
ビデオディスク等に応用されている非線形信号処理装置
に関するものである。

従来の技術非線形信号処理装置のひとつに、ビデオ信号を高域強調
して高域におけるS/N比の確保を目的として、高域に大
きなエネルギー成分が存在するときにだけこの高域強調
の程度を下げて、エンファシス過度による弊害を防ぐノ
ンリニアエンファシスがある。第８図にノンリニアエン
ファシスの回路のモデル図を示す。１はコンデンサ２と
抵抗３を並列接続した第１の接続体、４は逆並列接続し
た２個のダイオード5,6にコンデンサ７を直列接続した
接続体に抵抗８を並列接続した第２の接続体であり、９
は入力端子、10は出力端子である。11は出力信号のレベ
ル合わせを行う増幅器である。上記構成においてコンデ
ンサ２、コンデンサ７の容量をそれぞれC₁,C₂とし、抵
抗３、抵抗８の抵抗値をそれぞれR₁,R₂とする。この
時、C₁,C₂,R₁,R₂には、C₁R₁＝C₂R₂の関係がある。次に
２個のダイオーデ5,6の逆並列接続体はその両端にかか
る電圧により流れる電流が変化するので、このダイオー
ド5,6の逆並列接続体を両端にかかる電圧によって導通
状態から無限大まで変化する抵抗とみなし、その抵抗値
をPdとする。増幅器11は入力信号と出力信号の信号レベ
ルを同一にするために、抵抗３と抵抗８によって電圧分
割する係数R₂/R₁＋R₂の逆数R₁＋R₂/R₂を増幅係数とす
る。

以上の構成において、その動作を説明する。まず、入力
端子９に印加される入力信号の信号レベルが十分に小さ
い時、ダイオード5,6の逆並列接続体の両端の電圧も小
さいのでほとんど電流が流れず、その内部抵抗Rdは無限
大となる。これより第２の接続体４は抵抗８のみの構成
と同等となって、第８図の例は第９図Ａのゲイン特性の
ような高域を強調するエンファシス特性を示す。しか
し、入力信号の信号レベルが大きくなるとダイオード5,
6の逆並列接続体の両端の電圧もそれにつれて大きくな
って電流も流れだす。結果、入力信号の信号レベルが十
分に大きくなればダイオード5,6の逆並列接続体に流れ
る電流が大きくなって、その内部抵抗が導通状態とな
る。このため第２の接続体４は抵抗８とコンデンサ７と
の並列接続体と同等となる。ここで第２の接続体４と第
１の接続体１のインピーダンスは、前記したC₁R₁＝C₂R₂
の関係より等しくなって、そのゲイン特性は第９図Ｂに
示すように一定となる。

以上の説明を連続時間システムを表わすラプラス変換式
を用いて行う。今、第８図の例の伝達関数Ｈ（ｓ）を
C₁,C₂,R₁,R₂,Rdを使えば次式のようになる。

ここで、X,T,Tdを次のように定義する。

Ｘ＝R₁/R₂ ……（２）Ｔ＝C₁R₁＝C₂R₂ ……（３） Td＝C₂Rd ……（４）以上のX,T,Tdを使えばＨ（ｓ）は次式のようになる。

または、さて、抵抗Rdは、入力信号の信号レベルが十分小さい時
には無限大となるため前記（４）式よりTdも無限大とな
る。そこで（６）式においてTdを無限大すればＨ（ｓ）
は次式のようになる。

この（７）式の右辺第２項はHigh Pass Filterとなるの
でＨ（ｓ）は高域を強調するエンファシス特性を示す。
次に、入力信号の信号レベルが十分大きい時には抵抗Rd
は導通状態でゼロになるためTdもまた前記（４）式より
ゼロとなる、（６）式においてTdをゼロにすればＨ（ｓ）＝１ ……（８）となって平坦なゲイン特性となる。

以上説明したように、第８図のノンリニアエンファシス
は、入力信号の信号レベルが小さい時には信号を高域強
調するが、入力信号の信号レベルが大きくなるにつれて
高域強調の程度を下げる特性をもっており、VTRやビデ
オディスク等に用いて、エンファシス過度による弊害を
防ぎつつ高域におけるS/N比改善を行うものである。

発明が解決しようとする問題点しかしながら上記のような構成では、第９図Ｂに示すよ
うな平坦なゲイン特性は無限大の信号レベルをもつ入力
信号に対する応答であって、実際の入力信号の最大レベ
ルにある信号についてはある程度高域が強調されてい
る。しかも、小レベルにある入力信号でのエンファシス
量を大きくすればするほど最大レベルにある入力信号に
対するエンファシス量も増えるので、その結果、ノンリ
ニアエンファシスの後段でエンファシス過度の信号分を
クリップされる信号の損失量が増えるという弊害をもた
らす欠点を有していた。

本発明はかかる点に鑑み、小レベルの入力信号は十分な
エンファシス量を与えるが大レベルの入力信号ではエン
ファシス量を十分に小さくして平坦なゲイン特性を得て
エンファシス過度による弊害を防ぎ、かつ装置のIC化を
行う上で集積度・安定度の点で優れているディジタル信
号処理技術で実現できる非線形信号処理装置を提供する
ことを目的とする。

問題点を解決するための手段本発明は、入力信号と所定の時間当りの変化分を取り出
す差分回路と、この差分回路の出力の振幅が小なる時に
はある一定の圧縮率によって圧縮した信号を出力する
が、振幅が大なる時また大なる程前記一定の圧縮率より
大なる圧縮率で圧縮した信号を出力し、そして振幅がさ
らに大なる時には十分に小さいかまたはゼロを出力する
非線形回路と、非線形回路の出力を所定の時間遅延させ
る遅延回路と、遅延回路の出力と前記差分回路の出力と
を加えて前記非線形回路に導く加算回路と、前記非線形
回路の出力に所定の値を乗じる乗算回路と、乗算回路の
出力を前記差分回路に入力した信号に加える加算回路と
を備えた非線形信号処理装置である。

作用本発明は前記した構成により、入力信号の時間変化分に
対して、非線形圧縮する非線形回路を含む閉ループで入
力信号の振幅レベルに応じた非線形な圧縮をした信号を
前記入力信号に加えることにより、大信号レベルの信号
に対してはそのエンファシス量を小さくするノンリニア
エンファシスの特性を、IC化において集積度・安定度等
の点で優れているディジタル信号処理技術を用いて実現
することができる。

実施例第１図は本発明の第１の実施例における非線形信号処理
装置のブロック図である。第１図において、12は標本化
周期Δでディジタル化されたビデオ信号の入力端子、13
は標本化周期Δのｎ倍（ｎは整数）の時間当りの信号の
変化分を取り出す差分回路であり、ｎ倍の標本化周期ｎ
Δの間信号を遅延させる遅延回路14と、遅延回路14入力
から遅延回路14出力を減じる減算回路15とで構成する。
16は信号の振幅によってその振幅を非線形に圧縮する非
線形回路、17は非線形回路16出力をｎΔ間遅延する遅延
回路、18は差分回路13出力と遅延回路17出力とを加えて
非線形回路16に導く加算回路、19は非線形回路16出力に
所定の値を乗じる乗算回路、20は乗算回路19出力を入力
端子により得た入力信号に加えて出力端子21に導く加算
回路である。また第２図は前記非線形回路16の入出力関
係図であって、非線形回路16入力Ｕに対する出力Ｖの関
係を示しており、Ｕの振幅が小さい時（U₀以下）では一
定の圧縮率で圧縮し、Ｕの振幅が大きくなって振幅U₁を
越えるとＶはゼロとなる圧縮特性である。以上のように
構成した本実施例について、以下にその動作を説明す
る。

まず、非線形回路16の入出力関係を決める非線形な乗数
をＰとし、乗算回路19が信号に乗ずる乗数をＱとし、ま
た遅延回路14および遅延回路17の信号の遅延時間を１標
本化周期Δとした時の本実施例の伝達関数Ｅ（ｚ）は次
式で表わされる。

ここで非線形な乗数Ｐは、第２図の非線形回路16の入出
力関係より、入力Ｕの振幅がU₀より小さい時には一定値
ａであるが、U₀より大きくなるにしたがいＰはａより小
さくなって、U₁より大きな振幅の入力に対してゼロとな
る。また、非線形回路16出力の振幅が最大となる時の入
力Ｕの振幅をU₂とし、出力Ｖの振幅をV₂としておく。し
かしながら、（９）式右辺第２項は、０＜Ｐ≦１である
かぎりHPFの特性をもつから、（９）式（ｚ）は信号レ
ベルによって非線形に高域を強調するノンリニアエンフ
ァシスの特性を表わしている。

以上のような特性をもつ本実施例において、入力端子12
に時刻ｔ＝ｎΔ＜０で信号レベルがゼロ、時刻ｔ＝ｎΔ
≧０で信号レベルがUsなるステップ信号が入力された時
の動作を説明する。上記ステップ記号に対する差分回路
13出力は、時刻ｔ＝０でUs、時刻ｔ≠０でゼロである。
このような差分回路13出力を得た場合の非線形回路16の
出力を、信号レベルUsの大きさについて説明する。

ｔ＜０において差分回路13出力がゼロであるから非線形
回路16出力もゼロであり、遅延回路17出力はｔ≦０でゼ
ロである。よって非線形回路16入力は、ｔ＜０でゼロ、
ｔ＝０でUsである。また、ｔ＞０において差分回路13出
力がゼロであるから、非線形回路16入力は遅延回路17出
力と等しくなって非線形回路16出力の時間Δ遅延された
信号である。

ここで、Us＜U₀の場合、非線形回路16出力はｔ＝０でａ
・Us、以後ｔ＝ｎΔ＞０（ｎは正の整数）でan⁺¹・Usと
なる。ここでａの値は系の安定上ａ＜１であることから
非線形回路16出力は時間Δ毎にａ倍に減衰する特性であ
って、その時の時定数はａによって決まる。

次にU₀＜Us＜U₁の場合、非線形回路16出力はｔ＝０でUs
を乗数ＰによってＰ倍に減衰させるが、そのＰは第２図
よりＰ＜ａであることがわかる。よってUs＜U₀の時より
も減衰量が大きく、収束時間も短い。そして、非線形回
路16出力が信号レベルU₀より小さくなってから以後は、
前記Us＜U₀の場合と同様時間Δ毎にａ倍に減衰するよう
な特性となる。

最後にUs＞U₁の場合、第２図より非線形回路16出力はｔ
＝０でゼロとなる。よってｔ＞０においても非線形回路
16へはゼロしか入力されないので非線形回路16出力もゼ
ロとなる。

以上説明したように第２図のような入出力関係をもった
非線形回路16を構成としている本実施例の特徴は、微小
レベルの信号に対しては高域強調したエンファシス特性
を示すが、その信号レベルが大きくなるにしたがいその
エンファシス量を圧縮し、さらに大きな信号レベルをも
つ信号に対してはほとんど高域強調しないところにあ
る。この特徴は、VTRやビデオディスク等の信号処理に
用いているノンリニアエンファシス特性（大信号レベル
の信号に対してはエンファシス量を圧縮して、エンファ
シス過度による弊害を防ぎつつ高域におけるS/N改善を
行う。）に対して、前述した従来の技術で述べた特性に
比べて、より適した特性といえる。

つまりノンリニアエンファシスの特性には、微小レベル
の信号に対して第９図Ａに示す高域強調した周波数特性
をもつが、ノンリニアエンファシスの後段に置かれてい
るクリップ装置等によって大信号レベルの信号に対する
エンファシス量が過度成分としてクリップされないため
には、第９図のＢに示すような強調されない特性も必要
である。しかしながら、前記従来の技術において、第９
図Ｂの特性を得るためには無限大の信号レベルが必要で
あって、実際的には入力信号として最大振幅にある信号
に対しても高域強調されてエンファシス過度となってい
るのが現状である。その点を本実施例では、非線形回路
16の入出力関係を第２図のようにすることによって入力
信号のダイナミックレンジに合わせて、同図のU₁を調整
することでエンファシス過度を防ぐことができる。

以上のように本実施例によれば、差分回路13によって得
た信号の時間変化分を、第２図のような入出力関係をも
つ非線形回路16を含んだ閉ループ構成で信号レベルによ
って非線形圧縮し、それを加算回路20によって入力信号
に加えることにより、従来のノンリニア特性に比べてエ
ンファシス過度をより有効に防ぐ特性をディジタル信号
処理技術によって実現できる。

第３図は本発明の第２の実施例を示す非線形信号処理装
置のブロック図である。第３図の構成は、前記第１の実
施例の構成を示す第１図において差分回路13に第３図に
示すような振幅制限回路22を設けたものである。第３図
において振幅制限回路22は、減算回路15の出力の信号レ
ベルを制限するものであって、後段の加算回路18の入出
力ダイナミックレンジ、非線形回路16の入力ダイナミッ
クレンジを小さくすることができる。以下その動作につ
いて説明する。

第２図より非線形回路16の出力Ｖの信号レベルの最大は
V₂であるから、遅延回路17出力の最大もまたV₂である。
また、第２図より非線形回路16の入力Ｕの信号レベルが
U₁を越える時出力Ｖはゼロとなるので、遅延回路17出力
と差分回路13出力を加えた加算回路18出力が信号レベル
U₁を越えると非線形回路16出力は常にゼロとなる。遅延
回路17の出力の最大レベルがV₂であることより、差分回
路13出力の信号レベルがU₁＋V₂を越えれば必ず非線形回
路16出力はゼロとなる。よって差分回路13の出力ダイナ
ミックレンジはU₁＋V₂以上不必要となる。

以上のように本実施例によれば、差分回路13に振幅制限
回路22を設けることにより、特性を換えることなく加算
回路18の入出力ダイタミックレンジ、そして特に非線形
回路16の入力ダイナミックレンジを小さくできるので、
非常に小さな回路規模で装置を実現できる。

第４図は本発明の第３の実施例を示す非線形信号処理装
置のブロック図である。本実施例の構成は前記第１図の
構成において、非線形回路16と乗算回路19が第４図に示
すように、非線形回路16については16a,16b,……のよう
にふたつ以上の異なった圧縮特性のうちのひとつを切り
換えて選ぶことができ、乗算回路19についても19a,19b,
……のようにふたつ以上の異なった乗数のうちひとつを
切り換えて選ぶことができるようになっている。以下そ
の動作を説明する。

第１図第１の実施例の伝達関数Ｅ（ｚ）については
（９）式ですでに述べた。（９）式により、ノンリニア
エンファシスの特性を表わすＥ（ｚ）は非線形回路16の
非線形な乗数Ｐと乗算回路19の乗数Ｑによって決まるこ
とがわかる。よって、本実施例のようにふたつ以上の圧
縮特性（Ｐ）と乗数（Ｑ）のうちからひとつ圧縮特性と
乗数を選択できることは、装置の構成を変える必要がな
く容易に実行できて有効である。特に、VTR等において
信号処理部をIC化する場合に、ビデオ信号の方式がたと
えばNTSCとPAL等で変わったためにノンリニアエンファ
シスの特性や標本化周期を変えなければならない時に
は、同一の構成、同一のICで非線形回路16,乗算回路19
を切り換えるだけで使用できるので回路規模の点で非常
に有効である。

また、本実施例の差分回路13において、第３図差分回路
13のような振幅制限回路22を設けることは、後段の加算
回路18,非線形回路16（16a,16b,……）の回路規模を縮
小できて有効なことは、前記第２の実施例での説明した
のと同等であるのであえて説明しない。

第５図は本発明の第４図の実施例を示す非線形信号処理
装置のブロック図である。同図において前記第４図の構
成と同じものについては同じ番号を付して説明を略す。
異なるのは算術演算回路23であって、入力端子12より得
る入力信号と乗算回路19出力とを加える加算機能（加算
回路23a）と前記入力信号から乗算回路19出力を減じる
減算機能（減算回路23b）のふたつの機能をもち、これ
らふたつの機能による出力を切り換えて選ぶことができ
るものである。また非線形回路16と乗算回路19について
は16aと16b,19aと19bのようにそれぞれふたつづつの特
性および乗数があればよい。以下その動作を説明する。

まず、非線形回路16aの非線形な乗数をＰ、非線形回路1
6bの非線形な乗数をＰ′とし、乗算回路19aの乗数を
Ｑ、乗算回路19bの乗数をＱ′とする。なお、非線形回
路16aおよび16bの入出力関係は前記第２図のような関係
になっている。以上のようにP,P′およびQ,Q′を決めた
時、第５図において、非線形回路16の出力を16a側に、
乗算回路19の出力を19a側に、そして算術演算回路23の
出力を加算回路23a側に選べば、本実施例の特性は前記
第１の実施例で説明した前記（９）式のノンリニアエン
ファシスの特性Ｅ（ｚ）と全く同等となりノンリニアエ
ンファシスとして動作する。次に、非線形回路16の出力
を16b側に、乗算回路19の出力を19b側に、そして算術演
算回路23の出力を減算回路23b側に選べば、本実施例の
特性（Ｄ（ｚ）とする）は次式のようになる。

さて、以上のような構成において、前記ノンリニアエン
ファシスの特性Ｅ（ｚ）の逆特性であるノンリニアデエ
ンファシスの特性を見る。ノンリニアデエンファシス
は、ノンリニアデエンファシスによって高域強調された
信号の元信号に戻すよう動作するもので、その特性は1/
E（ｚ）で表わされる。この1/E（ｚ）は前記（９）式よ
り次式のようになる。

以上より、前記Ｐ′,Q′をとなるように非線形回路16bおよび乗算回路19bを設定す
れば、（10）〜（13）式よりＤ（ｚ）＝1/E（ｚ） ……（14）となって、（10）式Ｄ（ｚ）はノンリニアデエンファシ
スの特性を示すことになる。

以上の説明から、非線形回路16がP,P′のふたつの圧縮
特性を、乗算回路19がQ,Q′のふたつの乗数を、算術演
算回路23が加算機能，減算機能ふたつの機能を選べるよ
うにすれば、装置の構成を変えることなく、上記各回路
の出力を切り換えることによってノンリニアエンファシ
スおよびノンリニアデエンファシスの特性を得ることが
できて有効である。特にVTR等の信号処理部をIC化する
際に、同一構成でノンリニアエンファシス／ノンリニア
デエンファシスを実現できるので回路規模の点で非常に
有効である。

なお、本実施例の差分回路13についても、前記第３図の
ように振幅制限回路22を設けることにより、後段の加算
回路18,非線形回路16（16a,16b）の回路規模を縮小でき
ることは前記第２の実施例と同等である。さらに、非線
形回路16と乗算回路19が、前記第４図のようにふたつ以
上の圧縮特性と乗数を選択できるなら、ふたつ以上の異
なったノンリニアエンファシスの特性と、それぞれのノ
ンリニアエンファシスの特性に対するノンリニアデエン
ファシスの特性をも同一の構成で実現することも可能で
ある。

以上の説明では、本発明をノンリニアエンファシス／デ
エンファシスとして説明したが、そのノンリニアデエン
ファシスは前記（10）式の非線形乗数Ｐ′および乗数
Ｑ′を適当に選ぶことにより本発明者らが先に特願昭59
−277106で提案したように雑音除去装置としても使用で
きるものであり、この時ノンリニアエンファシスはその
逆補正と考えることができる。雑音除去装置としては、
微小レベルの高周波成分を雑音成分として除去するが、
信号のエッジ部分のような大レベルの高周波成分につい
ては減衰量がほとんどないので波形の歪みが極めて少な
く、エッジ間ぎわまで雑音除去効果がある。その逆補正
として本発明の非線形信号処理装置を使用すれば大レベ
ルでのエンファシス量がほとんどないのでクリップによ
る信号損失を増加させることなく逆補正効果をあげるこ
とができるものである。

以上説明したように本発明の非線形信号処理装置の非線
形回路16の特性を第２図のように大信号レベルに対して
出力をゼロとするので、エンファシス過度による弊害を
有効に防ぐことができる。しかし、非線形回路16の特性
が前記第２図のような入出力関係である必然性はなく、
第６図に示すように一定入力レベルまでは一定の圧縮率
で、それ以上のレベルでは出力がゼロとなる関係、また
は第７図に示すように前記第２図特性を直線近似した関
係でもよく、乗算回路や加減算回路またスイッチ回路等
で容易に構成できる入出力関係である。しかしながら上
記第６図や第７図のような特性では入力信号のレベル変
化に対してその出力が急激に変化して、出力に不自然さ
がめだつので、非線形回路16の入出力関係としては前記
第２図のような入出力関係が望ましいといえる。

発明の効果以上説明したように、本発明によれば、大信号レベルの
信号に対するエンファシス過度の弊害を防ぎ、かつIC化
において集積度、・安定度の点で優れているディジタル
信号処理技術を用いて実現できるので、その実用的効果
は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の非線形信号処理装置
のブロック図、第２図は本発明における非線形信号処理
装置を構成する非線形回路の入出力関係を示す関係図、
第３図，第４図および第５図はそれぞれ本発明の他の実
施例の非線形信号処理装置のブロック図、第６図および
第７図は本発明における非線形信号処理装置を構成する
非線形回路の他の入出力関係を示す関係図、第８図は従
来の非線形信号処理装置のひとつであるノンリニアエン
ファシスの回路モデル図、第９図は第８図に示す装置の
ゲイン特性図である。 13……差分回路、14,17……遅延回路、15……減算回
路、16……非線形回路、18,20……加算回路、22……振
幅制限回路、23……算術演算回路。

Claims

【特許請求の範囲】

【請求項１】入力信号の所定の時間当りの変化分を取り
出す差分回路と、この差分回路の出力の振幅が小なる時
にはある一定の圧縮率によって圧縮した信号を出力する
が、振幅が大なる時、また大なる程前記一定の圧縮率よ
り大なる圧縮率で圧縮した信号を出力し、そして振幅が
さらに大なる時には十分に小さいかまたはゼロを出力す
る非線形回路と、この非線形回路の出力を所定の時間遅
延させる遅延回路と、この遅延回路の出力と前記差分回
路の出力とを加えて前記非線形回路に導く加算回路と、
前記非線形回路の出力に所定の値を乗じる乗算回路と、
この乗算回路の出力を前記差分回路に入力した信号に加
える加算回路とを備えたことを特徴とする非線形信号処
理装置。
【請求項２】非線形回路が２またはそれ以上の異なった
圧縮特性をもち、乗算回路が２またはそれ以上の異なっ
た乗数をもつようにして、前記非線形回路の異なった圧
縮特性および前記乗算回路の異なった乗数を任意に切り
換えられるようにしたことを特徴とする特許請求の範囲
第１項記載の非線形信号処理装置。
【請求項３】差分回路が信号の所定の時間当りの変化分
を取り出すのに、その変化分の振幅が所定の値以上にあ
る時にはその変化分の振幅を制限して出力するようにし
たことを特徴とする特許請求の範囲第１項または第２項
記載の非線形信号処理装置。
【請求項４】入力信号の所定の時間当りの変化分を取り
出す差分回路と、この差分回路の出力の振幅が小なる時
にはある一定の圧縮率によって圧縮した信号を出力する
が、振幅が大なる時、また大なる程前記一定の圧縮率よ
り大なる圧縮率で圧縮した信号を出力し、そして振幅が
さらに大なる時には十分に小さいかまたはゼロを出力す
る非線形回路と、この非線形回路の出力を所定の時間遅
延させる遅延回路と、この遅延回路の出力と前記差分回
路の出力とを加えて前記非線形回路に導く加算回路と、
前記非線形回路の出力に所定の値を乗じる乗算回路と、
この乗算回路の出力と前記差分回路に入力した信号とを
算術演算する算術演算回路とを備えており、前記非線形
回路が信号を圧縮するのにふたつの異なった圧縮特性を
もってそれらふたつの圧縮特性による出力を任意に切り
換えることができ、前記乗算回路がふたつの異なった乗
数をもってそれらふたつの乗数による出力を任意に切り
換えることができ、前記算術演算回路が前記乗算回路の
出力と前記差分回路に入力した信号とを加える加算機能
と前記乗算回路の出力を前記差分回路に入力した信号か
ら減じる減算機能をもってそれらふたつの機能を任意に
切り換えることができるようにしたことを特徴とする非
線形信号処理装置。
【請求項５】非線形回路のふたつの圧縮特性と乗算回路
のふたつの乗数と算術演算回路のふたつの機能のうち、
一方の圧縮特性、乗数、機能を組み合わせた時の本装置
の特性と、もう一方の圧縮特性、乗数、機能を組み合わ
せた時の本装置の特性とが、互いに逆特性であることを
特徴とする特許請求の範囲第４項記載の非線形信号処理
装置。
【請求項６】差分回路が信号の所定の時間当りの変化分
を取り出すのに、その変化分の振幅が所定の値以上にあ
る時にはその変化分の振幅を制限して出力するようにし
たことを特徴とする特許請求の範囲第４項または第５項
記載の非線形信号処理装置。