JPH059951B2 - - Google Patents
Info
- Publication number
- JPH059951B2 JPH059951B2 JP59026458A JP2645884A JPH059951B2 JP H059951 B2 JPH059951 B2 JP H059951B2 JP 59026458 A JP59026458 A JP 59026458A JP 2645884 A JP2645884 A JP 2645884A JP H059951 B2 JPH059951 B2 JP H059951B2
- Authority
- JP
- Japan
- Prior art keywords
- active region
- semiconductor laser
- insulating film
- blocking layer
- dielectric insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、高速変調可能な半導体レーザに関
するものである。
するものである。
光通信あるいは光情報処理用の光源として用い
られる半導体レーザは、できるだけ低電流で動作
することが望まれる。そのため、従来から電流狭
さく層として１組あるいは複数組の逆バイアス
pn接合を用い、かつ活性領域が埋めこまれた、
いわゆるBH（Buried Heterostructure）形が多
く用いられてきた。
られる半導体レーザは、できるだけ低電流で動作
することが望まれる。そのため、従来から電流狭
さく層として１組あるいは複数組の逆バイアス
pn接合を用い、かつ活性領域が埋めこまれた、
いわゆるBH（Buried Heterostructure）形が多
く用いられてきた。
以下、InGaAsP／InP系を例にとり、従来の半
導体レーザの一例を第１図により説明する。ｎ−
InP基板１０１上に液相成長法を用い、順次ｎ−
InP層１０２、活性領域１０３、ｐ−InP層１０
４が形成される。その後、通常のフオトリソグラ
フイ法および化学エツチング法等を用いて幅約
2μｍ程度のメサ部を形成する。しかる後に再び
液相成長法等によつてこのメサ部を埋め込むよう
にｐ−InP層１０５およびｎ−InP層１０６を成
長させ電流阻止層とする。最後に電極１０７およ
び１０８を形成し、従来の半導体レーザ１が完成
する。
導体レーザの一例を第１図により説明する。ｎ−
InP基板１０１上に液相成長法を用い、順次ｎ−
InP層１０２、活性領域１０３、ｐ−InP層１０
４が形成される。その後、通常のフオトリソグラ
フイ法および化学エツチング法等を用いて幅約
2μｍ程度のメサ部を形成する。しかる後に再び
液相成長法等によつてこのメサ部を埋め込むよう
にｐ−InP層１０５およびｎ−InP層１０６を成
長させ電流阻止層とする。最後に電極１０７およ
び１０８を形成し、従来の半導体レーザ１が完成
する。
次に、この半導体レーザ１の動作について説明
する。この半導体レーザ１にｐ−InP層１０４が
正電位となるようにバイアス電圧をかけると、活
性領域１０３の両側に形成されているpn接合１
０９は逆方向のバイアス状態となり、電流は有効
に活性領域１０３にのみ集中して流れ低電流での
動作が可能となる。
する。この半導体レーザ１にｐ−InP層１０４が
正電位となるようにバイアス電圧をかけると、活
性領域１０３の両側に形成されているpn接合１
０９は逆方向のバイアス状態となり、電流は有効
に活性領域１０３にのみ集中して流れ低電流での
動作が可能となる。
しかしながら、以下述べた従来例では、電流集
中に逆バイアスpn接合を用いているため、この
pn接合が大きな容量をもつことになる。したが
つて、この半導体レーザ１を高速変調しようとす
ると高周波成分がこのpn接合による容量を通し
て流れてしまうため、変調がかからないという不
具合があつた。
中に逆バイアスpn接合を用いているため、この
pn接合が大きな容量をもつことになる。したが
つて、この半導体レーザ１を高速変調しようとす
ると高周波成分がこのpn接合による容量を通し
て流れてしまうため、変調がかからないという不
具合があつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、活性領域の両側
にpn接合を貫通する溝を形成し、活性領域上面
の一部を除き誘電体絶縁膜を形成し、この誘電体
絶縁膜上および誘電体絶縁膜が除去された部分に
電極を形成したものであり、高速変調可能な低動
作電流の半導体レーザを提供することを目的とし
ている。以下、この発明について説明する。
除去するためになされたもので、活性領域の両側
にpn接合を貫通する溝を形成し、活性領域上面
の一部を除き誘電体絶縁膜を形成し、この誘電体
絶縁膜上および誘電体絶縁膜が除去された部分に
電極を形成したものであり、高速変調可能な低動
作電流の半導体レーザを提供することを目的とし
ている。以下、この発明について説明する。
第２図はこの発明の一実施例を示す半導体レー
ザの模式断面図である。まず、従来例と同様に２
回液相成長法により、いわゆる埋め込み形半導体
レーザを作つた後、活性領域１０３以外の両側の
電流阻止層を通常のフオトリソグラフイ法および
化学エツチング法によつて除去し溝２０２を形成
する。この時、エツチングにより残された活性領
域１０３を含むメサ部の幅は〜20μｍ程度が実用
上適当である。その理由は、この幅を活性領域１
０３の幅と同じにすると活性領域１０３の側面が
エツチングで形成された面となり、この面での非
発光再結合が増加し望ましくないためである。ま
た、エツチングの深さはｐ−InP層１０５とｎ−
InP基板１０１の間につくられているpn接合が除
去される程度、すなわち一番下のpn接合が除去
されるようにpn接合を貫通する程度にエツチン
グされることが必要であり、通常5μｍ程度であ
る。次に、ウエハ全体をSiO2あるいはSi3N4等の
誘電体絶縁膜２０１で覆う。誘電体絶縁膜２０１
の厚みは、この膜による容量を減らすため厚い方
がよく、実用的には、例えば比誘電率3.9のSiO2
膜であれば2000Åの厚みがあればよい。その後、
メサ上部のみストライプ状に幅10μｍ程度の窓を
開け、誘電体絶縁膜２０１上および誘電体絶縁膜
２０１が除去された部分上に電極１０７を形成す
る。また、基板１０１側の電極１０８を形成す
る。
ザの模式断面図である。まず、従来例と同様に２
回液相成長法により、いわゆる埋め込み形半導体
レーザを作つた後、活性領域１０３以外の両側の
電流阻止層を通常のフオトリソグラフイ法および
化学エツチング法によつて除去し溝２０２を形成
する。この時、エツチングにより残された活性領
域１０３を含むメサ部の幅は〜20μｍ程度が実用
上適当である。その理由は、この幅を活性領域１
０３の幅と同じにすると活性領域１０３の側面が
エツチングで形成された面となり、この面での非
発光再結合が増加し望ましくないためである。ま
た、エツチングの深さはｐ−InP層１０５とｎ−
InP基板１０１の間につくられているpn接合が除
去される程度、すなわち一番下のpn接合が除去
されるようにpn接合を貫通する程度にエツチン
グされることが必要であり、通常5μｍ程度であ
る。次に、ウエハ全体をSiO2あるいはSi3N4等の
誘電体絶縁膜２０１で覆う。誘電体絶縁膜２０１
の厚みは、この膜による容量を減らすため厚い方
がよく、実用的には、例えば比誘電率3.9のSiO2
膜であれば2000Åの厚みがあればよい。その後、
メサ上部のみストライプ状に幅10μｍ程度の窓を
開け、誘電体絶縁膜２０１上および誘電体絶縁膜
２０１が除去された部分上に電極１０７を形成す
る。また、基板１０１側の電極１０８を形成す
る。
この実施例では、活性領域１０３の両側の近く
のみを通常のストライプ状にエツチングして溝２
０２を形成している。そして、電気的アイソレー
シヨンに誘電体絶縁膜２０１を用いているため、
ストライプ状の溝２０２の外側のキヤパシタンス
は逆バイアスpn接合１０９と誘電体絶縁膜２０
１で作られる容量の直列容量となり、誘電体絶縁
膜２０１で形成される容量よりさらに小さくな
る。
のみを通常のストライプ状にエツチングして溝２
０２を形成している。そして、電気的アイソレー
シヨンに誘電体絶縁膜２０１を用いているため、
ストライプ状の溝２０２の外側のキヤパシタンス
は逆バイアスpn接合１０９と誘電体絶縁膜２０
１で作られる容量の直列容量となり、誘電体絶縁
膜２０１で形成される容量よりさらに小さくな
る。
以上のようにして構成されたこの発明による半
導体レーザでは、寄生容量Ｃとダイオード抵抗Ｒ
で定まる遮断周波数fc（fc＝（2πRC）-1）が寄生容
量Ｃの減少によつて大きく改善され、帯域が広が
ることを意味している。さらに、通常用いられて
いる活性領域１０３の幅2μｍより若干広い3μｍ
の幅にメサ部の幅を設定すれば、帯域は従来に比
べ２桁程度向上することができる。
導体レーザでは、寄生容量Ｃとダイオード抵抗Ｒ
で定まる遮断周波数fc（fc＝（2πRC）-1）が寄生容
量Ｃの減少によつて大きく改善され、帯域が広が
ることを意味している。さらに、通常用いられて
いる活性領域１０３の幅2μｍより若干広い3μｍ
の幅にメサ部の幅を設定すれば、帯域は従来に比
べ２桁程度向上することができる。
なお、以上の説明は活性領域１０３が矩形の、
いわゆる通常の埋め込み形半導体レーザを用いた
場合であるが、活性領域１０３が他の形状、例え
ば三ケ月形の埋めこみ形半導体レーザにも適用で
きることはいうまでもない。
いわゆる通常の埋め込み形半導体レーザを用いた
場合であるが、活性領域１０３が他の形状、例え
ば三ケ月形の埋めこみ形半導体レーザにも適用で
きることはいうまでもない。
また、電流狭さく層もここにあげたnpn形に限
らず、pnpn形の電流狭さく層を有する埋め込み
形半導体レーザにも適用できることは明らかであ
る。さらに、半導体材料としても、ここにあげた
InP系以外、例えばGaAs系にも適用できること
は以上の説明から明らかである。
らず、pnpn形の電流狭さく層を有する埋め込み
形半導体レーザにも適用できることは明らかであ
る。さらに、半導体材料としても、ここにあげた
InP系以外、例えばGaAs系にも適用できること
は以上の説明から明らかである。
以上説明したようにこの発明は、活性領域の両
側にpn接合を貫通する溝を形成し、活性領域上
面の一部を除き誘電体絶縁膜を形成し、この誘電
体絶縁膜上および誘電体絶縁膜が除去された部分
に電極を形成したので、寄生容量を小さくでき、
高速変調可能な半導体レーザを得ることができ
る。そして、活性領域は電流阻止層中に埋め込ま
れているので、活性領域が外気に接することがな
く界面再結合などの影響でしきい値電流の上昇や
信頼性の低下を引き起こすことがない。また、ジ
ヤンクシヨンアツプにマウントしても電極が大き
いのでワイヤボンドを容易に行うことができる等
の優れた利点がある。
側にpn接合を貫通する溝を形成し、活性領域上
面の一部を除き誘電体絶縁膜を形成し、この誘電
体絶縁膜上および誘電体絶縁膜が除去された部分
に電極を形成したので、寄生容量を小さくでき、
高速変調可能な半導体レーザを得ることができ
る。そして、活性領域は電流阻止層中に埋め込ま
れているので、活性領域が外気に接することがな
く界面再結合などの影響でしきい値電流の上昇や
信頼性の低下を引き起こすことがない。また、ジ
ヤンクシヨンアツプにマウントしても電極が大き
いのでワイヤボンドを容易に行うことができる等
の優れた利点がある。
第１図は従来の埋め込み形半導体レーザを示す
模式断面図、第２図はこの発明の一実施例を示す
半導体レーザの模式断面図である。 図において、１０１はｎ−InP基板、１０２は
ｎ−InP層、１０３は活性領域、１０４はｐ−
InP層、１０５はｐ−InP層、１０６はｎ−InP
層、１０７，１０８は電極、１０９はpn接合、
２０１は誘電体絶縁膜、２０２は溝である。な
お、各図中の同一符号は同一または相当部分を示
す。
模式断面図、第２図はこの発明の一実施例を示す
半導体レーザの模式断面図である。 図において、１０１はｎ−InP基板、１０２は
ｎ−InP層、１０３は活性領域、１０４はｐ−
InP層、１０５はｐ−InP層、１０６はｎ−InP
層、１０７，１０８は電極、１０９はpn接合、
２０１は誘電体絶縁膜、２０２は溝である。な
お、各図中の同一符号は同一または相当部分を示
す。
Claims (1)
- １ 基板主面上に形成された活性領域の両側に一
組以上のpn接合からなる電流阻止層を有する埋
め込み形半導体レーザにおいて、前記活性領域の
両側に前記pn接合を貫通する溝を形成してこの
溝の前記活性領域側および外側に前記電流阻止層
を残存せしめると共に、少なくとも前記活性領域
上面の一部を除き前記溝の全面および前記外側の
電流阻止層上の全面ならびに前記活性領域側の電
流阻止層上の一部または全面に誘電体絶縁膜を連
続して形成し、かつ、この誘電体絶縁膜上の全面
および誘電体絶縁膜が除去された部分の全面に連
続して電極を形成したことを特徴とする半導体レ
ーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2645884A JPS60169184A (ja) | 1984-02-13 | 1984-02-13 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2645884A JPS60169184A (ja) | 1984-02-13 | 1984-02-13 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169184A JPS60169184A (ja) | 1985-09-02 |
| JPH059951B2 true JPH059951B2 (ja) | 1993-02-08 |
Family
ID=12194061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2645884A Granted JPS60169184A (ja) | 1984-02-13 | 1984-02-13 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169184A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652818B2 (ja) * | 1984-03-16 | 1994-07-06 | 株式会社日立製作所 | 半導体レーザ素子の製造方法 |
| JPS62185390A (ja) * | 1986-02-10 | 1987-08-13 | Nec Corp | 半導体レ−ザダイオ−ド |
| JPS62259490A (ja) * | 1986-05-02 | 1987-11-11 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
| JPS63137495A (ja) * | 1986-11-28 | 1988-06-09 | Nec Corp | 半導体レ−ザ |
| JP2656490B2 (ja) * | 1987-05-20 | 1997-09-24 | 株式会社日立製作所 | 半導体レーザ装置 |
| JP5170869B2 (ja) * | 2007-11-05 | 2013-03-27 | 古河電気工業株式会社 | 光半導体素子及び光半導体素子の製造方法 |
| JP7633770B2 (ja) * | 2020-04-02 | 2025-02-20 | 浜松ホトニクス株式会社 | 量子カスケードレーザ素子及び量子カスケードレーザ装置 |
| JP7633771B2 (ja) * | 2020-04-02 | 2025-02-20 | 浜松ホトニクス株式会社 | 量子カスケードレーザ素子及び量子カスケードレーザ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133989A (ja) * | 1974-09-18 | 1976-03-23 | Fujitsu Ltd |
-
1984
- 1984-02-13 JP JP2645884A patent/JPS60169184A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133989A (ja) * | 1974-09-18 | 1976-03-23 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60169184A (ja) | 1985-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH059951B2 (ja) | ||
| US5441912A (en) | Method of manufacturing a laser diode | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| US5323412A (en) | Semiconductor laser device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JPS641072B2 (ja) | ||
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JPS61187287A (ja) | 半導体発光装置 | |
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 | |
| JPH0810780B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0555696A (ja) | 半導体レーザの製造方法 | |
| JPS6353718B2 (ja) | ||
| JPS63120487A (ja) | 光電子集積回路 | |
| JPH0810779B2 (ja) | 半導体レ−ザ | |
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |