JPH0591448A - 映像信号ａ−ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 レベル分解能の低いＡ−Ｄコンバータを使用
してレベル分解能の高いＡ−Ｄ変換を可能とし、コント
ラストの良い画像を表示できるようにする。 【構成】 Ａ−Ｄ変換装置３内に設けられた基準電位発
生回路１１は、所定電圧幅の上限基準電位と下限基準電
位を発生してコンパレータ１２₁ 〜１２_n に供給する
が、この際、映像増幅回路１から送られてくる映像信号
の平均レベルを検出し、その平均レベルに追従して上限
基準電位と下限基準電位を、所定電位を保ったまま自動
的に可変する。コンパレータ１２₁ 〜１２_n は、映像増
幅回路１から送られてくる映像信号を上記上限基準電位
と下限基準電位の間でデジタル信号に変換する。従っ
て、映像信号が変動しても、それに応じてＡ−Ｄ変換の
上限基準電位と下限基準電位が所定電圧幅を保ったま
ま、映像信号の平均値に追従して変化するので、常にＡ
−Ｄ変換の分解能を最大限に発揮させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン映像信号を
デジタル信号に変換する映像信号Ａ−Ｄ変換装置に関す
る。

【０００２】

【従来の技術】近年、携帯用小型テレビ受像機として、
ブラウン管の代りに液晶表示パネルを使用した液晶テレ
ビ受像機が開発され、すでに実用化されている。液晶表
示パネルを使用してテレビ画像を表示させる場合、その
階調数は液晶表示素子の能力から現在では１６階調程度
が妥当であると考えられている。上記１６の階調信号
は、４ビットのＡ−Ｄ変換装置によって作ることができ
る。

【０００３】

【発明が解決しようとする課題】しかして、映像信号を
忠実にＡ−Ｄ変換するには、映像信号の白レベルから黒
レベルまでをＡ−Ｄ変換しなければならず、その分解能
は７ビット以上必要とする。Ａ−Ｄ変換装置は、コンパ
レータを用いて構成されるもので、例えば４ビットの場
合は１５個、５ビット出力の場合は３１個、６ビット出
力の場合は６３個というように多数のコンパレータを必
要とし、分解能を向上すると構成が複雑化して非常に高
価なものとなる。また、映像信号は、常に白レベルから
黒レベルまで変化しているわけではないので、映像信号
の全範囲をＡ−Ｄ変換するとコントラストが悪い。

【０００４】本発明は上記の点に鑑みてなされたもの
で、人間の視覚が映像信号の変化がゆるやかな部分では
敏感で、変化が激しい部分では鈍感であることを利用
し、映像信号の平均値付近をＡ−Ｄ変換することによ
り、レベル分解能の低いＡ−Ｄコンバータを使用してレ
ベル分解能の高いＡ−Ｄ変換を行なうことができ、コン
トラストの良い画像を表示し得る映像信号Ａ−Ｄ変換装
置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するために、映像信号の平均レベルを検出する手段と、
所定電圧幅の上限基準電位と下限基準電位が供給され、
該上限基準電位と下限基準電位の間で映像信号をＡ−Ｄ
変換するＡ−Ｄ変換手段と、上記検出手段により検出さ
れた映像信号の平均レベルに追従して、上記Ａ−Ｄ変換
手段に供給される上記上限基準電位と下限基準電位を、
上記所定電位を保ったまま自動的に可変する手段とを具
備したことを特徴とするものである。

【０００６】

【作用】このように構成することによって、映像信号が
変動しても、それに応じてＡ−Ｄ変換の上限基準電位と
下限基準電位が所定電圧幅を保ったまま、映像信号の平
均値に追従して変化するので、常にＡ−Ｄ変換の分解能
を最大限に発揮させることができる。

【０００７】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は液晶テレビ受像機における主要部の構成を
示したものである。同図において１は映像増幅回路で、
映像検波回路（図示せず）からの信号を増幅し、同期分
離回路２及びＡ−Ｄ変換装置３へ出力する。また、映像
増幅回路１の出力信号の一部は、音声増幅回路（図示せ
ず）へ送られる。上記同期分離回路２は、入力された映
像信号中から水平及び垂直同期信号を分離し、制御回路
４へ出力する。この制御回路４はシフトレジスタ５を介
して第１駆動回路６に駆動タイミング信号を与えると共
に第２駆動回路７にタイミング信号を与える。

【０００８】上記第１駆動回路６は、液晶表示パネル８
の垂直方向に対する走査を行ない、第２駆動回路７は液
晶表示パネル８の水平方向に対する走査を行なう。ま
た、制御回路４は、映像信号を１水平走査おきに選択す
るチップイネーブル信号／ＣＥ（符号“／”は信号ＣＥ
の反転を示す）を発生し、Ａ−Ｄ変換装置３へ与える。
このＡ−Ｄ変換装置３は、基準電位発生回路１１、コン
パレータ１２₁ 〜１２_n、デコーダ１３、バイアス回路
１４を主体として構成される。

【０００９】上記基準電位発生回路１１は詳細を後述す
るように、映像信号の白レベル電圧、黒レベル電圧に応
じて低レベルの基準電位Ｖ_L 及び高レベルの基準電位Ｖ
_H を発生するもので、この基準電位Ｖ_L ，Ｖ_H は、直接
あるいは抵抗Ｒ₁ 〜Ｒ_m で分圧されてコンパレータ１２
₁ 〜１２_n の基準端子に入力される。そして、上記コン
パレータ１２₁ 〜１２_n の比較端子には、映像増幅回路
１の出力信号が与えられる。

【００１０】一方、バイアス回路１４は、チップイネー
ブル信号／ＣＥに同期して動作し、コンパレータ１２₁
〜１２_n にバイアスを与える。コンパレータ１２₁ 〜１
２_nは、バイアス回路１４からバイアスが与えられてい
る間動作し、その出力信号をデコーダ１３へ入力する。
このデコーダ１３は、入力信号を例えば４ビットのデジ
タル信号にデコードし、Ａ−Ｄ変換装置３の出力として
シフトレジスタ９へ送出する。このシフトレジスタ９
は、例えば液晶表示パネル８が１２０×１６０ドット２
重マトリクスの場合、４ビット×３２０段に構成され
る。そして、上記シフトレジスタ９に入力されたデータ
は、バッファ１０を介して第２駆動回路７へ送られる。
この第２駆動回路７は、バッファ１０の出力に対し、制
御回路４からの輝度パルスに基づいて輝度変調し、液晶
表示パネル８に駆動バイアスを与える。

【００１１】次に上記基準電位発生回路１１の詳細につ
いて図２により説明する。映像増幅回路１から送られて
くる映像信号は、積分回路２１を介してＯＰアンプ２２
の＋入力端子へ入力される。このＯＰアンプ２２は、ボ
ルテージフォロアのバッファとして用いられるもので、
その出力は自己の−入力端子へ入力されると共に抵抗２
３を介してＯＰアンプ２４の−入力端子へ入力される。
このＯＰアンプ２４の＋入力端子には、１／２Ｖ_ccの直
流電圧が与えられる。そして、上記ＯＰアンプ２４の出
力は、抵抗２５を介して自己の−入力端子へ入力され
る。上記ＯＰアンプ２４は、直流反転アンプとして用い
られるもので、その出力は抵抗２６を介してＯＰアンプ
２７の−入力端子へ入力されると共に、抵抗２８を介し
てＯＰアンプ２９の−入力端子へ入力される。また、上
記ＯＰアンプ２７，２９の＋入力端子には、１／２Ｖ_cc
の電圧が与えられる。

【００１２】さらに、Ｖ_ccの電圧を抵抗３０、可変抵抗
３１、抵抗３２の直列回路によって分圧しており、抵抗
３０と可変抵抗３１との間の分圧電圧がＯＰアンプ２９
の−入力端子へ供給され、可変抵抗３１と抵抗３２との
間の分圧電圧がＯＰアンプ２７の−入力端子に供給され
る。また、ＯＰアンプ２７，２９の出力は、それぞれ抵
抗３３，３４を介して自己の−入力端子に入力される。
そして、ＯＰアンプ２７の出力が基準電位Ｖ_H として、
ＯＰアンプ２９の出力が基準電位Ｖ_L として取出され
る。

【００１３】次に上記実施例の動作について図３に示す
各部の信号波形を参照して説明する。映像増幅回路１か
らは、図３（ａ）に示すような映像信号ａが出力され、
Ａ−Ｄ変換装置３へ入力される。上記映像信号ａは、ま
ず、積分回路２１で積分され、次いでＯＰアンプ２２で
増幅されて図３（ｂ）に示すような信号ｂとなる。すな
わち、この信号ｂは、映像信号ａの平均値の変化に追従
して変化する。そして、上記信号ｂは、ＯＰアンプ２４
で反転増幅され、図３（ｃ）に示す信号波形となる。す
なわち、ＯＰアンプ２４の出力信号ｃは、ＯＰアンプ２
４の基準電圧として１／２Ｖ_ccが与えられているので、 ｃ＝（１／２Ｖ_cc−ｂ）＋１／２Ｖ_cc ＝Ｖ_cc−ｂ となる。

【００１４】上記ＯＰアンプ２４の出力ｃは、ＯＰアン
プ２７で反転増幅されて図３（ｅ）に示す信号つまり、
基準電位Ｖ_H となる。このとき、ＯＰアンプ２７の＋端
子には１／２Ｖ_ccの電圧が入力され、−端子には可変抵
抗３１と抵抗３２との間の分圧電圧ｄが与えられている
ので、ＯＰアンプ２７の出力ｅは、 ｅ＝Ｖ_H ＝（１／２Ｖ_cc−ｅ）＋（１／２Ｖ_cc−ｄ）＋１／２Ｖ_cc ＝３／２Ｖ_cc−ｃ−ｄ ＝３／２Ｖ_cc−（Ｖ_cc−ｂ）−ｄ ＝１／２Ｖ_cc＋ｂ−ｄ となる。

【００１５】上記の分圧電圧ｄは、例えば図３（ｄ）に
示すように１／２Ｖ_ccより低い値に設定されるので、基
準電位Ｖ_H はハイレベルとなる。また、上記ＯＰアンプ
２４の出力は、ＯＰアンプ２９で反転増幅されて図３
（ｇ）に示す信号ｇつまり基準電位Ｖ_L となる。このと
きＯＰアンプ２９の＋端子には１／２Ｖ_ccの電圧が入力
され、−端子には抵抗３０と可変抵抗３１との間の分圧
電圧が与えられているので、ＯＰアンプ２９の出力ｇ
は、 ｇ＝Ｖ_L ＝（１／２Ｖ_cc−ｃ）＋（１／２Ｖ_cc−ｆ）＋１／２Ｖ_cc ＝３／２Ｖ_cc−ｃ−ｆ ＝３／２Ｖ_cc−（Ｖ_cc−ｂ）−ｆ ＝１／２Ｖ_cc＋ｂ−ｆ となる。

【００１６】上記分圧電圧ｆは、例えば図３（ｆ）に示
すように１／２Ｖ_ccより高い値に設定されるので、基準
電位Ｖ_L はローレベルとなる。なお、分圧電圧ｄ，ｆ
は、可変抵抗３１の調整によって変化するので、可変抵
抗３１の操作によって基準電位Ｖ_H ・Ｖ_L のレベル調整
を行なうことができる。また、準電位Ｖ_H ・Ｖ_L は、前
記の計算式からも明らかなようにＯＰアンプ２２の出力
ｂに応じて変化する。すなわち、基準電位Ｖ_H ・Ｖ_L は
映像信号の平均値の変化に追従して変化する。

【００１７】しかして、上記基準電位発生回路１１から
出力される基準電位Ｖ_H ・Ｖ_L は、直接あるいは抵抗Ｒ
₁ 〜Ｒ_m により分圧されてコンパレータ１２₁ 〜１２_n
に基準電圧として入力される。上記コンパレータ１２₁
〜１２_n は、映像増幅回路１から出力される映像信号を
基準電位Ｖ_H ・Ｖ_L に従って取出し、デコーダ１３を介
して４ビットのデータに変換する。従って、常に映像信
号の平均値付近に対するＡ−Ｄ変換が行なわれる。すな
わち、黒っぽい画像の時は映像信号の平均値が低いので
基準電位Ｖ_H ・Ｖ_L が低くなり、また、白っぽい画像の
時は映像信号の平均値が高いので基準電位が高くなって
映像信号の平均値付近に対するＡ−Ｄ変換が行なわれ
る。そして、Ａ−Ｄ変換装置３でＡ−Ｄ変換された４ビ
ットのデータは、シフトレジスタ９に書込まれ、バッフ
ァ１０を介して第２駆動回路７へ送られ、液晶表示パネ
ル８において表示される。

【００１８】

【発明の効果】以上述べたように本発明によれば、映像
信号の全範囲ではなく、変化が緩やかな映像信号の平均
値付近の所定範囲をＡ−Ｄ変換するようにしているの
で、レベル分解能の低いＡ−Ｄコンバータを使用してレ
ベル分解能の高いＡ−Ｄ変換を行なうことができ、コン
トラストの良い画像を表示することができる。またＡ−
Ｄコンバータは、レベル分解能の低いものを使用できる
ので、コンパレータの使用数を減少して構成を簡易化で
き、コストの低下を計り得るものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路構成図。

【図２】図１におけるＡ−Ｄ変換装置内の基準電位発生
回路の詳細を示す回路図。

【図３】図２における各部の動作信号波形図。

【符号の説明】

３…Ａ−Ｄ変換装置、１１…基準電位発生回路、１２₁
〜１２_n…コンパレータ、１３…デコーダ、１４…バイ
アス回路、２１…積分回路、２２，２４，２７，２９…
ＯＰアンプ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 映像信号の平均レベルを検出する手段
   と、 所定電圧幅の上限基準電位と下限基準電位が供給され、
   該上限基準電位と下限基準電位の間で映像信号をＡ−Ｄ
   変換するＡ−Ｄ変換手段と、 上記検出手段により検出された映像信号の平均レベルに
   追従して、上記Ａ−Ｄ変換手段に供給される上記上限基
   準電位と下限基準電位を、上記所定電位を保ったまま自
   動的に可変する手段とを具備したことを特徴とする映像
   信号Ａ−Ｄ変換装置。