[go: up one dir, main page]

JPH0590611A - Dimension modulation electronic element - Google Patents

Dimension modulation electronic element

Info

Publication number
JPH0590611A
JPH0590611A JP27506491A JP27506491A JPH0590611A JP H0590611 A JPH0590611 A JP H0590611A JP 27506491 A JP27506491 A JP 27506491A JP 27506491 A JP27506491 A JP 27506491A JP H0590611 A JPH0590611 A JP H0590611A
Authority
JP
Japan
Prior art keywords
dimensional
type gaas
electron gas
potential
gas layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27506491A
Other languages
Japanese (ja)
Other versions
JP3134411B2 (en
Inventor
Ryuichi Ugajin
隆一 宇賀神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27506491A priority Critical patent/JP3134411B2/en
Publication of JPH0590611A publication Critical patent/JPH0590611A/en
Application granted granted Critical
Publication of JP3134411B2 publication Critical patent/JP3134411B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To provide a device making an electron confinement structure by quantum effect, etc., variable in zero-, one- and two-dimensional ranges and having a wide application. CONSTITUTION:In the structure of the title device, a two-dimensional electron gas layer 2 composed of n-GaAs layer is held between a plurality of mutually parallel p-type GaAs lines 5 and a plurality of mutually parallel p-type GaAs lines 6 formed at angles grade crossing to the GaAs lines 5. These p-type GaAs lines 5, 6 control the potential of the two-dimensional electron gas layer 2, and a one-dimensional electron containment state is brought about when only one side of these lines is placed in the control state; a zero-dimensional confinement state when both of them are placed in the control state; and a two- dimensional containment state when neither of lines functions. This device can be also applied as a switching device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はポテンシャルの制御によ
って電子チャネルの次元が変調する次元変調電子素子に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dimensionally modulated electronic device in which the dimension of an electron channel is modulated by controlling potential.

【0002】[0002]

【従来の技術】微細加工技術の進歩によって、半導体や
金属を量子力学的な波長程度のサイズで加工することが
可能になってきており、このような微小な領域に電子を
閉じ込めることで、量子準位の離散性が出現することか
ら、その量子効果を利用した種々の機能デバイスの可能
性が追求されている。
2. Description of the Related Art Advances in microfabrication technology have made it possible to process semiconductors and metals with a size of about a quantum mechanical wavelength. By confining electrons in such a minute region, quantum Since the discreteness of levels appears, the possibility of various functional devices utilizing the quantum effect is being pursued.

【0003】このような量子効果を利用した機能デバイ
スとして知られるものの中に、量子細線構造や量子箱
(量子ドット)がある。量子細線は、電子を量子効果の
生ずるような微細な線状の領域に閉じ込め、その電子の
挙動を利用するデバイス構造であり、量子箱は、立体的
に電子を閉じ込める構造を有する。
Quantum wire structures and quantum boxes (quantum dots) are known as functional devices utilizing such quantum effects. A quantum wire is a device structure that confines an electron in a fine linear region where a quantum effect is generated and utilizes the behavior of the electron, and a quantum box has a structure that sterically confine the electron.

【0004】また、2次元的に電子を閉じ込める構造を
利用したデバイスとしては、ヘテロ接合面に形成される
2次元電子ガス層(2DEG)を用いたHEMT(高電
子移動度トランジスタ)が既に広く知られている。
As a device utilizing a two-dimensional electron confinement structure, a HEMT (high electron mobility transistor) using a two-dimensional electron gas layer (2DEG) formed on a heterojunction surface is already widely known. Has been.

【0005】[0005]

【発明が解決しようとする課題】従来は、このような0
次元の量子箱、1次元の量子細線、2次元の2次元電子
ガス層などを構造的に作製することが行われており、一
度構造的に完成した素子は、そのままの構造で使用され
る。
Conventionally, such 0
A one-dimensional quantum box, a one-dimensional quantum wire, a two-dimensional two-dimensional electron gas layer, and the like are structurally produced, and an element that is structurally completed once is used as it is.

【0006】2次元電子ガス層上にグリット状のゲート
電極を形成し、ゲート電極のバイアスを変化させること
で、2次元電子ガスの状態と0次元の量子ドットの状態
を切り換える構造のものは知られる(例えば、「The
7th International Worksh
op on Future Electron Dev
ices,Superlattice and Qua
ntum Functional Devices,O
ct.2−4,1989,Toba,Japan」,論
文,第95頁〜第100頁参照。)。
It is known that a grit-shaped gate electrode is formed on a two-dimensional electron gas layer and the bias of the gate electrode is changed to switch between the two-dimensional electron gas state and the zero-dimensional quantum dot state. (For example, "The
7th International Works
op on Future Electron Dev
ices, Superlattice and Qua
ntum Functional Devices, O
ct. 2-4, 1989, Toba, Japan ", paper, pp. 95-100. ).

【0007】しかしながら、電子の閉じ込め構造を、0
次元(量子箱)から1次元(量子細線)及び2次元まで
変調することができるならば、さらにその応用範囲は極
めて広範囲に及ぶことになる。
However, the electron confinement structure is
If it is possible to modulate from one dimension (quantum box) to one dimension (quantum wire) and two dimensions, its application range will be extremely wide.

【0008】そこで、本発明は電子閉じ込めの次元を0
次元,1次元及び2次元の間で変調して制御できる新規
な次元変調電子素子の提供を目的とする。
Therefore, the present invention reduces the electron confinement dimension to 0.
It is an object of the present invention to provide a novel dimensional modulation electronic element that can be controlled by modulating between one dimension, one dimension and two dimensions.

【0009】上述の目的を達成するために、本発明の次
元変調電子素子は、2次元電子ガス層と、その2次元電
子ガス層の一方の面に形成され平行な複数の線状に前記
2次元電子ガス層のポテンシャルを制御可能とする第1
のポテンシャル制御手段と、前記2次元電子ガス層の他
方の面に形成され前記第1のポテンシャル制御手段と異
なる平行な複数の線状に前記2次元電子ガス層のポテン
シャルを制御可能とする第2のポテンシャル制御手段と
を有し、前記2次元電子ガス層のポテンシャルは前記第
1及び第2のポテンシャル制御手段によって次元変調さ
れることを特徴とする。
In order to achieve the above-mentioned object, the dimensional modulation electronic device of the present invention comprises a two-dimensional electron gas layer and a plurality of parallel linear lines formed on one surface of the two-dimensional electron gas layer. First to control the potential of the three-dimensional electron gas layer
And a second potential control means for controlling the potential of the two-dimensional electron gas layer in a plurality of parallel lines formed on the other surface of the two-dimensional electron gas layer and different from the first potential control means. And a potential control means of No. 3, the potential of the two-dimensional electron gas layer is dimensionally modulated by the first and second potential control means.

【0010】この次元変調電子素子において、各ポテン
シャル制御手段によって制御される線状のポテンシャル
の間隔は、量子効果が出現する電子波長程度のサイズで
も良く、その量子効果が顕著とならない程度の大きなサ
イズであっても良い。各ポテンシャル制御手段は、例え
ばpn接合やショットキー接合、或いは化合物半導体ヘ
テロ接合などを利用して、平行な細線状に電子を閉じ込
める。そのポテンシャル制御手段によるポテンシャル制
御は、制御電圧の供給等により実現される。第1のポテ
ンシャル制御手段と第2のポテンシャル制御手段の線状
に制御されるポテンシャルの制御方向は、異なる方向と
されるが、同じ方向とした場合でも、0次元化できない
のみであり1次元と2次元の次元変調は可能である。ま
た、2次元電子ガス層は、超格子構造であっても良い。
In this dimensional modulation electronic device, the interval between the linear potentials controlled by each potential control means may be as large as the electron wavelength at which the quantum effect appears, or a large size at which the quantum effect is not significant. May be Each potential control means uses, for example, a pn junction, a Schottky junction, or a compound semiconductor heterojunction to confine electrons in parallel thin lines. The potential control by the potential control means is realized by supplying a control voltage or the like. The control directions of the linearly controlled potentials of the first potential control means and the second potential control means are different directions, but even if they are the same direction, they cannot be made 0-dimensional and are 1-dimensional. Two-dimensional dimensional modulation is possible. The two-dimensional electron gas layer may have a superlattice structure.

【0011】また、その次元変調電子素子において、2
次元電子ガス層には、少なくとも二対の電極を接続させ
ることができる。この場合に、第1及び第2のポテンシ
ャル制御手段の一方はその二対の電極間の一方の対を遮
断可能とし、その第1及び第2のポテンシャル制御手段
の他方は前記二対の電極間の他方の対を遮断可能とする
ように、それぞれ2次元電子ガス層のポテンシャルを制
御する。
In the dimensional modulation electronic device, 2
At least two pairs of electrodes can be connected to the dimensional electron gas layer. In this case, one of the first and second potential control means is capable of blocking one pair between the two pairs of electrodes, and the other of the first and second potential control means is arranged between the two pairs of electrodes. The potentials of the two-dimensional electron gas layers are controlled so that the other pair can be blocked.

【0012】[0012]

【作用】本発明の次元変調電子素子では、第1又は第2
のポテンシャル制御手段の一方が2次元電子ガス層のポ
テンシャルを制御した時には、その制御された線状のポ
テンシャルに従って複数の平行な1次元構造(量子細線
構造)が得られることになる。また、異なるポテンシャ
ル制御方向の第1及び第2のポテンシャル制御手段の両
方から同時に2次元電子ガス層のポテンシャルを制御し
た時には、第1のポテンシャル制御手段と第2のポテン
シャル制御手段ではポテンシャルの延長方向が異なるた
めに、2次元電子ガス層にはポテンシャルバリアの格子
が形成されることになる。従って、2次元電子ガス層に
はそれぞれのポテンシャルウェルが独立して0次元構造
(量子箱,量子ドット構造)が得られることになる。第
1及び第2のポテンシャル制御手段の双方がポテンシャ
ルの制御をしない場合では、2次元電子ガス層はそのま
まに機能し、平面的な領域に電子を閉じ込めた2次元構
造として動作する。
In the dimensional modulation electronic device of the present invention, the first or second
When one of the potential control means controls the potential of the two-dimensional electron gas layer, a plurality of parallel one-dimensional structures (quantum wire structure) can be obtained according to the controlled linear potential. Further, when the potentials of the two-dimensional electron gas layer are simultaneously controlled by both the first and second potential control means of different potential control directions, the potential extension directions of the first potential control means and the second potential control means are increased. Therefore, a potential barrier lattice is formed in the two-dimensional electron gas layer. Therefore, each potential well independently obtains a 0-dimensional structure (quantum box, quantum dot structure) in the two-dimensional electron gas layer. When both the first and second potential control means do not control the potential, the two-dimensional electron gas layer functions as it is and operates as a two-dimensional structure in which electrons are confined in a planar region.

【0013】少なくとも二対の電極を2次元電子ガス層
に接続した構造の次元変調電子素子では、第1及び第2
のポテンシャル制御手段によるポテンシャル制御に従っ
て電極間の導通/非導通が制御される。第1及び第2の
ポテンシャル制御手段の両方から同時に2次元電子ガス
層のポテンシャルを制御した時には、二対の電極は全て
非導通となり、その逆に2次元電子ガス層のポテンシャ
ルを全く制御しない時には、二対の電極は全て導通す
る。そして、第1又は第2のポテンシャル制御手段の一
方のみでポテンシャルを制御した場合には、一方の対の
電極間のみが導通する。
In the dimensional modulation electronic device having a structure in which at least two pairs of electrodes are connected to the two-dimensional electron gas layer, the first and second
The conduction / non-conduction between the electrodes is controlled according to the potential control by the potential control means. When the potential of the two-dimensional electron gas layer is simultaneously controlled by both the first and second potential control means, the two pairs of electrodes are all non-conductive, and conversely, when the potential of the two-dimensional electron gas layer is not controlled at all. , The two pairs of electrodes are all conductive. When the potential is controlled by only one of the first and second potential control means, only one pair of electrodes is electrically connected.

【0014】[0014]

【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described with reference to the drawings.

【0015】〔第1の実施例〕本実施例は化合物半導体
層であるGaAs層を用いて2次元電子ガス層を形成す
る次元変調電子素子の例であり、図1に示す積層構造を
有する。
[First Embodiment] This embodiment is an example of a dimensional modulation electronic device in which a two-dimensional electron gas layer is formed by using a GaAs layer which is a compound semiconductor layer, and has a laminated structure shown in FIG.

【0016】図1に示すように、本実施例の次元変調電
子素子1は、3層の主な層を有する。先ずその中間の層
は、2次元電子ガス層2であってn型のGaAs層から
構成される。この2次元電子ガス層2には、そのポテン
シャルが次に説明するポテンシャル制御手段によって制
御されない限り平面的に電子が閉じ込められることにな
る。
As shown in FIG. 1, the dimensional modulation electronic device 1 of this embodiment has three main layers. First, the intermediate layer is the two-dimensional electron gas layer 2 and is composed of an n-type GaAs layer. In the two-dimensional electron gas layer 2, electrons are confined in a plane unless the potential is controlled by the potential control means described below.

【0017】2次元電子ガス層2上にはAlGaAs層
3が積層される。このAlGaAs層3と2次元電子ガ
ス層2の界面7には、それぞれ図中Y方向を長手方向と
して、周期的な間隔x1 を以て互いに平行に配される複
数のp型GaAs線5が該界面7の2次元電子ガス層2
側に形成されている。このp型GaAs線5は、第1の
ポテンシャル制御手段として機能する配線であり、p型
GaAs線5に供給する電圧を変化させることで、2次
元電子ガス層2のポテンシャル変化する。
An AlGaAs layer 3 is laminated on the two-dimensional electron gas layer 2. At the interface 7 between the AlGaAs layer 3 and the two-dimensional electron gas layer 2, a plurality of p-type GaAs lines 5 are arranged in parallel with each other at a periodic interval x 1 with the Y direction as the longitudinal direction in the figure. 7 two-dimensional electron gas layer 2
Formed on the side. The p-type GaAs line 5 is a wiring that functions as a first potential control means, and the potential of the two-dimensional electron gas layer 2 changes by changing the voltage supplied to the p-type GaAs line 5.

【0018】2次元電子ガス層2の下部にもAlGaA
s層4が積層される。このAlGaAs層3と2次元電
子ガス層2の界面8には、図中X方向を長手方向とした
複数のp型GaAs線6が形成される。このp型GaA
s線6は、該界面8の2次元電子ガス層2側に形成さ
れ、周期的な間隔y1 を以て互いに平行に配される複数
の配線である。このp型GaAs線6は、第2のポテン
シャル制御手段であって、当該p型GaAs線6に供給
する電圧を変化させることで、p型GaAs線5と同様
に、2次元電子ガス層2のポテンシャルが変化する。
AlGaA is also formed under the two-dimensional electron gas layer 2.
The s layer 4 is laminated. At the interface 8 between the AlGaAs layer 3 and the two-dimensional electron gas layer 2, a plurality of p-type GaAs lines 6 whose longitudinal direction is the X direction in the drawing are formed. This p-type GaA
The s-line 6 is a plurality of wirings formed on the two-dimensional electron gas layer 2 side of the interface 8 and arranged in parallel with each other with a periodic interval y 1 . The p-type GaAs line 6 is the second potential control means, and by changing the voltage supplied to the p-type GaAs line 6, the p-type GaAs line 6 is formed in the same manner as the p-type GaAs line 5. The potential changes.

【0019】ここで、p型GaAs線5とp型GaAs
線6は、その平面上、図2に示すようにそれぞれ直角に
交差する。従って、平面的には、p型GaAs線5とp
型GaAs線6によって格子が形成されることになり、
各格子に囲まれるセルのサイズはx1 ×y1 となり、そ
のセルが行列状に配列されることになる。本実施例にお
いては、間隔x1,1 は共に量子効果を発生させる寸法
であり、電子波長程度の寸法である。従って、前記セル
は量子箱程度のサイズである。
Here, the p-type GaAs line 5 and the p-type GaAs
The lines 6 intersect each other at right angles on the plane, as shown in FIG. Therefore, in plan view, the p-type GaAs lines 5 and p
Type GaAs wire 6 will form a lattice,
The size of the cells surrounded by each lattice is x 1 × y 1 , and the cells are arranged in a matrix. In the present embodiment, the distances x 1 and y 1 are both dimensions for generating the quantum effect, and are about the electron wavelength. Therefore, the cell is about the size of a quantum box.

【0020】図3は、本実施例の次元変調電子素子1を
分けて示す斜視図であり、最上層のAlGaAs層3を
除いて示している。この図3に示すように、中間のn型
GaAs層からなる2次元電子ガス層2は、厚みz1
分だけp型GaAs線5とp型GaAs線6をZ方向に
分離する。
FIG. 3 is a perspective view showing the dimensional modulation electronic device 1 of this embodiment separately, and excluding the uppermost AlGaAs layer 3. As shown in FIG. 3, the two-dimensional electron gas layer 2 made of an intermediate n-type GaAs layer separates the p-type GaAs line 5 and the p-type GaAs line 6 in the Z direction by the thickness z 1 .

【0021】図4は、本実施例の次元変調電子素子1へ
の給電方法の一例を示す図である。半導体チップに対す
るリードフレームのように、配線層9,10が設けられ
ている。配線層9はp型GaAs線5に接続する配線パ
ターンであり、外部端子に接続する。それぞれの配線層
9は微細な間隔x1 で並んだp型GaAs線5に2次元
電子ガス層2の領域の端部で連続し、そこからパターン
の線幅が拡がるような形状となっている。各配線層9は
各p型GaAs線5に一対一に対応するが、複数のp型
GaAs線5がまとめて配線層9に接続する構造とする
ことも可能である。配線層10はp型GaAs線6に接
続する配線パターンであり、前記配線層9と同様に、微
細な間隔y1 で並んだp型GaAs線6に2次元電子ガ
ス層2の領域の端部で連続し、そこから拡がるパターン
を以て外部端子に接続する。この配線層10も各p型G
aAs線6に一対一に対応するが、複数のp型GaAs
線6をまとめて配線層10に接続させる構造とすること
もできる。
FIG. 4 is a diagram showing an example of a method of supplying power to the dimensional modulation electronic device 1 of this embodiment. Wiring layers 9 and 10 are provided like a lead frame for a semiconductor chip. The wiring layer 9 is a wiring pattern connected to the p-type GaAs line 5 and connected to an external terminal. Each wiring layer 9 is continuous with the p-type GaAs lines 5 arranged at a fine interval x 1 at the end of the region of the two-dimensional electron gas layer 2, and the line width of the pattern is widened from there. .. Each wiring layer 9 corresponds to each p-type GaAs line 5 on a one-to-one basis, but a plurality of p-type GaAs lines 5 may be collectively connected to the wiring layer 9. The wiring layer 10 is a wiring pattern connected to the p-type GaAs line 6, and like the wiring layer 9, the end portion of the region of the two-dimensional electron gas layer 2 is formed on the p-type GaAs lines 6 arranged at a fine interval y 1. And connect to the external terminal with a pattern that extends from there. This wiring layer 10 is also made of p-type G
One-to-one correspondence with aAs line 6, but multiple p-type GaAs
It is also possible to adopt a structure in which the lines 6 are collectively connected to the wiring layer 10.

【0022】このような構造の本実施例の次元変調電子
素子1は、次のように動作する。
The dimensional modulation electronic device 1 of this embodiment having such a structure operates as follows.

【0023】まず、2次元電子ガス層2は、n−GaA
s層であって、AlGaAs層3,4に挟まれている。
AlGaAs層3,4は、GaAs層よりも禁制帯幅が
広いため、2次元電子ガス層2はAlGaAs層3,4
に対するポテンシャル井戸となる。
First, the two-dimensional electron gas layer 2 is formed of n-GaA.
The s layer is sandwiched between the AlGaAs layers 3 and 4.
Since the AlGaAs layers 3 and 4 have a wider band gap than the GaAs layers, the two-dimensional electron gas layer 2 is the AlGaAs layers 3 and 4.
It becomes a potential well for.

【0024】各界面7,8に形成されたp型GaAs線
5,6は、周囲のn型GaAs層に対してpn接合によ
り接する。このpn接合部分では、空乏層が生ずる。そ
して、p型GaAs線5,6に対して電圧を供給した場
合には、空乏層のサイズが変化し、p型GaAs線5,
6に供給する電圧を高くした時では、空乏層が大きくな
る。
The p-type GaAs lines 5 and 6 formed at the interfaces 7 and 8 are in contact with the surrounding n-type GaAs layer by a pn junction. A depletion layer occurs at this pn junction. When a voltage is supplied to the p-type GaAs lines 5 and 6, the size of the depletion layer changes, and the p-type GaAs lines 5 and 5 change.
When the voltage supplied to 6 is increased, the depletion layer becomes large.

【0025】まず、p型GaAs線6に供給する電圧を
高くし、p型GaAs線5に供給する電圧を高くしない
場合では、2次元電子ガス層2のポテンシャルは、その
空乏層の拡がりによって、X方向を長手方向として並ん
だp型GaAs線6に沿って畝状にバリアが高くなる。
すなわち、p型GaAs線6の直上の部分では、ポテン
シャル障壁が高くなり、そのポテンシャル障壁の高い部
分がX方向に連続する。反対に、一対のp型GaAs線
6,6間の領域では、相対的なポテンシャル井戸が形成
され、このポテンシャル井戸もX方向に連続する。図5
はX方向に垂直な断面でのポテンシャルを模式的に示し
た図であり、点線Ψがポテンシャル曲線である。電子の
存在確率は、一対のp型GaAs線6,6の間の領域で
高くなり、p型GaAs線6の直上の部分で極めて小さ
くなる。結局、このようにp型GaAs線6の電圧を高
くすることで、X方向には連続し、且つY方向には周期
1 の間隔でそれぞれ分離された量子細線構造(1次元
構造)が得られることになる。
First, when the voltage supplied to the p-type GaAs line 6 is increased and the voltage supplied to the p-type GaAs line 5 is not increased, the potential of the two-dimensional electron gas layer 2 is changed by the expansion of its depletion layer. The barrier becomes higher in the shape of a ridge along the p-type GaAs lines 6 arranged in the X direction as the longitudinal direction.
That is, the potential barrier becomes higher in the portion directly above the p-type GaAs line 6, and the portion having the higher potential barrier is continuous in the X direction. On the contrary, a relative potential well is formed in the region between the pair of p-type GaAs lines 6 and 6, and this potential well is also continuous in the X direction. Figure 5
Is a diagram schematically showing a potential in a cross section perpendicular to the X direction, and a dotted line Ψ is a potential curve. The probability of existence of electrons is high in the region between the pair of p-type GaAs lines 6 and 6, and is extremely small in the portion directly above the p-type GaAs line 6. After all, by increasing the voltage of the p-type GaAs line 6 in this way, a quantum wire structure (one-dimensional structure) continuous in the X direction and separated in the Y direction at intervals of the period y 1 is obtained. Will be

【0026】次に、p型GaAs線5に供給する電圧を
高くし、p型GaAs線6に供給する電圧を高くしない
場合では、2次元電子ガス層2のポテンシャルは、Y方
向を長手方向とする畝状のものとなる。この場合では、
p型GaAs線5はY方向に平行に延在されているた
め、それぞれポテンシャル障壁は各p型GaAs線5に
沿ってY方向に連続して高くなり、X方向においてはポ
テンシャル障壁とポテンシャル井戸が距離x1 の周期を
以て繰り返されることになる。従って、p型GaAs線
5の電圧を高くすることで、Y方向には連続し、且つX
方向には周期x1 の間隔でそれぞれ分離された量子細線
構造(1次元構造)が得られることになり、これは前記
p型GaAs線6を高電圧にした場合と比べて90度方
向が異なる量子細線構造となる。
Next, when the voltage supplied to the p-type GaAs line 5 is increased and the voltage supplied to the p-type GaAs line 6 is not increased, the potential of the two-dimensional electron gas layer 2 is in the Y direction in the longitudinal direction. It becomes a ridge-like thing. In this case,
Since the p-type GaAs line 5 extends parallel to the Y direction, the potential barriers are continuously increased in the Y direction along each p-type GaAs line 5, and the potential barrier and the potential well are increased in the X direction. It will be repeated with a cycle of distance x 1 . Therefore, by increasing the voltage of the p-type GaAs line 5, it is continuous in the Y direction and X
In the direction, a quantum wire structure (one-dimensional structure) separated at intervals of the period x 1 is obtained, which is different by 90 degrees from the case where the p-type GaAs line 6 is set to a high voltage. It has a quantum wire structure.

【0027】続いて、p型GaAs線5とp型GaAs
線6の両方を同時に高電圧とした場合では、p型GaA
s線5とp型GaAs線6の両方に沿ってポテンシャル
障壁が高くなり、2次元電子ガス層2には格子状のポテ
ンシャル障壁が出現する。従って、電子はp型GaAs
線5とp型GaAs線6の格子の間の部分でのみその運
動が許容され、マトリクス状に配列された量子箱列(0
次元構造)が得られている状態となる。
Subsequently, the p-type GaAs line 5 and the p-type GaAs
When both lines 6 are simultaneously set to a high voltage, p-type GaA
The potential barrier becomes higher along both the s line 5 and the p-type GaAs line 6, and a lattice-like potential barrier appears in the two-dimensional electron gas layer 2. Therefore, the electrons are p-type GaAs
The motion is allowed only in the portion between the line 5 and the lattice of the p-type GaAs line 6, and the quantum box array (0
The dimensional structure is obtained.

【0028】最後に、p型GaAs線5とp型GaAs
線6の両方を同時に高電圧としていない場合では、2次
元電子ガス層2は、ポテンシャルの制御を各p型GaA
s線5,6から受けないために、平面的に電子が運動で
きる領域となる。
Finally, p-type GaAs line 5 and p-type GaAs
When both lines 6 are not simultaneously set to a high voltage, the two-dimensional electron gas layer 2 controls the potential of each p-type GaA layer.
It is a region where electrons can move in a plane because it is not received from the s lines 5 and 6.

【0029】上述のように、本実施例の次元変調電子素
子では、0次元構造から2次元構造までの変調がp型G
aAs線5,6に供給する電圧によって可変である。従
って、量子箱構造による応用から、量子細線構造のみな
らず2次元電子ガス層を用いた応用まで可能となり、1
つの素子極めて多機能な素子して活躍できる。
As described above, in the dimensional modulation electronic device of this embodiment, the modulation from the 0-dimensional structure to the 2-dimensional structure is p-type G.
It is variable depending on the voltage supplied to the aAs lines 5 and 6. Therefore, it is possible to apply from the quantum box structure to the quantum wire structure as well as the two-dimensional electron gas layer.
One element can be used as an extremely multifunctional element.

【0030】なお、本実施例では、p型GaAs線5,
6によってポテンシャル制御手段を構成したが、2次元
電子ガス層2の界面に2組の複数の平行なショットキー
電極線等を形成しても良い。また、複数の層の2次元電
子ガス層を積層し、それぞれポテンシャル制御手段を形
成するような構造としても良い。
In the present embodiment, the p-type GaAs line 5,
Although the potential control means is composed of 6, two sets of parallel Schottky electrode lines or the like may be formed at the interface of the two-dimensional electron gas layer 2. Further, a structure may be adopted in which a plurality of two-dimensional electron gas layers are laminated and each potential control means is formed.

【0031】〔第2の実施例〕本実施例は、第1の実施
例の変形例であり、平面上直角に交差しないパターンの
p型GaAs線を形成する例である。
[Second Embodiment] This embodiment is a modification of the first embodiment and is an example of forming a p-type GaAs line having a pattern which does not intersect at right angles on a plane.

【0032】図6にその構造を示す。n型GaAs層か
らなる2次元電子ガス層12の界面17には、間隔v1
を以て並列にp型GaAs線15が形成されている。各
GaAs線15は、その長手方向が図中U方向とされ
る。また、2次元電子ガス層12の界面18には、間隔
1 を以て並列にp型GaAs線16が形成されてい
る。これらp型GaAs線16の長手方向は図中X方向
とされる。2次元電子ガス層12の界面18には、Al
GaAs層14が接合し、界面17にも図示しないAl
GaAs層が接合する。なお、間隔y1,1 は共に量子
力学的な電子の波長程度の距離である。
FIG. 6 shows the structure. At the interface 17 of the two-dimensional electron gas layer 12 made of the n-type GaAs layer, a space v 1
Thus, the p-type GaAs line 15 is formed in parallel. The longitudinal direction of each GaAs line 15 is the U direction in the drawing. Further, at the interface 18 of the two-dimensional electron gas layer 12, p-type GaAs lines 16 are formed in parallel with a space y 1 . The longitudinal direction of these p-type GaAs lines 16 is the X direction in the figure. At the interface 18 of the two-dimensional electron gas layer 12, Al
The GaAs layer 14 is joined, and the interface 17 is also made of Al (not shown).
The GaAs layers are joined. The intervals y 1 and v 1 are both distances about the quantum mechanical electron wavelength.

【0033】本実施例の構造は、p型GaAs線15の
長手方向が、p型GaAs線16の長手方向に対して直
角でないことが第1の実施例のものと異なっている。す
なわち、図中U方向はU−X平面内でX方向に対して角
度θ(θ≠π/2)を有し、その結果、p型GaAs線
15とp型GaAs線16による格子によって、ポテン
シャル制御の結果形成される量子箱の配列は、平行四辺
形の配列となる。
The structure of this embodiment is different from that of the first embodiment in that the longitudinal direction of the p-type GaAs line 15 is not perpendicular to the longitudinal direction of the p-type GaAs line 16. That is, the U direction in the figure has an angle θ (θ ≠ π / 2) with respect to the X direction in the U-X plane, and as a result, the potential of the lattice formed by the p-type GaAs line 15 and the p-type GaAs line 16 is increased. The array of quantum boxes formed as a result of the control is a parallelogram array.

【0034】このような平面上直交しないような角度で
交差する2組のp型GaAs線15,16によっても、
第1の実施例と同様に、0次元,1次元,2次元の次元
変調が可能であり、種々の応用が可能である。
Two sets of p-type GaAs lines 15 and 16 intersecting at an angle that is not orthogonal to each other on such a plane also
Similar to the first embodiment, 0-dimensional, 1-dimensional and 2-dimensional dimensional modulation is possible and various applications are possible.

【0035】〔第3の実施例〕本実施例の次元変調電子
素子は、2次元電子ガス層を挟む層をp型GaAs層で
構成し、且つポテンシャル制御手段のピッチを量子効果
が発生するサイズよりは大きくしたものである。
[Third Embodiment] In the dimensional modulation electronic device of the present embodiment, the layers sandwiching the two-dimensional electron gas layer are composed of p-type GaAs layers, and the pitch of the potential control means is set to a size at which a quantum effect is generated. It is a bigger one.

【0036】図7は本実施例の次元変調電子素子の構造
を示す。p型GaAs層21上にn型GaAs層22が
積層され、そのn型GaAs層22上にp型GaAs層
23が積層されている。n型GaAs層22は2次元電
子ガス層として機能する。そして、n型GaAs層22
とp型GaAs層21の界面24には、界面24からn
型GaAs層22側に突出した複数の平行なp型GaA
s線25が形成され、n型GaAs層22とp型GaA
s層23の界面26には、界面26からn型GaAs層
22側に突出した複数の平行なp型GaAs線27が形
成される。
FIG. 7 shows the structure of the dimensional modulation electronic device of this embodiment. An n-type GaAs layer 22 is stacked on the p-type GaAs layer 21, and a p-type GaAs layer 23 is stacked on the n-type GaAs layer 22. The n-type GaAs layer 22 functions as a two-dimensional electron gas layer. Then, the n-type GaAs layer 22
And the p-type GaAs layer 21 at the interface 24 from the interface 24 to n.
Parallel p-type GaA protruding toward the GaAs layer 22 side
The s line 25 is formed, and the n-type GaAs layer 22 and the p-type GaA are formed.
On the interface 26 of the s layer 23, a plurality of parallel p-type GaAs lines 27 protruding from the interface 26 to the n-type GaAs layer 22 side are formed.

【0037】p型GaAs線25,27は、それぞれn
型GaAs層22のポテンシャル制御手段として機能す
る。すなわち、高電圧を供給することで、n型GaAs
層22のポテンシャルを複数の線状のポテンシャル井戸
を有するものに変化させる。p型GaAs線25は図中
X方向を長手方向とする。p型GaAs線27は図中Y
方向を長手方向とする。従って、p型GaAs線25に
高電圧をバイアスした時にはX方向に連続した畝状のポ
テンシャルが形成され、p型GaAs線27に高電圧を
バイアスした時にはY方向に連続した畝状のポテンシャ
ルが形成される。この実施例においては、p型GaAs
線25の間隔y2 やp型GaAs線27の間隔x2 は、
特に量子効果を発生させるような電子の量子力学的な波
長程度のサイズとはならないが、2次元電子ガス層のポ
テンシャル制御によって、0次元、1次元及び2次元の
電子チャネル構造がそれぞれ得られることになる。
The p-type GaAs lines 25 and 27 are n
It functions as a potential control means for the type GaAs layer 22. That is, by supplying a high voltage, n-type GaAs
The potential of the layer 22 is changed to one having a plurality of linear potential wells. The p-type GaAs line 25 has the longitudinal direction in the X direction in the figure. The p-type GaAs line 27 is Y in the figure.
The direction is the longitudinal direction. Therefore, when a high voltage is applied to the p-type GaAs line 25, a continuous ridge-shaped potential is formed in the X direction, and when a high voltage is applied to the p-type GaAs line 27, a continuous ridge-shaped potential is formed in the Y direction. To be done. In this embodiment, p-type GaAs
The distance y 2 between the lines 25 and the distance x 2 between the p-type GaAs lines 27 are
In particular, the size is not about the quantum-mechanical wavelength of electrons that generate quantum effects, but 0-dimensional, 1-dimensional, and 2-dimensional electron channel structures can be obtained by controlling the potential of the 2-dimensional electron gas layer. become.

【0038】なお、本実施例では、全体が同一のGaA
sからなるため、単一のGaAsをエピタキシャル成長
させ、イオン注入等を用いることで容易に製造できる利
点を有する。
In the present embodiment, the same GaA is used as a whole.
Since it is composed of s, it has an advantage that it can be easily manufactured by epitaxially growing a single GaAs and using ion implantation or the like.

【0039】〔第4の実施例〕本実施例はスイッチング
素子として機能するスイッチング素子型の次元変調電子
素子の例であり、2対の電極が2次元電子ガス層に接続
される例である。
[Fourth Embodiment] This embodiment is an example of a switching element type dimensional modulation electronic element that functions as a switching element, and is an example in which two pairs of electrodes are connected to a two-dimensional electron gas layer.

【0040】図8にその概略構造を示す。本実施例の次
元変調電子素子では、n型GaAs層からなる2次元電
子ガス層31を挟むように、一対のp型GaAs層3
2,33が設けられる。p型GaAs層32と2次元電
子ガス層31の界面34には、p型GaAs線35が形
成され、p型GaAs層33と2次元電子ガス層31の
界面36にはp型GaAs線37が形成される。これら
p型GaAs線35,37は、それぞれ互いに平行とさ
れ互いに離間した配線層であり、p型GaAs線35は
図中Y方向を長手方向とし、p型GaAs線37は図中
X方向を長手方向とする。これらp型GaAs線35,
37は、平面上直交するように形成されるが、2次元電
子ガス層31の膜厚内で離間する。
FIG. 8 shows its schematic structure. In the dimensional modulation electronic device of the present embodiment, the pair of p-type GaAs layers 3 are sandwiched by the two-dimensional electron gas layer 31 made of the n-type GaAs layer.
2, 33 are provided. A p-type GaAs line 35 is formed at the interface 34 between the p-type GaAs layer 32 and the two-dimensional electron gas layer 31, and a p-type GaAs line 37 is formed at the interface 36 between the p-type GaAs layer 33 and the two-dimensional electron gas layer 31. It is formed. These p-type GaAs lines 35 and 37 are wiring layers that are parallel to each other and are separated from each other. The p-type GaAs line 35 has the Y direction as the longitudinal direction, and the p-type GaAs line 37 has the X direction as the longitudinal direction. Direction. These p-type GaAs wires 35,
Although 37 are formed so as to be orthogonal to each other on a plane, they are separated from each other within the film thickness of the two-dimensional electron gas layer 31.

【0041】p型GaAs線37の端部には、ゲート電
極(G1 )38が各p型GaAs線37に共通な電極と
して接続し、p型GaAs線35の端部には、ゲート電
極(G2 )39が各p型GaAs線35に共通な電極と
して接続する。従って、ゲート電極38,39に電圧を
供給することで、2次元電子ガス層31のポテンシャル
が制御されることになる。例えばゲート電極38のみに
高い電圧を供給した場合では、p型GaAs線37に沿
ってポテンシャル障壁が2次元電子ガス層31内に拡が
るため、X方向を長手方向とする複数の1次元細線構造
が得られる。また、ゲート電極39のみに高い電圧を供
給した場合では、p型GaAs線35に沿ってポテンシ
ャル障壁が2次元電子ガス層31内に拡がるため、Y方
向を長手方向とする複数の1次元細線構造が得られる。
両方のゲート電極38,39に高電圧を供給した時で
は、格子状にポテンシャル障壁が延び、2次元電子ガス
層31のチャネルはマトリクス状に分断される。
A gate electrode (G 1 ) 38 is connected to the end of the p-type GaAs line 37 as a common electrode for each p-type GaAs line 37, and a gate electrode (G 1 ) is connected to the end of the p-type GaAs line 35. G 2 ) 39 is connected to each p-type GaAs line 35 as a common electrode. Therefore, the potential of the two-dimensional electron gas layer 31 is controlled by supplying a voltage to the gate electrodes 38 and 39. For example, when a high voltage is supplied only to the gate electrode 38, the potential barrier expands along the p-type GaAs line 37 into the two-dimensional electron gas layer 31, so that a plurality of one-dimensional thin line structures having the X direction as the longitudinal direction are formed. can get. Further, when a high voltage is supplied only to the gate electrode 39, the potential barrier spreads along the p-type GaAs line 35 into the two-dimensional electron gas layer 31, so that a plurality of one-dimensional thin line structures having the Y direction as the longitudinal direction are formed. Is obtained.
When a high voltage is applied to both gate electrodes 38 and 39, the potential barrier extends in a lattice pattern and the channels of the two-dimensional electron gas layer 31 are divided in a matrix pattern.

【0042】このようにポテンシャルが制御される2次
元電子ガス層31には、2対の電極が接続する。そのう
ちの一対の電極40,41は、まっすぐX方向に離間し
て配置され、他の一対の電極42,43はまっすぐY方
向に離間して配置される。さらに各電極40〜43は互
いに離間してp型GaAs層32を貫通するように形成
されている。例えば、各電極40〜43をn型不純物と
金属のアロイによって構成すれば、p型GaAs層32
とは電気的に絶縁される。
Two pairs of electrodes are connected to the two-dimensional electron gas layer 31 whose potential is thus controlled. The pair of electrodes 40 and 41 are arranged straight apart in the X direction, and the other pair of electrodes 42 and 43 are arranged straight apart in the Y direction. Further, the electrodes 40 to 43 are formed so as to be separated from each other and penetrate the p-type GaAs layer 32. For example, if each of the electrodes 40 to 43 is made of an alloy of n-type impurities and metal, the p-type GaAs layer 32
Is electrically isolated from.

【0043】図9は本実施例の次元変調電子素子の模式
的な平面図である。電極40,電極43をS1,2
し、電極41,電極42をD1,2 とし、ゲート電極3
8,39をG1,2 とすると、本実施例の次元変調電子
素子は、ゲート電極G1,2 の電圧に応じて次のように
動作する。
FIG. 9 is a schematic plan view of the dimensional modulation electronic device of this embodiment. The electrodes 40 and 43 are S 1 and S 2 , the electrodes 41 and 42 are D 1 and D 2 , and the gate electrode 3
When 8, 39 are G 1 and G 2 , the dimensional modulation electronic device of this embodiment operates as follows according to the voltage of the gate electrodes G 1 and G 2 .

【0044】[0044]

【表1】 [Table 1]

【0045】このように動作する理由は、高電圧(H)
とされたゲート電極が延在する方向と交差する方向に
は、電子のチャネルが形成されなくなるためであり、ゲ
ートG1 は高電圧時にY方向の導通を遮断し、ゲートG
2 は高電圧時にX方向の導通を遮断するためである。ゲ
ートG1,2 ともに低電圧の時は、2次元電子ガス層3
1によって全ての電極間が導通することになる。
The reason for operating in this way is that the high voltage (H)
This is because an electron channel is not formed in a direction intersecting with the extending direction of the gate electrode, and the gate G 1 cuts off the conduction in the Y direction at a high voltage,
2 is for interrupting the conduction in the X direction at high voltage. Two-dimensional electron gas layer 3 when both gates G 1 and G 2 are at low voltage
The value 1 makes all the electrodes electrically conductive.

【0046】このようなスイッチング機能を有する本実
施例の次元変調電子素子は、多彩なスイチング動作が可
能となる。例えば、通常のFETを2つ形成した場合に
比較しても、2つのゲートに高電圧が印加される場合
に、本実施例では全ての電極間が導通する点で大きく異
なることになる。
The dimensional modulation electronic device of this embodiment having such a switching function can perform various switching operations. For example, even in the case where two normal FETs are formed, when a high voltage is applied to two gates, there is a large difference in that all electrodes are electrically connected in this embodiment.

【0047】なお、本実施例のp型GaAs線35,3
7の間隔は量子効果を生じさせるサイズではないが、そ
の間隔を電子の波長程度の微細なサイズにして量子細線
構造とすることも可能である。また、オフ状態の際に
は、チャネル領域のキャリアを捨てる必要がなく、その
まま2次元電子ガス層をチャネル層として残すことがで
きるため、高速動作が期待できることになる。
The p-type GaAs lines 35 and 3 of this embodiment are used.
The interval of 7 is not a size that produces a quantum effect, but it is also possible to make the interval as fine as the wavelength of an electron to form a quantum wire structure. Further, in the off state, it is not necessary to discard carriers in the channel region, and the two-dimensional electron gas layer can be left as it is as a channel layer, so that high-speed operation can be expected.

【0048】〔第5の実施例〕本実施例は第4の実施例
の変形例であり、3対の電極を有するスイッチング素子
型の次元変調電子素子の例である。
[Fifth Embodiment] This embodiment is a modification of the fourth embodiment and is an example of a switching element type dimensional modulation electronic element having three pairs of electrodes.

【0049】図10にその次元変調電子素子50の平面
構造を示す。第4の実施例と主に電極対の数のみが異な
るために具体的な図示を省略しているが、2次元電子ガ
ス層を挟む一方の界面にゲートG1 に接続されたポテン
シャル制御手段が形成され、他方の界面にゲートG2
びゲートG3 に接続されたポテンシャル制御手段が形成
されている。ゲートG1 は高電圧時に2次元電子ガス層
のY方向のチャネルを遮断し、ゲートG2及びゲートG
3 は高電圧時に2次元電子ガス層のX方向のチャネルを
遮断する。ゲートG2 とゲートG3 は、X方向に並んで
平行に設けられており、異なる領域のチャネルを遮断し
得る。
FIG. 10 shows a planar structure of the dimensional modulation electronic device 50. Although the detailed illustration is omitted mainly because only the number of electrode pairs is different from the fourth embodiment, a potential control means connected to the gate G 1 is provided at one of the interfaces sandwiching the two-dimensional electron gas layer. A potential control means is formed and is connected to the gate G 2 and the gate G 3 on the other interface. The gate G 1 blocks a channel in the Y direction of the two-dimensional electron gas layer at a high voltage, so that the gate G 2 and the gate G
3 blocks the channel in the X direction of the two-dimensional electron gas layer at high voltage. The gate G 2 and the gate G 3 are provided in parallel in the X direction and can block channels in different regions.

【0050】この次元変調電子素子50には、3対の電
極S1 〜S3 ,D1 〜D3 がそれぞれ離間されて配置さ
れ、それぞれ個別に2次元電子ガス層に接続するように
形成されている。一対の電極S1,1 の間には、ゲート
2,G3 が遮断可能に形成され、ゲートG1 は当該電極
1,1 間を遮断しない。他の一対の電極S2,D2 の間
には、ゲートG1 が遮断可能に形成され、ゲートG2,G
3 は電極間の導通遮断には寄与しない。さらに他の一対
の電極S3,D3 の間には、ゲートG1 が遮断可能に形成
され、ゲートG2,G3 は電極間の導通遮断には寄与しな
い。
In this dimensional modulation electronic device 50, three pairs of electrodes S 1 to S 3 and D 1 to D 3 are arranged separately from each other and formed so as to be individually connected to the two-dimensional electron gas layer. ing. Gates G 2 and G 3 are formed between the pair of electrodes S 1 and D 1 so that they can be blocked, and the gate G 1 does not block between the electrodes S 1 and D 1 . Between the other pair of electrodes S 2, D 2, the gate G 1 is blocked can be formed, the gate G 2, G
3 does not contribute to the interruption of conduction between the electrodes. A gate G 1 is formed so as to be able to be interrupted between the other pair of electrodes S 3 and D 3 , and the gates G 2 and G 3 do not contribute to interrupting conduction between the electrodes.

【0051】このように電極S1 〜S3 ,D1 〜D3
設けられた本実施例の次元変調電子素子50は、次のよ
うに動作する。
The dimensional modulation electronic device 50 of this embodiment provided with the electrodes S 1 to S 3 and D 1 to D 3 in this way operates as follows.

【0052】[0052]

【表2】 [Table 2]

【0053】この表2に示すように、本実施例の次元変
調電子素子では、多彩なスイッチング動作が実現され、
特にゲートG1 が電極間の導通を遮断するようにポテン
シャルを制御していない場合で、3つの電極間や全部の
電極間での導通も可能となる。また、2次元電子ガス層
を用いるため、高速なスイッチングが実現されることに
なる。
As shown in Table 2, the dimensional modulation electronic device of this embodiment realizes various switching operations.
In particular, when the potential is not controlled so that the gate G 1 blocks the conduction between the electrodes, the conduction between the three electrodes or between all the electrodes is also possible. Further, since the two-dimensional electron gas layer is used, high speed switching can be realized.

【0054】なお、第4の実施例や第5の実施例以外に
も、電極の配置やゲートの配置を変化させることで、種
々のゲート回路や論理回路としても機能できる。
In addition to the fourth and fifth embodiments, by changing the arrangement of electrodes and the arrangement of gates, it is possible to function as various gate circuits and logic circuits.

【0055】[0055]

【発明の効果】本発明の次元変調電子素子は、2次元電
子ガス層を挟み、該2次元電子ガスをそのポテンシャル
から細線構造化させ得る一対の異なるポテンシャル制御
手段によって、0次元ドッド構造,1次元細線構造及び
2次元電子ガス構造の間での次元変調が可能となり、そ
の次元変調の結果、1つのデバイスで種々の機能を果た
すことが実現される。また、特に、量子効果を生じさせ
るサイズで構成した場合には、量子箱から量子細線或い
は2次元電子ガス構造を外部からの制御で変化させるこ
とができ、多機能な素子となる。
The dimensional modulation electronic device of the present invention has a two-dimensional electron gas layer sandwiched between the two-dimensional electron gas layers and a pair of different potential control means capable of making the two-dimensional electron gas a fine line structure from its potential. Dimensional modulation between a dimensional wire structure and a two-dimensional electron gas structure is possible, and as a result of the dimensional modulation, it is possible to perform various functions in one device. Further, in particular, in the case of a size that produces a quantum effect, the quantum wire or the two-dimensional electron gas structure can be changed from the quantum box by external control, and the device becomes a multifunctional device.

【0056】また、2対以上の電極を2次元電子ガス層
に接続させたスイッチング素子型の次元変調電子素子に
おいては、多彩なスイッチング動作が実現され、また、
高速なスイッチングもなされる。
In the switching element type dimensional modulation electronic element in which two or more pairs of electrodes are connected to the two-dimensional electron gas layer, various switching operations are realized, and
High-speed switching is also performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の次元変調電子素子の要
部斜視図である。
FIG. 1 is a perspective view of essential parts of a dimensional modulation electronic device according to a first embodiment of the present invention.

【図2】本発明の第1の実施例の次元変調電子素子の要
部平面図である。
FIG. 2 is a plan view of an essential part of the dimensional modulation electronic device according to the first embodiment of the present invention.

【図3】本発明の第1の実施例の次元変調電子素子の2
次元電子ガス層の周囲を分解して示す斜視図である。
FIG. 3 is a second embodiment of the dimensional modulation electronic device according to the present invention.
It is a perspective view which decomposes | disassembles and shows the circumference | surroundings of a three-dimensional electron gas layer.

【図4】本発明の第1の実施例の次元変調電子素子の給
電方法を説明するための平面図である。
FIG. 4 is a plan view for explaining a power feeding method of the dimensional modulation electronic device according to the first embodiment of the present invention.

【図5】本発明の第1の実施例の次元変調電子素子のポ
テンシャルの制御を模式的に示す断面図である。
FIG. 5 is a cross-sectional view schematically showing the potential control of the dimensional modulation electronic device according to the first embodiment of the present invention.

【図6】本発明の第2の実施例の次元変調電子素子の要
部斜視図である。
FIG. 6 is a perspective view of an essential part of a dimensional modulation electronic device according to a second embodiment of the present invention.

【図7】本発明の第3の実施例の次元変調電子素子の要
部斜視図である。
FIG. 7 is a perspective view of an essential part of a dimensional modulation electronic device according to a third embodiment of the present invention.

【図8】本発明の第4の実施例のスイッチング素子型の
次元変調電子素子の斜視図である。
FIG. 8 is a perspective view of a switching element type dimensional modulation electronic device according to a fourth embodiment of the present invention.

【図9】本発明の第4の実施例の次元変調電子素子の電
極配置を示す平面図である。
FIG. 9 is a plan view showing an electrode arrangement of a dimensional modulation electronic device according to a fourth embodiment of the present invention.

【図10】本発明の第5の実施例の次元変調電子素子の
電極配置を示す平面図である。
FIG. 10 is a plan view showing an electrode arrangement of a dimensional modulation electronic device according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,50…次元変調電子素子 2,12,31…2次元電子ガス層 3,4…AlGaAs層 5,6,15,16,25,27…p型GaAs線 7,8,171,18…界面 21,23,32,33…p型GaAs層 22…n型GaAs層 38,39…ゲート電極 40〜43…電極 1, 50 ... Dimensionally modulated electron element 2, 12, 31 ... Two-dimensional electron gas layer 3, 4 ... AlGaAs layer 5, 6, 15, 16, 25, 27 ... P-type GaAs line 7, 8, 171, 18 ... Interface 21, 23, 32, 33 ... P-type GaAs layer 22 ... N-type GaAs layer 38, 39 ... Gate electrodes 40-43 ... Electrodes

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/338 29/812 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/338 29/812

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 2次元電子ガス層と、その2次元電子ガ
ス層の一方の面に形成され平行な複数の線状に前記2次
元電子ガス層のポテンシャルを制御可能とする第1のポ
テンシャル制御手段と、前記2次元電子ガス層の他方の
面に形成され前記第1のポテンシャル制御手段と異なる
平行な複数の線状に前記2次元電子ガス層のポテンシャ
ルを制御可能とする第2のポテンシャル制御手段とを有
し、前記2次元電子ガス層のポテンシャルは前記第1及
び第2のポテンシャル制御手段によって次元変調される
ことを特徴とする次元変調電子素子。
1. A two-dimensional electron gas layer and a first potential control capable of controlling the potential of the two-dimensional electron gas layer in a plurality of parallel lines formed on one surface of the two-dimensional electron gas layer. Means and a second potential control which is formed on the other surface of the two-dimensional electron gas layer and is capable of controlling the potential of the two-dimensional electron gas layer in a plurality of parallel linear lines different from the first potential control means. Means, and the potential of the two-dimensional electron gas layer is dimensionally modulated by the first and second potential control means.
【請求項2】 請求項1に記載される次元変調電子素子
において、前記2次元電子ガス層には、少なくとも二対
の電極が接続され、前記第1及び第2のポテンシャル制
御手段の一方は前記二対の電極間の一方の対を遮断可能
とし、前記第1及び第2のポテンシャル制御手段の他方
は前記二対の電極間の他方の対を遮断可能とするよう
に、それぞれ前記2次元電子ガス層のポテンシャルを制
御することを特徴とする次元変調電子素子。
2. The dimensional modulation electronic device according to claim 1, wherein at least two pairs of electrodes are connected to the two-dimensional electron gas layer, and one of the first and second potential control means is the one. Each of the two-dimensional electrons is configured such that one pair between the two pairs of electrodes can be blocked and the other of the first and second potential control means can block the other pair between the two pairs of electrodes. A dimensional modulation electronic device characterized by controlling the potential of a gas layer.
JP27506491A 1991-09-27 1991-09-27 Dimensional modulation electronic device Expired - Fee Related JP3134411B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27506491A JP3134411B2 (en) 1991-09-27 1991-09-27 Dimensional modulation electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27506491A JP3134411B2 (en) 1991-09-27 1991-09-27 Dimensional modulation electronic device

Publications (2)

Publication Number Publication Date
JPH0590611A true JPH0590611A (en) 1993-04-09
JP3134411B2 JP3134411B2 (en) 2001-02-13

Family

ID=17550341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27506491A Expired - Fee Related JP3134411B2 (en) 1991-09-27 1991-09-27 Dimensional modulation electronic device

Country Status (1)

Country Link
JP (1) JP3134411B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701017A (en) * 1994-11-15 1997-12-23 Kabushiki Kaisha Toshiba Semiconductor device and method for its manufacture
JP2005019932A (en) * 2003-02-20 2005-01-20 Sony Corp Hetero junction, its manufacturing method, quantum chaos device, its manufacturing method, semiconductor device, its manufacturing method, and control method of quantum chaos
JP2007296626A (en) * 2007-04-09 2007-11-15 Japan Science & Technology Agency Functional elements and functional materials
WO2018236403A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
WO2018236405A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
WO2018236404A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701017A (en) * 1994-11-15 1997-12-23 Kabushiki Kaisha Toshiba Semiconductor device and method for its manufacture
JP2005019932A (en) * 2003-02-20 2005-01-20 Sony Corp Hetero junction, its manufacturing method, quantum chaos device, its manufacturing method, semiconductor device, its manufacturing method, and control method of quantum chaos
JP2007296626A (en) * 2007-04-09 2007-11-15 Japan Science & Technology Agency Functional elements and functional materials
WO2018236403A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
WO2018236405A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
WO2018236404A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES

Also Published As

Publication number Publication date
JP3134411B2 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
US5447873A (en) Method of making a universal quantum dot logic cell
US5234848A (en) Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
CA1253632A (en) Heterojunction field effect transistor
JPH02128435A (en) Semiconductor device and its manufacturing method
GB2295488A (en) Semiconductor device
JP2780845B2 (en) Method of manufacturing active semiconductor structure and field effect transistor having active semiconductor structure
DE102022111103A1 (en) semiconductor device
JP3134411B2 (en) Dimensional modulation electronic device
EP0545255B1 (en) Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
DE102021127759A1 (en) semiconductor device and semiconductor device
US5338692A (en) Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
JPH0480964A (en) Semiconductor device
KR20210106558A (en) Complementary switch element
US5346851A (en) Method of fabricating Shannon Cell circuits
GB2256313A (en) Semiconductor dot logic/memory device
JP2666970B2 (en) Semiconductor device
JPH06105717B2 (en) Field effect semiconductor device
JP3086311B2 (en) Quantum semiconductor device
JPH0834213B2 (en) Resonant tunnel semiconductor device
JP2722849B2 (en) Resonant tunnel field effect transistor
JPH0817241B2 (en) Thin wire field effect transistor and method of manufacturing the same
JPH04369843A (en) Semiconductor device and manufacture thereof
JPH02504570A (en) Electronic and photoelectric devices that utilize the characteristics of light holes
JPS6146075A (en) Junction field effect transistor
JP3407264B2 (en) Single electron transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

LAPS Cancellation because of no payment of annual fees