JPH0580755B2 - - Google Patents
Info
- Publication number
- JPH0580755B2 JPH0580755B2 JP59180987A JP18098784A JPH0580755B2 JP H0580755 B2 JPH0580755 B2 JP H0580755B2 JP 59180987 A JP59180987 A JP 59180987A JP 18098784 A JP18098784 A JP 18098784A JP H0580755 B2 JPH0580755 B2 JP H0580755B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- data
- error
- group
- segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 7
- 239000000872 buffer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 9
- 239000000428 dust Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気記録再生装置におけるエラー検
出訂正方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an error detection and correction method in a magnetic recording/reproducing device.
磁気記録再生装置、例えば磁気テープ装置のよ
うに磁気記録媒体に磁気ヘツドが実質上接触しな
がら書込みあるいは読取りを行う場合、磁気記録
媒体から生じるゴミあるいは外部からのゴミが磁
気記録媒体と磁気ヘツドとの間に入り込み、一般
にバースト・エラーと呼ばれる連続したエラーが
発生することが多い。このような場合、発生した
バースト・エラーを検出し、場合によつては訂正
することが必要となる。 When a magnetic recording/reproducing device, such as a magnetic tape device, writes or reads data while the magnetic head is substantially in contact with the magnetic recording medium, dust generated from the magnetic recording medium or external dust may come between the magnetic recording medium and the magnetic head. In many cases, consecutive errors commonly called burst errors occur. In such cases, it is necessary to detect and possibly correct the burst errors that have occurred.
磁気記録再生装置、特に、カセツトテープ装置
のように書込み/読取りチヤンネルを少なくして
安価に実現したような磁気記録再生装置では、1
トラツク・シリアルあるいは2トラツク・パラレ
ルで記録再生することが多い。このような装置に
おいては、磁気テープにデータを記録する場合、
書込みあるいは読取りの単位を構成するセグメン
トにおいて、、セグメント中の情報データにエラ
ーを検出するエラー検出コードを付加してセグメ
ント・データを構成し、さらに複数のセグメン
ト・データを順次排他的論理和して作成されたデ
ータをエラー訂正コードとして含むセグメントを
上記複数のセグメント・データに関連する1グル
ープの複数のセグメントに対して付加することに
より、情報データのエラーを検出し訂正するよう
にしている。
Magnetic recording and reproducing devices, especially magnetic recording and reproducing devices such as cassette tape devices that are realized at low cost by having fewer write/read channels, require 1
Recording and playback is often done in track serial or two-track parallel. In such devices, when recording data on magnetic tape,
In a segment that constitutes a unit of writing or reading, an error detection code for detecting errors is added to the information data in the segment to form segment data, and multiple segment data are sequentially exclusive-ORed. By adding a segment containing the created data as an error correction code to one group of a plurality of segments related to the plurality of segment data, errors in the information data are detected and corrected.
第2図は、上記のような従来の方式に基づい
て、Aセグメント・グループおよびBセグメン
ト・グループよりなるデータ群を1トラツクにシ
リアルに記録した状態を説明するための図であ
る。図において、SEGはセグメント(Segment)
を、ECCはエラー訂正コード(Error
Correcting Code)を意味している。Aセグメン
ト・グループは、情報データを含むN個のセグメ
ントSEG0A,SEG1A…SEGNAとエラー訂正コ
ードECC・Aを含むECCセグメントとから構成
されており、これらセグメントがシリアルに記録
されている。一方、Bセグメント・グループは、
Aセグメント・グループと同様に、情報データを
含むN個のセグメントSEG0B,SEG1B…
SEGNBとエラー訂正コードECC・Bを含むECC
セグメントとから構成されており、これらセグメ
ントがAセグメント・グループに続いてシリアル
に記録されている。情報データを含むセグメント
は、第2図に示すように再同期信号と情報データ
とこの情報データのエラーを訂正するエラー訂正
コードとから構成されており、情報データとエラ
ー訂正コードのデータとがセグメント・データを
形成している。 FIG. 2 is a diagram for explaining a state in which a data group consisting of an A segment group and a B segment group is serially recorded on one track based on the conventional method as described above. In the figure, SEG stands for Segment.
, ECC is an error correction code (Error
correcting code). The A segment group is composed of N segments SEG0A, SEG1A...SEGNA containing information data and an ECC segment containing an error correction code ECC.A, and these segments are serially recorded. On the other hand, the B segment group
Similar to the A segment group, N segments SEG0B, SEG1B... containing information data.
ECC including SEGNB and error correction code ECC・B
These segments are serially recorded following the A segment group. As shown in FIG. 2, a segment containing information data is composed of a resynchronization signal, information data, and an error correction code for correcting errors in this information data. - Forming data.
一方、各ECCセグメントのエラー訂正コード
ECC・AおよびECC・BのデータEAおよびEBは
次式で定義される。 Meanwhile, the error correction code for each ECC segment
Data E A and E B of ECC・A and ECC・B are defined by the following equations.
A0A1…Ai…AN=EA (1)
B0B1…Bi…BN=EB (2)
ここに、一般にAi,BiはAセグメント・グルー
プおよびBセグメント・グループのi番目のセグ
メントのセグメント・データをそれぞれ表し、
は排他的論理和(EORと略記する場合がある)
を表している。すなわち、エラー訂正コードのデ
ータEAおよびEBは、各セグメント・グループの
セグメント・データを順次排他的論理和して作成
されたものである。 A 0 A 1 ...A i ...A N =E A (1) B 0 B 1 ...B i ...B N =E B (2) Here, generally A i and B i are the A segment group and the B segment group. each represents the segment data of the i-th segment of the group,
is exclusive OR (sometimes abbreviated as EOR)
represents. That is, the error correction code data E A and E B are created by sequentially exclusive ORing the segment data of each segment group.
上記(1)および(2)式より、
Ai=A0A1…Ai-1Ai+1…ANEA (3)
Bi=B0B1…Bi-1Bi+1…BNEB (4)
が導かれる。これら式は、セグメント・データ
が、それが属するセグメント・グループの残りの
セグメント・データおよびそのセグメント・グル
ープのエラー訂正コードのデータを順次排多的論
理和したものに等しいことを示している。したが
つて、1つのセグメント・グループについて1セ
グメントのセグメント・データにエラーがある場
合には、上記式より正しいセグメント・データを
求め訂正できることが分かる。 From equations (1) and (2) above, A i =A 0 A 1 …A i-1 A i+1 …A N E A (3) B i =B 0 B 1 …B i-1 B i+ 1 …B N E B (4) is derived. These formulas indicate that segment data is equal to the sequential exclusive OR of the remaining segment data of the segment group to which it belongs and the error correction code data of that segment group. Therefore, it can be seen that if there is an error in the segment data of one segment for one segment group, correct segment data can be found and corrected using the above formula.
従来の磁気記録再生装置におけるエラー検出は
以上の考えに基づいて、各セグメントのエラー検
出コードで情報データのエラーを検出し、各セグ
メント・グループのエラー訂正コードによりエラ
ーのあつたセグメント・データを訂正している。 Error detection in conventional magnetic recording and reproducing devices is based on the above idea, and errors in information data are detected using the error detection code of each segment, and the erroneous segment data is corrected using the error correction code of each segment group. are doing.
従来のエラー検出訂正方式では、前記(3)および
(4)式から明らかなように、1セグメント・グルー
プについて、1つのセグメント・データ・エラー
の訂正は可能であるが、複数個のセグメント例え
ば隣り合う2つのセグメントに亘つてセグメン
ト・データ・エラーがあるときにはもはや修正は
不可能であるという欠点がある。
In conventional error detection and correction methods, (3) and
As is clear from equation (4), it is possible to correct one segment data error in one segment group, but if segment data errors occur in multiple segments, for example, two adjacent segments. The drawback is that sometimes it is no longer possible to correct it.
また隣り合う複数のトラツクに亘つてエラーが
発生することがあり、このための対策をとること
が必要となる。 Furthermore, errors may occur across a plurality of adjacent tracks, and it is necessary to take measures to prevent this.
本発明の目的は、上記問題点を解消した磁気記
録再生装置のエラー検出訂正方式を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an error detection and correction method for a magnetic recording/reproducing apparatus that solves the above-mentioned problems.
本発明は、1セグメント・グループが、それぞ
れが情報データと該情報データに付加され該情報
データのエラーを検出するエラー検出コードとよ
りなるセグメント・データを含む複数のセグメン
トと、該複数のセグメントの各セグメント・デー
タを順次排他的論理和して作成されたエラー訂正
コードのデータを含むセグメントとからなり、
複数の該セグメント・グループが磁気記録媒体
のトラツク上に配置され、かつ読出された情報デ
ータとエラー訂正コードとから、前記セグメント
におけるエラーを訂正するエラー訂正機構を有す
る
磁気記録再生装置におけるエラー検出訂正方式
において、
前記セグメント・グループの複数個分のセグメ
ント・グループをまとめ、当該各セグメント・グ
ループを構成する各セグメントを、前記複数個と
同数の複数個の上記トラツク上に分配して配置す
るよう構成すると共に、
当該まとめられた複数個のセグメント・グルー
プにおいて、当該各1つのセグメント・グループ
内の各セグメントが異なるセグメント・グループ
のセグメントと隣り合うように前記複数個の夫合
のトラツク上に配置されてなる
ことを特徴とするものである。 The present invention provides that one segment group includes a plurality of segments including segment data each consisting of information data and an error detection code added to the information data to detect an error in the information data; A segment containing error correction code data created by sequentially exclusive ORing each segment data, and a plurality of segment groups are arranged on a track of a magnetic recording medium, and the information data is read out. In an error detection and correction method for a magnetic recording/reproducing device, which has an error correction mechanism that corrects an error in the segment from an error correction code and an error correction code, a plurality of segment groups of the segment groups are grouped together, and each segment group is The segments constituting the segment are distributed and arranged on the same number of tracks as the plurality of tracks, and in each of the plurality of segment groups, Each segment is arranged on the plurality of mating tracks so as to be adjacent to segments of different segment groups.
以下、図面を参照して本発明の実施例を詳細に
説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
第3図は、本発明の前提として考慮された構成
例を示す図であつて、Aセグメント・グループお
よびBセグメント・グループよりなるデータ群を
1トラツクにシリアルに記録する場合の記録状態
を説明するための図である。なお、本構成例にお
けるAセグメント・グループおよびBセグメン
ト・グループの構成は第2図において説明したと
同様であるが、各セグメントの情報データに付加
されるエラー検出コードとしては、例えばCRC
(Cyclic Redundancy Check)コードを用いるこ
とができる。 FIG. 3 is a diagram showing a configuration example considered as a premise of the present invention, and explains the recording state when a data group consisting of an A segment group and a B segment group is serially recorded on one track. This is a diagram for Note that the configurations of the A segment group and B segment group in this configuration example are the same as those explained in FIG. 2, but the error detection code added to the information data of each segment is, for example, CRC.
(Cyclic Redundancy Check) code can be used.
第3図から明らかなように、1トラツク・シリ
アル記録ではAセグメント・グループのセグメン
トとBセグメント・グループのセグメントとを、
SEG0A,SEG0B,GEG1A,SEG1B…SEGNA,
SEGNB,ECC・A,ECC・Bのように、交互に
配置する。このような配置によれば、2セグメン
トに亘つてバースト・エラーが発生したような場
合、2セグメントのうちの一方はAセグメント・
グループに属し、他方はBセグメント・グループ
に属することは明らかである。したがつて、各セ
グメント・グループについては、それぞれ、1セ
グメント・データ・エラーであるから各セグメン
ト・グループ毎にエラー訂正が可能となる。 As is clear from FIG. 3, in one-track serial recording, the segments of the A segment group and the segments of the B segment group are
SEG0A, SEG0B, GEG1A, SEG1B…SEGNA,
Arrange them alternately like SEGNB, ECC・A, and ECC・B. According to this arrangement, if a burst error occurs in two segments, one of the two segments will be assigned to the A segment.
It is clear that one belongs to the B segment group and the other belongs to the B segment group. Therefore, since each segment group has a one-segment data error, error correction can be performed for each segment group.
第3図図示の構成はセグメント・データにエラ
ーが存在する場合の対策として十分に有効であ
る。しかし、第3図図示の如く複数のセグメン
ト・データにおける1つのセグメント・データ内
各セグメントを、他のセグメント・データと隣接
するように配置する構成は、例えば磁気デイスク
などにおいて書き込みあるいは読み出し時のいわ
ゆる回転待ち時間を少なくする技術として存在し
ている。 The configuration shown in FIG. 3 is sufficiently effective as a countermeasure against errors in segment data. However, as shown in FIG. 3, a configuration in which each segment in one segment data of a plurality of segment data is arranged adjacent to other segment data is difficult to use when writing or reading, for example, a magnetic disk. It exists as a technology to reduce rotation waiting time.
この点を考慮して、本発明において複数のトラ
ツクに亘るエラーに対処するようにしている。 With this in mind, the present invention addresses errors across multiple tracks.
第4図は、Aセグメント・グループおよびBセ
グメント・グループよりなるデータ群をトラツク
0およびトラツク1の2トラツクにパラレルに記
録する実施例を説明するための図である。この図
から明らかなように、トラツク0にはAセグメン
ト・グループのセグメントとBセグメント・グル
ープのセグメントとを、SEG0A,SEG1B,
SEG2A,SEG3B…SEGNB,ECC・Aのように
交互に配置し、かつ、トラツク1にはAセグメン
ト・グループのセグメントとBセグメント・グル
ープのセグメントとを、SEG0B,SEG1A,
SEG2B,SEG3A…SEGNA,ECC・Bのように
交互に配置する。このような配置によれば、トラ
ツク0あるいはトラツク1のセグメントに亘つて
バースト・エラーが発生したような場合にも、各
セグメント・グループについては、それぞれ1セ
グメント・データ・エラーであるから各セグメン
ト毎にエラー訂正が可能となる。 FIG. 4 is a diagram for explaining an embodiment in which a data group consisting of an A segment group and a B segment group is recorded on two tracks, track 0 and track 1, in parallel. As is clear from this figure, track 0 has segments of the A segment group and segments of the B segment group, SEG0A, SEG1B,
SEG2A, SEG3B...SEGNB, ECC・A are arranged alternately, and the segments of the A segment group and the segments of the B segment group are placed on track 1, SEG0B, SEG1A,
Arrange alternately like SEG2B, SEG3A...SEGNA, ECC・B. According to this arrangement, even if a burst error occurs across the segments of track 0 or track 1, each segment group will have a single segment data error, so the error will be ignored for each segment. error correction becomes possible.
上記実施例は、2トラツク・パラレル記録の場
合であるが3トラツク以上にパラレル記録する場
合においても、各トラツクにおいてAセグメン
ト・グループのセグメントとBセグメント・グル
ープのセグメントとが交互に配置されるようにす
れば良い。また、2つのセグメント・グループよ
りなるデータ群に限られるものではなく、複数の
例えばn組のセグメント・グループよりなるデー
タ群であつても、各セグメント・グループのセグ
メントが他のセグメント・グループのセグメント
と隣合うように交互にトラツクに配置すれば良い
ことは明らかである。この場合には、トラツク上
でnセグメントに亘るバースト・エラーが生じて
もエラーを訂正することが可能となる。 The above embodiment is for two-track parallel recording, but even when parallel recording is performed on three or more tracks, the segments of the A segment group and the segments of the B segment group are arranged alternately on each track. You should do it. Furthermore, the data group is not limited to a data group consisting of two segment groups, but even if the data group is a data group consisting of a plurality of, for example, n sets of segment groups, the segments of each segment group may overlap the segments of other segment groups. It is obvious that they should be placed alternately on the track so that they are adjacent to each other. In this case, even if a burst error occurs over n segments on the track, it is possible to correct the error.
次に、以上のように磁気記録媒体のトラツク上
に記録される磁気記録再生装置において、エラー
を検出し訂正する回路について説明する。 Next, a circuit for detecting and correcting errors in a magnetic recording/reproducing apparatus that records on tracks of a magnetic recording medium as described above will be described.
第1図は、第4図に示すように2トラツクにパ
ラレルに記録されたAセグメント・グループおよ
びBセグメント・グループよりなるデータ群につ
いて生じるエラーを検出し訂正するエラー検出訂
正回路を示す。なお、この回路はAセグメント・
グループについてのエラー検出訂正回路のみを示
しており、Bセグメント・グループについてのエ
ラー検出訂正回路も全く同一の回路が存在するが
図面上は省略している。図中、1は、磁気記録媒
体より読取られたデータのうちAセグメント・グ
ループに属するセグメントのセグメント・データ
およびエラー訂正コードがシリアルに順次転送さ
れて格納される第1データ・バツフア、2は、各
セグメントの情報データに付加されているエラー
検出コードに基づいて情報データのエラーを検出
するエラー検出回路である。このエラー検出回路
2は、通常は論理“1”信号を発生しており、情
報データのエラーを検出した場合には、論理
“0”信号を発生するように構成されている。3
は、エラー検出回路2の出力信号が供給され、A
セグメント・グループに何個のセグメント・デー
タ・エラーがあつたかを計数するエラー・カウン
タであり、1セグメント・データ・エラーである
か、あるいは2以上のセグメント・データ・エラ
ーであるマルチ・セグメント・データ・エラーで
あるかを示す情報を出力する。4は、第1デー
タ・バツフア1にAセグメント・グループのセグ
メントが順次供給される場合にセグメントの数を
計数するセグメント・カウンタである。5は、エ
ラー検出回路2から最初の“0”信号が入力され
たときにセグメント・カウンタ4の計数値を記憶
するレジスタである。6は、第1データ・バツフ
ア1よりパラレルに出力される1セグメントのデ
ータとエラー検出回路2の出力信号とのANDを
とるAND回路である。7は、エラー・パター
ン・レジスタであり、後述するように1セグメン
ト・データ・エラーの場合に、正しいセグメン
ト・データが最終的に格納されるレジスタであ
る。そして、このエラー・パターン・レジスタ7
には最初、オール“0”がセツトされる。8は、
AND回路6の出力データとエラー・パターン・
レジスタ7に格納されているデータとをビツト対
応でEORをとるEOR回路であり、EOR回路の出
力データは、エラー・パターン・レジスタ7に送
られ、エラー・パターン・レジスタ7に格納され
ている前のデータと置き換えられる。9は、
AND回路6からの出力データ、および1セグメ
ント・データ・エラーの場合にエラー・パター
ン・レジスタ7に格納されているデータが供給さ
れる第2データ・バツフアである。10は、エラ
ー・パターン・レジスタ7からの出力データを否
定するNOT回路、11は、エラー検出回路2の
出力信号がセツト入力端子Sに供給され、エラ
ー・カウンタ3のマルチ・セグメント・データ・
エラーの発生を示す“1”信号がリセツト入力端
子Rに供給されるフリツプフロツプである。12
は、NOT回路10からの出力データ、フリツプ
フロツプ11の出力信号およびAセグメント・グ
ループのデータの読込みが終了したことを示すデ
ータ・エンド信号、すなわち“1”信号が供給さ
れ、エラーの有無を示す情報を出力するNAND
回路である。 FIG. 1 shows an error detection and correction circuit for detecting and correcting errors occurring in a data group consisting of an A segment group and a B segment group recorded in parallel on two tracks as shown in FIG. Note that this circuit is A segment/
Only the error detection and correction circuit for the group is shown, and although there is an identical error detection and correction circuit for the B segment group, it is omitted from the drawing. In the figure, 1 is a first data buffer in which segment data and error correction codes of segments belonging to the A segment group among data read from a magnetic recording medium are serially transferred and stored; 2 is a first data buffer; This is an error detection circuit that detects errors in information data based on error detection codes added to the information data of each segment. The error detection circuit 2 normally generates a logic "1" signal, and is configured to generate a logic "0" signal when an error in information data is detected. 3
is supplied with the output signal of the error detection circuit 2, and A
This is an error counter that counts the number of segment data errors in a segment group, and is a multi-segment data error that is one segment data error or two or more segment data errors.・Output information indicating whether there is an error. 4 is a segment counter that counts the number of segments when the segments of the A segment group are sequentially supplied to the first data buffer 1; A register 5 stores the count value of the segment counter 4 when the first "0" signal is input from the error detection circuit 2. Reference numeral 6 denotes an AND circuit that performs an AND operation between one segment of data output in parallel from the first data buffer 1 and the output signal of the error detection circuit 2. Reference numeral 7 denotes an error pattern register, which is a register in which correct segment data is finally stored in the case of a one-segment data error, as will be described later. And this error pattern register 7
Initially, all "0" are set. 8 is
AND circuit 6 output data and error pattern
This is an EOR circuit that performs EOR on the data stored in register 7 on a bit-by-bit basis.The output data of the EOR circuit is sent to error pattern register 7, and the data stored in error pattern register 7 is will be replaced with the data of 9 is
This is a second data buffer to which the output data from the AND circuit 6 and the data stored in the error pattern register 7 in the case of a one-segment data error are supplied. 10 is a NOT circuit which negates the output data from the error pattern register 7; 11 is a NOT circuit to which the output signal of the error detection circuit 2 is supplied to the set input terminal S, and which outputs the multi-segment data of the error counter 3;
This is a flip-flop whose reset input terminal R is supplied with a "1" signal indicating the occurrence of an error. 12
is supplied with the output data from the NOT circuit 10, the output signal of the flip-flop 11, and a data end signal indicating that reading of the data of the A segment group has been completed, that is, a "1" signal, and information indicating the presence or absence of an error. NAND that outputs
It is a circuit.
次に、第1図のエラー検出訂正回路の動作を、
セグメント・データ・エラーがない場合、1セグ
メント・データ・エラーの場合、2以上のセグメ
ント・データ・エラーの場合のそれぞれに分けて
説明する。 Next, the operation of the error detection and correction circuit shown in Fig. 1 is as follows.
The case where there is no segment data error, the case where there is one segment data error, and the case where there are two or more segment data errors will be explained separately.
セグメント・データ・エラーがない場合;
第4図に示すように磁気記録媒体に記録された
Aセグメント・グループおよびBセグメント・グ
ループよりなるデータ群を読取り、Aセグメン
ト・グループのデータをセグメント毎に順次、す
なわちセグメントSEG0A,SEG1A…SEGNA,
ECC・Aの順次で第1データ・バツフアにシリ
アルに転送して格納する。セグメント・カウンタ
4では、第1データバツフアに送られてくるセグ
メントの個数を計数している。エラー検出回路2
は、第1データ・バツフアに最初に格納されたセ
グメントSEG0Aの情報データのエラーを、この
情報データに付加されたエラー検出コードにより
検出する。今、情報データにエラーはないから、
エラー検出回路2は“1”信号を出力し、この
“1”信号は、AND回路6の一方の入力端子およ
びフリツプフロツプ11のセツト入力端子にそれ
ぞれ入力される。フリツプフロツプ11はセツト
され、“1”信号を出力する。一方、第一デー
タ・バツフア1に格納されていたセグメント・デ
ータは、AND回路6の他方の入力端子(複数の
入力端子)にパラレルに入力され、AND回路6
を経て第2データ・バツフア9に転送され格納さ
れると共に、EOR回路8に入力される。 When there is no segment data error; As shown in Figure 4, read the data group consisting of the A segment group and B segment group recorded on the magnetic recording medium, and sequentially read the data of the A segment group segment by segment. , i.e. segments SEG0A, SEG1A…SEGNA,
The data is serially transferred and stored in the first data buffer in the order of ECC and A. The segment counter 4 counts the number of segments sent to the first data buffer. Error detection circuit 2
detects an error in the information data of segment SEG0A, which is first stored in the first data buffer, using an error detection code added to this information data. There are no errors in the information data now, so
The error detection circuit 2 outputs a "1" signal, and this "1" signal is input to one input terminal of the AND circuit 6 and the set input terminal of the flip-flop 11, respectively. Flip-flop 11 is set and outputs a "1" signal. On the other hand, the segment data stored in the first data buffer 1 is input in parallel to the other input terminal (multiple input terminals) of the AND circuit 6.
The data is transferred to the second data buffer 9 and stored therein, and is also input to the EOR circuit 8.
EOR回路8では、第1データ・バツフア1よ
り入力されたセグメント・データとエラー・パタ
ーン・レジスタ7に格納されているオール“0”
データとをビツト対応にEORして、その結果を
エラー・パターン・レジスタ7に入力して、オー
ル“0”データと置き換える。 In the EOR circuit 8, the segment data inputted from the first data buffer 1 and all "0" stored in the error pattern register 7 are processed.
The data is EORed bit by bit, and the result is input to the error pattern register 7, replacing all "0" data.
以上のようにして、順次セグメント・データが
処理され、第2データ・バツフア9にAセグメン
ト・グループの全セグメント・データが格納され
る。Aセグメント・グループの最後のセグメント
であるエラー訂正コード・セグメントECC・A
が第1・データ・バツフア1に入力されると、エ
ラー訂正コードは、AND回路6を経て、EOR回
路8に入力される。この場合、エラー訂正コード
は、一般には、第2データ・バツフアには格納さ
れない。EOR回路8では、最終的なEOR計算が
なされ、最終的な結果がエラー・パターン・レジ
スタ7に格納される。前記(1)式および(3)式より明
らかなように、全セグメント・データにエラーが
ない場合には、
A0A1…ANEA
はオール“0”となる。したがつて、エラー・パ
ターン・レジスタ7の最終的な内容はオール
“0”であり、このオール“0”データはNOT回
路10にパラレルに入力され、オール“1”デー
タに反転されてNAND回路12の複数の入力端
子にパラレルに入力される。一方、フリツプフロ
ツプ11はセツト状態にあつて“1”信号を出力
し、この“1”信号はNAND回路12に入力さ
れている。したがつて、データ・エンドを示す
“1”信号がNAND回路12に入力されたとき、
“0”信号を出力し、この“0”信号はAセグメ
ント・グループのセグメント・データにエラーが
なかつたことを示している。そして、第2デー
タ・バツフアに格納されているエラーのないセグ
メント・データが出力される。 In the manner described above, the segment data is sequentially processed and all segment data of the A segment group is stored in the second data buffer 9. Error correction code segment ECC A, which is the last segment of the A segment group
When the error correction code is input to the first data buffer 1, the error correction code is input to the EOR circuit 8 via the AND circuit 6. In this case, the error correction code is generally not stored in the second data buffer. The EOR circuit 8 performs the final EOR calculation, and the final result is stored in the error pattern register 7. As is clear from equations (1) and (3) above, if there is no error in all segment data, A 0 A 1 . . . A N E A will be all "0". Therefore, the final content of the error pattern register 7 is all "0", and this all "0" data is input in parallel to the NOT circuit 10, inverted to all "1" data, and sent to the NAND circuit. The signals are input in parallel to 12 input terminals. On the other hand, the flip-flop 11 is in the set state and outputs a "1" signal, and this "1" signal is input to the NAND circuit 12. Therefore, when a "1" signal indicating the data end is input to the NAND circuit 12,
A "0" signal is output, and this "0" signal indicates that there is no error in the segment data of the A segment group. The error-free segment data stored in the second data buffer is then output.
1セグメント・データ・エラーの場合;
エラーのあるセグメント・データが第1デー
タ・バツフア1に転送されてくると、エラー検出
回路2は“0”信号を出力する。この“0”信号
は、レジスタ5、エラー・カウンタ3、AND回
路6の一方の入力端子に入力される。レジスタ5
は、そのときのセグメント・カウンタ4の計数値
を読み込む。この計数値は、エラーのあるセグメ
ントが何番目のセグメントであるかを示してい
る。一方、エラー・カウンタ3の計数値は1とな
り、1セグメント・データ・エラーがあることを
示している。In the case of one segment data error: When segment data with an error is transferred to the first data buffer 1, the error detection circuit 2 outputs a "0" signal. This "0" signal is input to one input terminal of the register 5, error counter 3, and AND circuit 6. register 5
reads the count value of segment counter 4 at that time. This count value indicates the number of the segment in which the error occurred. On the other hand, the count value of error counter 3 becomes 1, indicating that there is a 1 segment data error.
AND回路6は、エラー検出回路2の“0”信
号により抑止される結果、第1データ・バツフア
のエラーのあるセグメント・データは第2デー
タ・バツフア9には格納されず、第2データ・バ
ツフア9のその領域はオール“0”となる。 As a result of the AND circuit 6 being inhibited by the "0" signal of the error detection circuit 2, the segment data with the error in the first data buffer is not stored in the second data buffer 9, and is stored in the second data buffer 9. That area of 9 becomes all "0".
Aセグメント・グループのすべてのセグメント
の入力が終了すると、前記(3)式より明らかなよう
に最終的にエラー・パターン・レジスタ7に格納
されるデータは、エラーのあつたセグメント・デ
ータに一致している。したがつて、エラー・パタ
ーン・レジスタ7のデータを、第2データ・バツ
フアに入力して、レジスタ5によつて指示される
オール“0”のデータ領域に格納すれば、エラー
訂正されたAセグメント・グループの全セグメン
ト・データを第2データ・バツフアより出力する
ことができる。 When the input of all segments of the A segment group is completed, the data finally stored in the error pattern register 7 matches the segment data in which the error occurred, as is clear from the above formula (3). ing. Therefore, if the data in the error pattern register 7 is input to the second data buffer and stored in the all "0" data area indicated by the register 5, the error-corrected A segment will be created. - All segment data of the group can be output from the second data buffer.
一方、1セグメント・データ・エラーの故に、
エラー・パターン・レジスタ7の内容であるビツ
トパターン中には少なくとも1個の“1”ビツト
を必ず含んでおり、したがつてNOT回路10の
出力中には必ず“0”ビツトを含むこととなる。
このため、NAND回路12にデータ・エンド信
号“1”が入力されると、NAND回路12は
“1”信号を出力し、この“1”信号はAセグメ
ント・グループのセグメント・データにエラーが
あつたことを示している。 On the other hand, due to one segment data error,
The bit pattern that is the contents of the error pattern register 7 always contains at least one "1" bit, and therefore the output of the NOT circuit 10 always contains a "0" bit. .
Therefore, when a data end signal "1" is input to the NAND circuit 12, the NAND circuit 12 outputs a "1" signal, and this "1" signal indicates that there is an error in the segment data of the A segment group. It shows that
2以上のセグメント・データ・エラーの場合;
Aセグメント・グループに2以上のセグメン
ト・データ・エラーが存在する場合、エラー・カ
ウンタ3の計数値は2以上となり、マルチ・セグ
メント・データ・エラーがあることを示してい
る。そして、マルチ・セグメント・データ・エラ
ーの場合には、第2データ・バツフアのセグメン
ト・データを訂正することはできない。このよう
な場合、エラー・パターン・レジスタ7の最終的
なデータのビツトパターンに“1”を含むことが
ほとんどであり、NAND回路12にデータ・エ
ンド信号“1”が入力されると、NAND回路1
2は“1”信号を出力し、データ・エラーがあつ
たことを示す。In the case of 2 or more segment data errors; If there are 2 or more segment data errors in the A segment group, the count value of error counter 3 will be 2 or more, indicating that there is a multi-segment data error. It is shown that. In the case of a multi-segment data error, the segment data in the second data buffer cannot be corrected. In such a case, the bit pattern of the final data in the error pattern register 7 almost always includes "1", and when the data end signal "1" is input to the NAND circuit 12, the NAND circuit 1
2 outputs a "1" signal, indicating that a data error has occurred.
しかし、場合によつてはエラー・パターン・レ
ジスタ7の最終的なデータがオール“0”となる
こともあり得る。このような場合、フリツプフロ
ツプ11がセツト状態のままであれば、NAND
回路12が“0”信号を出力し、マルチ・セグメ
ント・データ・エラーにもかかわらずエラー無し
の誤つた情報を与えてしまうこととなる。 However, in some cases, the final data in the error pattern register 7 may be all "0". In such a case, if flip-flop 11 remains set, the NAND
Circuit 12 will output a "0" signal, giving erroneous information that there is no error despite the multi-segment data error.
このような状態を防止するためにマルチ・セグ
メント・データ・エラーの場合には、フリツプフ
ロツプ11のリセツト入力端子Rに、エラー・カ
ウンタ3のマルチ・セグメント・データ・エラー
の発生を示すリセツト信号を入力してフリツプフ
ロツプ11をリセツトしフリツプフロツプが
“0”信号を出力するようにしている。したがつ
て、エラー・パターン・レジスタ7の内容がオー
ル“0”であつても、NAND回路12の出力は
“1”となり、エラーの発生を示すことが可能と
なつている。 To prevent such a situation, in the case of a multi-segment data error, a reset signal indicating the occurrence of a multi-segment data error of the error counter 3 is input to the reset input terminal R of the flip-flop 11. The flip-flop 11 is reset so that the flip-flop outputs a "0" signal. Therefore, even if the contents of the error pattern register 7 are all "0", the output of the NAND circuit 12 will be "1", making it possible to indicate the occurrence of an error.
以上Aセグメント・グループのデータについて
のエラー検出訂正について説明したが、Bセグメ
ント・グループについても第1図に示すエラー検
出訂正回路と同様の他の回路によつてエラー検出
訂正を行うことができることは明らかである。 The error detection and correction for the A segment group data has been explained above, but it is also possible to perform error detection and correction for the B segment group using another circuit similar to the error detection and correction circuit shown in FIG. it is obvious.
次に第5図により、図に示した形式で記録され
たデータをAセグメント・グループのセグメント
とBセグメント・グループのセグメントとを分離
する例を説明する。 Next, with reference to FIG. 5, an example will be described in which data recorded in the format shown in the figure is separated into segments of the A segment group and segments of the B segment group.
図において13は、磁気記録媒体上にシリアル
に記録されたデータ群を磁気ヘツドで読み取り、
復調された結果がシリアルデータとして格納され
るシフトレジスタ。14はシフトレジスタ13に
シリアルに蓄積されたデータをパラレルに読み出
し、セグメントとの境界に記録された同期パター
ンを検出するデコーダ。15はAセグメント・グ
ループのセグメントのデータを格納するデータバ
ツフア。16はBセグメント・グループのセグメ
ントデータを格納するデータバツフア。17はデ
コーダ14からの同期パターン検出信号により交
互に反転し、データバツフア15,16を交互に
データの取り込みを可能とするライトイネーブル
信号を出力するフリツプフロツプ回路をそれぞれ
示す。 In the figure, 13 reads a data group serially recorded on a magnetic recording medium with a magnetic head;
A shift register in which the demodulated results are stored as serial data. A decoder 14 reads out the data serially stored in the shift register 13 in parallel and detects a synchronization pattern recorded at the boundary with the segment. 15 is a data buffer for storing segment data of the A segment group; A data buffer 16 stores segment data of the B segment group. Reference numeral 17 indicates a flip-flop circuit which outputs a write enable signal which is alternately inverted by the synchronization pattern detection signal from the decoder 14 and which enables the data buffers 15 and 16 to alternately take in data.
磁気記録媒体上に記録されたデータには、各セ
グメントの境界において同期パターンが記録され
ている。この同期パターンは、データ中には存在
しないような特定のパターンであつて、このパタ
ーンを検出する事によりセグメントの境界を検出
し、各グループに属するセグメントを分離する。
磁気記録媒体上に記録されたシリアルデータは、
復調されて、所定のバイト単位で転送されシフト
レジスタ13に格納される。シフトレジスタ13
に格納されたデータはパラレルに読み出されデコ
ーダ14に入力される。 Data recorded on a magnetic recording medium has a synchronization pattern recorded at the boundary of each segment. This synchronization pattern is a specific pattern that does not exist in the data, and by detecting this pattern, segment boundaries are detected and segments belonging to each group are separated.
Serial data recorded on magnetic recording media is
The signal is demodulated, transferred in predetermined byte units, and stored in the shift register 13. shift register 13
The data stored in the decoder 14 is read out in parallel and input to the decoder 14.
一方シフトレジスタ13が読み出されたデータ
は、データバツフア15,16にも送出されてお
り、フリツプフロツプ回路17により、ライトイ
ネーブル信号が出力されている側のデータバツフ
ア15または16にデータが格納される。データ
バツフア15または16へのデータの格納は、デ
コーダ14により同期ターンが検出されるまでは
いずれか一方のデータバツフア15又は16にデ
ータの格納をつづける。デコーダ4により同期パ
ターンが検出されると、この検出出力によりフリ
ツプフロツプ回路17は反転し、先にライトイネ
ーブル状態となつていたデータバツフア15又は
16とは異なる側のデータバツフア15又は16
がライトイネーブルとされ、次の同期パターンが
検出されるまでの間、データの格納が行われる。 On the other hand, the data read out from the shift register 13 is also sent to the data buffers 15 and 16, and the flip-flop circuit 17 stores the data in the data buffer 15 or 16 to which the write enable signal is output. Data continues to be stored in either one of the data buffers 15 or 16 until the decoder 14 detects a synchronous turn. When the synchronization pattern is detected by the decoder 4, the flip-flop circuit 17 is inverted by this detection output, and the data buffer 15 or 16 on the side different from the data buffer 15 or 16 that was previously in the write enable state is
is set to write enable, and data is stored until the next synchronization pattern is detected.
このようにして、一連のセグメントデータが群
がセグメント・グループ毎に分離されてデータバ
ツフア15,16に格納される。その後このデー
タバツフア15又は16の内容を第1図で説明し
た第1データ・バツフア1に転送してデータのエ
ラー検出訂正が行われる。 In this way, a series of segment data is separated into segment groups and stored in the data buffers 15 and 16. Thereafter, the contents of this data buffer 15 or 16 are transferred to the first data buffer 1 explained in FIG. 1, and error detection and correction of the data is performed.
以上説明したように本発明によれば、1セグメ
ント・グループを、それぞれが情報データとこの
情報データに付加されエラーを検出するエラー検
出コードとを含む複数セグメント・データと、こ
れら複数のセグメント・データの排他的論理和を
とつて作成されたエラー訂正コードとにより構成
し、n組のセグメント・グループよりなるデータ
群を磁気記録媒体のトラツク上に記録する場合
に、各セグメント・グループのセグメントを他の
セグメント・グループのセグメントに隣合うよう
に交互に配置しているので、n個のセグメントに
亘つてバースト・エラーが生じても、各セグメン
ト・グループについてみれば1つのセグメント・
データ・エラーであるからエラーを検出し且つ訂
正することが可能となる。したがつて、本発明に
よれば、特にデータを1トラツク・シリアルある
いは2トラツク・パラレルで記録再生するカセツ
トテープ装置に最適で且つ簡単な構成のエラー検
出訂正方式を提供することができる。
As explained above, according to the present invention, one segment group is composed of a plurality of segment data each including information data and an error detection code added to the information data to detect an error; When a data group consisting of n segment groups is recorded on a track of a magnetic recording medium, the segments of each segment group are Since the segments of the segment groups are arranged alternately adjacent to each other, even if a burst error occurs across n segments, for each segment group, only one segment
Since it is a data error, it is possible to detect and correct the error. Therefore, according to the present invention, it is possible to provide an error detection and correction system that is particularly suitable for a cassette tape device that records and reproduces data on a one-track serial or two-track parallel basis and has a simple configuration.
第1図は本発明磁気記録再生装置のエラー検出
訂正方式の一実施例を説明するための図、第2図
は従来のエラー検出訂正方式による磁気記録媒体
のトラツク上におけるセグメントの記録状態を説
明するための図、第3図は本発明の前提として考
慮された構成例を示す図、第4図は本発明の実施
例における磁気記録媒体のトラツク上におけるセ
グメントの記録状態を説明するための図、第5図
は磁気記録媒体上に記録されたデータをセグメン
ト・グループ単位に分離する例を説明するための
図である。
図中、1は第1データ・バツフア、2はエラー
検出回路、3はエラー・カウンタ、4はセグメン
ト・カウンタ、5はレジスタ、6はAND回路、
7はエラー・パターン・レジスタ、8はEOR回
路、9は第2データ・バツフア、10はNOT回
路、11はフリツプフロツプ、12はNAND回
路をそれぞれ示す。
FIG. 1 is a diagram for explaining an embodiment of the error detection and correction method of the magnetic recording and reproducing apparatus of the present invention, and FIG. 2 is a diagram for explaining the recording state of segments on a track of a magnetic recording medium using the conventional error detection and correction method. FIG. 3 is a diagram showing a configuration example considered as a premise of the present invention, and FIG. 4 is a diagram for explaining the recording state of segments on tracks of a magnetic recording medium in an embodiment of the present invention. , FIG. 5 is a diagram for explaining an example of separating data recorded on a magnetic recording medium into segments and groups. In the figure, 1 is a first data buffer, 2 is an error detection circuit, 3 is an error counter, 4 is a segment counter, 5 is a register, 6 is an AND circuit,
7 is an error pattern register, 8 is an EOR circuit, 9 is a second data buffer, 10 is a NOT circuit, 11 is a flip-flop, and 12 is a NAND circuit.
Claims (1)
ータと該情報データに付加され該情報データのエ
ラーを検出するエラー検出コードとよりなるセグ
メント・データを含む複数のセグメントと、該複
数のセグメントの各セグメント・データを順次排
他的論理和して作成されたエラー訂正コードのデ
ータを含むセグメントとからなり、 複数の該セグメント・グループが磁気記録媒体
のトラツク上に配置され、かつ読出された情報デ
ータとエラー訂正コードとから、前記セグメント
におけるエラーを訂正するエラー訂正機構を有す
る 磁気記録再生装置におけるエラー検出訂正方式
において、 前記セグメント・グループの複数個分のセグメ
ント・グループをまとめ、当該セグメント・グル
ープを構成する各セグメントを、前記複数個と同
数の複数個の上記トラツク上に分配して配置する
よう構成すると共に、 当該まとめられた複数個のセグメント・グルー
プにおいて、当該各1つのセグメント・グループ
内の各セグメントが異なるセグメント・グループ
のセグメントと隣り合うように前記複数個の夫々
のトラツク上に配置されてなる ことを特徴とする磁気記録再生装置におけるエラ
ー検出訂正方式。[Scope of Claims] 1. A segment group includes a plurality of segments each including segment data consisting of information data and an error detection code added to the information data to detect errors in the information data; A segment containing error correction code data created by sequentially exclusive ORing each segment data of the segment, and a plurality of segment groups are arranged on a track of a magnetic recording medium and read out. In an error detection and correction method for a magnetic recording/reproducing device having an error correction mechanism for correcting errors in the segment from information data and an error correction code, a plurality of segment groups of the segment groups are combined, and the segment group is The segments constituting the group are distributed and arranged on the same number of tracks as the plurality of tracks, and in the plurality of segment groups, each segment group is 1. An error detection and correction system in a magnetic recording/reproducing apparatus, characterized in that each segment of the track is arranged on each of the plurality of tracks so as to be adjacent to a segment of a different segment group.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59180987A JPS6182379A (en) | 1984-08-30 | 1984-08-30 | Error detection and correction method in magnetic recording and reproducing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59180987A JPS6182379A (en) | 1984-08-30 | 1984-08-30 | Error detection and correction method in magnetic recording and reproducing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6182379A JPS6182379A (en) | 1986-04-25 |
JPH0580755B2 true JPH0580755B2 (en) | 1993-11-10 |
Family
ID=16092757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59180987A Granted JPS6182379A (en) | 1984-08-30 | 1984-08-30 | Error detection and correction method in magnetic recording and reproducing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6182379A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4955311A (en) * | 1972-09-27 | 1974-05-29 | ||
JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
-
1984
- 1984-08-30 JP JP59180987A patent/JPS6182379A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4955311A (en) * | 1972-09-27 | 1974-05-29 | ||
JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
Also Published As
Publication number | Publication date |
---|---|
JPS6182379A (en) | 1986-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0163566B1 (en) | Error correction method | |
US5757824A (en) | Code error correction apparatus | |
US5163136A (en) | System for assembling playback data frames using indexed frame buffer group according to logical frame numbers in valid subcode or frame header | |
JP2554743B2 (en) | Error correction device for reproduction | |
JPH0770177B2 (en) | Digital signal reproducing device | |
JPH02301074A (en) | Signal transferring apparatus | |
KR0138119B1 (en) | Apparatus for reproducing a digital signal | |
KR0178514B1 (en) | Decryptor | |
US5325364A (en) | Method for error correction and circuit for realizing same | |
JPH0580755B2 (en) | ||
JP2702939B2 (en) | Digital signal reproduction device | |
JP2730892B2 (en) | Disc recording method | |
JP2664267B2 (en) | Code error correction device | |
JPH0344394B2 (en) | ||
JPS62256270A (en) | error correction device | |
JPH04186559A (en) | Magnetic tape reading control method | |
JP2724632B2 (en) | Multi-track digital tape recorder | |
EP0410897B1 (en) | Apparatus for reproducing digital signal | |
JP3768640B2 (en) | Playback device | |
JPS6359220A (en) | Error correcting method | |
JPS601675A (en) | Error detecting circuit | |
JPH11134818A (en) | Digital signal reproducing apparatus and digital signal reproducing method | |
JPH0756735B2 (en) | Decoding method of error correction code | |
JP2002074861A (en) | Digital data reproducing apparatus and reproducing method | |
JPS62252580A (en) | Malfunction detecting system in digital recording and reproducing device |