JPH0568108B2 - - Google Patents
Info
- Publication number
- JPH0568108B2 JPH0568108B2 JP62216785A JP21678587A JPH0568108B2 JP H0568108 B2 JPH0568108 B2 JP H0568108B2 JP 62216785 A JP62216785 A JP 62216785A JP 21678587 A JP21678587 A JP 21678587A JP H0568108 B2 JPH0568108 B2 JP H0568108B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- concentration
- semiconductor layer
- depth
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/171—Varistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の産業上の利用分野〕
本発明は、同調素子に好適な可変容量ダイオー
ド装置の製造方法に関し、表面からの深さ方向の
不純物濃度分布の制御の容易な製造方法に係るも
のである。
ド装置の製造方法に関し、表面からの深さ方向の
不純物濃度分布の制御の容易な製造方法に係るも
のである。
近年、電子同調回路では、可変容量ダイオード
装置が同調素子として多用されている。従来は電
圧範囲の広い可変容量ダイオード装置が要求され
ていた。可変容量ダイオード装置は、逆バイアス
電圧（以下、印加電圧と称する。）によつて接合
間の電位差が増大すると空乏層幅が半導体層の不
純物濃度に応じて拡がる。通常、電圧範囲の広い
可変容量ダイオード装置の達成するには、空乏層
の拡がる側の半導体層の不純物濃度をガウス分布
に近似するように製造することによつて、不純物
濃度が滑らかに減少する半導体層を形成して印加
電圧に応じて空乏層幅の拡がりを緩やかに増大す
るように調整されている。しかしながら、昨今で
は、印加電圧の少ない範囲の変化に対して、空乏
層幅の変化する範囲を大きくし、且つ充分に同調
容量を取り得る可変容量ダイオード装置が要求さ
れている。
装置が同調素子として多用されている。従来は電
圧範囲の広い可変容量ダイオード装置が要求され
ていた。可変容量ダイオード装置は、逆バイアス
電圧（以下、印加電圧と称する。）によつて接合
間の電位差が増大すると空乏層幅が半導体層の不
純物濃度に応じて拡がる。通常、電圧範囲の広い
可変容量ダイオード装置の達成するには、空乏層
の拡がる側の半導体層の不純物濃度をガウス分布
に近似するように製造することによつて、不純物
濃度が滑らかに減少する半導体層を形成して印加
電圧に応じて空乏層幅の拡がりを緩やかに増大す
るように調整されている。しかしながら、昨今で
は、印加電圧の少ない範囲の変化に対して、空乏
層幅の変化する範囲を大きくし、且つ充分に同調
容量を取り得る可変容量ダイオード装置が要求さ
れている。
従来の可変容量ダイオード装置の製造方法につ
いて、第３図に基づき説明する。図の横軸が半導
体基体表面からの深さXiを示し、縦軸が対数目盛
りで不純物濃度Ｃを示している。
いて、第３図に基づき説明する。図の横軸が半導
体基体表面からの深さXiを示し、縦軸が対数目盛
りで不純物濃度Ｃを示している。
第３図の点線で示した曲線１０は、イオン注入
法によつて形成されたN+導電型の半導体層の不
純物濃度を示している。このN+導電型の半導体
層に、実線で示した曲線１１のP+導電型の半導
体層をイオン注入法によつて形成する。このよう
な製造工程によりPN接合Ｊを形成して、可変容
量ダイオード装置が形成されている。従つて、曲
線１２のN+導電型の半導体層の不純物濃度は、
PN接合Ｊを除き滑らかに減少するが、この濃度
曲線１２は、曲線１０に近似したガウス分布状の
濃度分布となつているのが通例である。
法によつて形成されたN+導電型の半導体層の不
純物濃度を示している。このN+導電型の半導体
層に、実線で示した曲線１１のP+導電型の半導
体層をイオン注入法によつて形成する。このよう
な製造工程によりPN接合Ｊを形成して、可変容
量ダイオード装置が形成されている。従つて、曲
線１２のN+導電型の半導体層の不純物濃度は、
PN接合Ｊを除き滑らかに減少するが、この濃度
曲線１２は、曲線１０に近似したガウス分布状の
濃度分布となつているのが通例である。
しかし、N+導電型半導体層の不純物濃度は、
深さXiの不純物濃度をAiとすると、N+導電型の
不純物濃度の最も高い所をA1として、順次A2、
A3……Aiとすると、PN接合近傍を除き、Ai＞
Ai+1の関係となつている。ところでA1、A2、A3
の領域は、ガウス分布に近似した濃度分布をして
おり、この部分が膨らむ傾向にある。この膨らみ
を、印加電圧と容量の関係を片対数で示した第４
図で説明する。
深さXiの不純物濃度をAiとすると、N+導電型の
不純物濃度の最も高い所をA1として、順次A2、
A3……Aiとすると、PN接合近傍を除き、Ai＞
Ai+1の関係となつている。ところでA1、A2、A3
の領域は、ガウス分布に近似した濃度分布をして
おり、この部分が膨らむ傾向にある。この膨らみ
を、印加電圧と容量の関係を片対数で示した第４
図で説明する。
第４図の（）に示すように、不純物濃度の変
化に対応して容量の最大値Cnaxから最小値Cnioま
での変化が、直線的に減少するのではなく、不純
物濃度分布に対応したＳ字に近い容量曲線（）
を示している。従つて、同調素子として使用する
電圧範囲が広い場合は、比較的問題はないが、従
来と同様な構造の可変容量ダイオード装置によつ
て、狭い電圧範囲で同調容量を取ろうとすると、
即ち、印加電圧が１乃至2Vの低電圧で使用する
場合には、第４図の（）のような容量曲線とな
り、充分に容量変化が取り得ない欠点があり、可
変容量ダイオード装置の特性の改善が必要となつ
ていた。
化に対応して容量の最大値Cnaxから最小値Cnioま
での変化が、直線的に減少するのではなく、不純
物濃度分布に対応したＳ字に近い容量曲線（）
を示している。従つて、同調素子として使用する
電圧範囲が広い場合は、比較的問題はないが、従
来と同様な構造の可変容量ダイオード装置によつ
て、狭い電圧範囲で同調容量を取ろうとすると、
即ち、印加電圧が１乃至2Vの低電圧で使用する
場合には、第４図の（）のような容量曲線とな
り、充分に容量変化が取り得ない欠点があり、可
変容量ダイオード装置の特性の改善が必要となつ
ていた。
本発明は、上述の如き問題点を解消する為にな
されたもので、その主な目的は、低電圧であつて
も充分に同調容量が取り得る改良された可変容量
ダイオード装置の製造方法を提供するにある。
されたもので、その主な目的は、低電圧であつて
も充分に同調容量が取り得る改良された可変容量
ダイオード装置の製造方法を提供するにある。
本発明の他の目的は、印加電圧に対して対数目
盛りで略直線的に容量が変化する可変容量ダイオ
ード装置の製造方法を提供するにある。
盛りで略直線的に容量が変化する可変容量ダイオ
ード装置の製造方法を提供するにある。
本発明の更に他の目的は、所定の深さの不純物
濃度を容易に低減することのできる可変容量ダイ
オード装置の製造方法を提供するにある。
濃度を容易に低減することのできる可変容量ダイ
オード装置の製造方法を提供するにある。
本発明は、同調素子に用いられる可変容量ダイ
オード装置の製造方法に関するものであり、PN
接合面から深くなるに従つて、高濃度に注入され
た不純物濃度が次第に減少する第１導電型の半導
体層を有する可変容量ダイオード装置であつて、
第１導電型の半導体層が、PN接合の近傍を除き
PN接合から深さXiに対する不純物濃度をAiとす
ると、次式が成り立つ領域がある。
オード装置の製造方法に関するものであり、PN
接合面から深くなるに従つて、高濃度に注入され
た不純物濃度が次第に減少する第１導電型の半導
体層を有する可変容量ダイオード装置であつて、
第１導電型の半導体層が、PN接合の近傍を除き
PN接合から深さXiに対する不純物濃度をAiとす
ると、次式が成り立つ領域がある。
Ai≦Ai+1（ｉ＝１、２……ｎ）
この関係が成り立つ点が、第１導電型の半導体
層に少なくとも一つ存在するように製造されたも
のであり、半導体基体に形成された第１導電型の
不純物元素の濃度より、第２の導電型の不純物元
素が低濃度であり、且つ、所定の深さの第２の導
電型の不純物元素の濃度が第１導電型の不純物元
素の濃度と略等しいか、或いは近傍に達するよう
な濃度分布を有する第２の導電型の拡散層を形成
する工程を含む可変容量ダイオード装置の製造方
法である。
層に少なくとも一つ存在するように製造されたも
のであり、半導体基体に形成された第１導電型の
不純物元素の濃度より、第２の導電型の不純物元
素が低濃度であり、且つ、所定の深さの第２の導
電型の不純物元素の濃度が第１導電型の不純物元
素の濃度と略等しいか、或いは近傍に達するよう
な濃度分布を有する第２の導電型の拡散層を形成
する工程を含む可変容量ダイオード装置の製造方
法である。
第１図は、本発明に係る可変容量ダイオード装
置の一実施例の濃度分布を示す図であり、図の横
軸は半導体表面の深さXiを示し、縦軸は対数目盛
りで不純物濃度Ｃを示す。
置の一実施例の濃度分布を示す図であり、図の横
軸は半導体表面の深さXiを示し、縦軸は対数目盛
りで不純物濃度Ｃを示す。
本発明に係る第１図の如き濃度分布を有する可
変容量ダイオード装置は、不純物濃度が曲線４，
５の如く分布するN+導電型の半導体層に、イオ
ン注入工程等により、半導体基体に不純物濃度が
曲線３の如く分布するP+導電型の半導体層を形
成する。この工程によつて半導体基体表面から深
さX1近傍にPN接合が形成され、且つ、半導体基
体表面から深さX3にN+導電型半導体層のドナー
濃度の低い点（変曲点Ｔ）が形成される。この変
曲点Ｔによつて、不純物の濃度分布曲線の膨らみ
を抑え、印加電圧に対する濃度の分布を第２図
（）の逆Ｓ字曲線から略直線的な分布曲線（）
にするものである。
変容量ダイオード装置は、不純物濃度が曲線４，
５の如く分布するN+導電型の半導体層に、イオ
ン注入工程等により、半導体基体に不純物濃度が
曲線３の如く分布するP+導電型の半導体層を形
成する。この工程によつて半導体基体表面から深
さX1近傍にPN接合が形成され、且つ、半導体基
体表面から深さX3にN+導電型半導体層のドナー
濃度の低い点（変曲点Ｔ）が形成される。この変
曲点Ｔによつて、不純物の濃度分布曲線の膨らみ
を抑え、印加電圧に対する濃度の分布を第２図
（）の逆Ｓ字曲線から略直線的な分布曲線（）
にするものである。
さて、PN接合の容量Ｃには、空乏層幅Ｗと
PN接合の面積Ｓとの間に次のような関係が成り
立つことは周知である。
PN接合の面積Ｓとの間に次のような関係が成り
立つことは周知である。
Ｃ＝εS／Ｗ ……(1)
（但し、εはシリコンの比誘電率と真空中の誘電
率の積であり、εは1.062×10-8である。） 一方、接合容量Ｃの値を小さくする為には、
PN接合の面積Ｓを一定とすれば、(1)式から空乏
層幅Ｗを大きくすれば良いことが分かる。又、空
乏層幅Ｗは、次のような関係式が成り立つ。
率の積であり、εは1.062×10-8である。） 一方、接合容量Ｃの値を小さくする為には、
PN接合の面積Ｓを一定とすれば、(1)式から空乏
層幅Ｗを大きくすれば良いことが分かる。又、空
乏層幅Ｗは、次のような関係式が成り立つ。
Ｗ＝Ｋ〔2ε（Ｖ＋Φ）／ｅ（１／NA＋１／ND）〕1
/2 〔但し、Ｋ：比較定数 Ｖ：印加電圧 NA：アクセプタ濃度 Φ：拡散電位 ND：ドナー濃度 ｅ：電子の電荷量（1.60×10-19C）〕 又、アクセプタ濃度NAは、ドナー濃度NDに比
較して遥かに大きく、ND＜＜NAの関係であるの
で次式が成り立つ。
/2 〔但し、Ｋ：比較定数 Ｖ：印加電圧 NA：アクセプタ濃度 Φ：拡散電位 ND：ドナー濃度 ｅ：電子の電荷量（1.60×10-19C）〕 又、アクセプタ濃度NAは、ドナー濃度NDに比
較して遥かに大きく、ND＜＜NAの関係であるの
で次式が成り立つ。
Ｗ＝Ｋ〔2ε（Ｖ＋Φ）／eND〕1/2……(2)
従つて、空乏層幅Ｗを広くする為には、印加電
圧Ｖが一定であるとすれば、(2)式から明らかな如
く、ドナー濃度NDを小さく設定すればよいこと
が判る。即ち半導体基体表面から所定の深さXiの
N+導電型半導体層にドナー濃度NDの低濃度領域
を形成すれば良いことになる。
圧Ｖが一定であるとすれば、(2)式から明らかな如
く、ドナー濃度NDを小さく設定すればよいこと
が判る。即ち半導体基体表面から所定の深さXiの
N+導電型半導体層にドナー濃度NDの低濃度領域
を形成すれば良いことになる。
上述の如き考え方に基づいて、本発明の可変容
量ダイオード装置の製造がなされており、以下に
実施例によりその製造方法について説明する。
量ダイオード装置の製造がなされており、以下に
実施例によりその製造方法について説明する。
第１の工程として所定のマスクがなされたN-
導電型の半導体基体に、Ｎ導電型の不純物元素を
イオン注入を行つて拡散を行い、深さX1で濃度
が、最大となるようにN+導電型の半導体層を形
成する（曲線イ）。このイオン注入は、例えば、
深さX1で約0.01〜0.1μｍ程度の位置に行われる。
導電型の半導体基体に、Ｎ導電型の不純物元素を
イオン注入を行つて拡散を行い、深さX1で濃度
が、最大となるようにN+導電型の半導体層を形
成する（曲線イ）。このイオン注入は、例えば、
深さX1で約0.01〜0.1μｍ程度の位置に行われる。
第２の工程として、Ｐ導電型の不純物元素をイ
オン注入工程によつて、半導体基体の深さX1よ
り深い位置X2にイオン注入を行つた後に不純物
元素の拡散を行い、深さX2で濃度が最大となる
濃度分布を有する半導体層を形成する。このP+
導電型の半導体層は、Ｎ導電型の拡散時間より短
時間の拡散によつて形成し、その不純物濃度を各
深さXiでＮ導電型の不純物元素を濃度より低濃度
に形成する。且つ、深さX3の濃度がＮ導電型の
不純物元素濃度と略等しいか、或いは、近傍に達
するように拡散して、P+導電型の半導体層を形
成する（曲線ロ）。このイオン注入工程は、例え
ば元素の打ち込みの深さX2を約0.015〜0.15μｍ程
度の位置に行う。この工程によつて変曲点Ｔが深
さX2の近傍のX3に形成される。
オン注入工程によつて、半導体基体の深さX1よ
り深い位置X2にイオン注入を行つた後に不純物
元素の拡散を行い、深さX2で濃度が最大となる
濃度分布を有する半導体層を形成する。このP+
導電型の半導体層は、Ｎ導電型の拡散時間より短
時間の拡散によつて形成し、その不純物濃度を各
深さXiでＮ導電型の不純物元素を濃度より低濃度
に形成する。且つ、深さX3の濃度がＮ導電型の
不純物元素濃度と略等しいか、或いは、近傍に達
するように拡散して、P+導電型の半導体層を形
成する（曲線ロ）。このイオン注入工程は、例え
ば元素の打ち込みの深さX2を約0.015〜0.15μｍ程
度の位置に行う。この工程によつて変曲点Ｔが深
さX2の近傍のX3に形成される。
第１と第２の工程によりN+導電型の半導体層
（曲線１，２）が形成された後、第３の工程でＰ
導電型の不純物元素をイオン注入して拡散させ
N+導電型の半導体層（曲線１）内にP+導電型の
半導体層を形成してPN接合Ｊを形成する。
（曲線１，２）が形成された後、第３の工程でＰ
導電型の不純物元素をイオン注入して拡散させ
N+導電型の半導体層（曲線１）内にP+導電型の
半導体層を形成してPN接合Ｊを形成する。
更に、熱酸化膜を除去して導電膜を半導体基体
表面に形成する第４の工程によつて可変容量ダイ
オード装置が形成される。
表面に形成する第４の工程によつて可変容量ダイ
オード装置が形成される。
本発明に係る可変容量ダイオード装置の製造方
法は、この様な製造工程により形成されており、
N+導電型の半導体層（曲線４）は、深さX2に不
純物濃度が最大となる領域があり、且つ、N+導
電型の半導体層（曲線４，５）の濃度分布には、
深さXiの不純物濃度をAiとすると、次式が成り立
つ領域が存在する。
法は、この様な製造工程により形成されており、
N+導電型の半導体層（曲線４）は、深さX2に不
純物濃度が最大となる領域があり、且つ、N+導
電型の半導体層（曲線４，５）の濃度分布には、
深さXiの不純物濃度をAiとすると、次式が成り立
つ領域が存在する。
Ai≦Ai+1（ｉ＝１、２…ｎ） ……(3)
(3)式の関係が成り立つ点が、PN接合Ｊとサブ
ストレート近傍を除き、少なくとも一つ存在する
ように形成させることができる。
ストレート近傍を除き、少なくとも一つ存在する
ように形成させることができる。
無論、イオン注入の深さを数段に行うことによ
つて、(3)式の関係を所定の深さに複数形成せさせ
ることも可能である。
つて、(3)式の関係を所定の深さに複数形成せさせ
ることも可能である。
又、第２及び第３の工程により形成されるP+
導電型の拡散層は、イオン注入法に限定すること
なく、デポジシヨンドライブイン工程によつて形
成してもよいことは明らかである。
導電型の拡散層は、イオン注入法に限定すること
なく、デポジシヨンドライブイン工程によつて形
成してもよいことは明らかである。
このような製造方法によつてPN接合Ｊは、点
線で示した曲線３の不純物濃度分布を有するP+
導電型半導体層と、実線で示した曲線４，５の不
純物濃度分布を有するN+導電型半導体層とによ
つて、深さX1の近傍に形成されている。又、曲
線１と２のN+導電型の半導体層は、所定の深さ
X3にその濃度分布の変曲点Ｔが設けられている。
即ち、第４図で説明すれば、濃度分布の膨らみを
有するA3の領域の濃度分布を、ドナー濃度が低
減された変曲点Ｔを設けることにより、深さX3
の部分の濃度分布の膨らみが解消できる。
線で示した曲線３の不純物濃度分布を有するP+
導電型半導体層と、実線で示した曲線４，５の不
純物濃度分布を有するN+導電型半導体層とによ
つて、深さX1の近傍に形成されている。又、曲
線１と２のN+導電型の半導体層は、所定の深さ
X3にその濃度分布の変曲点Ｔが設けられている。
即ち、第４図で説明すれば、濃度分布の膨らみを
有するA3の領域の濃度分布を、ドナー濃度が低
減された変曲点Ｔを設けることにより、深さX3
の部分の濃度分布の膨らみが解消できる。
更に、N+導電型の不純物濃度曲線１と２の半
導体層の形成について以下に説明する。
導体層の形成について以下に説明する。
曲線イとロが深さX3で、Ｎ導電型にＰ導電型
に不純物濃度が略等しくなるか、或いは近接する
ような濃度分布が形成されている。これは、イオ
ン注入のエネルギーを調整する事でＰ、Ｎ導電型
の不純物元素を不純物濃度が最大となる点を深さ
X1とX2のようにずらし、且つ夫々の拡散時間を
調整することで達成できる。又、Ｐ、Ｎ導電型の
不純物元素の拡散係数の異なる元素を組み合わせ
て、Ｐ導電型の不純物元素の拡散が、Ｎ導電型に
不純物元素の拡散を越えないようにする。例え
ば、Ｎ導電型の不純物元素として、燐や砒素が用
いられ、Ｐ導電型の不純物元素としてボロンが用
いられる。燐、砒素に対してボロンの熱拡散係数
は大きく、二回の拡散工程でも充分に第１図の如
く濃度分布を形成することが可能である。無論、
砒素は拡散係数が燐と比較して小さい為に濃度の
制御が容易であるので、本発明の可変容量ダイオ
ード装置の製造工程に用いると効果的である。
に不純物濃度が略等しくなるか、或いは近接する
ような濃度分布が形成されている。これは、イオ
ン注入のエネルギーを調整する事でＰ、Ｎ導電型
の不純物元素を不純物濃度が最大となる点を深さ
X1とX2のようにずらし、且つ夫々の拡散時間を
調整することで達成できる。又、Ｐ、Ｎ導電型の
不純物元素の拡散係数の異なる元素を組み合わせ
て、Ｐ導電型の不純物元素の拡散が、Ｎ導電型に
不純物元素の拡散を越えないようにする。例え
ば、Ｎ導電型の不純物元素として、燐や砒素が用
いられ、Ｐ導電型の不純物元素としてボロンが用
いられる。燐、砒素に対してボロンの熱拡散係数
は大きく、二回の拡散工程でも充分に第１図の如
く濃度分布を形成することが可能である。無論、
砒素は拡散係数が燐と比較して小さい為に濃度の
制御が容易であるので、本発明の可変容量ダイオ
ード装置の製造工程に用いると効果的である。
本発明に係る可変容量ダイオード装置の製造方
法は、第２の工程のＰ導電型の不純物濃度が、第
１の工程のＮ導電型の不純物濃度に対して深さ方
向Xiのどの位置においても小さくなるように調整
され、表面からの深さX3では、不純物濃度が略
等しく調整されることにより、N+導電型の不純
物の電荷とP+導電型の不純物の電荷が互いに相
殺されて、深さX3の領域では、その半導体基体
固有の電荷に略等しくなる。
法は、第２の工程のＰ導電型の不純物濃度が、第
１の工程のＮ導電型の不純物濃度に対して深さ方
向Xiのどの位置においても小さくなるように調整
され、表面からの深さX3では、不純物濃度が略
等しく調整されることにより、N+導電型の不純
物の電荷とP+導電型の不純物の電荷が互いに相
殺されて、深さX3の領域では、その半導体基体
固有の電荷に略等しくなる。
本発明の可変容量ダイオード装置の製造方法に
よれば、従来、印加電圧と容量を片対数で示す第
２図のに示したような逆Ｓ字曲線の如く濃度分
布に膨らみが生じていた容量曲線が、第２図の
に示す如き略直線に改良され、１〜2V程度の低
電圧の印加電圧であつても、充分な同調容量を取
り得る可変容量ダイオード装置を形成できる。
よれば、従来、印加電圧と容量を片対数で示す第
２図のに示したような逆Ｓ字曲線の如く濃度分
布に膨らみが生じていた容量曲線が、第２図の
に示す如き略直線に改良され、１〜2V程度の低
電圧の印加電圧であつても、充分な同調容量を取
り得る可変容量ダイオード装置を形成できる。
又、本発明の可変容量ダイオード装置の製造方
法によれば、所定の深さに低濃度領域を形成する
ことが、極めて容易となつた。
法によれば、所定の深さに低濃度領域を形成する
ことが、極めて容易となつた。
第１図は、本発明に係る可変容量ダイオード装
置の製造方法による一実施例の不純物濃度を示す
図、第２図は、印加電圧と容量の関係を説明する
図、第３図は、従来の可変容量ダイオード装置の
製造方法による不純物濃度を示す図、第４図は、
半導体基体の深さXiに対する不純物濃度の関係を
説明する為の図である。
置の製造方法による一実施例の不純物濃度を示す
図、第２図は、印加電圧と容量の関係を説明する
図、第３図は、従来の可変容量ダイオード装置の
製造方法による不純物濃度を示す図、第４図は、
半導体基体の深さXiに対する不純物濃度の関係を
説明する為の図である。
Claims (1)
- 【特許請求の範囲】 １ PN接合面から深くなるに従つて、不純物濃
度が減少する第１導電型の半導体層を有する可変
容量ダイオード装置の製造方法に於いて、 半導体基体に第１導電型の不純物元素を高濃度
に拡散して第１導電型の半導体層を形成する第１
の工程、 第２の導電型の不純物元素が、該半導体基体に
形成された該第１導電型の不純物元素の濃度より
低濃度であり、且つ所定の深さの濃度が該第１導
電型の不純物元素の濃度と略等しいか、或いは近
傍に達するような濃度分布を有する第２の導電型
の半導体層を形成する工程と、 前記第１と第２の工程によつて第１導電型の半
導体層を形成した後、第２導電型の不純物元素を
拡散して、該第１導電型の半導体層とPN接合を
形成する工程を含むことを特徴とする可変容量ダ
イオード装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62216785A JPS6459874A (en) | 1987-08-31 | 1987-08-31 | Manufacture of variable-capacitance diode |
| US07/233,064 US4868134A (en) | 1987-08-31 | 1988-08-17 | Method of making a variable-capacitance diode device |
| DE3829543A DE3829543A1 (de) | 1987-08-31 | 1988-08-31 | Verfahren zum herstellen einer halbleiterdiode mit veraenderbarer kapazitaet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62216785A JPS6459874A (en) | 1987-08-31 | 1987-08-31 | Manufacture of variable-capacitance diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6459874A JPS6459874A (en) | 1989-03-07 |
| JPH0568108B2 true JPH0568108B2 (ja) | 1993-09-28 |
Family
ID=16693851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62216785A Granted JPS6459874A (en) | 1987-08-31 | 1987-08-31 | Manufacture of variable-capacitance diode |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4868134A (ja) |
| JP (1) | JPS6459874A (ja) |
| DE (1) | DE3829543A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557140A (en) * | 1995-04-12 | 1996-09-17 | Hughes Aircraft Company | Process tolerant, high-voltage, bi-level capacitance varactor diode |
| DE69617628T2 (de) * | 1995-09-18 | 2002-08-14 | Koninklijke Philips Electronics N.V., Eindhoven | Varicapdiode und verfahren zur herstellung |
| US6300017B1 (en) * | 1998-08-20 | 2001-10-09 | Micron Technology, Inc. | Stencil masks and methods of manufacturing stencil masks |
| US6187481B1 (en) | 1998-08-20 | 2001-02-13 | Micron Technology, Inc. | Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants |
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
| US7923818B2 (en) * | 2005-11-24 | 2011-04-12 | Technische Universiteit Delft | Varactor element and low distortion varactor circuit arrangement |
| JP5895950B2 (ja) * | 2014-01-20 | 2016-03-30 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3483443A (en) * | 1967-09-28 | 1969-12-09 | Hughes Aircraft Co | Diode having large capacitance change related to minimal applied voltage |
| DE1764556C3 (de) * | 1968-06-26 | 1979-01-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zur Herstellung eines Sperrschichtkondensatorelements und danach hergestellte Sperrschichtkondensatorelemente |
| DE2104752B2 (de) * | 1971-02-02 | 1975-02-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode |
| JPS4924361A (ja) * | 1972-06-27 | 1974-03-04 | ||
| DE2833319C2 (de) * | 1978-07-29 | 1982-10-07 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Kapazitätsdiode |
| JPS5669869A (en) * | 1979-11-09 | 1981-06-11 | Toshiba Corp | Manufacture of variable capacity diode |
| JPS5681961A (en) * | 1979-12-07 | 1981-07-04 | Hitachi Ltd | Semiconductor junction capacitor |
| JPS5694673A (en) * | 1979-12-27 | 1981-07-31 | Hitachi Ltd | Semiconductor junction capacity device and manufacture thereof |
| JPS5678174A (en) * | 1980-11-10 | 1981-06-26 | Hitachi Ltd | Variable capacity diode |
| JPS6453582A (en) * | 1987-08-25 | 1989-03-01 | Toko Inc | Variable capacitance diode device |
-
1987
- 1987-08-31 JP JP62216785A patent/JPS6459874A/ja active Granted
-
1988
- 1988-08-17 US US07/233,064 patent/US4868134A/en not_active Expired - Fee Related
- 1988-08-31 DE DE3829543A patent/DE3829543A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US4868134A (en) | 1989-09-19 |
| DE3829543A1 (de) | 1989-03-09 |
| JPS6459874A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242691A (en) | MOS Semiconductor device | |
| US6171923B1 (en) | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US4298401A (en) | Breakdown voltage resistor obtained through a double ion-implantation into a semiconductor substrate, and manufacturing process of the same | |
| KR100403012B1 (ko) | 반도체장치및그제조방법 | |
| US4697332A (en) | Method of making tri-well CMOS by self-aligned process | |
| KR100420870B1 (ko) | Eeprom-반도체구조물의제조방법 | |
| US4217149A (en) | Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion | |
| KR19980079368A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| US5422298A (en) | Method of manufacturing a precision integrated resistor | |
| KR100525216B1 (ko) | 고성능 ｄｒａｍ 시스템 또는 논리 회로에서 사용하기위한 듀얼 게이트 산화물을 형성하는 공정 | |
| US6562666B1 (en) | Integrated circuits with reduced substrate capacitance | |
| US5183768A (en) | Method of fabricating semiconductor device by forming doped regions that limit width of the base | |
| US5506442A (en) | Variable-capacitance device and semiconductor integrated circuit device having such variable-capacitance device | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| US5616948A (en) | Semiconductor device having electrically coupled transistors with a differential current gain | |
| JPH0586863B2 (ja) | ||
| JPH0568108B2 (ja) | ||
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| US4987459A (en) | Variable capacitance diode element having wide capacitance variation range | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| US3611062A (en) | Passive elements for solid-state integrated circuits | |
| US4218267A (en) | Microelectronic fabrication method minimizing threshold voltage variation | |
| US4954850A (en) | Variable-capacitance diode device | |
| US5512508A (en) | Method and apparatus for improvement of interconnection capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |