JPH0563783A

JPH0563783A - Ｄｔｍｆ信号発生回路

Info

Publication number: JPH0563783A
Application number: JP24235791A
Authority: JP
Inventors: Kazuyuki Tanaka; 和幸田中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-08-29
Filing date: 1991-08-29
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】低歪のサイン波によるＤＴＭＦ信号を得ると
ともに疑似サイン波形を作成する際に生ずるグリッジ発
生を集積化に容易な回路で防止し、サイン波の振幅レベ
ルの調整を容易簡単な回路で実現する。【構成】電圧端子間11Ａ，11Ｂに直列接続された複数
の抵抗Ｒ₁〜Ｒ_m+1の接続点から分圧電圧Ｖ₁〜Ｖ_m+1を得
る抵抗ネットワーク11と、該分圧電圧を順次繰返し出力
端子12Ａに得る複数のスイッチＳ₁〜Ｓ_mを有するスイッ
チネットワーク12と、上記スイッチを一定のタイミング
クロックで順次繰返しオン／オフ制御する制御回路13と
で疑似サイン波形合成回路を構成し、この疑似サイン波
形合成回路の２つを合成する加算回路にて加算しＤＴＭ
Ｆ信号を作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル的にプッシュ
電話回線用のＤＴＭＦ(dual-tone multifrequency)信号
を合成して出力するＤＴＭＦ信号発生回路に関する。

【０００２】

【従来の技術】サイン波形を含む任意波形をデジタル的
に合成するためには、例えば、「ＩＣ論理回路設計の基
礎」西野聡著(日刊工業新聞社発行)200頁に記載の構成
により行うことが一般的である。

【０００３】また、プッシュ電話回線用のＤＴＭＦ信
号、つまり周波数の異なる２波のサイン波を加算合成し
た信号(ＤＴＭＦ)を得るには、サイン波形合成回路を２
つ用いて、加算合成することが知られている。

【０００４】図５は、従来のサイン波形を含む任意のア
ナログ波形を合成する回路のブロック図である。これ
は、制御回路１よりの信号によりアドレスカウンタ２の
内容が変化し、ＲＯＭ３の出力はアドレスカウンタ２の
示すアドレスに格納されたＲＯＭコードをＤ／Ａコンバ
ータ４に出力する。

【０００５】Ｄ／Ａコンバータ４はＲＯＭ３から入力さ
れるＲＯＭコードに従い任意の波形のアナログ電圧ＡＶ
を出力する。この時のＤ／Ａコンバータ４のビット数は
必要に応じて選択される。また、通常は、アドレスカウ
ンタ２が変化しＲＯＭ出力が変化するとき、ＲＯＭ出力
の各ビットのタイミングのバラツキにより、Ｄ／Ａコン
バータ４の出力信号の変化点でグリッジ(幅の狭いパル
ス)が生じる。

【０００６】図６は上記Ｄ／Ａコンバータ４の出力にグ
リッジが生じるのを防止する回路構成例を示し、図に示
すようにＲＯＭ３からのデジタル入力とＤ／Ａコンバー
タ４の入力間にデータバッファ５等のラッチ回路を設け
ることにより、ＲＯＭ３からのデジタル入力の各ビット
が同時にＤ／Ａコンバータ４に入力するようビット数分
入っている。

【０００７】また、上記Ｄ／Ａコンバータ４の出力によ
り疑似サイン波形を出力するためには、図５のアドレス
カウンタ２によりＲＯＭ３のアドレスが変化していく順
序でサイン波形になるような電圧がＤ／Ａコンバータ４
より順次出力されるコードをＲＯＭ３よりＤ／Ａコンバ
ータ４に与える必要がある。

【０００８】図７は、Ｄ／Ａコンバータ４が５ビットの
ときの疑似サイン波の波形例を示す。図７において、横
軸はＲＯＭ３のアドレスを示し、０から始まり２⁵-1＝3
1までカウントアップした後は、再び０となり、以降こ
れを繰返すが、ここでは、図７に示すとおり１周期分の
みを示している。

【０００９】次に縦軸はＲＯＭ３の出力コードを示し、
また同時にＤ／Ａコンバータ４の出力電圧波形でもあ
る。この場合、波形の一番低い電圧は、例えば、基準電
圧等であり、一番高い電圧は、例えば、電源電圧等であ
る。また、中間の波形の電圧は、一番高い電圧と低い電
圧を２のビット数乗に分割した電圧の整数倍の値をとる
ものである。

【００１０】そして、ＤＴＭＦ信号発生のため、上記図
５や図６に例示した疑似サイン波形回路を２つ使用し、
その各出力を加算してＤＴＭＦ信号を合成するのが、従
来一般的に行われていた。

【００１１】

【発明が解決しようとする課題】上述した疑似サイン波
形発生回路の場合、Ｄ／Ａコンバータでは量子化誤差が
必ず発生するため、疑似サイン波を発生させた場合、そ
の量子化誤差によりサイン波形の基本波に対する高調波
成分で、低次(基本波の２倍，３倍，４倍などの周波数
成分)の成分が多くなり、歪の少ないサイン波でなくな
ってくる。

【００１２】上記図７でＲＯＭアドレスが変化する段の
高次の高調波成分は、簡単にローパスフィルタで減衰さ
せることが出来るので、低次の成分が問題となる。例え
ば、図７の疑似サイン波形の場合、２次高調波成分は1.
35％、３次高調波成分は1.12％、４次高調波成分は0.73
％と計算される。また、20次までの高調波成分による歪
率は1.53％である。つまり、量子化誤差によりサイン波
形が歪んでしまうという問題がある。

【００１３】本発明は、上記問題に鑑み低歪のサイン波
によりＤＴＭＦ信号を作成することを第１の目的とす
る。

【００１４】次に従来の回路構成ではＤ／Ａコンバータ
の出力信号の変化点でのグリッジ防止のためＤ／Ａコン
バータのビット数分のデータバッファ等のラッチ回路が
必要であり、半導体集積回路で作る場合など回路規模が
大きくなってしまう問題がある。

【００１５】本発明は、ビット数によらず、ある一定の
集積化可能なサンプルホールド回路を追加するだけで、
グリッジを防止することを第２の目的とする。

【００１６】また、従来はサイン波の振幅レベルを調整
する場合、ＲＯＭ出力コードを変更するとか、または、
Ｄ／Ａコンバータの出力端子に新たに抵抗等を付けて調
整する必要があり、部品が増加しコストアップとなる問
題があった。

【００１７】本発明は、抵抗の値を変えるだけでＤＴＭ
Ｆ信号の２波のサイン波の振幅レベルを調整可能とする
ことを第３の目的とする。

【００１８】また、サイン波の振幅レベルを電源電圧に
依存せず一定にするためには、Ｄ／Ａコンバータに基準
電圧を供給すればよいが、本発明においては簡単な回路
を追加することで上記サイン波の振幅レベルを一定にす
ることを第４の目的とする。

【００１９】更に本発明は、Ｄ／Ａコンバータのビット
数をｎとすると〔２のｎ乗〕×〔ｎ〕ビットのＲＯＭが
必要である従来の回路規模の大形化を排除し、回路規模
が小さい集積化に適したコストダウンが可能なＤＴＭＦ
信号発生回路の提供を第５の目的とする。

【００２０】

【課題を解決するための手段】本発明は、所定電圧端子
と基準電圧端子間に必要本数の抵抗を直列に接続し、該
抵抗の各接続点の電位をサイン波形より計算される電位
に近くなるように各抵抗値が選ばれた抵抗ネットワーク
と、該抵抗ネットワーク内の個々の抵抗の接続点の電位
を、各スイッチのオン／オフにより出力端子に得られる
ようにするスイッチネットワークと、該スイッチネット
ワークの各々のスイッチのオン／オフを制御するカウン
タを含む制御回路とで疑似サイン波形合成回路を構成
し、前記スイッチネットワークの各スイッチのオン／オ
フにより出力端子に疑似サイン波が合成されて出力され
るように２つの前記疑似サイン波形合成回路の出力を加
算回路にて加算し出力するよう構成したことを特徴とす
る。

【００２１】

【作用】本発明によれば、各疑似サイン波形合成回路の
各２波の疑似サイン波形は、抵抗ネットワークの抵抗に
よる分圧電圧を、サイン波形の時間軸方向に等分に分割
して各タイミングにおけるサイン波形の電圧と等しくす
ることにより上記疑似サイン波形を合成しているので、
合成したサイン波形の基本波に対する高調波成分を計算
すると、疑似サイン波形の階段部波形(クロック成分)の
高調波は存在するが、それ以外の高調波成分が存在しな
い。

【００２２】そして、前記階段部波形のクロック成分
は、基本波と周波数が離れているため簡単なローパスフ
ィルタにより可成り減衰させることができ、低歪のサイ
ン波を生成することが可能である。

【００２３】

【実施例】図１は、本発明の基本回路構成図を示し、図
１において、６及び７は疑似サイン波形合成回路、８は
加算回路、９及び10は夫々上記疑似サイン波形合成回路
６，７への階段部波形のクロック成分入力端子、６Ａ及
び７Ａは疑似サイン波形の出力端子，８Ａは加算回路８
からのＤＴＭＦ信号出力端子である。

【００２４】これは、疑似サイン波形の階段部波形にお
けるクロック成分が入力端子９及び10に加えられると、
疑似サイン波形合成回路６及び７にて疑似サイン波形が
生成され、出力端子６Ａ及び７Ａに疑似サイン波形が出
力され、加算回路８により両疑似サイン波形が加算され
て、出力端子８ＡにＤＴＭＦ信号が出力される。

【００２５】図２は、疑似サイン波形合成回路６及び７
の一実施例を示し、両回路とも同じ構成である。

【００２６】図２において、11は抵抗ネットワークで、
その一端は所定電圧端子11Ａに接続され、また、他端は
基準電圧端子11Ｂに接続されている。この抵抗ネットワ
ーク11は、例えば、図２に示すように抵抗Ｒ₀，Ｒ₁，…
Ｒ_m，Ｒ_m+1を直列に接続したものである。

【００２７】12はスイッチネットワークで、図２に例示
するようにＳ₁，Ｓ₂，…Ｓ_m-1，Ｓ_mの各スイッチを備
え、この各スイッチＳ₁〜Ｓ_mの可動片に上記抵抗ネット
ワーク11の各々の抵抗の接続点の分圧電圧Ｖ₁，Ｖ₂…Ｖ
_m，Ｖ_m+1が入力される。

【００２８】13は制御回路で、上記スイッチネットワー
ク12の各スイッチＳ₁〜Ｓ_mをオン／オフ制御するための
カウンタ(図略)を含むものであり、そのオン／オフ制御
の切替タイミングは、入力端子９(10)から入力されるク
ロックにより制御され、抵抗ネットワーク11の各抵抗の
接続点の分圧電圧Ｖ₁〜Ｖ_m+1を順繰りにスイッチネット
ワーク12の出力端子12Ａへ出力する。

【００２９】ここで、上記抵抗ネットワーク11の各抵抗
値は、例えば、次のように決められる。即ち、出力端子
12Ａにより疑似サイン波形を出力するために、各抵抗値
を決めるには、波形の最大電位を、例えば、Ｖ₁とし、
最小電位をＶ_m+1とすると、Ｖ_k(ｋ＝１，２，…，ｍ)の
電位は、

【００３０】

【数１】

【００３１】とすればよい。従って、Ｖ_kでの抵抗の関
係式は、

【００３２】

【数２】

【００３３】となる。Ｒ₁＋Ｒ₂＋…Ｒ_m＝Ｒ(一定)と、
例えば、決めると、上式より、

【００３４】

【数３】

【００３５】と決めることができる。

【００３６】上述した各抵抗値をもつ抵抗ネットワーク
を使って、出力端子12Ａに疑似サイン波形を出力させる
ためには、例えば、スイッチＳ₁〜Ｓ_mは、まず、Ｖ_m+1
の電位を出力端子12Ａに出力した後、次のタイミングで
はＶ_m，次はＶ_m-1のように制御回路13によってスイッチ
Ｓ₁〜Ｓ_mを順次オン／オフ制御し、Ｖ₁を出力端子12Ａ
に出力した後は、元に戻って、Ｖ₂を出力し、Ｖ₃，Ｖ₄
…Ｖ_m+1まで出力することにより１周期の疑似サイン波
形を作ることができる。

【００３７】上記疑似サイン波形を連続的に出力端子12
Ａに出力するためには、制御回路13によりスイッチＳ₁
〜Ｓ_mのオン／オフ制御を順繰りに繰返せばよい。

【００３８】次にスイッチが切替わるオン／オフのタイ
ミングについては実際にはバラツクため、出力端子12Ａ
には、Ｖ₁〜Ｖ_m+1以外の電圧、いわゆるグリッジが出力
されることがある。このグリッジ防止のため図３に例示
するように出力端子12からの類似サイン波形出力をサン
プルホールド回路14へ入力し、該サンプルホールド回路
の出力端子14Ａからの疑似サイン波形出力を用いる。

【００３９】このサンプルホールド回路14では、スイッ
チネットワーク12のオン／オフのバタック間をホールド
し、スイッチが安定してからサンプルするようにするこ
とで、グリッジ出力が防止される。

【００４０】また、上記図２の所定電圧端子11Ａの電位
を、例えば、Ｖ(＞０_v)とすると、Ｖ₁及びＶ_m+1の電位
は、夫々下式となる。

【００４１】

【数４】

【００４２】

【数５】

【００４３】従って、疑似サイン波形の最大電位，最小
電位は、抵抗Ｒ₀，Ｒ_m+1を変えることにより、変更可能
であり、サイン波形の振幅を簡単に調整することができ
る。

【００４４】また、サイン波形の振幅レベルを一定に保
つ必要がある場合、次の２つの手段で実施可能である。
即ち、第１は図４に例示するように所定電圧端子11Ａと
抵抗ネットワーク11の間に定電流源15を設けることによ
り、抵抗ネットワーク11の各抵抗Ｒ₀〜Ｒ_m+1は一定であ
るため、Ｖ₀の電位は所定電圧端子11Ａの電位によらず
一定に保つことができ、サイン波形の振幅レベルが一定
となる。

【００４５】また、第２は上記定電圧電流源15に代え、
所定電圧端子11Ａに定電圧源を接続しても、Ｖ₀の電位
は一定となるため、サイン波形の振幅レベルを一定にす
ることができる。

【００４６】

【発明の効果】以上説明したように本発明のＤＴＭＦ信
号発生回路は、ＤＴＭＦ信号を合成した場合、各２波の
疑似サイン波形は、抵抗ネットワークによる分圧電圧を
サイン波形の時間軸方向に等分に分割して各タイミング
におけるサイン波形の電圧と等しくすることにより疑似
サイン波形を合成しているため、合成したサイン波形の
基本波に対する高調波成分が存在しない。そして、疑似
サイン波形における階段部波形のクロック成分は基本波
と周波数が離れているため簡単なローパスフィルタによ
り可成り減衰させることが出来、低歪なサイン波形を合
成することができる。

【００４７】また本発明においては、サイン波形を抵抗
ネットワークの各抵抗値(抵抗比)にプログラムするた
め、従来のようなＲＯＭが不要であり、回路が簡単にな
りコストダウンが可能である。

【００４８】また、本発明の疑似サイン波形合成回路に
おいては、クロックタイミングの変化時点におけるアナ
ログ出力電圧に生じるグリッジを取り除くためには、サ
ンプルホールド回路を１個追加すればよく、従来のよう
にビットごとに同期回路を入れていると、ビット数が増
えると、グリッジ除去回路も増えてしまうため、コスト
アップにつながるが、本発明の場合には、ビット数によ
ってグリッジ除去回路が増加しないため、回路規模が小
さくなりコストダウンが可能となる。

【００４９】また、抵抗ネットワークの一部の抵抗の大
きさを変えることによりサイン波形の振幅レベルを変更
することが出来るため、抵抗トリミング等により振幅レ
ベルの合わせ込みとか、調整が容易に可能である。特に
ＤＴＭＦ信号の高群(４波)と低群(４波)の振幅レベル比
の合わせ込みに有効である。

【００５０】さらに本発明は、出力のサイン波の振幅レ
ベルを電源電圧に依存せず一定にするために、本発明に
おいては、抵抗ネットワークに定電圧源または定電流源
のどちらも利用可能であるため、全体の回路システムに
合わせてどちらか一方を選択出来るため、コストメリッ
トの出る方法を選択して使用することが可能である。

【図面の簡単な説明】

【図１】本発明の基本回路構成図である。

【図２】図１の疑似サイン波形合成回路の一実施例を示
す図である。

【図３】本発明のグリッジ防止のための一回路例を示す
図である。

【図４】本発明の振幅レベルを一定に調整するための一
回路列である。

【図５】従来のアナログ波形を合成する回路のブロック
図である。

【図６】従来のＤ／Ａコンバータの出力にグリッジが生
じるのを防止する回路構成例を示す図である。

【図７】従来のＤ／Ａコンバータが５ビットのときの疑
似サイン波の波形例を示す図である。

【符号の説明】

６，７…疑似サイン波形合成回路、８…加算回路、
８Ａ…ＤＴＭＦ信号出力端子、９，10…クロック入力
端子、 11…抵抗ネットワーク、 11Ａ…所定電圧端
子、 11Ｂ…基準電圧端子、 12…スイッチネットワー
ク、 12Ａ，14Ａ…疑似サイン信号出力端子、 13…制
御回路、 14…サンプルホールド回路、 15…定電流
源、Ｒ₀，Ｒ₁，・・・Ｒ_m，Ｒ_m+1…抵抗、Ｖ₁，Ｖ₂，・
・・Ｖ_m，Ｖ_m+1…分圧電圧、Ｓ₁，Ｓ₂，・・・Ｓ_m，Ｓ_m-1
…スイッチ。

Claims

【特許請求の範囲】

【請求項１】所定電圧端子と基準電圧端子間に必要本
数の抵抗を直列に接続し、該抵抗の各接続点の電位をサ
イン波形より計算される電位に近くなるように各抵抗値
が選ばれた抵抗ネットワークと、該抵抗ネットワーク内
の個々の抵抗の接続点の電位を、各スイッチのオン／オ
フにより出力端子に得られるようにするスイッチネット
ワークと、該スイッチネットワークの各々のスイッチの
オン／オフを制御するカウンタを含む制御回路とで疑似
サイン波形合成回路を構成し、前記スイッチネットワー
クの各スイッチのオン／オフにより出力端子に疑似サイ
ン波が合成されて出力されるように２つの前記疑似サイ
ン波形合成回路の出力を加算回路にて加算し出力するよ
う構成したことを特徴とするＤＴＭＦ信号発生回路。
【請求項２】各疑似サイン波形合成回路の出力は夫々
サンプルホールド回路を通した後、加算回路にて加算す
るよう構成したことを特徴とする請求項１記載のＤＴＭ
Ｆ信号発生回路。
【請求項３】各疑似サイン波形合成回路の抵抗ネット
ワークの所定電圧端子側または基準電圧端子側に一番近
い抵抗の値を調整して、疑似サイン波形の振幅の大きさ
を調整することにより、ＤＴＭＦ信号の２つのサイン波
形の振幅比を調整可能にしたことを特徴とする請求項１
記載のＤＴＭＦ信号発生回路。
【請求項４】各疑似サイン波形合成回路の抵抗ネット
ワークの所定電圧端子と該抵抗ネットワークの間に接続
された定電流源または定電圧源により駆動することを特
徴とする請求項１記載のＤＴＭＦ信号発生回路。