JPH0563547A - Reference voltage revision circuit - Google Patents
Reference voltage revision circuitInfo
- Publication number
- JPH0563547A JPH0563547A JP3246694A JP24669491A JPH0563547A JP H0563547 A JPH0563547 A JP H0563547A JP 3246694 A JP3246694 A JP 3246694A JP 24669491 A JP24669491 A JP 24669491A JP H0563547 A JPH0563547 A JP H0563547A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- transistor
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はエミッタ結合論理回路
(以下、ECLという)においてその基準電圧を変更す
る基準電圧変更回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage changing circuit for changing the reference voltage of an emitter-coupled logic circuit (hereinafter referred to as ECL).
【0002】[0002]
【従来の技術】図6は従来の基準電圧変更回路を備えた
一般的なECL回路を示す回路図である。この回路は、
高位側電源端子1と、低位側電源端子2と、エミッタ・
フォロア(以下、EFという)終端電源端子3と、高位
側電源端子1と低位側電源端子2を入力電源とする基準
電圧発生回路4と、基準電圧発生回路4から出力される
定電流源基準電圧の出力端子5と、同じく参照電圧出力
端子6と、高位側電源端子1と低位側電源端子2と定電
流源基準電圧出力端子5と参照電圧出力端子6を入力電
源とする特定動作回路ブロック7と、通常動作回路ブロ
ック8とを備えている。特定動作回路ブロック7は、動
作原理の説明上、入力端子T1 と出力端子T2 の外に、
トランジスタQ1 〜Q4 及び抵抗R1 〜R3 を備えるバ
ッファ回路とする。2. Description of the Related Art FIG. 6 is a circuit diagram showing a general ECL circuit having a conventional reference voltage changing circuit. This circuit
High-side power supply terminal 1, low-side power supply terminal 2, emitter
A follower (hereinafter referred to as EF) terminal power supply terminal 3, a reference voltage generation circuit 4 using the higher power supply terminal 1 and the lower power supply terminal 2 as input power supplies, and a constant current source reference voltage output from the reference voltage generation circuit 4. Output terminal 5, the reference voltage output terminal 6, the high-side power supply terminal 1, the low-side power supply terminal 2, the constant current source reference voltage output terminal 5, and the reference voltage output terminal 6 as the input power supply circuit block 7 And a normal operation circuit block 8. The specific operation circuit block 7 has an input terminal T1 and an output terminal T2 in addition to the input terminal T1 and the output terminal T2 in order to explain the operation principle.
The buffer circuit includes transistors Q1 to Q4 and resistors R1 to R3.
【0003】この従来回路においては、特定動作回路ブ
ロック7が動作を行わなくてもよい場合でも、この特定
動作回路ブロック7は通常動作回路ブロック8と同様に
常に動作をしており、電力を消費している。In this conventional circuit, even if the specific operation circuit block 7 does not have to operate, the specific operation circuit block 7 is always operating in the same manner as the normal operation circuit block 8 and consumes power. is doing.
【0004】図7は、従来の他の基準電圧変更回路を示
す回路図である。この回路は、高位側電源端子1と、高
位側電源端子1aと、低位側電源端子2と、EF終端電
源端子3と、高位側電源端子1aと低位側電源端子2を
入力電源とする基準電圧発生回路4と、基準電圧発生回
路4から出力される定電流源基準電圧出力端子5aと、
同じく参照電圧出力端子6aと、高位側電源端子1と低
位側電源端子2と定電流源基準電圧出力端子5aと参照
電圧出力端子6aとを入力電源とする特定動作回路ブロ
ック7と、高位側電源端子1と低位側電源端子2を入力
電源とする基準電圧発生回路10と、基準電圧発生回路
10から出力される定電流源基準電圧出力端子5と、同
じく参照電圧出力端子6と、高位側電源端子1と低位側
電源端子2と定電流源基準電圧出力端子5と参照電圧出
力端子6を入力電源とする通常動作回路ブロック8とを
備えている。但し、基準電圧発生回路4と基準電圧発生
回路10は同一の回路構成を有する。また、特定動作回
路ブロック7は、動作原理の説明上、入力端子T1 、出
力端子T2 、トランジスタQ1 〜Q4 及び抵抗R1〜R3
を備えるバッファ回路とする。FIG. 7 is a circuit diagram showing another conventional reference voltage changing circuit. This circuit includes a high-side power supply terminal 1, a high-side power supply terminal 1a, a low-side power supply terminal 2, an EF termination power supply terminal 3, and a reference voltage using the high-side power supply terminal 1a and the low-side power supply terminal 2 as input power supplies. A generation circuit 4; a constant current source reference voltage output terminal 5a output from the reference voltage generation circuit 4;
Similarly, a specific operation circuit block 7 that uses the reference voltage output terminal 6a, the high-side power supply terminal 1, the low-side power supply terminal 2, the constant current source reference voltage output terminal 5a, and the reference voltage output terminal 6a as input power sources, and the high-side power supply. A reference voltage generation circuit 10 using the terminals 1 and the low-side power supply terminal 2 as input power sources, a constant current source reference voltage output terminal 5 output from the reference voltage generation circuit 10, a reference voltage output terminal 6, and a high-side power supply. It is provided with a terminal 1, a low-potential side power supply terminal 2, a constant current source reference voltage output terminal 5 and a reference voltage output terminal 6 as a normal operation circuit block 8 using the input power supply. However, the reference voltage generation circuit 4 and the reference voltage generation circuit 10 have the same circuit configuration. Further, the specific operation circuit block 7 has an input terminal T1, an output terminal T2, transistors Q1 to Q4, and resistors R1 to R3 in order to explain the operation principle.
And a buffer circuit.
【0005】特定動作回路ブロック7を動作させる場
合、高位側電源端子1aに高位側電源端子1と同一の電
圧を印加する。これにより、特定動作回路ブロック7は
通常動作回路ブロック8と同様に動作する。When the specific operation circuit block 7 is operated, the same voltage as that of the high-potential power supply terminal 1 is applied to the high-potential power supply terminal 1a. As a result, the specific operation circuit block 7 operates similarly to the normal operation circuit block 8.
【0006】特定動作回路ブロック7を動作させない場
合、高位側電源端子1aに低位側電源端子2と同一の電
圧を印加する。このとき、基準電圧発生回路4の電圧と
低位側電源端子2の電圧との差がなくなり、いずれも低
位側電圧となる。また、基準電圧発生回路4の出力の定
電流源基準電圧出力端子5aと参照電圧出力端子6aの
電圧も、共に低位側電圧となる。これにより、特定動作
回路ブロック7内の定電流源用トランジスタQ3のベー
ス・エミッタ間電圧が0になるため、トランジスタQ3
は常にオフ状態となり、電力が0となる。従って、差動
増幅器を構成するトランジスタQ1 ,Q2 も、共にオフ
状態となり、電力が0となる。When the specific operation circuit block 7 is not operated, the same voltage as that of the lower power supply terminal 2 is applied to the higher power supply terminal 1a. At this time, there is no difference between the voltage of the reference voltage generation circuit 4 and the voltage of the low potential side power supply terminal 2, and both are low potential side voltages. Further, the voltages of the constant current source reference voltage output terminal 5a and the reference voltage output terminal 6a, which are the outputs of the reference voltage generation circuit 4, are also low-side voltages. As a result, the base-emitter voltage of the constant current source transistor Q3 in the specific operation circuit block 7 becomes 0, so that the transistor Q3
Is always off and the power is zero. Therefore, the transistors Q1 and Q2 forming the differential amplifier are both turned off and the power becomes zero.
【0007】図8は本発明の更に他の従来技術を示す回
路図である。FIG. 8 is a circuit diagram showing still another conventional technique of the present invention.
【0008】この回路は、高位側電源端子1と、低位側
電源端子2と、EF終端電源端子3と、高位側電源端子
1及び低位側電源端子2を入力電源とする基準電圧発生
回路4と、基準電圧発生回路4に入力されるコントロー
ル信号用のコントロール端子11と、基準電圧発生回路
4から出力される定電流源基準電圧出力端子5aと、同
じく参照電圧出力端子6aと、高位側電源端子1と低位
側電源端子2と定電流源基準電圧出力端子5aと参照電
圧出力端子6aを入力電源とする特定動作回路ブロック
7と、高位側電源端子1と低位側電源端子2を入力電源
とする基準電圧発生回路10と、基準電圧発生回路10
から出力される定電流源基準電圧出力端子5と、同じく
参照電圧出力端子6と、高位側電源端子1と低位側電源
端子2と定電流源基準出力端子5と参照電圧出力端子6
を入力電源とする通常動作回路ブロック8とを備える。
特定動作回路ブロック7は、その動作原理の説明上、入
力端子T1 と、出力端子T2 と、トランジスタQ1 〜Q
4 と、抵抗R1 〜R3 とを備えるバッファ回路とする。This circuit includes a high-potential power supply terminal 1, a low-potential power supply terminal 2, an EF termination power supply terminal 3, and a reference voltage generation circuit 4 using the high-potential power supply terminal 1 and the low-potential power supply terminal 2 as input power supplies. , A control terminal 11 for a control signal input to the reference voltage generation circuit 4, a constant current source reference voltage output terminal 5a output from the reference voltage generation circuit 4, a reference voltage output terminal 6a, and a high potential side power supply terminal. 1, a low-side power supply terminal 2, a constant current source reference voltage output terminal 5a and a reference voltage output terminal 6a as input power supply, a specific operation circuit block 7, and a high-side power supply terminal 1 and a low-side power supply terminal 2 as input power supplies. Reference voltage generation circuit 10 and reference voltage generation circuit 10
A constant current source reference voltage output terminal 5, a reference voltage output terminal 6, a high-side power supply terminal 1, a low-side power supply terminal 2, a constant current source reference output terminal 5, and a reference voltage output terminal 6.
And a normal operation circuit block 8 which uses as a power source.
The specific operation circuit block 7 has an input terminal T1, an output terminal T2, and transistors Q1 to Q in order to explain its operation principle.
4 and resistors R1 to R3.
【0009】基準電圧発生回路4は、図9に示すよう
に、コントロール端子11により定電流源基準電圧出力
端子5の電圧を変化させるように構成されている。この
回路はトランジスタQ41〜Q45、抵抗R41〜R47、ダイ
オードD41及び電圧調整/補償フィードバック回路13
により構成されている。As shown in FIG. 9, the reference voltage generating circuit 4 is configured to change the voltage of the constant current source reference voltage output terminal 5 by the control terminal 11. This circuit includes transistors Q41 to Q45, resistors R41 to R47, a diode D41 and a voltage adjustment / compensation feedback circuit 13.
It is composed by.
【0010】特定動作回路7を動作させる場合、コント
ロール端子11にLレベルを入力する。このとき、抵抗
R47を流れる電流は全てダイオードD41を介して流れる
ため、トランジスタQ43に流れるベース電流が0にな
り、トランジスタQ43、Q44、Q45は全てオフ状態とな
る。このため、定電流源基準電圧出力端子5aの電圧は
通常電圧となり、特定動作回路ブロック7は通常動作回
路ブロック8と同様に動作する。When operating the specific operation circuit 7, an L level is input to the control terminal 11. At this time, since all the current flowing through the resistor R47 flows through the diode D41, the base current flowing through the transistor Q43 becomes 0, and the transistors Q43, Q44, Q45 are all turned off. Therefore, the voltage of the constant current source reference voltage output terminal 5a becomes a normal voltage, and the specific operation circuit block 7 operates similarly to the normal operation circuit block 8.
【0011】特定動作回路ブロック7を動作させない場
合、コントロール端子11にHレベルを入力する。この
とき抵抗R47を流れる電流は、トランジスタQ43のベー
スに流れる。これにより、トランジスタQ44がオン状態
になり、抵抗R41にトランジスタQ44のエミッタ電流が
流れ出すため、トランジスタQ41、Q42のベース電圧が
降下し、定電流源基準電圧出力端子5の電圧が降下す
る。この電圧が特定動作回路ブロック7のトランジスタ
Q3 及び抵抗R2 で構成される定電流源の電流が0にな
るように設定されているため、トランジスタQ3 がオフ
状態になり、電力が0となる。従って、差動増幅器を構
成するトランジスタQ1 ,Q2 はいずれもオフ状態とな
り、電力が0となる。When the specific operation circuit block 7 is not operated, the H level is input to the control terminal 11. At this time, the current flowing through the resistor R47 flows into the base of the transistor Q43. As a result, the transistor Q44 is turned on and the emitter current of the transistor Q44 begins to flow into the resistor R41, so that the base voltages of the transistors Q41 and Q42 drop and the voltage of the constant current source reference voltage output terminal 5 drops. Since this voltage is set so that the current of the constant current source composed of the transistor Q3 and the resistor R2 of the specific operation circuit block 7 becomes 0, the transistor Q3 is turned off and the power becomes 0. Therefore, the transistors Q1 and Q2 forming the differential amplifier are both turned off and the power becomes zero.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、上述し
た従来の基準電圧変更回路は、以下に示す欠点がある。
図6に示す第1の従来例では、ECL論理回路は論理に
関係なく、トランジスタQ3 及び抵抗R2 で構成される
定電流源により常にトランジスタQ1 、Q2 で構成され
る差動論理回路に電流が流れるために、常に電力を消費
する。また、EFトランジスタもHレベル又はLレベル
に拘りなく、電力を消費する。このため、ある条件にお
いて動作を行わなくてもよい回路部においても常に電力
を消費するという欠点がある。However, the above-mentioned conventional reference voltage changing circuit has the following drawbacks.
In the first conventional example shown in FIG. 6, the ECL logic circuit irrespective of logic, a current always flows through the differential logic circuit composed of the transistors Q1 and Q2 by the constant current source composed of the transistor Q3 and the resistor R2. Because of that, it always consumes power. The EF transistor also consumes power regardless of the H level or the L level. For this reason, there is a drawback that power is always consumed even in a circuit section that does not have to operate under certain conditions.
【0013】図7に示す第2の従来例では、第1の従来
例と比較してある条件において動作を行わなくてよい回
路部の電力を0にすることが可能であるが、外部の入力
電圧で回路部の動作のオン/オフを切り変えるため、外
部電源端子が余分に必要である。また、内部セル内に制
御する電源線を配線するため、電源配線数が増える。更
に、複数の回路部の動作のオン/オフを切り換える場
合、基準電源発生回路が複数必要であり、基準電圧発生
回路が増える分、チップ全体でみると、電力が増加し、
更に素子面積が増大するという欠点がある。また、EF
トランジスタ部の電力を0にすることができないという
欠点がある。In the second conventional example shown in FIG. 7, it is possible to reduce the electric power of the circuit portion which does not need to be operated under certain conditions to 0, as compared with the first conventional example. An external power supply terminal is additionally required because the voltage switches on / off the operation of the circuit section. Further, since the power supply line for control is wired in the internal cell, the number of power supply lines increases. Furthermore, when switching on / off the operation of a plurality of circuit units, a plurality of reference power supply generation circuits are required, and the number of reference voltage generation circuits increases, so that the power of the entire chip increases,
Further, there is a drawback that the element area increases. Also, EF
There is a drawback that the power of the transistor part cannot be reduced to zero.
【0014】図8に示す第3の従来例では、第1の従来
例と比較してある条件において動作を行わなくてもよい
回路部において、電力を0にすることが可能であるが、
コントロール端子が内部セル内にないため、ある条件に
おいて回路部の動作のオン/オフを切り換える場合、内
部セル内にコントロール端子の配線を引き込む必要があ
る。更に、複数の回路部の動作のオン/オフを切り換え
る場合、基準電源発生回路が複数必要であり、基準電圧
発生回路が増える分、チップ全体でみると電力が増え、
更に素子面積が増大するという欠点がある。また、EF
トランジスタ部の電力を0にすることができないという
欠点もある。In the third conventional example shown in FIG. 8, the electric power can be reduced to 0 in the circuit portion which does not have to operate under certain conditions as compared with the first conventional example.
Since the control terminal is not inside the internal cell, it is necessary to lead the wiring of the control terminal into the internal cell when switching on / off the operation of the circuit section under a certain condition. Furthermore, when switching on / off the operation of a plurality of circuit parts, a plurality of reference power supply generation circuits are required, and the number of reference voltage generation circuits increases, so that the power of the entire chip increases.
Further, there is a drawback that the element area increases. Also, EF
There is also a drawback that the power of the transistor part cannot be reduced to zero.
【0015】本発明はかかる問題点に鑑みてなされたも
のであって、複数の回路部の動作のオン/オフを切り換
える場合でも、基準電圧発生回路を増やすことなく、内
部の論理値によって動作のオン/オフを切り換えること
ができ、電源端子を増やすことなく配置・配線において
負担をかけずに、回路部のオン/オフを切り換えること
ができ、電力の浪費を防止できる基準電圧変更回路を提
供することを目的とする。The present invention has been made in view of the above problems, and even when the operation of a plurality of circuit parts is switched on / off, the operation is performed by an internal logical value without increasing the reference voltage generation circuit. (EN) Provided is a reference voltage changing circuit which can be turned on / off, can be turned on / off in a circuit portion without increasing the number of power supply terminals and without placing a burden on arrangement / wiring, and preventing waste of power. The purpose is to
【0016】[0016]
【課題を解決するための手段】本発明に係る基準電圧変
更回路は、基準電圧発生回路にて発生した電圧を、内部
セルの信号値によって設定した任意の電圧に変化させる
基準電圧変更回路において、内部差動論理回路の定電流
源の基準電圧及びエミッタ・フォロアの終端電圧に接続
され、内部セルの信号値を変化させることにより定電流
源及びエミッタ・フォロアの電流値を0にする手段を有
することを特徴とする。A reference voltage changing circuit according to the present invention is a reference voltage changing circuit for changing a voltage generated in a reference voltage generating circuit to an arbitrary voltage set by a signal value of an internal cell, It is connected to the reference voltage of the constant current source and the termination voltage of the emitter follower of the internal differential logic circuit, and has means for making the current value of the constant current source and the emitter follower zero by changing the signal value of the internal cell. It is characterized by
【0017】[0017]
【作用】本発明においては、内部セルの信号値を変化さ
せることにより、定電流源及びエミッタ・フォロアの電
流値を0にして、差動論理回路の電力を0にする。In the present invention, by changing the signal value of the internal cell, the current value of the constant current source and the emitter follower is set to 0, and the power of the differential logic circuit is set to 0.
【0018】[0018]
【実施例】次に本発明の実施例について添付の図面を参
照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【0019】図1は本発明の第1の実施例に係る基準電
圧変更回路の回路図である。高位側電源端子1と、低位
側電源端子2と、EF終端電源端子3とを有し、基準電
圧発生回路4は高位側電源端子1と低位側電源端子2を
入力電源とする。基準電圧発生回路4は基準電圧を定電
流源基準電圧出力端子5と、参照電圧出力端子6とを介
して出力する。FIG. 1 is a circuit diagram of a reference voltage changing circuit according to the first embodiment of the present invention. It has a high potential side power supply terminal 1, a low potential side power supply terminal 2 and an EF termination power supply terminal 3, and the reference voltage generation circuit 4 uses the high potential side power supply terminal 1 and the low potential side power supply terminal 2 as input power supplies. The reference voltage generation circuit 4 outputs a reference voltage via a constant current source reference voltage output terminal 5 and a reference voltage output terminal 6.
【0020】基準電圧変更回路9は高位側電源端子1と
低位側電源端子2とEF終端電源端子3と定電流源基準
電圧出力端子5とを入力電源とし、コントロール端子1
2から入力信号が入力される。この基準電圧変更回路9
の出力信号はEF終端電源端子3aと定電流源基準電圧
出力端子5aとに出力される。The reference voltage changing circuit 9 uses the high-side power supply terminal 1, the low-side power supply terminal 2, the EF termination power supply terminal 3, and the constant current source reference voltage output terminal 5 as input power supplies, and the control terminal 1
An input signal is input from 2. This reference voltage changing circuit 9
Is output to the EF terminal power supply terminal 3a and the constant current source reference voltage output terminal 5a.
【0021】特定動作回路ブロック7は、高位側電源端
子1と低位側電源端子2とEF終端電源端子3aと定電
流源基準電圧出力端子5aと参照電圧出力端子6とを入
力電源とする。The specific operation circuit block 7 uses the high power supply terminal 1, the low power supply terminal 2, the EF termination power supply terminal 3a, the constant current source reference voltage output terminal 5a, and the reference voltage output terminal 6 as input power supplies.
【0022】通常動作回路ブロック8は高位側電源端子
1と低位側電源端子2とEF終端電源端子5と参照出力
端子6とを入力電圧とする。The normal operation circuit block 8 uses the high-potential power supply terminal 1, the low-potential power supply terminal 2, the EF termination power supply terminal 5 and the reference output terminal 6 as input voltages.
【0023】そして、特定動作回路ブロック7は4個の
トランジスタQ1、Q2、Q3。Q4を有するバッファ回路
とする。このトランジスタQ1 は、そのコレクタが高位
側電源端子1に接続され、ベースが入力端子T1 に接続
されている。トランジスタQ2 は、そのコレクタが抵抗
R1 を介して高位側電源端子1に接続され、ベースが参
照電圧出力端子6に接続され、エミッタがトランジスタ
Q1 のエミッタに接続されている。トランジスタQ3
は、そのコレクタがトランジスタQ1 のエミッタに接続
され、ベースが定電流源基準電圧出力端子5aに接続さ
れ、エミッタが抵抗R2 を介して低位側電源端子2に接
続されている。トランジスタQ4は、そのコレクタが高
位側電源端子1に接続され、ベースがトランジスタQ2
のコレクタに接続され、エミッタが出力端子T2 に接続
されると共に、抵抗R3 を介してEF終端電源端子3a
に接続されている。なお、特定動作回路ブロック7は動
作説明上バッファ回路としてあるが、いずれのECL論
理回路を使用してもよい。The specific operation circuit block 7 includes four transistors Q1, Q2 and Q3. The buffer circuit has Q4. The collector of this transistor Q1 is connected to the high-potential side power supply terminal 1, and the base is connected to the input terminal T1. The collector of the transistor Q2 is connected to the high potential side power supply terminal 1 through the resistor R1, the base is connected to the reference voltage output terminal 6, and the emitter is connected to the emitter of the transistor Q1. Transistor Q3
Has its collector connected to the emitter of the transistor Q1, its base connected to the constant current source reference voltage output terminal 5a, and its emitter connected to the lower power supply terminal 2 via the resistor R2. The transistor Q4 has a collector connected to the high-potential side power supply terminal 1 and a base connected to the transistor Q2.
Of the EF terminal power supply terminal 3a through the resistor R3 while the emitter is connected to the output terminal T2.
It is connected to the. Although the specific operation circuit block 7 is used as a buffer circuit for explanation of operation, any ECL logic circuit may be used.
【0024】基準電圧変更回路9は、図2に示す定電流
基準電圧変更回路と、図3に示すEF終端電圧変更回路
とから構成される。The reference voltage changing circuit 9 comprises the constant current reference voltage changing circuit shown in FIG. 2 and the EF termination voltage changing circuit shown in FIG.
【0025】図2は、定電流源基準電圧変更回路の回路
図である。この定電流源基準電圧変更回路においては、
トランジスタQ11が、そのエミッタが抵抗R11を介して
高位側電源端子1に接続され、ベースが定電流源基準電
圧出力端子5に接続され、コレクタが低位側電源端子2
に接続されている。トランジスタQ12は、そのコレクタ
が高位側電源端子1に接続され、ベースがコントロール
端子12に接続されている。トランジスタQ13は、コレ
クタが高位側電源端子1に接続され、ベースが参照電圧
出力端子6に接続されている。ダイオードD11は、その
アノードがトランジスタQ12のエミッタに接続され、ダ
イオードD12は、そのアノードがダイオードD11のカソ
ードに接続され、ダイオードD13は、そのアノードがト
ランジスタQ13のエミッタに接続され、ダイオードD14
は、そのアノードがダイオードD13のカソードに接続さ
れている。また、トランジスタQ14は、そのコレクタが
高位側電源端子1に接続され、ベースが前記ダイオード
D12のカソードに接続されると共に、抵抗R12を介して
低位側電源端子2に接続され、エミッタが抵抗R14を介
して低位側電源端子2に接続されている。トランジスタ
Q15は、コレクタがトランジスタQ11のエミッタに接続
され、ベースがダイオードD14のカソードに接続される
と共に、抵抗R13を介して低位側電源端子2に接続さ
れ、エミッタがトランジスタQ14のエミッタに接続され
ている。トランジスタQ16は、コレクタが高位側電源端
子1に接続され、ベースがトランジスタQ11のエミッタ
に接続され、エミッタが定電流源基準電圧出力端子5a
に接続されると共に、抵抗R15を介して低位側電源端子
2に接続されている。FIG. 2 is a circuit diagram of the constant current source reference voltage changing circuit. In this constant current source reference voltage changing circuit,
The transistor Q11 has its emitter connected to the high-potential side power supply terminal 1 via the resistor R11, its base connected to the constant current source reference voltage output terminal 5, and its collector connected to the low-potential side power supply terminal 2.
It is connected to the. The collector of the transistor Q12 is connected to the high potential side power supply terminal 1, and the base is connected to the control terminal 12. The transistor Q13 has a collector connected to the high-potential side power supply terminal 1 and a base connected to the reference voltage output terminal 6. The diode D11 has its anode connected to the emitter of the transistor Q12, the diode D12 has its anode connected to the cathode of the diode D11, and the diode D13 has its anode connected to the emitter of the transistor Q13 and the diode D14.
Has its anode connected to the cathode of diode D13. The transistor Q14 has its collector connected to the high-potential power supply terminal 1, its base connected to the cathode of the diode D12, and also connected to the low-potential power supply terminal 2 via the resistor R12, and its emitter connected to the resistor R14. It is connected to the low-potential side power supply terminal 2 through. The transistor Q15 has a collector connected to the emitter of the transistor Q11, a base connected to the cathode of the diode D14, a resistor R13 connected to the lower power supply terminal 2, and an emitter connected to the emitter of the transistor Q14. There is. The transistor Q16 has a collector connected to the high-potential power supply terminal 1, a base connected to the emitter of the transistor Q11, and an emitter connected to the constant current source reference voltage output terminal 5a.
And the low-potential side power supply terminal 2 via a resistor R15.
【0026】図3は、EF終端電圧変更回路の回路図で
ある。このEF終端電圧変更回路においては、トランジ
スタQ21が、そのコレクタが高位側電源端子1に接続さ
れ、ベースがEF終端電源端子3に接続され、エミッタ
が抵抗R21を介して低位側電源端子2に接続されて設け
られている。また、トランジスタQ22は、コレクタが高
位側電源端子1に接続され、エミッタがトランジスタQ
21のエミッタに接続されている。トランジスタQ23は、
コレクタが抵抗R22を介して高位側電源端子1に接続さ
れ、ベースがコントロール端子12に接続され、エミッ
タが抵抗R23を介して低位側電源端子2に接続されてい
る。トランジスタQ24は、コレクタが高位側電源端子1
に接続され、ベースが参照電圧出力端子6に接続され、
エミッタがトランジスタQ23のエミッタに接続されてい
る。トランジスタQ25は、コレクタが高位側電源端子1
に接続され、ベースがトランジスタQ23のコレクタに接
続され、エミッタがトランジスタQ22のベースに接続さ
れると共に、抵抗R24を介して低位側電源端子2に接続
されている。トランジスタQ26は、エミッタがEF終端
電源端子3aに接続されると共に、抵抗R25を介して高
位側電源端子1に接続され、ベースがトランジスタQ21
のエミッタに接続され、コレクタが低位側電源端子2に
接続されている。FIG. 3 is a circuit diagram of the EF termination voltage changing circuit. In this EF termination voltage changing circuit, the transistor Q21 has its collector connected to the high potential side power supply terminal 1, its base connected to the EF termination power supply terminal 3, and its emitter connected to the low potential side power supply terminal 2 via the resistor R21. It is provided. Further, the transistor Q22 has a collector connected to the high-potential side power supply terminal 1 and an emitter connected to the transistor Q22.
Connected to 21 emitters. Transistor Q23 is
The collector is connected to the higher power supply terminal 1 via the resistor R22, the base is connected to the control terminal 12, and the emitter is connected to the lower power supply terminal 2 via the resistor R23. The collector of the transistor Q24 is the high-side power supply terminal 1
And the base is connected to the reference voltage output terminal 6,
The emitter is connected to the emitter of transistor Q23. The collector of the transistor Q25 is the high-side power supply terminal 1
, The base is connected to the collector of the transistor Q23, the emitter is connected to the base of the transistor Q22, and the low-side power supply terminal 2 is connected via the resistor R24. The transistor Q26 has an emitter connected to the EF terminal power supply terminal 3a and a high-side power supply terminal 1 via a resistor R25, and a base connected to the transistor Q21.
Is connected to the low-side power supply terminal 2.
【0027】次に、上述の如く構成された本発明の第1
の実施例回路の動作について説明する。Next, the first aspect of the present invention constructed as described above
The operation of the embodiment circuit will be described.
【0028】先ず、コントロール端子12がHレベルの
場合について説明する。図2において、トランジスタQ
14はオン状態、トランジスタQ15はオフ状態である。抵
抗R11にはトランジスタQ11のエミッタ電流のみ流れる
ため、トランジスタQ16のベース電圧VB18 は定電流源
参照電圧出力端子5の電圧をVCSとすると、下記数式1
で与えられる。First, the case where the control terminal 12 is at the H level will be described. In FIG. 2, the transistor Q
14 is on and transistor Q15 is off. Since only the emitter current of the transistor Q11 flows through the resistor R11, the base voltage VB18 of the transistor Q16 is represented by the following formula 1 when the voltage of the constant current source reference voltage output terminal 5 is VCS.
Given in.
【0029】[0029]
【数1】VB16 =VCS+VBE11[Equation 1] VB16 = VCS + VBE11
【0030】但し、VBE11はトランジスタQ11のベース
・エミッタ間電圧である。これより、定電流源参照電圧
出力端子5aの電圧VCS′は下記数式2で表される。However, VBE11 is the base-emitter voltage of the transistor Q11. From this, the voltage VCS ′ at the constant current source reference voltage output terminal 5a is expressed by the following mathematical formula 2.
【0031】[0031]
【数2】 VCS′=VB16 −VBE16 =VCS+(VBE11−VBE16)## EQU2 ## VCS '= VB16-VBE16 = VCS + (VBE11-VBE16)
【0032】但し、VBE16はトランジスタQ16のベース
・エミッタ間電圧である。この数式2は、トランジスタ
Q11、Q12のベース・エミッタ間電圧が等しく、VBEで
あるとすると下記数式3で表される。However, VBE16 is the base-emitter voltage of the transistor Q16. This equation 2 is expressed by the following equation 3 when the base-emitter voltages of the transistors Q11 and Q12 are equal and VBE.
【0033】[0033]
【数3】VCS′=VCS[Formula 3] VCS ′ = VCS
【0034】また、図3において、トランジスタQ23は
オン状態、トランジスタQ24はオフ状態である。抵抗R
22にトランジスタQ23のエミッタ電流IE23 が流れるた
め、トランジスタQ25のベース電圧B25 は内部Hレベル
の電圧をVH とすると下記数式4で表される。In FIG. 3, the transistor Q23 is on and the transistor Q24 is off. Resistance R
Since the emitter current IE23 of the transistor Q23 flows through the transistor 22, the base voltage B25 of the transistor Q25 is represented by the following formula 4 when the internal H level voltage is VH.
【0035】[0035]
【数4】 IE23 =(VH −VBE23−VEE)/R23 VB25 =VGND −R22IE23 =VGND −R22(VH −VBE23−VEE)/R23[Equation 4] IE23 = (VH-VBE23-VEE) / R23 VB25 = VGND-R22 IE23 = VGND-R22 (VH-VBE23-VEE) / R23
【0036】但し、VGND は高位側電源端子1の電圧、
VEEは低位側電源端子2の電圧、VBE23はトランジスタ
Q23のベース・エミッタ間電圧である。この数式4によ
り、トランジスタQ22のベース電圧VB22 は下記数式5
で表される。However, VGND is the voltage of the high-potential side power supply terminal 1,
VEE is the voltage of the lower power supply terminal 2, and VBE23 is the base-emitter voltage of the transistor Q23. According to this equation 4, the base voltage VB22 of the transistor Q22 is given by the following equation 5
It is represented by.
【0037】[0037]
【数5】 VB22 =VB25 −VBE25 =VGND -R22(VH −VBE23−VEE)/R23−VBE25[Formula 5] VB22 = VB25-VBE25 = VGND-R22 (VH-VBE23-VEE) / R23-VBE25
【0038】但し、VBE25はトランジスタQ25のベース
・エミッタ間電圧である。このとき、トランジスタQ2
1、Q22で構成される差動増幅器で、トランジスタQ21
がオン状態、トランジスタQ22がオフ状態であるために
は、EF終端電圧出力端子3の電圧をVT とすると、ト
ランジスタQ22のベース電圧を下記数式6のように設定
する。However, VBE25 is the base-emitter voltage of the transistor Q25. At this time, the transistor Q2
1 is a differential amplifier composed of Q22, and transistor Q21
Is on and the transistor Q22 is off, the base voltage of the transistor Q22 is set as shown in the following equation 6 when the voltage at the EF termination voltage output terminal 3 is VT.
【0039】[0039]
【数6】VB22 <VT[Equation 6] VB22 <VT
【0040】この数式6の条件より、トランジスタQ26
のベース電圧VB26 は下記数式7で表される。From the condition of the equation 6, the transistor Q26
The base voltage VB26 of is expressed by the following formula 7.
【0041】[0041]
【数7】VB21 =VT −VBE21[Equation 7] VB21 = VT-VBE21
【0042】但し、VBE21はトランジスタQ21のベース
・エミッタ間電圧である。この数式7より、EF終端電
圧出力端子3aの電圧VT ′は下記数式8で表される。However, VBE21 is the base-emitter voltage of the transistor Q21. From this equation 7, the voltage VT 'at the EF termination voltage output terminal 3a is expressed by the following equation 8.
【0043】[0043]
【数8】 VT ′=VB21 +VBE26 =VT +(VBE26−VBE21)(8) VT '= VB21 + VBE26 = VT + (VBE26-VBE21)
【0044】但し、VBE26はトランジスタQ26のベース
・エミッタ間電圧である。この数式8は、トランジスタ
Q21、Q26のベース・エミッタ間電圧が等しくVBEとす
ると、下記数式9で表される。However, VBE26 is the base-emitter voltage of the transistor Q26. This equation 8 is represented by the following equation 9 when the base-emitter voltages of the transistors Q21 and Q26 are equal to VBE.
【0045】[0045]
【数9】VT ′=VT[Equation 9] VT '= VT
【0046】以上より、図1において基準電圧変更回路
の出力電圧は、数式3,9から基準電圧発生回路のEF
終端電源端子3及び定電流源基準電圧出力端子5と等し
いため、通常動作回路ブロック8と同様に特定動作回路
ブロック7は動作を行う。From the above, the output voltage of the reference voltage changing circuit in FIG.
Since the terminal power supply terminal 3 and the constant current source reference voltage output terminal 5 are the same, the specific operation circuit block 7 operates similarly to the normal operation circuit block 8.
【0047】次に、コントロール端子12がLレベルの
場合について説明する。図2において、トランジスタQ
14はオフ状態、トランジスタQ15はオン状態である。こ
れにより、抵抗R11にはトランジスタQ11のエミッタ電
流IE11 とトランジスタQ15のエミッタ電流IE15 が流
れる。エミッタ電流IE11 、IE15 は夫々下記数式1
0,11で与えられる。Next, the case where the control terminal 12 is at the L level will be described. In FIG. 2, the transistor Q
14 is in the off state and transistor Q15 is in the on state. As a result, the emitter current IE11 of the transistor Q11 and the emitter current IE15 of the transistor Q15 flow through the resistor R11. The emitter currents IE11 and IE15 are expressed by the following formula 1 respectively.
It is given by 0 and 11.
【0048】[0048]
【数10】IE11 =(VGND −VBE11−VCS)/R11[Equation 10] IE11 = (VGND-VBE11-VCS) / R11
【0049】[0049]
【数11】 IE15 =(VR1−VBE13−VBE15−VF13 −VF14 −VEE)/R14IE15 = (VR1-VBE13-VBE15-VF13-VF14-VEE) / R14
【0050】但し、VR1は参照電圧出力端子6の電圧、
VBE11はトランジスタQ11のベース・エミッタ間電圧、
VBE13はトランジスタQ13のベース・エミッタ間電圧、
VBE15はトランジスタQ15のベース・エミッタ間電圧、
VF13 はダイオードD13のカソード・アノード間電圧、
VF14 はダイオードD14のカソード・アノード間電圧で
ある。数式10,11より、トランジスタQ16のベース
電圧VB16 は下記数式12により表される。However, VR1 is the voltage of the reference voltage output terminal 6,
VBE11 is the base-emitter voltage of the transistor Q11,
VBE13 is the base-emitter voltage of the transistor Q13,
VBE15 is the base-emitter voltage of transistor Q15,
VF13 is the cathode-anode voltage of the diode D13,
VF14 is the cathode-anode voltage of the diode D14. From equations 10 and 11, the base voltage VB16 of the transistor Q16 is represented by the following equation 12.
【0051】[0051]
【数12】VB16 =VGND −R11(IE11 +IE15 )[Equation 12] VB16 = VGND-R11 (IE11 + IE15)
【0052】但し、トランジスタQ16のベース電圧VB1
6 が下記数式13にて表される条件になるように設定す
る。However, the base voltage VB1 of the transistor Q16
6 is set so as to satisfy the condition expressed by the following formula 13.
【0053】[0053]
【数13】VB16 <VCS+VBE11[Equation 13] VB16 <VCS + VBE11
【0054】数式10〜12より、定電流源基準電圧出
力端子5aの電圧VCS′は下記数式14で表される。From equations 10 to 12, the voltage VCS 'of the constant current source reference voltage output terminal 5a is represented by the following equation 14.
【0055】[0055]
【数14】 VCS′=VB16 −VBE11 =VCS+VBE11−VBE16−R11(VR1−VBE13−VBE15−VF13 − VF14−VEE)/R14## EQU14 ## VCS '= VB16-VBE11 = VCS + VBE11-VBE16-R11 (VR1-VBE13-VBE15-VF13-VF14-VEE) / R14
【0056】この数式14より、トランジスタのベース
・エミッタ間電圧とダイオードのカソード・アノード間
電圧が等しく、VBEであるとすると、定電流源基準電圧
出力端子5aの電圧VCS′が下記数式15で表される。From the equation (14), assuming that the base-emitter voltage of the transistor and the cathode-anode voltage of the diode are equal and VBE, the voltage VCS 'of the constant current source reference voltage output terminal 5a is expressed by the following equation (15). To be done.
【0057】[0057]
【数15】 VCS′=VCS−R11(VR1−4VBE−VEE)/R14## EQU15 ## VCS '= VCS-R11 (VR1-4VBE-VEE) / R14
【0058】また、図3において、トランジスタQ23は
オフ状態、トランジスタQ24はオン状態である。抵抗R
22には電流がほとんど流れないため、トランジスタQ25
のベース電圧VB25 は下記数式16で表される。In FIG. 3, the transistor Q23 is off and the transistor Q24 is on. Resistance R
Since almost no current flows through 22, transistor Q25
The base voltage VB25 of is expressed by the following formula 16.
【0059】[0059]
【数16】VB25 =VGND[Formula 16] VB25 = VGND
【0060】この数式16より、トランジスタQ22のベ
ース電圧VB22 は下記数式17で表される。From this equation 16, the base voltage VB22 of the transistor Q22 is represented by the following equation 17.
【0061】[0061]
【数17】VB22 =VGND −VBE25[Expression 17] VB22 = VGND -VBE25
【0062】このとき、トランジスタQ21をオフ状態、
トランジスタQ22をオン状態にするために、トランジス
タQ22のベース電圧を下記数式18のように設定する。At this time, the transistor Q21 is turned off,
In order to turn on the transistor Q22, the base voltage of the transistor Q22 is set as in the following formula 18.
【0063】[0063]
【数18】VB22 >VT[Equation 18] VB22> VT
【0064】数式17,18よりトランジスタQ22のベ
ース電圧は下記数式19で表される。From equations 17 and 18, the base voltage of the transistor Q22 is represented by the following equation 19.
【0065】[0065]
【数19】 VB26 =VB22 −VBE22 =VGND −VBE22−VBE25## EQU19 ## VB26 = VB22-VBE22 = VGND-VBE22-VBE25
【0066】但し、VBE22はトランジスタQ22のベース
・エミッタ間電圧である。この数式19より、EF終端
電圧出力端子3aの電圧VT ′は下記数式20で表され
る。However, VBE22 is the base-emitter voltage of the transistor Q22. From the equation (19), the voltage VT 'at the EF termination voltage output terminal 3a is expressed by the following equation (20).
【0067】[0067]
【数20】 VT ′=VB26 +VBE26 =VGND −VBE22−VBE25+VBE26(20) VT '= VB26 + VBE26 = VGND-VBE22-VBE25 + VBE26
【0068】この数式20は、トランジスタQ22,Q2
5,Q26のベース・エミッタ間電圧が夫々等しくVBEと
すると、下記数式21で与えられる。This equation 20 shows that the transistors Q22 and Q2
If the base-emitter voltages of 5 and Q26 are equal to VBE, the following formula 21 is given.
【0069】[0069]
【数21】VT ′=VGND −VBE[Equation 21] VT '= VGND-VBE
【0070】ここで、図1において、特定動作回路ブロ
ック7のトランジスタQ3と抵抗R2で構成される定電流
源回路の電流値が0となるためには、下記数式22の条
件が必要である。Here, in FIG. 1, in order for the current value of the constant current source circuit composed of the transistor Q3 and the resistor R2 of the specific operation circuit block 7 to become 0, the condition of the following formula 22 is necessary.
【0071】[0071]
【数22】VCS′=VBE+VEE[Equation 22] VCS ′ = VBE + VEE
【0072】但し、VBE2 はトランジスタQ2 のベース
・エミッタ間電圧である。数式15,22より、トラン
ジスタQ2 のベース・エミッタ間電圧も同様にVBEとす
ると、下記数式23が成立する。However, VBE2 is the base-emitter voltage of the transistor Q2. From the equations (15) and (22), if the base-emitter voltage of the transistor Q2 is also VBE, the following equation (23) is established.
【0073】[0073]
【数23】 R11/R14=(VCS−VBE−VEE)/(VR1−4VBE−VEE)## EQU23 ## R11 / R14 = (VCS-VBE-VEE) / (VR1-4VBE-VEE)
【0074】抵抗R11、R14を数式23の条件にあうよ
うに設定することで、定電流源回路の電流及び電力が0
になる。また、これにより、トランジスタQ1 ,Q2 で
構成される差動増幅回路の電力も0になる。更に、抵抗
R1 に流れる電流が0になるので、トランジスタQ4 の
ベース電圧VB4は下記数式24で表される。By setting the resistors R11 and R14 so as to meet the condition of Expression 23, the current and power of the constant current source circuit are set to 0.
become. Further, as a result, the power of the differential amplifier circuit composed of the transistors Q1 and Q2 also becomes zero. Further, since the current flowing through the resistor R1 becomes 0, the base voltage VB4 of the transistor Q4 is represented by the following formula 24.
【0075】[0075]
【数24】VB4=VGND[Equation 24] VB4 = VGND
【0076】このとき、抵抗R3 を流れる電流が0とな
り、EFトランジスタ部の電力も0になるためには、下
記の数式25が成立する必要がある。At this time, in order that the current flowing through the resistor R3 becomes 0 and the power of the EF transistor portion also becomes 0, the following formula 25 must be established.
【0077】[0077]
【数25】 VT ′=VB4−VBE4 =VGND −VBE4(25) VT '= VB4-VBE4 = VGND-VBE4
【0078】但し、VBE4 はトランジスタQ4 のベース
・エミッタ間電圧である。数式25は、トランジスタQ
4 のベース・エミッタ間電圧も同様にVBEとすると、数
式21と等しいため、EFトランジスタ部の電力も0と
なる。However, VBE4 is the base-emitter voltage of the transistor Q4. Equation 25 is the transistor Q
Similarly, if the base-emitter voltage of 4 is also VBE, the power of the EF transistor portion becomes 0 because it is equal to the equation 21.
【0079】以上より、コントロール端子12がLレベ
ルのとき基準電圧変更回路の出力電圧が、特定動作回路
7が動作しない電圧を出力し、電力が0になる動作を行
う。次に、第1の実施例回路の動作を、高位側電源端子
1のVGND を0V、低位側電源端子2のVEEを−4.5
V、Hレベル電圧値のVH を−0.8V、定電流源基準
電圧出力端子5のVCSを−3.1V、参照電圧出力端子
6のVR1を−1.1V、EF終端電源端子3のVT を−
2.0V、全てのトランジスタのベース・エミッタ間電
圧を0.8Vとして設計した場合の各抵抗値の条件につ
いて述べる。数式5,6より、抵抗R22、R23は下記数
式で表す条件となる。From the above, when the control terminal 12 is at the L level, the output voltage of the reference voltage changing circuit outputs a voltage at which the specific operation circuit 7 does not operate, and the operation becomes zero. Next, the operation of the circuit of the first embodiment is performed by setting VGND of the higher power supply terminal 1 to 0V and VEE of the lower power supply terminal 2 to -4.5.
VH of V and H level voltage value is -0.8V, VCS of constant current source reference voltage output terminal 5 is -3.1V, VR1 of reference voltage output terminal 6 is -1.1V, VT of EF termination power supply terminal 3 -
The condition of each resistance value in the case of designing 2.0 V and the base-emitter voltage of all transistors as 0.8 V will be described. From Equations 5 and 6, the resistances R22 and R23 satisfy the conditions represented by the following equations.
【0080】[0080]
【数26】R22/R23>12/29[Equation 26] R22 / R23> 12/29
【0081】数式10〜13より、抵抗R11、R14は下
記の数式の条件となる。From equations 10 to 13, the resistances R11 and R14 satisfy the following equations.
【0082】[0082]
【数27】R11/R14>0[Equation 27] R11 / R14> 0
【0083】また、数式17,18より数式18が成り
立つ。数式23より抵抗R11,R14は下記数式28の条
件となる。Equation 18 is established from Equations 17 and 18. From the equation 23, the resistors R11 and R14 satisfy the condition of the following equation 28.
【0084】[0084]
【数28】R11=3R14[Equation 28] R11 = 3R14
【0085】上述のように、抵抗R11,R14,R22,R
23を設定することで、特定動作回路ブロック7はコント
ロール端子12がHレベルのとき動作を行い、Lレベル
のとき動作を行わず、電力が0となる第1の実施例回路
の基準電圧変更回路を構成できる。As described above, the resistors R11, R14, R22, R
By setting 23, the specific operation circuit block 7 operates when the control terminal 12 is at the H level and does not operate when the control terminal 12 is at the L level, and the electric power is 0. Can be configured.
【0086】本実施例においては、複数の回路部の動作
のオン/オフを切り換える場合でも、基準電圧発生回路
を増やすことなく、内部の論理値によって動作のオン/
オフを切り換えることができる。また、電源端子を増や
すことなく、即ち、配置及び配線上の負担をかけずに、
回路部のオン/オフを切り換えることができ、電力の浪
費を防止できる。更に、差動論理回路部だけではなく、
EFトランジスタ部の電力も0にすることができる。In the present embodiment, even when the operation of a plurality of circuit parts is switched on / off, the operation is turned on / off by an internal logical value without increasing the reference voltage generating circuit.
It can be switched off. In addition, without increasing the number of power terminals, that is, without placing a burden on arrangement and wiring,
It is possible to switch on / off of the circuit unit, and it is possible to prevent power consumption. Furthermore, not only the differential logic circuit section,
The power of the EF transistor section can also be zero.
【0087】次に、本発明の第2の実施例について、図
4を参照して説明する。本実施例が図1に示す第1の実
施例回路と異なる点は、EF終端電源端子3がなく、E
F終端電圧を低位側電源端子2とし、EF終端電圧変更
回路を図3の代わりに図5の構成とし、基準電圧変更回
路の入力電圧をEF終端電源端子3としていることであ
る。Next, a second embodiment of the present invention will be described with reference to FIG. This embodiment is different from the circuit of the first embodiment shown in FIG. 1 in that there is no EF termination power supply terminal 3 and
That is, the F termination voltage is used as the lower power supply terminal 2, the EF termination voltage changing circuit is configured as shown in FIG. 5 instead of that of FIG. 3, and the input voltage of the reference voltage changing circuit is the EF termination power supply terminal 3.
【0088】基準電圧変更回路9は、図2に示す定電流
源基準電圧変更回路と、図5に示すEF終端電圧変更回
路とにより構成される。The reference voltage changing circuit 9 is composed of the constant current source reference voltage changing circuit shown in FIG. 2 and the EF termination voltage changing circuit shown in FIG.
【0089】図5はEF終端電圧変更回路の回路図であ
る。このEF終端電圧変換回路においては、トランジス
タQ31は、コレクタが高位側電源端子1に接続され、ベ
ースがコントロール端子12に接続されている。トラン
ジスタQ32は、コレクタが高位側電源端子1に接続さ
れ、ベースが参照電圧出力端子6に接続されている。ト
ランジスタQ33は、コレクタが抵抗R33を介して高位側
電源端子1に接続され、ベースが抵抗R31を介して低位
側電源端子2に接続され、エミッタが抵抗R34を介して
低位側電源端子2に接続されている。トランジスタQ34
は、コレクタが高位側電源端子1に接続され、ベースが
抵抗R32を介して低位側電源端子2に接続され、エミッ
タがトランジスタQ33のエミッタに接続されている。ま
た、ダイオードD31は、アノードがトランジスタQ31の
エミッタに接続されており、ダイオードD32は、アノー
ドがダイオードD31のカソードに接続され、カソードが
トランジスタQ33のベースに接続されており、ダイオー
ドD33は、アノードがトランジスタQ32のエミッタに接
続されており、ダイオードD34は、アノードがダイオー
ドD33のカソードに接続され、カソードがトランジスタ
Q34のベースに接続されている。更に、トランジスタQ
35は、エミッタが抵抗R35を介してトランジスタQ33の
コレクタに接続され、ベース及びコレクタが低位側電源
端子2に接続されている。トランジスタQ36は、コレク
タが高位側電源端子1に接続され、ベースがトランジス
タQ33のコレクタに接続され、エミッタがEF終端電源
端子3aに接続されると共に、抵抗R36を介して低位側
電源端子2に接続されている。FIG. 5 is a circuit diagram of the EF termination voltage changing circuit. In this EF termination voltage conversion circuit, the transistor Q31 has a collector connected to the high-potential side power supply terminal 1 and a base connected to the control terminal 12. The transistor Q32 has a collector connected to the high-potential power supply terminal 1 and a base connected to the reference voltage output terminal 6. The transistor Q33 has a collector connected to the high potential side power supply terminal 1 via the resistor R33, a base connected to the low potential side power supply terminal 2 via the resistor R31, and an emitter connected to the low potential side power supply terminal 2 via the resistor R34. Has been done. Transistor Q34
Has a collector connected to the higher power supply terminal 1, a base connected to the lower power supply terminal 2 through a resistor R32, and an emitter connected to the emitter of the transistor Q33. The anode of the diode D31 is connected to the emitter of the transistor Q31, the anode of the diode D32 is connected to the cathode of the diode D31, and the cathode of the diode D32 is connected to the base of the transistor Q33. The diode D34 is connected to the emitter of the transistor Q32, the anode is connected to the cathode of the diode D33, and the cathode is connected to the base of the transistor Q34. Furthermore, the transistor Q
35, the emitter is connected to the collector of the transistor Q33 via the resistor R35, and the base and collector are connected to the low potential side power supply terminal 2. The transistor Q36 has a collector connected to the higher power supply terminal 1, a base connected to the collector of the transistor Q33, an emitter connected to the EF terminal power supply terminal 3a, and a lower power supply terminal 2 via the resistor R36. Has been done.
【0090】次に、この第2の実施例回路の動作につい
て説明する。Next, the operation of the circuit of the second embodiment will be described.
【0091】先ず、コントロール端子12がHレベルの
場合について説明する。図2の定電流源基準電圧変更回
路においては、第1の実施例回路と同様の動作を行う。
図5のEF終端電圧変更回路においては、トランジスタ
Q33がオン状態、トランジスタQ34がオフ状態となる。
抵抗R33に下記数式29で表されるトランジスタQ33の
エミッタ電流IE33 が流れる。First, the case where the control terminal 12 is at the H level will be described. The constant current source reference voltage changing circuit of FIG. 2 operates similarly to the circuit of the first embodiment.
In the EF termination voltage changing circuit of FIG. 5, the transistor Q33 is on and the transistor Q34 is off.
An emitter current IE33 of the transistor Q33 represented by the following formula 29 flows through the resistor R33.
【0092】[0092]
【数29】 IE31 =(VR1−VF31 −VF32 −VBE31−VBE33−VEE)/R34[Equation 29] IE31 = (VR1-VF31-VF32-VBE31-VBE33-VEE) / R34
【0093】但し、VBE31はトランジスタQ31のベース
・エミッタ間電圧、VBE33はトランジスタQ33のベース
・エミッタ間電圧、VF31 はダイオードD31のカソード
・アノード間電圧、VF32 はダイオードD32のカソード
・アノード間電圧である。Here, VBE31 is the base-emitter voltage of the transistor Q31, VBE33 is the base-emitter voltage of the transistor Q33, VF31 is the cathode-anode voltage of the diode D31, and VF32 is the cathode-anode voltage of the diode D32. ..
【0094】これにより、トランジスタQ36のベース電
位VB36 は下記数式30で表される。As a result, the base potential VB36 of the transistor Q36 is expressed by the following equation 30.
【0095】[0095]
【数30】 VB36 =VGND −R33IE31 =VGND −R33(VR1−VF31 −VF32 −VBE31−VBE33−VEE) /R34[Expression 30] VB36 = VGND-R33 IE31 = VGND-R33 (VR1-VF31-VF32-VBE31-VBE33-VEE) / R34
【0096】このとき、抵抗R35の電流を0にするため
に下記数式31のように設定する。At this time, in order to set the current of the resistor R35 to 0, the following equation 31 is set.
【0097】[0097]
【数31】VB36 =VEE+VBE35[Equation 31] VB36 = VEE + VBE35
【0098】但し、VBE35はトランジスタQ35のベース
・エミッタ間電圧である。数式30,31より、トラン
ジスタQ31,Q33,Q35のベース・エミッタ間電圧及び
ダイオードD31,D32のカソード・アノード間電圧が等
しくVBEとすると、下記数式32が得られる。However, VBE35 is the base-emitter voltage of the transistor Q35. From the equations 30 and 31, when the base-emitter voltage of the transistors Q31, Q33, Q35 and the cathode-anode voltage of the diodes D31, D32 are equal to VBE, the following equation 32 is obtained.
【0099】[0099]
【数32】 R33/R34=(VGND −VBE−VEE)/(VR1−4VBE−VEE)[Expression 32] R33 / R34 = (VGND-VBE-VEE) / (VR1-4VBE-VEE)
【0100】数式32のように、抵抗R33,R34を設定
することにより、EF終端電源出力端子3aのVT ′の
電圧は下記数式33で表される。By setting the resistors R33 and R34 as in Expression 32, the voltage of VT 'at the EF terminal power supply output terminal 3a is expressed by Expression 33 below.
【0101】[0101]
【数33】VT ′=VEE+VBE35−VBE36(33) VT '= VEE + VBE35-VBE36
【0102】この数式33よりトランジスタQ36のベー
ス・エミッタ間電圧も同様にVBEとすると、EF終端電
源端子3aは下記数式34で表される。From the equation 33, if the base-emitter voltage of the transistor Q36 is also VBE, the EF termination power supply terminal 3a is represented by the following equation 34.
【0103】[0103]
【数34】VT ′=VEE[Expression 34] VT '= VEE
【0104】以上より、図4において、基準電圧変更回
路の出力端子は、数式3,34より基準電圧発生回路の
定電流源基準電圧出力端子5と等しいため、通常動作回
路ブロック8と同様に特定動作回路ブロック7は動作を
行う。From the above, in FIG. 4, the output terminal of the reference voltage changing circuit is equal to the constant current source reference voltage output terminal 5 of the reference voltage generating circuit according to the equations 3 and 34, and therefore is specified similarly to the normal operation circuit block 8. The operation circuit block 7 operates.
【0105】次に、コントロール端子12がLレベルの
場合について説明する。図2に示す定電流源基準電圧変
更回路においては、第1の実施例回路と同様の動作を行
う。図5に示すEF終端電圧変更回路においては、トラ
ンジスタQ33がオフ状態、トランジスタQ34がオン状態
となる。抵抗R33には電流がほとんど流れないため、ト
ランジスタQ36のベース電圧は下記数式35式で与えら
れる。Next, the case where the control terminal 12 is at the L level will be described. The constant current source reference voltage changing circuit shown in FIG. 2 performs the same operation as that of the first embodiment circuit. In the EF termination voltage changing circuit shown in FIG. 5, the transistor Q33 is off and the transistor Q34 is on. Since almost no current flows through the resistor R33, the base voltage of the transistor Q36 is given by the following formula 35.
【0106】[0106]
【数35】VB36 =VGND[Formula 35] VB36 = VGND
【0107】この数式35より、EF終端電源端子3a
VT ′は下記数式36で表される。From this equation 35, the EF termination power supply terminal 3a
VT 'is represented by the following formula 36.
【0108】[0108]
【数36】VT ′=VGND −VBE36(36) VT '= VGND-VBE36
【0109】図4において、トランジスタQ36のベース
・エミッタ間電圧を同様にVBEとすると、数式37は数
式25と等しいため、EFトランジスタ部の電力も0に
なる。In FIG. 4, assuming that the base-emitter voltage of the transistor Q36 is also VBE, the formula 37 is equal to the formula 25, so that the electric power of the EF transistor portion becomes 0.
【0110】以上より、コントロール端子12がLレベ
ルのとき、基準電圧変更回路の出力電圧が、特定動作回
路7が動作しない電圧を出力し、電力が0になる動作を
行う。As described above, when the control terminal 12 is at the L level, the output voltage of the reference voltage changing circuit outputs a voltage at which the specific operation circuit 7 does not operate, and the power becomes 0.
【0111】なお、上述の図2の定電流源基準電圧変更
回路及び図3、図5のEF終端電圧変更回路は、一実施
例として説明したものであり、本発明の特許請求の範囲
に記載した範囲内で同様の動作を行う回路であれば種々
の変更及び修正が行われてもよい。The constant current source reference voltage changing circuit shown in FIG. 2 and the EF termination voltage changing circuit shown in FIGS. 3 and 5 are described as one embodiment, and are described in the claims of the present invention. Various changes and modifications may be made as long as the circuit performs the same operation within the above range.
【0112】[0112]
【発明の効果】以上説明したように本発明は、複数の回
路部の動作のオン/オフを切り換える場合でも、基準電
圧発生回路を増すことなく、内部の論理値によって動作
のオン/オフを切り換えることができる。また、電源端
子を増やすことがなく、即ち配置・配線において負担を
かけずに、回路部のオン/オフを切り換えることがで
き、無駄な電力の消費を防止できる。As described above, according to the present invention, even when the operation of a plurality of circuit parts is switched on / off, the operation is switched on / off by an internal logic value without increasing the reference voltage generating circuit. be able to. Further, the circuit section can be switched on / off without increasing the number of power supply terminals, that is, without placing a burden on the arrangement and wiring, and it is possible to prevent unnecessary power consumption.
【図1】本発明の第1の実施例に係る基準電圧変更回路
の全体を示す回路図である。FIG. 1 is a circuit diagram showing an entire reference voltage changing circuit according to a first embodiment of the present invention.
【図2】同じく本実施例の基準電圧変更回路を構成する
定電流源基準電圧変更回路を示す回路図である。FIG. 2 is a circuit diagram showing a constant current source reference voltage changing circuit which also constitutes the reference voltage changing circuit of the present embodiment.
【図3】同じく本実施例の基準電圧変更回路を構成する
EF終端電圧変更回路を示す回路図である。FIG. 3 is a circuit diagram showing an EF termination voltage changing circuit which also constitutes the reference voltage changing circuit of the present embodiment.
【図4】本発明の第2の実施例に係る基準電圧変更回路
の全体を示す回路図である。FIG. 4 is a circuit diagram showing an entire reference voltage changing circuit according to a second embodiment of the present invention.
【図5】同じく本実施例の基準電圧変更回路を構成する
EF終端電圧変更回路を示す回路図である。FIG. 5 is a circuit diagram showing an EF termination voltage changing circuit which also constitutes the reference voltage changing circuit of the present embodiment.
【図6】第1の従来例の全体回路図である。FIG. 6 is an overall circuit diagram of a first conventional example.
【図7】第2の従来例の全体回路図である。FIG. 7 is an overall circuit diagram of a second conventional example.
【図8】第3の従来例の全体回路図である。FIG. 8 is an overall circuit diagram of a third conventional example.
【図9】第3の従来例の基準電圧発生回路を示す回路図
である。FIG. 9 is a circuit diagram showing a reference voltage generating circuit of a third conventional example.
1;高位側電源端子 2;低位側電源端子 3,3a;EF終端電圧出力端子 4,10:基準電圧発生回路 5,5a;定電流源基準電圧出力端子 6;参照電圧出力端子 7;特定動作回路ブロック 8;通常動作回路ブロック 9;基準電圧変更回路 11;コントロール端子 Q1 〜Q4 ,Q11〜Q16,Q21〜Q26,Q31〜Q36,Q
41〜Q45;トランジスタ R1 〜R3 ,R11〜R15,R21〜R25,R31〜R36,R
41〜R47;抵抗 D11〜D14,D31〜D34,D41;ダイオード T1 ;入力端子 T2 ;出力端子1; High-side power supply terminal 2; Low-side power supply terminal 3, 3a; EF termination voltage output terminal 4, 10: Reference voltage generation circuit 5, 5a; Constant current source reference voltage output terminal 6; Reference voltage output terminal 7; Specific operation Circuit block 8; Normal operation circuit block 9; Reference voltage changing circuit 11; Control terminals Q1 to Q4, Q11 to Q16, Q21 to Q26, Q31 to Q36, Q
41 to Q45; Transistors R1 to R3, R11 to R15, R21 to R25, R31 to R36, R
41 to R47; resistors D11 to D14, D31 to D34, D41; diode T1; input terminal T2; output terminal
Claims (1)
内部セルの信号値によって設定した任意の電圧に変化さ
せる基準電圧変更回路において、内部差動論理回路の定
電流源の基準電圧及びエミッタ・フォロアの終端電圧に
接続され、内部セルの信号値を変化させることにより定
電流源及びエミッタ・フォロアの電流値を0にする手段
を有することを特徴とする基準電圧変更回路。1. The voltage generated by the reference voltage generating circuit is
In the reference voltage change circuit that changes to the arbitrary voltage set by the signal value of the internal cell, it is connected to the reference voltage of the constant current source of the internal differential logic circuit and the termination voltage of the emitter follower to change the signal value of the internal cell. A reference voltage changing circuit having means for reducing the current values of the constant current source and the emitter follower to 0 by performing the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246694A JPH0563547A (en) | 1991-08-31 | 1991-08-31 | Reference voltage revision circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246694A JPH0563547A (en) | 1991-08-31 | 1991-08-31 | Reference voltage revision circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0563547A true JPH0563547A (en) | 1993-03-12 |
Family
ID=17152241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3246694A Pending JPH0563547A (en) | 1991-08-31 | 1991-08-31 | Reference voltage revision circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0563547A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0630103A3 (en) * | 1993-06-17 | 1996-03-20 | Sony Corp | Emitterfollower circuit and analog to digital converter using such circuit. |
-
1991
- 1991-08-31 JP JP3246694A patent/JPH0563547A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0630103A3 (en) * | 1993-06-17 | 1996-03-20 | Sony Corp | Emitterfollower circuit and analog to digital converter using such circuit. |
US5548287A (en) * | 1993-06-17 | 1996-08-20 | Sony Corporation | Analog to digital converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0693615B2 (en) | Driver circuit | |
US5146116A (en) | Ecl circuit with a reduced power active pulldown | |
US3946246A (en) | Fully compensated emitter coupled logic gate | |
JPH0563547A (en) | Reference voltage revision circuit | |
US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
JPH0644705B2 (en) | Semiconductor circuit | |
US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
US5081376A (en) | Level converter for converting ecl-level signal voltage to ttl-level signal voltage | |
JPH04103216A (en) | Level conversion circuit | |
US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
JP4438230B2 (en) | Hysteresis circuit | |
JPH10275021A (en) | Current regulation circuit | |
JP2995898B2 (en) | ECL output circuit | |
US5200651A (en) | Collector dot and circuit | |
JP3003594B2 (en) | Three-state ECL circuit | |
JP3244074B2 (en) | Output level control circuit | |
JPH05167400A (en) | Hysteresis circuit | |
JPH07104874A (en) | Reference voltage generating circuit | |
KR930005167Y1 (en) | Mode control logic switch circuit | |
US5926040A (en) | Logic circuit | |
JP3294909B2 (en) | Electronic switch circuit | |
JP2000082942A (en) | Voltage comparator | |
JPH0918312A (en) | Semiconductor integrated circuit | |
JPH01277022A (en) | Output circuit | |
JPH07226667A (en) | Input circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080515 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090515 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100515 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110515 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120515 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120515 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130515 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130515 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |