JPH0555429A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0555429A JPH0555429A JP21357991A JP21357991A JPH0555429A JP H0555429 A JPH0555429 A JP H0555429A JP 21357991 A JP21357991 A JP 21357991A JP 21357991 A JP21357991 A JP 21357991A JP H0555429 A JPH0555429 A JP H0555429A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- alloy
- layer
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000007747 plating Methods 0.000 claims abstract description 79
- 229910001252 Pd alloy Inorganic materials 0.000 claims abstract description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910000640 Fe alloy Inorganic materials 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 abstract description 16
- 238000005260 corrosion Methods 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- MNWBNISUBARLIT-UHFFFAOYSA-N sodium cyanide Chemical compound [Na+].N#[C-] MNWBNISUBARLIT-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 241000080590 Niso Species 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 2
- 229910020922 Sn-Pb Inorganic materials 0.000 description 2
- 229910008783 Sn—Pb Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- LJCNRYVRMXRIQR-OLXYHTOASA-L potassium sodium L-tartrate Chemical compound [Na+].[K+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O LJCNRYVRMXRIQR-OLXYHTOASA-L 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 235000011006 sodium potassium tartrate Nutrition 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012946 outsourcing Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 優れた耐食性を確保し、半導体の信頼性を大
幅に向上させることができる。 【構成】 リードフレーム素材にＣｕ系めっき層１５を
有し、その上層にＮｉ系めっき層９を有し、さらにリー
ドフレームの少なくともインナーリード部５とアウター
リード部にＰｄめっきまたはＰｄ合金めっき層１６を有
することにより、従来構造のＰｄめっきまたはＰｄ合金
めっきリードフレームに比べ耐食性が数段良好となり、
半導体信頼性を大幅に向上させたものである。
幅に向上させることができる。 【構成】 リードフレーム素材にＣｕ系めっき層１５を
有し、その上層にＮｉ系めっき層９を有し、さらにリー
ドフレームの少なくともインナーリード部５とアウター
リード部にＰｄめっきまたはＰｄ合金めっき層１６を有
することにより、従来構造のＰｄめっきまたはＰｄ合金
めっきリードフレームに比べ耐食性が数段良好となり、
半導体信頼性を大幅に向上させたものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用リードフ
レームに関する。
レームに関する。
【０００２】
【従来の技術】半導体装置用リードフレームは、図２に
示すように一般には半導体チップ載置部７、インナーリ
ード部５、アウターリード部３、外枠部２などからな
る。
示すように一般には半導体チップ載置部７、インナーリ
ード部５、アウターリード部３、外枠部２などからな
る。
【０００３】半導体パッケージの製造方法は、図３に示
すように半導体チップ載置部７上に半導体チップ１３を
ボンディングした後、半導体チップの電極部とインナー
リード部５の先端部６のＡｇめっき層１０をＡｕなどの
極細線（Ａｕワイヤ）１２でワイヤボンディング（Ｗ／
Ｂ）する。この後、モールド樹脂１４でモールドされ
る。さらに、半導体パッケージをプリント基板上に取り
付ける際の接着性を良くするために、リードフレームの
外枠部２を切った後、アウターリード部３を含む部分に
はんだめっき層（Ｓｎ−Ｐｂ合金めっき層）１１を設け
て完成品とする。
すように半導体チップ載置部７上に半導体チップ１３を
ボンディングした後、半導体チップの電極部とインナー
リード部５の先端部６のＡｇめっき層１０をＡｕなどの
極細線（Ａｕワイヤ）１２でワイヤボンディング（Ｗ／
Ｂ）する。この後、モールド樹脂１４でモールドされ
る。さらに、半導体パッケージをプリント基板上に取り
付ける際の接着性を良くするために、リードフレームの
外枠部２を切った後、アウターリード部３を含む部分に
はんだめっき層（Ｓｎ−Ｐｂ合金めっき層）１１を設け
て完成品とする。
【０００４】しかし、このようなプロセスでは、組立後
にアウターリード部をディップする溶融めっき時の２０
０℃を超える加熱のため、熱衝撃を受け、レジンモール
ドにクラックが発生する場合がある。また、この方法は
生産性も悪くコスト高となる。さらに、溶融めっき時に
使用するフラックスにより半導体パッケージやアウター
リード部などが汚染され、半導体の信頼性を低下させる
原因になっている。このような問題を解決するために、
近年、リードフレームの段階で、予めＷ／Ｂ性、はんだ
付け性の良いパラジウム（Ｐｄ）を表面処理膜として設
ける技術が検討されている。
にアウターリード部をディップする溶融めっき時の２０
０℃を超える加熱のため、熱衝撃を受け、レジンモール
ドにクラックが発生する場合がある。また、この方法は
生産性も悪くコスト高となる。さらに、溶融めっき時に
使用するフラックスにより半導体パッケージやアウター
リード部などが汚染され、半導体の信頼性を低下させる
原因になっている。このような問題を解決するために、
近年、リードフレームの段階で、予めＷ／Ｂ性、はんだ
付け性の良いパラジウム（Ｐｄ）を表面処理膜として設
ける技術が検討されている。
【０００５】
【発明が解決しようとする課題】半導体組立後のアウタ
ーリード部にはんだめっき層を設ける方法では、溶融め
っき時の加熱による熱衝撃、レジンモールドのクラック
発生、フラックス使用による半導体パッケージやアウタ
ーリード部の汚染など耐湿性の低下が避けられなかっ
た。さらに半導体製造メーカーが半導体を出荷するまで
にかかる時間の大半をこの完成品めっき工程が占めるた
め、製品の短納期化の障害となっていた。また、半導体
組立工程における生産性の向上を考えた場合、完成品め
っきは、外注に頼るため、ラインの一貫自動化に対処す
ることができず、人件費の削減、コスト低減等において
問題となる点が多かった。
ーリード部にはんだめっき層を設ける方法では、溶融め
っき時の加熱による熱衝撃、レジンモールドのクラック
発生、フラックス使用による半導体パッケージやアウタ
ーリード部の汚染など耐湿性の低下が避けられなかっ
た。さらに半導体製造メーカーが半導体を出荷するまで
にかかる時間の大半をこの完成品めっき工程が占めるた
め、製品の短納期化の障害となっていた。また、半導体
組立工程における生産性の向上を考えた場合、完成品め
っきは、外注に頼るため、ラインの一貫自動化に対処す
ることができず、人件費の削減、コスト低減等において
問題となる点が多かった。
【０００６】図４に示すようにＰｄまたはＰｄ合金層１
６で最表面を覆ったリードフレームにおいては、素材の
上層にＮｉめっきを設けた後にＰｄめっきまたはＰｄ合
金めっきを行なっている。この理由としては、Ｎｉめっ
きを設けることにより素材金属の拡散防止層となるこ
と、さらに素材とＰｄという電位差の大きい２種の金属
が直接接触すると局部電池を形成し、Ｐｄめっき膜のピ
ンホールを通じて素材が溶出するがこれを防止するバリ
ヤ層となることなどが挙げられる。Ｎｉめっきは、十分
な耐食性改善効果を出すほど厚くするリード折曲げ加工
時にクラックが入り、そこから下地金属が溶出し激しい
腐食を起こす。逆に薄くすると十分な耐食性を確保する
ことができないという問題があった。
６で最表面を覆ったリードフレームにおいては、素材の
上層にＮｉめっきを設けた後にＰｄめっきまたはＰｄ合
金めっきを行なっている。この理由としては、Ｎｉめっ
きを設けることにより素材金属の拡散防止層となるこ
と、さらに素材とＰｄという電位差の大きい２種の金属
が直接接触すると局部電池を形成し、Ｐｄめっき膜のピ
ンホールを通じて素材が溶出するがこれを防止するバリ
ヤ層となることなどが挙げられる。Ｎｉめっきは、十分
な耐食性改善効果を出すほど厚くするリード折曲げ加工
時にクラックが入り、そこから下地金属が溶出し激しい
腐食を起こす。逆に薄くすると十分な耐食性を確保する
ことができないという問題があった。
【０００７】本発明は、優れた耐食性を確保し、半導体
の信頼性を大幅に向上させることができる半導体装置用
リードフレームを提供することを目的としている。
の信頼性を大幅に向上させることができる半導体装置用
リードフレームを提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、インナーリード部およびアウターリ
ード部を有する半導体装置用のＦｅ系またはＦｅ合金系
リードフレームであって、前記リードフレームの全面に
Ｃｕ系めっき層を有し、その上層にＮｉ系めっき層を有
し、さらにその上層の少なくともインナーリード部およ
びアウターリード部にＰｄまたはＰｄ合金めっき層を有
することを特徴とする半導体装置用リードフレームが提
供される。
に本発明によれば、インナーリード部およびアウターリ
ード部を有する半導体装置用のＦｅ系またはＦｅ合金系
リードフレームであって、前記リードフレームの全面に
Ｃｕ系めっき層を有し、その上層にＮｉ系めっき層を有
し、さらにその上層の少なくともインナーリード部およ
びアウターリード部にＰｄまたはＰｄ合金めっき層を有
することを特徴とする半導体装置用リードフレームが提
供される。
【０００９】以下に本発明をさらに詳細に説明する。
【００１０】図１は、本発明の一実施例を示す半導体装
置用リードフレームを用いたパッケージの断面図であ
る。本発明のリードフレームの形状は図２に示すものと
同様であって、インナーリード部５およびアウターリー
ド部３を有する。
置用リードフレームを用いたパッケージの断面図であ
る。本発明のリードフレームの形状は図２に示すものと
同様であって、インナーリード部５およびアウターリー
ド部３を有する。
【００１１】本発明は、前記図２に示す形状のリードフ
レーム１の全面にＣｕ系めっき層１５を有し、その上層
にＮｉ系めっき層９を、さらにその上層にＰｄまたはＰ
ｄ合金めっき層を有する。
レーム１の全面にＣｕ系めっき層１５を有し、その上層
にＮｉ系めっき層９を、さらにその上層にＰｄまたはＰ
ｄ合金めっき層を有する。
【００１２】本発明において前記リードフレーム材は、
４２合金を代表例とするＦｅ系またはＦｅ合金系を対象
としている。前記Ｃｕ系めっき層１５は、耐食性向上の
ために設けるもので、例えばシアン浴を用いて行なわ
れ、層厚は０．１〜１０μm 程度でよい。前記Ｃｕ系め
っき層１５の上層にはＮｉ系めっき層９が設けられる。
Ｎｉ系めっきは一般にワット浴を用いて行なわれ、層厚
は０．１〜１０μm 程度でよい。前記Ｃｕ系およびＮｉ
系めっき層の層厚は１０μm 超でもよいが、層厚が１０
μm を超え、例えば１２μm程度になるとリードフレー
ムの曲げ加工性が悪くなり、曲げたときにクラックを生
じ易く、クラックを生じると耐食性が悪くなる。また、
量産性の低下の恐れがある。
４２合金を代表例とするＦｅ系またはＦｅ合金系を対象
としている。前記Ｃｕ系めっき層１５は、耐食性向上の
ために設けるもので、例えばシアン浴を用いて行なわ
れ、層厚は０．１〜１０μm 程度でよい。前記Ｃｕ系め
っき層１５の上層にはＮｉ系めっき層９が設けられる。
Ｎｉ系めっきは一般にワット浴を用いて行なわれ、層厚
は０．１〜１０μm 程度でよい。前記Ｃｕ系およびＮｉ
系めっき層の層厚は１０μm 超でもよいが、層厚が１０
μm を超え、例えば１２μm程度になるとリードフレー
ムの曲げ加工性が悪くなり、曲げたときにクラックを生
じ易く、クラックを生じると耐食性が悪くなる。また、
量産性の低下の恐れがある。
【００１３】前記Ｎｉ系めっき層９の上層にはＰｄまた
はＰｄ合金めっき層１６が設けられる。このＰｄまたは
Ｐｄ合金めっき層１６は少なくともインナーリード部５
およびアウターリード部３に設け、Ｗ／Ｂ性、はんだ付
け性を付与するが高価であるから層厚を余り厚くしない
方が有利で、０．０１μm 以上であればよい。このＰｄ
またはＰｄ合金めっきは公知の方法で設けることができ
る。
はＰｄ合金めっき層１６が設けられる。このＰｄまたは
Ｐｄ合金めっき層１６は少なくともインナーリード部５
およびアウターリード部３に設け、Ｗ／Ｂ性、はんだ付
け性を付与するが高価であるから層厚を余り厚くしない
方が有利で、０．０１μm 以上であればよい。このＰｄ
またはＰｄ合金めっきは公知の方法で設けることができ
る。
【００１４】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
する。
【００１５】（実施例１）４２合金リードフレーム全面
に、Ｃｕめっき密着性向上のためのＣｕストライクめっ
きを行ない、その後Ｃｕめっきをそれぞれ０．１、１、
５、１０μm 設けた。次に無光沢Ｎｉめっきを０．５μ
m 行ない、最後にＰｄめっきを０．０５μm 設けた。め
っき厚は蛍光Ｘ線膜厚計により測定した。めっ条件は、
以下のとおりである。 Ｃｕストライクめっき（シアン浴） ＣｕＣＮ ２０ｇ／ｌ 温度 ５０℃ ＮａＣＮ ３０ｇ／ｌ 電流密度 １A/dm2 ロッセル塩 ４０ｇ／ｌ 陽極 Ｃｕ板 遊離ＮａＣＮ １０ｇ／ｌ Ｃｕめっき（シアン浴） ＣｕＣＮ １００ｇ／ｌ 温度 ６０℃ ＮａＣＮ １２０ｇ／ｌ 電流密度 １A/dm2 ロッセル塩 ４０ｇ／ｌ 陽極 Ｃｕ板 ＫＯＨ ３０ｇ／ｌ 遊離ＮａＣＮ １０ｇ／ｌ Ｎｉめっき（ワット浴） ＮｉＳＯ4 ・６Ｈ2 Ｏ ２５０ｇ／ｌ 温度 ５０℃ ＮｉＣｌ2 ・６Ｈ2 Ｏ ５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ3 ＢＯ3 ５０ｇ／ｌ 陽極 Ｎｉ板 Ｐｄめっき パラデュア２００（日本リーロナール社製） Ｐｄ濃度 １０ｇ／ｌ 温度 ４０℃ 電流密度 ４A/dm2 陽極 白金めっきチタン板
に、Ｃｕめっき密着性向上のためのＣｕストライクめっ
きを行ない、その後Ｃｕめっきをそれぞれ０．１、１、
５、１０μm 設けた。次に無光沢Ｎｉめっきを０．５μ
m 行ない、最後にＰｄめっきを０．０５μm 設けた。め
っき厚は蛍光Ｘ線膜厚計により測定した。めっ条件は、
以下のとおりである。 Ｃｕストライクめっき（シアン浴） ＣｕＣＮ ２０ｇ／ｌ 温度 ５０℃ ＮａＣＮ ３０ｇ／ｌ 電流密度 １A/dm2 ロッセル塩 ４０ｇ／ｌ 陽極 Ｃｕ板 遊離ＮａＣＮ １０ｇ／ｌ Ｃｕめっき（シアン浴） ＣｕＣＮ １００ｇ／ｌ 温度 ６０℃ ＮａＣＮ １２０ｇ／ｌ 電流密度 １A/dm2 ロッセル塩 ４０ｇ／ｌ 陽極 Ｃｕ板 ＫＯＨ ３０ｇ／ｌ 遊離ＮａＣＮ １０ｇ／ｌ Ｎｉめっき（ワット浴） ＮｉＳＯ4 ・６Ｈ2 Ｏ ２５０ｇ／ｌ 温度 ５０℃ ＮｉＣｌ2 ・６Ｈ2 Ｏ ５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ3 ＢＯ3 ５０ｇ／ｌ 陽極 Ｎｉ板 Ｐｄめっき パラデュア２００（日本リーロナール社製） Ｐｄ濃度 １０ｇ／ｌ 温度 ４０℃ 電流密度 ４A/dm2 陽極 白金めっきチタン板
【００１６】次に、比較のために、４２合金リードフレ
ームに直接Ｐｄを０．０５μm めっきしたもの（比較例
１）を用いた。また、４２合金リードフレームに全面無
光沢Ｎｉめっきを０．５μm 設けた後、Ｐｄめっきを
０．０５μm 設けたもの（比較例２）を用いた（表１参
照）。めっき厚測定およびめっき条件は先きに示したと
おりである。
ームに直接Ｐｄを０．０５μm めっきしたもの（比較例
１）を用いた。また、４２合金リードフレームに全面無
光沢Ｎｉめっきを０．５μm 設けた後、Ｐｄめっきを
０．０５μm 設けたもの（比較例２）を用いた（表１参
照）。めっき厚測定およびめっき条件は先きに示したと
おりである。
【００１７】（実施例２）４２合金リードフレーム全面
にＣｕストライクめっき後、Ｃｕめっきを０．５μm 行
ない、次に光沢Ｎｉめっきをそれじれ０．１、１、５、
１０μm 設けた。さらにリードフレームのインナーリー
ド部とアウターリード部にのみＰｄ−Ｎｉめっきを０．
１μm 設けた。めっき厚は蛍光Ｘ線膜厚計で測定した。
なお、めっき条件は以下のとおりである。 Ｃｕストライクめっき ＣｕＳＯ4 ・５Ｈ2 Ｏ １００ｇ／ｌ 電流密度 ４A/dm2 Ｈ2 ＳＯ4 ５０ｇ／ｌ 陽極 Ｃｕ板 温度 ３０℃ Ｃｕめっき ＣｕＳＯ4 ・５Ｈ2 Ｏ ２５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ2 ＳＯ4 １００ｇ／ｌ 陽極 Ｃｕ板 温度 ４０℃ 光沢Ｎｉめっき（ワット浴） ＮｉＳＯ4 ・６Ｈ2 Ｏ ２５０ｇ／ｌ 温度 ５０℃ ＮｉＣｌ2 ・６Ｈ2 Ｏ ５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ3 ＢＯ3 ５０ｇ／ｌ 陽極 Ｎｉ板 ＃６１（２次光沢剤） ５ml／ｌ（荘原ユージライト社製） ＃６３（１次光沢剤） １０ml／ｌ（荘原ユージライト社製） Ｐｄ−Ｎｉめっき パルニック８１６ 温度 ３０℃ （ＮＥケムキャット社製） Ｐｄ濃度 １０ｇ／ｌ 電流密度 ４A/dm2 Ｎｉ濃度 ６ｇ／ｌ 陽極 白金めっきチタン板
にＣｕストライクめっき後、Ｃｕめっきを０．５μm 行
ない、次に光沢Ｎｉめっきをそれじれ０．１、１、５、
１０μm 設けた。さらにリードフレームのインナーリー
ド部とアウターリード部にのみＰｄ−Ｎｉめっきを０．
１μm 設けた。めっき厚は蛍光Ｘ線膜厚計で測定した。
なお、めっき条件は以下のとおりである。 Ｃｕストライクめっき ＣｕＳＯ4 ・５Ｈ2 Ｏ １００ｇ／ｌ 電流密度 ４A/dm2 Ｈ2 ＳＯ4 ５０ｇ／ｌ 陽極 Ｃｕ板 温度 ３０℃ Ｃｕめっき ＣｕＳＯ4 ・５Ｈ2 Ｏ ２５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ2 ＳＯ4 １００ｇ／ｌ 陽極 Ｃｕ板 温度 ４０℃ 光沢Ｎｉめっき（ワット浴） ＮｉＳＯ4 ・６Ｈ2 Ｏ ２５０ｇ／ｌ 温度 ５０℃ ＮｉＣｌ2 ・６Ｈ2 Ｏ ５０ｇ／ｌ 電流密度 ４A/dm2 Ｈ3 ＢＯ3 ５０ｇ／ｌ 陽極 Ｎｉ板 ＃６１（２次光沢剤） ５ml／ｌ（荘原ユージライト社製） ＃６３（１次光沢剤） １０ml／ｌ（荘原ユージライト社製） Ｐｄ−Ｎｉめっき パルニック８１６ 温度 ３０℃ （ＮＥケムキャット社製） Ｐｄ濃度 １０ｇ／ｌ 電流密度 ４A/dm2 Ｎｉ濃度 ６ｇ／ｌ 陽極 白金めっきチタン板
【００１８】次に、比較のために、４２合金リードフレ
ームに光沢Ｎｉめっきを０．５μm設けた後インナーリ
ード部とアウターリード部にのみＰｄ−Ｎｉめっきを
０．１μm （比較例３）設けた。さらに４２合金上には
んだ（Ｓｎ６０／Ｐｂ４０）めっきを１０μm （比較例
４）設けた（表１参照）。はんだめっき条件は以下のと
おりである。 はんだめっき はんだめっき液：ソルダレックスＥ（ＥＥＪＡ社製） （Ｓｎ６０／Ｐｂ４０） 温度 ４０℃ 電流密度 ４A/dm2 めっき厚測定およびめっき条件は実施例２と同様であ
る。
ームに光沢Ｎｉめっきを０．５μm設けた後インナーリ
ード部とアウターリード部にのみＰｄ−Ｎｉめっきを
０．１μm （比較例３）設けた。さらに４２合金上には
んだ（Ｓｎ６０／Ｐｂ４０）めっきを１０μm （比較例
４）設けた（表１参照）。はんだめっき条件は以下のと
おりである。 はんだめっき はんだめっき液：ソルダレックスＥ（ＥＥＪＡ社製） （Ｓｎ６０／Ｐｂ４０） 温度 ４０℃ 電流密度 ４A/dm2 めっき厚測定およびめっき条件は実施例２と同様であ
る。
【００１９】
【００２０】このようにして得た本発明リードフレーム
と比較例１〜４のリードフレーム特性を比較した。比較
項目は、リードフレーム耐食性、リード曲げ加工時のク
ラック発生の有無およびＷ／Ｂ性、はんだ付け性とし
た。なお、各テスト項目の条件は以下のとおりである。
リード耐食性試験は、半導体パッケージ製造後に塩水を
２４時間噴霧し、モールド樹脂とアウターリード部の界
面での錆の有無を調べたものである。クラック発生試験
は、リードフレームのアウターリードに曲げ加工を施し
て、その曲げ部分の表面のめっき層を観察し、クラック
の発生の有無を調べた。Ｗ／Ｂ性試験は、１７５℃の温
度で超音波を併用して２００回行ない、Ａｕ線が全て圧
着したものを○、不圧着が発生したものを×とした。は
んだ付け性試験は、ＩＣ組立工程を模擬した１５０℃×
１０００ｈ加熱後のサンプルをＭＩＬ−ＳＴＤ２０２Ｄ
２０８Ｂに準じて行ない、２３０±５℃に保った溶融は
んだ（６３Ｓｎ／３７Ｐｂ）浴に、アウターリード部を
５秒間浸漬したときのはんだぬれ面積を目視で観察し
た。この時試料が１００％はんだで覆われているものを
○、それ以外のものを×とした。結果を表２に示す。
と比較例１〜４のリードフレーム特性を比較した。比較
項目は、リードフレーム耐食性、リード曲げ加工時のク
ラック発生の有無およびＷ／Ｂ性、はんだ付け性とし
た。なお、各テスト項目の条件は以下のとおりである。
リード耐食性試験は、半導体パッケージ製造後に塩水を
２４時間噴霧し、モールド樹脂とアウターリード部の界
面での錆の有無を調べたものである。クラック発生試験
は、リードフレームのアウターリードに曲げ加工を施し
て、その曲げ部分の表面のめっき層を観察し、クラック
の発生の有無を調べた。Ｗ／Ｂ性試験は、１７５℃の温
度で超音波を併用して２００回行ない、Ａｕ線が全て圧
着したものを○、不圧着が発生したものを×とした。は
んだ付け性試験は、ＩＣ組立工程を模擬した１５０℃×
１０００ｈ加熱後のサンプルをＭＩＬ−ＳＴＤ２０２Ｄ
２０８Ｂに準じて行ない、２３０±５℃に保った溶融は
んだ（６３Ｓｎ／３７Ｐｂ）浴に、アウターリード部を
５秒間浸漬したときのはんだぬれ面積を目視で観察し
た。この時試料が１００％はんだで覆われているものを
○、それ以外のものを×とした。結果を表２に示す。
【００２１】
【表１】
【００２２】表２の結果より、本発明リードフレーム
は、下地のＣｕめっきおよびＮｉめっきが１０μm 以下
であれば、リード折り曲げ加工の際もクラックは発生せ
ず耐食性もはんだめっき並みであることが認められた。
また、Ｎｉの下にＣｕめっきを行なってもＷ／Ｂ性、は
んだ付け性は低下せず、良好な状態にあることが確認さ
れた。一方、下地Ｃｕめっきを入れない比較例１〜３
は、Ｗ／Ｂ性およびはんだ付け性は優れているが、耐食
性が悪く、リードピンが腐食によって切断される現象が
見られた。
は、下地のＣｕめっきおよびＮｉめっきが１０μm 以下
であれば、リード折り曲げ加工の際もクラックは発生せ
ず耐食性もはんだめっき並みであることが認められた。
また、Ｎｉの下にＣｕめっきを行なってもＷ／Ｂ性、は
んだ付け性は低下せず、良好な状態にあることが確認さ
れた。一方、下地Ｃｕめっきを入れない比較例１〜３
は、Ｗ／Ｂ性およびはんだ付け性は優れているが、耐食
性が悪く、リードピンが腐食によって切断される現象が
見られた。
【００２３】
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明によれば、Ｗ／Ｂ性およびはんだ付け
性はもちろんのこと、はんだめっき並みの耐食性を有す
るＰｄめっきあるいはＰｄ合金めっきリードフレームが
得られる。従来は、半導体パッケージ組立後に溶融はん
だまたは電気めっきを行なっていたが、本発明のリード
フレームは、Ｗ／Ｂ性およびはんだ付け性共に優れたＰ
ｄまたはＰｄ合金をリードフレーム製造の段階で予め設
けておくため、モールドのクラック発生が無く、製品の
短納期化にも対応できる。また、従来品はＰｄと下地金
属の電位差が大きいため、Ｐｄのピンホールを通じて下
地金属が犠牲陽極となって溶出し、腐食を起こし、半導
体の信頼性が大幅に低下する問題があったが、本発明リ
ードフレームは、Ｃｕめっき層を有するだけで対応で
き、その結果、耐食性は大幅に改善され、半導体信頼性
が向上し、その技術的効果は極めて高い。
いるので、本発明によれば、Ｗ／Ｂ性およびはんだ付け
性はもちろんのこと、はんだめっき並みの耐食性を有す
るＰｄめっきあるいはＰｄ合金めっきリードフレームが
得られる。従来は、半導体パッケージ組立後に溶融はん
だまたは電気めっきを行なっていたが、本発明のリード
フレームは、Ｗ／Ｂ性およびはんだ付け性共に優れたＰ
ｄまたはＰｄ合金をリードフレーム製造の段階で予め設
けておくため、モールドのクラック発生が無く、製品の
短納期化にも対応できる。また、従来品はＰｄと下地金
属の電位差が大きいため、Ｐｄのピンホールを通じて下
地金属が犠牲陽極となって溶出し、腐食を起こし、半導
体の信頼性が大幅に低下する問題があったが、本発明リ
ードフレームは、Ｃｕめっき層を有するだけで対応で
き、その結果、耐食性は大幅に改善され、半導体信頼性
が向上し、その技術的効果は極めて高い。
【図１】本発明の一実施例を示す半導体装置用リードフ
レームを用いたパッケージの断面図である。
レームを用いたパッケージの断面図である。
【図２】従来のリードフレームの一例を示す平面図であ
る。
る。
【図３】従来の半導体パッケージの一例を示す断面図で
ある。
ある。
【図４】従来の半導体パッケージの他の例を示す断面図
である。
である。
１ リードフレーム ２ 外枠部 ３ アウターリード部 ４ ダムバー ５ インナーリード部 ６ インナーリー
ド部の先端部 ７ 半導体チップ載置部 ８ パイロットホ
ール ９ Ｎｉ系めっき層 １０ Ａｇめっき
層 １１ Ｓｎ−Ｐｂ合金めっき層 １２ Ａｕワイヤ １３ 半導体チップ １４ モールド樹
脂 １５ Ｃｕめっき層 １６ Ｐｄまたは
Ｐｄ合金めっき層 １７ リードフレーム材
ド部の先端部 ７ 半導体チップ載置部 ８ パイロットホ
ール ９ Ｎｉ系めっき層 １０ Ａｇめっき
層 １１ Ｓｎ−Ｐｂ合金めっき層 １２ Ａｕワイヤ １３ 半導体チップ １４ モールド樹
脂 １５ Ｃｕめっき層 １６ Ｐｄまたは
Ｐｄ合金めっき層 １７ リードフレーム材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲 葉 吉 治 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (1)
- 【請求項１】 インナーリード部およびアウターリード
部を有する半導体装置用のＦｅ系またはＦｅ合金系リー
ドフレームであって、前記リードフレームの全面にＣｕ
系めっき層を有し、その上層にＮｉ系めっき層を有し、
さらにその上層の少なくともインナーリード部およびア
ウターリード部にＰｄまたはＰｄ合金めっき層を有する
ことを特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357991A JPH0555429A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357991A JPH0555429A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555429A true JPH0555429A (ja) | 1993-03-05 |
Family
ID=16641543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21357991A Pending JPH0555429A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555429A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2305188A (en) * | 1995-09-16 | 1997-04-02 | Sung Soo Moon | Process for plating palladium or palladium alloy onto iron-nickel alloy substrate |
| KR100231826B1 (ko) * | 1996-12-31 | 1999-12-01 | 유무성 | 멀티칩 패키지 및 그 제조방법 |
| US6037653A (en) * | 1997-03-25 | 2000-03-14 | Samsung Aerospace Industries, Ltd. | Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer |
| KR20020094965A (ko) * | 2001-06-12 | 2002-12-20 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| JP2014099496A (ja) * | 2012-11-14 | 2014-05-29 | Mitsui High Tec Inc | リードフレームの製造方法 |
-
1991
- 1991-08-26 JP JP21357991A patent/JPH0555429A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2305188A (en) * | 1995-09-16 | 1997-04-02 | Sung Soo Moon | Process for plating palladium or palladium alloy onto iron-nickel alloy substrate |
| GB2305188B (en) * | 1995-09-16 | 1997-11-12 | Sung Soo Moon | Process for plating palladium or palladium alloy onto iron-nickel alloy substrate |
| KR100231826B1 (ko) * | 1996-12-31 | 1999-12-01 | 유무성 | 멀티칩 패키지 및 그 제조방법 |
| US6037653A (en) * | 1997-03-25 | 2000-03-14 | Samsung Aerospace Industries, Ltd. | Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer |
| KR20020094965A (ko) * | 2001-06-12 | 2002-12-20 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| JP2014099496A (ja) * | 2012-11-14 | 2014-05-29 | Mitsui High Tec Inc | リードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399220B1 (en) | Conformable nickel coating and process for coating an article with a conformable nickel coating | |
| CA2118758C (en) | Lead frame for integrated circuits | |
| JPS59145553A (ja) | 複合構造体及びその形成方法 | |
| US6677056B2 (en) | Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film | |
| JP3314754B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法 | |
| KR101881287B1 (ko) | 캐리어박 부착 극박동박 | |
| US3999955A (en) | Strip for lead frames | |
| JPH04337657A (ja) | 半導体装置用リードフレーム | |
| JPS61177393A (ja) | リン青銅のＳｎ又はＳｎ合金メツキ方法 | |
| US9111556B1 (en) | Low resistance interface metal for disk drive suspension component grounding | |
| US20080261071A1 (en) | Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| JPH0555429A (ja) | 半導体装置用リードフレーム | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JP3667926B2 (ja) | 金／ニッケル／ニッケル３層めっき銅合金電子部品およびその製造方法 | |
| JP2684631B2 (ja) | コンデンサ用リード線 | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| JPH03283556A (ja) | １ｃ用リードフレーム | |
| CN100548090C (zh) | 在电子部件的锡表面中保持可焊性及抑制晶须生长的方法 | |
| US11917755B2 (en) | Carrier-foil-attached ultra-thin copper foil | |
| JPH03237750A (ja) | 半導体集積回路用リードフレーム | |
| EP0762800B1 (en) | Lead frame for electroacoustic transducer and electroacoustic transducer | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JPH0750377A (ja) | 半導体用リードフレーム | |
| JPH04152661A (ja) | Ｉｃ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000125 |