JPH05505091A - 電流制限回路付き直流電力変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電流制限回路付き直流電力変換器 図１は瞬時値−直流制限（回路）付き直流電力変換器（ＤＣ−ＤＣコンバータ） を示し、上記瞬時値−電流制限（回路）はパルスごとの（ｐｕｌｓｅ　ｂｙ　ｐ ｕｌｓｅ）制限（回路）とも称され、ＤＥ−ＰＳ２６１３８９６から公知である 。

図１に示すシングルエンデツド形通電形電力変換器では入力電圧Ｕｍがコンデン サ１に加わり、出力電圧ＵＡはコンデンサ１３に現われる。コンデンサ１に並列 に次の各素子から成る直列接続体が接続されている即ちトランス９の１次巻線９ １と、ＦＥＴ６のドレイン−ソース区間と、測定抵抗３とから成る直列接続体が 接続されている。上記直列接続体は並列に電圧制限のため用いられるＺ（ツェナ ー）ダイオード５が設けられている。トランス９の２次巻線９２とコンデンサ１ ３との間に整流ダイオード１０が設けられている。

整流器ダイオード１０につづく並列分岐中にフリーホイーリングダイオード１１ が設けられている。フリーホイーリングダイオード１１とコンデンサ１３との間 の直列分岐中にチョークコイル１２が設けられているＦＥＴ６の制御電極は制御 装置８に接続されており、この制御装置はドライバと、タロツク発生器とパルス 幅変調器とを有する。上記制御装置８はコンパレータ４と電圧レギュレータ１４ とによって制御される。

コンパレータ４はその負入力側が電圧源２を介して測定抵抗３の一方の端子に接 続され、その正入力側が直接当該測定抵抗３の他方の端子に接続されている。電 圧レギュレータ１４は出力電圧の制御のために用いられ、従って、それの実際値 入力側が当該電力変換器の出力側に接続されている。

その種回路装置によっては多くの場合において十分な電流制限が行なわれ得る。

比較的高い出力電圧を有する電力変換器では方式に基因して゛特性曲線の減衰消 滅的経過特性（ランニングアウト）′が生じる、換言すれば、短絡の場合におい て、制限作用が低減又は解消される。このことによっては部品の損壊が生ぜしめ られ得る。その種特性に対する原因は投入パルスの残りの最小のパルス幅に存し 、この残りの最小のパルス幅は制御系列（カスケード）における一連のむだ時間 （デッドタイム）により生ぜしめられる。出力回路中に直列分岐中のチョークと 並列分岐中のコンデンサとを有するＬＣ素子が設けられている場合であって、そ して、−上記の最小のパルス幅に基づき一投入の際出力チョークに加えられる正 の電圧一時間特性エリヤ（面積）が遮断フェーズにおける負の電圧一時間特性エ リヤ面積より大である場合、磁気二不ルギが上昇し、もって、電流が周期ごとに 制限されずに上昇する。このことは下記の不等式（これは端子短絡の際成立）に よっても確認される。

Ｕｔ−Ｕ−ｔｉ　、１．＞Ｕｌ）Ｆ−（Ｔ−ｔｉ　＊＋＋＋）但し、 Ｕｌ　入力端子 ｕ　トランスの変成比 ｔ２１．　最小の投入持続時間 Ｕ　ＤＦ　フリーホイールダイオードの順方向電圧Ｔ　周期期間 図２には代表的（典型的）な動作状態が示しであるａ　電流制限投入開始時 ｂ　最小の投入持続時間により、丁度ぎりぎり制限作用が可能にされる限界の場 合 Ｃ短絡の場合における条件（１）による制限作用の低減 図２に示すように上述の問題は純然たる瞬時値制限によっては解消され得ない。

従って、短絡時における電流制限のため付加回路を設けると好適である。

本発明は請求項１の上位概念にて規定された直流電力変換器に関する。

その種電力変換器はＤＥ−Ｂｌ−２８３８００９から公知である。

公知の電力変換器では電力スイッチングトランジスタはクロック発生器により一 定の動作周波数の投入パルスを以て制御される。出力電圧の制御のためにはデユ ーティレシオ（衝撃係数）、即ち、周期期間と電力スイッチングトランジスタの 投入時間との商が変化される。直流電力変換器の出力側にて過負荷の際構成素子 の保護のための電力回路における電流が制限される。このことは投入時間の短縮 ｌ二より達成される。その際、電流変換器を用いて測定された瞬時値（スイッチ ングトランジスタを流れる電流の瞬時値）が所定の限界値を越えると直ちに、上 記スイッチングトランジスタは電流測定回路を用いて遮断される。

スイッチングトランジスタの記憶蓄積時間が最小の投入時間を要し当該投入時間 は短絡の場合に対しては電力回路−構成素子の、経済的に受容し得ない過大仕様 設計が必要とされることとなるので、公知電力変換器では別の電流測定回路（こ れはダイオードを介して電流変換器の負荷に接続されている）が介入的に作用接 続される（スイッチングトランジスタの最小投入時間を下回る必要があり電流変 換器の負荷における電圧がダイオードの限界値電圧より大に上昇する場合には） 。上記の別の電流測定回路によっては一場合により繰返して一複数の周期期間の スイッチングボーズ（休止）が挿入され、その結果、電力回路中の電流が所定の 限界を越えないようになる。そのようにして、十分な電流制限が生ぜしめられ得 る。

当該付加回路によっては、当該出力チョークが磁気的平衡状態におかれ、制限作 用が短絡の場合においても維持されるようになるが、上記付加回路は可成り大き なコストを要する。

本発明の課題とするところは、有効な電流制限のため電流センサとしてできるだ け低抵抗の電流測定抵抗で事足り、損失の少ないような手法で電流のピーク値が 形成され記憶蓄積されるように、冒頭に述べた形式のクロック制御電力変換器を 構成することにある。

本発明によれば、上記の課題は請求範Ｗｉ１の特徴部分による構成要件により解 決される。

別の電子的スイッチは主電流回路中に設けられている電子的スイッチの遮断（阻 止）フェーズ全体の間中同様に阻止状態におかれている。上記の別のスイッチは 主電流回路中に設けられた電子的スイッチの投入フェーズ期間全体中同様に導通 状態におかれ得る。蓄積さるべきピーク値は導通フェーズの終りにてはじめて生 じるので、当該の別の電子的は場合により次のように制御され得る、即ち、主電 流回路中に設けられているスイッチングトランジスタの投入フェーズ期間の或時 間的部分領域においてのみ導通状態におかれるように、而してここにおいて両電 子スイッチが同時に導通状態から阻止状態に移行するように制御され得る。その ようにして、コンデンサの接続の際の投入電流ビークが低減され得、又は、測定 抵抗にて主電流回路の投入電流ピークに基づき生じる電圧ピークが除去され得る 。

公開されていないヨーロッパ特許出願８９１１１９８２８明細書において既に公 知のクロック制御電力変換器は主電流回路中に設けられた電子的スイッチのほか に付加的に別の電子的スイッチを有し、この別の電子的スイッチは当該主電流回 路中に設けられている測定抵抗とＲＣ−並列接続体との間に設けられている。当 該の付加的スイッチは前者の（最初に挙げた）電子的スイッチに対して遅延して 投入、遮断される。コンデンサにおける電圧は測定抵抗における測定電圧に追従 する。上記の付加的電子スイッチの遅延された遮断の時点にてコンデンサは既に 放電されている。

請求項２による本発明の発展形態の利点とするところは特にわずかなコストのも とてわずかな温度依存性が確保されることである。

データブック、Ｓ　Ｉ　ＰＭＯ５−小信号トランジスタ、電力トランジスタ、シ ーメンス社版８４／８５、注文番号Ｂ５−３２０９、第２４．２５頁（ＳｒＰＭ Ｏ５−Ｋｌｅｉｎｓｉｇｎａｌｔｒａｎｓｉｓｔｏｒｅｎ、　Ｌｅｉｓｔｕｎｇ ｓｔｒａｎｓｉｓｔｏｒｅｎ。

Ｓｉｅｍｅｎｓ　ＡＧ、Ａｕｓｇａｂｅ　８４／８５．　Ｂｅ５ｔ、Ｎｒ、Ｂ５ −３２０９、５ｅｉｔｅｎ　２４　ｕｎｄ　２５）からは極めて低い順方向電圧 を有する整流器回路がＦＥＴを用いて実現されることは公知であるが、そのよう な整流器回路の実現の場合は次のような制御回路が必要である、即ち、ＦＥＴに 加わる電圧の極性に依存しでＦＥＴを導通状態又は阻止状態に移行させる整流器 回路が必要である。

本発明の電力変換器は有利にその種制御回路なしで済まし得る。

本発明を図３．５．６に示す実施例を用いて、また、図４．７のパルスダイヤグ ラムを用いて説明する。

図１は公知の電力変換器を示し、 図２は図１の電力変換器に対するパルスダイヤグラムを示し、 図３はコンパレータを用いての投入パルスの抑圧付き電力変換器を示し、 図４は図３による電力変換器に対するパルスダイヤグラムを示し、 図５は差動アンプを用いての投入パルスの抑圧付き電力変換器を示す。

図６は電圧制御される発振器付き電力変換器を示し図７は図６によるクロック制 御電力変換器を示す。

図３に示すシングルエンデツド通電形電力変換器では入力電圧Ｕ！はコンデンサ １に加わり、出力電圧Ｕ。

はコンデンサ１３に現われる。コンデンサ１に並列に次のような直列接続体が接 続されている、即ち、トランス９の１次巻線と、ＦＥＴ６のドレイン−ソース区 間と、測定抵抗３とから形成された直列接続体が接続されている。トランス９の ２次巻線９２とコンデンサ１３との間に整流ダイオード１０が設けられている。

整流ダイオード１０につづ（並列分岐中にフリーホイールダイオード１１が設け られている。フリーホイールダイオード１１とコンデンサ１３との間の直列分岐 中に、チコークコイル１２が設けられている。

測定抵抗３には評価回路が接続されており、この評価回路はＦＥＴ１５、コンデ ンサ１６、放電電流を形成する抵抗１７から成る。ＦＥＴ１５はそれのソース電 極がＷ１接的にＦＥＴ６のソース電極に接続され、それの制御電極が直接ＦＥＴ ６の制御電極に接続されている。両ＦＥＴはＮチャネル−ＭＯＳトランジスタで ある。

コンデンサ１６及び設定電圧源２は単極的に（片側の端子が）相互に接続されて いる。コンパレータ４はそれの反転入力側が設定値電圧源２に接続され、それの 非反転入力側が３角波電圧源２０を介してコンデンサ１６に接続されている。そ の際両ＦＥＴ６．１３のソース電源は直接相互に接続され測定抵抗３に接続され ている。

制御装置８は出力電圧ＵＡの制御のため用いられる。当該制御回路は電力変換器 の出力側から電圧レギュレータ１４と、パルス幅変調器８３と、ロジック回路８ ２と、ドライバ８１とを介して、両ＦＥＴ６．１５の制御電極の接続点まで延び ている。

ロジック回路８２及びパルス幅変調器８３はクロック発生器８４により共通に制 御される。更にロジック回路８２は阻止入力側を以てコンパレータ４の出力側に 接続されており、このコンパレータによっては設定値発生器の設定値電圧Ｕ、が 和電圧（これはコンデンサ１６に加わる電圧Ｕｃ１と、３角波電圧発生器２０の ３角波電圧とから成る）と比較される。場合により、３角波電圧発生器２０は実 際値分岐中でなく、設定値分岐中に設けられ得る。動作領域の相応の選択のもと で、３角波電圧発生器２０は短絡回路により置換され得る。

スイッチングトランジスタ６と同期して制御されるＮ−チャネル−ＭＯ３Ｉ−ラ ンジスタ１５を用いて、コンデンサ１６の容量Ｃ１が低オーム性になり、換言す れば、迅速かつ精確に測定抵抗３における電圧の最大値に充電される。ＦＥＴ１ ５にて必然的に含まれていて従って破線で示す比較的に緩慢な逆方向ダイオード １５ａは実際上作用を及ぼさない、それというのはそれの限界値電圧に達しない からである。阻止フェーズにおいてＦＥＴ１５は著しく迅速に高オーム性になり 、逆方向放電を阻止する。コンデンサ１６は所望の時定数で抵抗１７を介して多 かれ少かれ緩慢に放電され得る。ＦＥＴ１５の残留抵抗ＲＤＳＯＮは放電抵抗１ ７の抵抗値に比して著しく小であるので、コンデンサ１６における電圧は著しく 良好に、被測定電流の最大値に相応する。

図４のパルスダイヤグラムは上述のような動作状況を示す。ドライバ８１の出力 電圧は投入パルスから成り、それら投入パルスはＦＥＴ６．１５のゲート−ソー ス区間に供給され、それら投入パルスによってはそれぞれ時点ｔ１にて当該ゲー ト−ソース区間がオン状態に移行され、時点ｔ２にてオフ状態に移行される。

測定抵抗３にて電圧降下Ｕ１が生じ、この電圧降下は電力変換器の主電流回路中 を流れる電流１１に相応する。コンデンサ１６にて電圧Ｕｅｌが生じる。コンパ レータ４の出力電圧ＵＫ＾は方形パルス列である。時点ｔ３における立上り側縁 は阻止信号の開始部分を成し、時点ｔ４における立下り側縁はイネーブル信号の 開始部分を成す。

電流１１の斜めの上昇に基因するパルスの開始部分（スタート）におけるコンデ ンサ１６の短時間の放電は実際上重要ではない、それというのは電流１１のピー ク値が導電フェーズの終りにて生じ、遮断後蓄積記憶状態に保持されるからであ る。当該電流１１に相応する測定値Ｕ、の基本的経過を図４−ａに示す。

コンデンサ１６における電圧はコンパレータを用いて評価される。３角波電圧源 ２０は外部同期３角波信号を供給し、この３角波信号は電圧Ｕｃｌに重畳される 。そのような外部同期３角波信号の重畳（これはＤＥ−ＰＳ２６１３８９６から それ自体公知である）はコンパレータ４による評価の際有利である。それにより 一方では所定のスイッチング基準が得られ、他方では低調波の領域における安定 性が高められる。図４のパルスダイヤグラムでは当該３角波宿号はわかり易くす るため示してない。

図４−ｂ、ｃでは使用動作状況に応じての基本的信号レスポンス及び短絡の場合 の基本的信号経過（レスポンス）が示しである。ケースＣにおける抜き去られた パルスの数は最小のパルス幅と、フリーホイーリングダイオード１１の順方向電 圧とに依存する。

図５の電力変換器では図３におけるコンパレータ４の代わりにオペアンプ４０が 設けられている。オペアンプ４０の出力側、及び電圧レギュレータ１４の出力側 が各１つのダイオード１８ないし１９を介してパルス幅変調器８３の入力側に接 続されており、それにより、所謂オーバーライド（ｏｖｅｒｒｉｄｅ）ないしト ランスファ制御が行なわれ得る。ドライバ８１は直接パルス幅変調器８３に接続 されている。

上記実施例では増幅された制御偏差によりパルス幅変調器８３が制御され、動作 点が調整される。短絡の場合、増幅された制御偏差によっては必要な場合パルス 幅変調器８３は複数同期期間中遮断されそれにより制限作用が完全に維持され得 る。電力変換器は図４−Ｃに示すのと類似して動作する。

別の実施例を５！ｆＩ６に示す。この実施例は高周波電ヵ変換器の場合殊に有利 である。過負荷の場合オペアンプ４は、制御偏差Ｕ、−Ｕｃを増幅し、電圧制御 発振器を比較的低い周波数のほうに制御する（図７に示すように）。電流パルス の投入持続時間は一定であるが、連続的な周波数低減により、電力変換器の出力 端子の短絡の場合においても所望の平衡状態が得られる。

図１．３．５．６に示す電力変換器は著しく広い周波数領域において使用可能で ある、それというのはＦＥＴはほぼ５−２０ｎＳのスイッチング時間を有する小 型のＭＯＳトランジスタであり得、そして著しく小さい寄生容量例えばほぼ５Ｐ Ｆを有し得るからである。その際スイッチング周波数はほぼ１〜２ＭＨであり得 る。

電力変換器は一定のクロック周波数による通電形−又は阻止形電力変換器又は周 波数変調形電力変換器として構成され得る。

電圧制御の重畳される電流制御ｔ（カレントモード−電圧制御）（当該制御では 電流の設定値として電圧レギュレータの出力信号が用いられる）は、電流測定抵 抗３における測定信号を用いて容易に可能である。それというのは、低抵抗の測 定抵抗における信号は、当該制御にとって重要な時間区分においても実際上誤ら されることがないからである。

ＩＧ　１ ＩＧ　３ ＩＧ　５ ＦＩＧ　６ Ｕ（。

要　約　書 投入パルスにより導通制御される電子スイッチと、投入パルスの抑圧による電流 制限回路とを有する直流電力変換器が提案される。簡単に実現可能な低損失の電 流センサで事足りるようにし得るために、電流のピーク値に相応する直流電圧が 、付加的電子スイッチを用いて、当該の電子スイッチと同相で形成され、上記付 加的電子スイッチは有利に、逆方向作動ＦＥＴである。当該電力変換器は特にそ れの出力側にて低オーム性短絡が考慮さるべき適用例に特に適する。

手続補正書（自発） 平成　４年１０月２３日

Claims (1)

1. 【特許請求の範囲】 １．主電流回路中に配置された投入遮断可能な電子スイッチを有し、該電子スイ ッチはそれの制御入力側が制御回路に接続され、該制御回路により、交互に投入 遮断可能であり、更に該電子スイッチに直列に設けられた電流センサと放電回路 （１７）付きコンデンサ（１６）との間に設けられた評価回路及び、上記コンデ ンサ（１６）に接続された制御装置（４，８）を有し該制御装置は所望の限界値 を上回るコンデンサ電圧の際当該主電流回路中を流れるパルス電流の制限のなさ れるように上記制御回路（８）を制御するように構成されている電流制限回路付 き直流電力変換器において、上記電流センサは測定抵抗（３）により形成され、 上記評価回路は別の電子スイッチによって形成され、該別の電子スイッチは主電 流回路中に配置されている電子スイッチの投入フェーズ中そのつど導通状態に制 御可能であり、当該投入フェーズ以外のフェーズでは遮断状態におかれるように 制御構成されていることを特徴とする直流電力変換器。 ２．上記の別の電子的スイッチはＦＥＴ（１５）のソースードレイン区間により 形成されており、更に、上記のＦＥＴ（１５）のソースードレイン区間は所定の ように方向付けられており、当該の所定の方向付けにおいて、ＦＥＴ（１５）の 逆方向ダイオード（１５ａ）が、測定抵抗（３）にて生じる電圧に対して順方向 に極性付けられているように方向付けられており、更に、上記測定抵抗（３）は 次のように選定されており、即ち、そこにて降下する電圧がＦＥＴ（１５）の逆 方向ダイオード（１５ａ）の限界値電圧より小であるように選定されている請求 項１記載の電力変換器。 ３．主電流回路中に設けられているスイッチは、ＦＥＴ（６）により形成されて おり、更に、両ＦＥＴ（６，１５）は同じ導電形であり、更に、上記両ＦＥＴ（ ６，１５）の同極性の端子（Ｓ）及び電流測定抵抗（３）は相互に接続されてい る請求項２記載の電力変換器。 ４．上記両ＦＥＴ（６，１５）のゲート電極は相互に接続されている請求項３記 載の電力変換器。 ５．上記コンデンサ（１６）及び設定電圧源（２）は一方の端子で（単極的に） 基準電位に接続され、それの自由端子を以てコンパレータ（４）の入力側に接続 されており、該コンパレータの出力側は制御回路（８）の阻止入力側と接続され ている請求項１から４までのうちいずれか１項記載の電力変換器。 ６．コンデンサ（１６）とコンパレータ（４）との間、又は設定値電圧源（２） とコンパレータ（４）との間に、同期３角波信号の源が設けられている請求項５ 記載の電力変換器。 ７．コンデンサ（１６）及び設定値電圧源（２）は一方の端子が基準電位に接続 され、それの自由端子はオペアンプ（４）の入力側に接続されており、上記オペ アンプの出力側は制御回路（８）のパルス幅変調器に接続されており、電流制限 の場合パルス幅変調器を阻止するように構成されている請求項１から４までのう ちいずれか１項記載の電力変換器。 ８．上記コンデンサ（１６）及び設定値電圧源（２）は一方の端子が基準電位に 接続され、それの自由端子がオペアンプ（４）の入力側に接続されており、上記 オペアンプの出力側は制御回路（８）の電圧制御発振器に接続されており、電流 制限の場合当該発振器の周波数を低減するように構成されている請求項１から４ までのうちいずれか１項記載の電力変換器。 ９．上記測定抵抗（３）は同時に、電圧制御の重畳される電流レギュレータの実 際値発生器としても構成されており、上記レギュレータにおいて当該電圧の実際 値が当該電流制御の設定値を成すものである請求項１から８までのうちいずれか １項記載の電力変換器。