JPH05502354A - フレキシブルマルチプレクサのための方法および装置 - Google Patents
フレキシブルマルチプレクサのための方法および装置Info
- Publication number
- JPH05502354A JPH05502354A JP3504185A JP50418591A JPH05502354A JP H05502354 A JPH05502354 A JP H05502354A JP 3504185 A JP3504185 A JP 3504185A JP 50418591 A JP50418591 A JP 50418591A JP H05502354 A JPH05502354 A JP H05502354A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signaling
- multiplex
- call
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1641—Hierarchical systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
フレキシブルマルチブ[/フサのための方法および装置本発明はフレキシブルマ
ルチプレクサのための方法および装置に関する。
フレキシブルマルチプレクサは、デ□イジタルマルチブレクス信号のタイムスロ
ットの任意のグループ化および分配を可能にする。)1ノキシプルマルチブレク
サは加入者側の接続ユニット間の接続を形成することができて、さらに加入者側
接続ユニットと線路側接続ユニットとの間のグループ化および分離を、ならびに
線路側接続ユニソ)・間のチャンネル分配を行なうことができる。
この種のマルチプレクサ装置は刊行物、P0MX−Programmierba
rer Digitalmultiplexer fuer die 2−Mb
it/5−Netz−ebene”、Siemens AG、BereiCII
Uebertra−gungssyst、eme、Po5tfach 700
073.Be5t、all−Nr、A42020−S154−Al−2−29に
示されている。
互いに完全に貫通接続可能にされるべき著しく多数の接続ユニットの接続の場合
、相応に多数の通話/データーおよびシグナリングマルチブレクス信号線路の取
り付けに、問題が生ずる。先願の提案(ヨーロッパ)特許出願第8910805
90号公報に、もはや全部の加入者側接続ユニットと線路側接続ユニットは各々
のマルチブレクス信号線路へ導びかれるのではなく、加入者側の接続ユニットと
線路側の接続ユニットがそれぞれ、両方の伝送方向用の2つの通話/データマル
チプレクス信号線路を介して通話/データスイッチフレームと接続されており、
さらに同じく画伝送方向用の2つのシグナリングマルチブレクス信号線路を介し
てシグナリングスイッチフレームと接続されている時は、マルチブレクス信号線
路の低減化が行なわれる。
1つのタイムスロット割り当てに例えば64にピッ1− / S信号がまたはそ
の複数倍のビットレートの信号が所属される。後者の場合は71ノ−ム当り複数
個のバイトがスイッチフレームを介してクロスコネクトされる。この場合もしこ
れらのビットがスイッチフレームの第1の出力側において時間的に2つの異なる
フレームの中に達すると、
Application Note Me@ory Time 5w1tch
Large”、PEB2047、Siemens AG、12/89に示されて
いる様に、時間的な補償が次のようにして行なわれる。即ち少なくとも1つの、
本来は第1フレームの中に入って(るバイトが、そうしないで、スイッチフレー
ムのW12出力側からループを介して別の入力側へ帰還案内される。これにより
このスイッチフレームにおいてこのバイトが1フレーム持続時間だけ遅延されて
、最後に、スイッチフレームの第1入力端における全部のバイトが時間的に、同
じ後続のフレームの中へ達する。これにより当然、実効的に利用可能なスイッチ
ング点の低減化が可能になる、何故ならば各々のループに押入伝送されたバイト
が別のスイッチング点を通過しなければならないからである。
フレキシブルなマルチプレクサは所定数の接続ユニットm−の中に含まれる所定
数のチャンネルを備えたユニットを有するーのために構成される。しかしこの種
の接続ユニットは異なる数のチャンネルユニットを含むことができる。その結果
、マルチプレクサのためにいずれにしても多数の接続ユニットも形成される。
しかしこの場合、スイッチング回路網は常に、最大数のチャンネルユニットを操
作できるように設計する必要がある。
本発明の課題は、基本装置を実買的に変更することなく、第1にバイト保全性を
保証し、第2に接続ユニットの数を必要に応じて高めることである。
この課題は本発明により請求の範囲1に記載の構成により解決されている。この
方法およびこれを実施するための装置は請求項2以下に示されている。
この方法の場合、接続ユニットの数が増加すると、小さい方のスイッチフレーム
が大きい万のスイッチフレームにより置き換えられるのではな(、小さい方のス
イッチフレームが別のフレームにより補完される。
そのためこの方法では、拡張スイッチフレームを主スイツチフレームとは別個に
収容してさらに必要に応じて使用できる。さらにチャンネルは、遅延せずにまた
は所望のように遅延して、貫通接続できる。遅延しないチャネルは例えば、フレ
ーム毎に1バイトだけを有しできるだけわずかなバス時間で貫通接続されるべき
信号が伝送される。遅延するチャネルは、バイト保全性の保証の目的でn X
64 Kビット/S信号の場合に使用できる。この場合、接続ユニットの数は小
さく、使用されない付加的な接続可能性がもしくは使用可能なループ回路用に付
加的なスイッチング点が用いられる。
基本装置は架であり、この架は、スイッチフレームと並んでこの主スイツチフレ
ームへ接続されている接続ユニットにより充てんされている。拡張の場合はさら
に拡張スイッチフレームがこの中に収容される。他方、接続ユニットはスペース
の理由から第2の架の中へ挿入され、この架の中から接続ユニットは拡張スイッ
チフレームへ接続されている。ループは拡張スイッチフレームだけに取り付けら
れる。その目的は主スイツチフレームの容量が即ち、直接の貫通接続のために用
いられるスイッチング点の数を維持されるためである。主スイツチフレームの中
にループのためのスイッチング点を設定しなければならないとしたら、一層わず
かな数の接続ユニットしか操作できな(なって、さらに第1の架は部分的に空い
てしまうことになる。
この方法を実施するために、両方の架の間の通話/データーおよびシグナリング
マルチプレクス線路のために4つの対称的なバスしか必要とされず、さらに隣り
合う主−および拡張スイッチフレームの間に4つの非対称のバスしか必要とされ
ない。後者は有利である、何故ならばプラグコネクタは、対称的なバスの場合の
半分の数の接点しか有する必要がないからである。
次に本発明の実施例を図面を用いて説明する。
第1図は先願の提案による〕1/キシプルマルチプレクサのブロック図を示す。
第2図はこの先願の提案による加入者側の接続ユニットを示す。第3図はこの先
願の提案による線路側の接続ユニットを示すゆ第4図は本発明によるフレキシブ
ルマルチプレクサのブロック図を示す。第5図は主−および拡張スイッチフレー
ムのブロック図を示す。第6図は市販の集積回路を有するこの主−および拡張ス
イッチフレームを示す。
第1図は先願の提案によるフレキシブルなマルチプレクサのブロック図を示す。
このマルチプレクサは加入者側の接続ユニットT7a、8a、9.10および1
1、線路側の接続ユニットL12,13および14゜制御15.通話/データ用
主スイツチフレーム16a。
シグナリング用主スイッチフレーム17a1通話/データ用バス18aおよび1
9a、シグナリング用バス20aおよび21a1通話/データ用マルチプレクス
信号線路22a、22d、23aおよび23d、シグナリング用マルチプレクス
信号線路24a、24d。
25aおよび25dおよび制御バス26を含む。この制御バスは、全部の加入者
側接続ユニツ1−7a、8a。
9.10および11および、全部の主スイッチフl/ −ム1.6 aおよび1
7aと接続されている。記号S/Dは、1つのタイムスロットにおいて通話−ま
たはデータ信号が伝送できることを意味する。記号Kzはシグナリング信号を表
わす。
第1図の装置の動作を説明する前に、第2図において加入者側接続ユニットTを
紹介し、第3図において線路側の接続ユニットLを紹介する。
j[2図は、8つのチャンネルユニットK7時間/空間スイッチング装置−27
と28および空間/時間スイッチング装置−29と30を有する加入者側接続ユ
ニッl−Tを示す。チャンネルユニツl−Kは、一方では時間/空間スイッチン
グ装置−27および28と互に接続され、他方では空間/時間スイッチング装置
−29および30と互いに接続されている。このことは、同じ3桁の数字で示さ
れている端子が相互に接続されていることにより、示されている。時間/空間ス
イッチング装置−27および28と空間/時゛間スイッチング装置−29および
30は制御バス26を介して設定調整される。ビットレートがn個の64にビッ
ト/Sの入力信号がフレーム当りnバイトへ変換される。
第3図は、フレームマルチプレクサ31とフレームデマルチプレクサ32を有す
る線路側接続ユニットLを示す、Mでマルチプレクサ信号が示されている。この
マルチプレクサ信号は例えば2048にビット/S信号とすることができる。こ
の信号の16番目のフレームにおいて、それぞれ4ビットシグナリング語が2つ
のチャンネルのために伝送される。このシグナリング語はバイト長さの形式のシ
グナリング語へ変換される。
第1図において加入者接続ユニットTがグループ毎に接続されている。例えば加
入者側接続ユニツl−7aこ8aおよび図示されていない別の加入者側接続ユニ
ットTが1つのグループを構成する。このグループはそれぞれ4つのマルチプレ
クサ信号22a〜25aを介して、主スイツチフレーム1.6 aおよび17a
から星状に導びかれたバス18a〜21aと接続されている。これらのバスに線
路側の接続ユニットLも接続されている。線路側接続ユニット12は例えばマル
チプレクサ信号線路226〜25dを介して接続されている。主スイツチフレー
ム16aと17aおよびバス18a〜21aはコントローラCTRの構成部品で
あるゆ通話/データ信号S/Dのために外部入力側1および外部出力側2が設け
られている。シグナリング信号KZのために外部入力側3および外部出力側4が
設けらねている。マルチプレクス信号Mのために外部入力端5と外部出力側6が
設けられている。主スイツチフレーム16aおよび17aは集積化回路PE82
040* タ(* P E B 2047により実現され、さらに接続ユニット
TおよびLは例えば集積化回路FEB2055を備えている。
第4図は本発明によるフレキシブルマルチプレクサを示す。このマルチプレクサ
は架Iの中に、第1図に示された公知のコントローラCTR,加入者側接続ユニ
ット7aおよび8a、線路側接続ユニット12および13.制御装置15、なら
びに本発明によりスイッチング回路網拡張装置SNEを含む。さらに架IIの中
に加入者側接続ユニット7bおよび8bならびに7Cおよび8cを含む。
スイッチング回路網拡張装置SNEは、選択的に異なる大きさで、それぞれ通話
/データ用拡張スイッチフレーム16bおよびシグナリング用拡張スイッチフレ
ーム17bを含む。既に81図に示されたバス18a〜21aが、スイッチフレ
ームインターフェース45〜48を介して、非対称的に拡張スイッチフレーム1
6bおよび17bへさらに導びがれている。付加的にこの拡張スイッチフレーム
へバス18b〜21bが、対称的な架インターフェース35〜38を介して内側
へ導びかれている。このインターフェースがらマルチブレクス信号線路22b〜
25bおよび22c〜25Cが加入者側接続ユニット7b、8bならびに7c。
8cへ外側へ導びかれている。さらに遅延用のバスループ33と34が接続され
ている。
第5図は、通話/データ用拡張スイッチフレーム16bを有する通話/データ用
主スイツチフレーム16aのブロック図を示す、このブロック図は、同様に、シ
グナリング用拡張スイッチフレーム17bを有するシグナリング用12インチフ
レーム17aにも当てはまる。それらの参照記号はカッコの中に示されている通
話/データ用マルチプ1/クス入力信号S/D−EMlにおける、ないしシグナ
リング用マルチブ1ノクス入力信号K z −E M lにおけるタイムスロッ
トは、通話/データ用スイッチフレーム]、 6 aないしシグナリング用主ス
イツチフレーム17aを介して、通話/データマルチブレクス出力信号S/DA
M1ないしシグナリング、マルチブレクス出力信号に、 z −A M 1へ、
または通話/データ拡張スイッチフ1/−ム16bないしシグナリング拡張スイ
ッチフレーム17bを介して通話/データマルチプレクス出力信号S/D−AM
2またはS/D−AM3ないしシグナリングマルチブレクス出力信号K z −
A M 2またはK z −A M 3へ切り換え接続される1通話/データ用
マルチブ1/クス入力信号S/D−EM2ないしシグナリングマルチプレクス入
力償号K z −E M 2は、通話/データ拡張スイッチフレーム16bない
しシグナリング拡張スイッチフレーム17bを介して、通話/データマルチブ!
/クス8カ信号S/D−AMIないしシグナリングマルチプレタス出力信号K
z −A M lまたは通話/データマルチブレクス出力信号S/D−AM2ま
たはS/D−AM3ないしシダナリングマルチブレクス出力信号Kz−A、 M
2またはK z −A M 3ヘクロスコネクトされる。
マルチブレクス出力信号S/D−AM3およびKz−AM3のタイムスロットは
、1つまたは複数個の線路から構成できるバスループ33ないし34を介して、
マルチプレクサ信号信号S/D−EM3ないしKz−EM3どして、フレーム接
続時間だけ遅延される。破線の矢印に沿って複数回ループを構成することもでき
る。
第6図は第5図によるブロック図を、集積回路FEB2047で実現した装置を
示す。通話/データに対しては記号16a、39.40および41が、およびシ
グナ)ノングに対しては記号17a、42.43および44が付されている。星
印を有する数字は、どのくらい多くのS/D−ないしKz−マルチブレクス信号
線路がそれぞれ平行にバスするかを示す。この場合、数字512および1024
−カッコの中の所属の値−は、64にビット/S信号用のバス18a〜21aお
よび18b〜21bにおける可能なチャンネル数を示す。非対称のスイッチフレ
ームインターフェース45〜48を介してコントローラCTRのバス18a〜2
1aがスイッチング回路網SNEと接続されている。
IG 3
FIG 5
特表平5−502354 (7)
FIG 6
要 約 書
外部入力側および出力側において個々のn個のビットレート(n士1..2.3
・・)を有する通話−、データおよびングナリング信号用のフレキシブルマルチ
プレクサに5基本装置(1)における変更なく別の接続ユニツh (7b、7c
、8b、8c)力に配属される。
この接続ユニットが次のような拡張スイッチフレーム<16b、17b)を可能
にする。即ちこの拡張スイッチフレームにおいては、基本装置(1)の接続ユニ
ット(7a、8a、12.13)においてマルチブレクス信号(S / D −
E M 1 、 K z −E M 1 ) ヘまとめられた通話/データーお
よびシグナリング信号(S/D−ESI、Kz−ESI)および、別の接続ユニ
ット(7b、7c、8b、8c)においてマルチブレクス信号(S/D−EM2
.Kz−EM2) へまとめられた通話/データーおよびシグナリング信号(S
/D−ES2.Kz−ES2)がクロスコネクトされて、新たなマルチブレクス
信号(S/D−AMI、S/D−AM2.Kz−AMI、Kz−AM2)として
、基本装置(1)の接続ユニット(7a、8a、12.13)へも、別の接続ユ
ニット(7b、7c、8b、8C)へも送出される6 1つのフレームから出て
くる複数個のバイトが、クロスコネクト時に時間的に2つの異なるフレームの中
へ達するならば、時間的なRMが拡張スイッチフレーム(16b、17b)の出
力側と入力側との間のバスループを介してフレーム持続時間遅延により達成でき
る。フレキシブルなマルチプレクサは、ディジタルマルチプレクサ信号の任意の
グソーブ化および分配を可能にする(第4図)。
手続補正書(自発)
平成 4年10月06日
Claims (9)
- 1.フレキシプルなマルチプレクス法であって、この場合、n個(n=1,2, 3,…)の第1ビットレートの第1通話/データ用入力信号(S/D−ES1) および第1シグナリング用入力信号(Kz−ES1)が、タイムスロット第1配 属において、第2のビットレートの第1通話/データ用マルチプレクス入力信号 (S/D−EM1)へおよびシグナリング用マルチプレクス入力信号(Kz−E M1)へまとめられており、さらに混合された通話/データ用およびシグナリン グ用マルチプレクス信号(M)から形成される前記の別の通話/データ(S/D −EM1)用およびシグナリング(Kz−EM1)用マルチプレクス入力信号が 、タイムスロットの第2割リ当てにおいて、該1通話/データ(S/D−AM1 )用および第1シグナリング(Kz−AM1)周マルチプレクス出力信号へクロ スコネクトされるようにし、さらに第1通話/データ(S/D−AM1)用のお よびシグナリング(Kz−AMl)用のマルチプレクス出力信号が、n個の第1 のビットレートの第1通話/データ(S/D−AS1)用のおよびシグナリング (Kz−AS1)用の出力信号に分割されるか、または混合された通話/データ 用およびシグナリングマルチプレクス信号(M)へまとめられる形式のフレキシ プルなマルチプレクス法において、n個の第1ビットレートの第2通話/データ 用入力信号(S/D−ES2)および第2シグナリング用入力信号(Kz−ES 2)を、拡張タイムスロット第1割り当てにおいて、第2ビットレートの第2通 話/データ用マルチプレクス入力信号(S/D−EM2)へおよび第2シグナリ ング用マルチプレクス入力信号(Kz−EM2)へまとめるようにし、さらに第 1通話/データ(S/D−EM1)用およびシグナリング(Kz−EM1)用マ ルチプレクス入力信号を、拡張タイムスロット第2配置において、第2(S/D −AM2)ないし第事3(S/D−AM3)通話/データ用および第2(Kz− AM2)ないし第3(Kz−AM3)シグナリングマルチプレクス出力信号へ切 り換え接続するようにし、さらに第2通話/データ(S/D−EM2)用および シグナリング(Kz−EM2)用マルチプレクス入力信号を、拡張タイムスロッ ト第2配属において、第1通話/データ(S/D−AM1)用およびシグナリン グ(Kz−AM1)用マルチプレクス出力信号および/または第2(S/D−A M2)ないし第3(S/D−AM3)通話/データ用および第2(Kz−AM2 )用ないし第3(Kz−AM3)シグナリングマルチプレクス出力信号へクロス コネクトするようにし、さらに第2通話/データ(S/D−AM2)用およびシ グナリング(Kz−EM2)用マルチプレクス出力信号をn個の第1ビットレー トの第2通話/データ(S/D−AS2)用およびシグナリング(Kz−AS2 )用出力信号へ分割するようにし、さらに第3通話/データ(S/D−AM3) 用ならびに第3シグナリング(Kz−AM3)マルチプレクス出力信号を、拡張 タイムスロット第2配属において、第3通話/データ(S/D−EM3)用なら びにシグナリング(Kz−EM3)用マルチプレクス信号ヘタイムスロット毎に ループを1回パスさせて1フレーム持続時間だけ遅延させることを特徴とする、 フレキシプルマルチプレクス法。
- 2.第1ビットレートが64Kビット/Sにまたはこれより小さい値に選定され ており、さらに第2ビットレートが2048,4096または8192および1 544,3088または6176Kビット/Sに選定されている、請求項1記載 の方法。
- 3.請求の範囲第1項または第2項に示された方法を実施するためのフレキシプ ルマルチプレクサであって、該マルチプレクサは第1加入者側接続ユニット(7 a,8a,9−11)を備え、該接続ユニットは、外部用通話/データ入力側( 1)と外部用通話/データ出力側(2)と外部用シグナリング入力側(3)と外 部用シグナリング出力側(4)とを有するチャンネルユニット(K)を備えてお り、さらに線路側接続ユニット(12−14)を備え、該接続ユニットは外部用 マルチプレクス信号入力側(5)および外部用マルチプレクス信号出力側(6) を含み、さらにコントローラ(CTR)を備え、該コントローラは通話/データ 用主スイッチフレーム(16a)を含み、該スイッチフレームは第1通話/デー タ用マルチプレクス信号線路(22a,23a;22d,23d)から成る第1 パス(18a,19a)を介して、外部接続ユニット(7a,8a,12,13 )と接続されており、さらに前記スイッチフレームはシグナリング用主スイッチ フレーム(17a)を含み、該スイッチフレームは第1シグナリング用マルチプ レクス信号線路(24a,25a;24d,25d)から成るパスを介して接続 ユニット(7a,8a,12,13)と接続されており、さらに制御装置(15 )を備え、該制御装量は1つの制御パス(26)を介して全部の加入者側接続ユ ニット(7a,8a,9−11)とおよび主スイッチフレーム(16a,17a )と接続されている形式のフレキシプルマルチプレクサにおいて、第2の加入者 側接続ユニット(7b,8b;7c,8c)が設けられており、該接続ユニット は、外部用通話/データ入力側(1)、外部用通括/データ出力側(2),外部 用シグナリング入力側(3)および外部用シグナリング出力側(4)を有するチ ャンネルユニット(K)を備え、さらに通話/データ用拡張スイッチフレーム( 16b)が設けられており、該スイッチフレームは、第3通話/データ用マルチ プレクス信号線路(22b,23b;22c,23c)から成る第3パス(18 ,19)を介して、第2加入者側接続ユニット(7b,8b;7c,8c)と接 続されており、さらに第1パス(18a,19a)を介して第1通話/データ用 マルチプレクス信号線路(22a,23a;22d,23d)と接続されており 、さらにシグナリング用拡張スイッチフレーム(17b)が設けられており該ス イッチフレームは、第4シグナリングマルチプレクス信号線路(24b,25b ;24c,25c)から成る第4パス(20b,21b)を介して第2加入者側 接続ユニット(7b,8b;7c,8c)と接続されており、さらに第2パス( 20a,21a)を介して第1シグナリング用マルチプレクス信号線路(24a ,25a;24d,25d)と接続されており、きらに通話/データ用拡張スイ ッチフレーム(16b)におよびシグナリング用拡張スイッチフレーム(17b )に、出力側と入力側との間で、通話/データ(33)用およびシグナリング( 34)用遅延ループが設けられており、さらに第2加入者側接続ユニット(7b ,8b;7c,8c)および通話/データ用拡張スイッチフレーム(16b)お よびシグナリング用拡張スイッチフレーム(17b)が、制御パス(26)を介 して制御装置(15)と接続されていることを特徴とするフレキシプルマルチプ レクサ。
- 4.第1加入者側(7a,8a,9−11)ならびに線路側(12−14)接続 ユニット,通話/データ用主スイッチフレーム(16a),シグナリング用主ス イッチフレーム(17a),通話/データ用拡張スイッチフレーム(16b)お よびシグナリング用拡張スイッチフレーム(17b)が第1の架(I)の中に設 けられており、さらに第2加入者側接続ユニット(7b,8b;7c,8c)が 第2の架(II)の中に設けられている、請求項3記載のフレキシプルマルチプ レクサ。
- 5.第1の架(I)の中に1つまたは2つの差し込み板が設けられており、該差 し込み板の中に選択的に通話/データ用拡張スイッチフレーム(16b)および シグナリング用拡張スイッチフレーム(17b)が、または第1加入者側接続ユ ニット(7a,8a,9−11)がまたは線路側接続ユニット(12−14)が 収容されている、請求項4記載のフレキシプルマルチプレクサ。
- 6.加入者側接続ユニット(7a−7c,8a−8c,9−11)が第1時間/ 空間スイッチング装置(27)を含み、該スイッチング装置は通話/データマル チプレクス出力信号(S/D−AM1,S/D−AM2)を選択された外部通話 /データ出力側(2)と接続し、さらに第2時間/空間スイッチング装置(28 )を含み、該スイッチング装置はシグナリングマルチプレクス出力信号(Kz− AM1,Kz−AM2)を選択されたシグナリング出力側(4)と接続し、さら に第1空間/時間スイッチング装置(29)を含み、該スイッチング装置は外部 通話/データ入力側(1)を選択された、通話/データマルチプレクス入力信号 (S/D−EM1,S/D−EM2)のタイムスロットと接続し、さらに第2空 間/時間スイッチング装置(30)を含み、該スイッチング装置が外部シグナリ ング入力側(3)を選択された、シグナリングマルチプレクス入力信号(Kz− EM1,Kz−EM2)のタイムスロットと接続する、請求項3記載のフレキシ プルマルチプレクサ。
- 7.線路側接続ユニット(12−14)がフレームマルチプレクサ(31)を含 み、該フレームマルチプレクサは通話/データ用マルチプレクス出力信号(S/ D−AM1)およびシグナリング用マルチプレクス出力信号{Kz−AM1)を 変換し、フレーム化して外部マルチプレクス信号出力側(6)へ送出し、さらに フレームデマルチプレクサ(32)を含み、該デマルチプレクサは混合された通 話/データ用およびシグナリングマルチプレクス信号(M)を分離しさらに通話 /データ(S/D−EM1)用およびシグナリング(Kz−EM1)用マルチプ レクス入力信号を送出する、請求項3記載のフレキシプルマルチプレクサ。
- 8.通話/データ(16a)用ないしシグナリング(17a)用主スイッチフレ ームが通話/データ(16b)用ないしシグナリング(17b)用拡張スイッチ フレームと、各2つの非対称的なスイッチフレームインターフェース(45,4 6ないし47,48)を介して、通話/データ(16a)用ないしシグナリング (17a)用主スイッチフレームの入力側および出力側と接続されている、請求 項4記載のフレキシプルマルチプレクサ。
- 9.通話/データ(16b)用ないしシグナリング(17b)用拡張フイッチフ レームが第2加入者側接続ユニット(7b,8b;7c;8c)と、各2つの対 称的な架インターフェース(35,36ないし37,38)を介して接続されて いる、請求項4記載のフレキシプルマルチプレクサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4011264.0 | 1990-04-06 | ||
DE19904011264 DE4011264A1 (de) | 1990-04-06 | 1990-04-06 | Verfahren und anordnung zum flexiblen multiplexen |
PCT/DE1991/000178 WO1991015905A1 (de) | 1990-04-06 | 1991-02-28 | Verfahren und anordnung zum flexiblen multiplexen |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05502354A true JPH05502354A (ja) | 1993-04-22 |
JPH088553B2 JPH088553B2 (ja) | 1996-01-29 |
Family
ID=6403959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3504185A Expired - Lifetime JPH088553B2 (ja) | 1990-04-06 | 1991-02-28 | フレキシブルマルチプレクサのための方法および装置 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0523059A1 (ja) |
JP (1) | JPH088553B2 (ja) |
AU (1) | AU637460B2 (ja) |
BR (1) | BR9106317A (ja) |
CA (1) | CA2079793A1 (ja) |
DE (1) | DE4011264A1 (ja) |
WO (1) | WO1991015905A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19748956B4 (de) * | 1997-10-29 | 2005-09-22 | Detewe Deutsche Telephonwerke Aktiengesellschaft & Co. Kg | Schaltungsanordnung für blockierungsfreie Koppelfelder |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524442A (en) * | 1983-06-22 | 1985-06-18 | Gte Automatic Electric Inc. | Modularly expandable space stage for a T-S-T digital switching system |
US4725835A (en) * | 1985-09-13 | 1988-02-16 | T-Bar Incorporated | Time multiplexed bus matrix switching system |
-
1990
- 1990-04-06 DE DE19904011264 patent/DE4011264A1/de not_active Withdrawn
-
1991
- 1991-02-28 EP EP19910904061 patent/EP0523059A1/de not_active Withdrawn
- 1991-02-28 JP JP3504185A patent/JPH088553B2/ja not_active Expired - Lifetime
- 1991-02-28 BR BR919106317A patent/BR9106317A/pt unknown
- 1991-02-28 CA CA 2079793 patent/CA2079793A1/en not_active Abandoned
- 1991-02-28 AU AU72474/91A patent/AU637460B2/en not_active Expired - Fee Related
- 1991-02-28 WO PCT/DE1991/000178 patent/WO1991015905A1/de not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
AU637460B2 (en) | 1993-05-27 |
JPH088553B2 (ja) | 1996-01-29 |
CA2079793A1 (en) | 1991-10-07 |
EP0523059A1 (de) | 1993-01-20 |
DE4011264A1 (de) | 1991-10-10 |
AU7247491A (en) | 1991-10-30 |
BR9106317A (pt) | 1993-04-20 |
WO1991015905A1 (de) | 1991-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0039134B1 (en) | Improved telecommunications switching network using digital switching modules | |
US4782478A (en) | Time division circuit switch | |
JPS581394A (ja) | 多重サ−ビスデジタルネツトワ−ク用時分割多重化交換網 | |
CN100373884C (zh) | 电信网络的交换设备、其中使用的部件和交换数据流的方法 | |
JP2761872B2 (ja) | 多元情報交換方法及びそのための装置 | |
US5519702A (en) | Digital communication system | |
US4160128A (en) | Digital data transmission system providing multipoint connections | |
JPH09139746A (ja) | 低速アクセスリンクを高速時間多重化スイッチ構成にインターフェイスするための方法と装置 | |
EP0796548B1 (en) | Non-blocking switching network | |
SE469812B (sv) | Bitorienterad digital kopplare och generell digital kopplare för PCM-transmissionssystem | |
JPH05502354A (ja) | フレキシブルマルチプレクサのための方法および装置 | |
US5079769A (en) | Flexible multiplexer | |
JPH02257796A (ja) | 伝送ネットワーク | |
JPH01500160A (ja) | Tdmデータ交換のための装置及び方法 | |
Gonet | Fast packet approach to integrated broadband networks | |
JP2750203B2 (ja) | 回線設定回路 | |
JP2937666B2 (ja) | クロスコネクト装置 | |
JPH08237213A (ja) | 制御信号多重通信方式 | |
JPS6318900A (ja) | バ−スト多重端局装置 | |
AU679051B2 (en) | Asynchronous cell mode transmission | |
JP2815232B2 (ja) | 構内交換機におけるisdn端末収容方式 | |
KR930006558B1 (ko) | 인터모듈 호연결이 가능한 타임스위치 장치 | |
JPH05252582A (ja) | 可変多重変換システム | |
JPS61146055A (ja) | 電子交換機 | |
JPS6121036B2 (ja) |