[go: up one dir, main page]

JPH0548504B2 - - Google Patents

Info

Publication number
JPH0548504B2
JPH0548504B2 JP60168736A JP16873685A JPH0548504B2 JP H0548504 B2 JPH0548504 B2 JP H0548504B2 JP 60168736 A JP60168736 A JP 60168736A JP 16873685 A JP16873685 A JP 16873685A JP H0548504 B2 JPH0548504 B2 JP H0548504B2
Authority
JP
Japan
Prior art keywords
address
module
bus
requesting
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60168736A
Other languages
English (en)
Other versions
JPS6227848A (ja
Inventor
Yukio Uchama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP16873685A priority Critical patent/JPS6227848A/ja
Publication of JPS6227848A publication Critical patent/JPS6227848A/ja
Publication of JPH0548504B2 publication Critical patent/JPH0548504B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バス制御方式に関し、特に情報処理
装置におけるバスの制御方式に関する。
〔従来の技術〕
従来、この種のバス制御方式は複数のモジユー
ルをバスにより結合し、各モジユールが前記バス
を介して通信を行なうというバスシステムがあ
る。このようなバスシステムは第3図に示すよう
に、複数のモジユール1…nがバスに接続されて
おり、モジユール1…nにはそれぞれ1…nのア
ドレスが設定されていて、各モジユールが自分に
設定されたアドレスと通信しようとする相手に設
定されたアドレスとをバス上へ送出することによ
りデータ転送を行なうように構成されている。
たとえば、モジユール1からモジユール2へデ
ータを転送する場合はまず、モジユール1がバス
の使用権を獲得するための動作を行なう。モジユ
ール1は使用権を獲得すると要求側モジユールと
なり、バス上へ自分のアドレス(以下SAと略す)
の“1”と通信したい相手のアドレス(以下DA
と略す)の“2”と必要なデータとを送出する。
モジユール2は、要求側モジユールより送出され
た相手アドレスDAが自分のアドレスの“2”で
あることを認識すると応答側モジユールとなり送
出された自アドレスSA、相手アドレスDA及び
データを取り込み、さらに必要な動作を行ない、
データ転送が終了する。
次に、モジユール1から他のすべてのモジユー
ル2…nへデータ転送する場合はモジユール1が
前記と同様に使用権を獲得するとバス上へ自アド
レスSAの“1”と相手アドレスDAとしてすべ
てのモジユール宛を表わすあらかじめ定められた
同報通信アドレス(以下GAと略す)必要なデー
タとを送出する。他のすべてのモジユールは、要
求側モジユールより送出された相手アドレスDA
が同報通信アドレスGAであることを認識すると
応答側モジユールとなり送出された自アドレス
SA、相手アドレスDA及びデータを取り込み、
さらに必要な動作を行ないデータ転送が終了す
る。以上のように従来のバス制御方式では、要求
側モジユールと応答側モジユールとの1対1通信
又は要求側モジユールと他のすべてのモジユール
という通信のみが行なえる。
〔発明が解決しようとする問題点〕
上述した従来のバス制御方式は、バスの使用権
を獲得した要求側モジユールが送出する相手アド
レスと一致するアドレスを持つたモジユールと通
信を行なうか又はあれかじめ定められた同報通信
アドレスを相手アドレスDAとして使用すること
により要求側モジユール以外のバス上のすべての
モジユールとデータ転送を行なう方式となつてい
るので、バスの使用権を獲得した要求側モジユー
ルが任意の複数のモジユールと同時に通信を行な
うということができないという欠点があつた。
〔問題点を解決するための手段〕
本発明のバス制御方式は、複数のモジユールの
それぞれに、要求側モジユールの自アドレスを設
定する格納手段と、受信した要求モジユールの自
アドレスと格納手段の内容との一致を検出する一
致検出手段とを設けている。
〔実施例〕
次に、本発明の実施例について図面を参照して
説明する。
第1図は本発明の一実施例を示す。第1図にお
いて、本実施例は複数のモジユール3,4,15
を持ちそれぞれバス30を介して接続されてい
る。各モジユールは要求側モジユール又は応答側
モジユールになり得るが、要求側モジユールが自
分のアドレスを自アドレスとして、応答側モジユ
ールのアドレスを相手アドレスとしてバス30上
に送信することにより通信を行なうバス制御方式
で、各モジユール(たとえば、モジユール4)に
は自分が持つている自アドレスと要求側モジユー
ルより送信された相手アドレスとが一致したこと
を判定する相手アドレス一致回路7と、受信した
い相手のアドレスを設定する相手アドレスレジス
タ9と、該相手アドレスレジスタ9に設定された
値と要求側モジユールより送信された自アドレス
レジスタとが一致したことを判定する自アドレス
一致回路8とを含んでいる。
更にモジユール4にはバス30に接続されてい
るデータバツフア5およびアドレスバツフア6
と、自アドレスを格納する自アドレスレジスタ1
0と、相手アドレス一致回路7と自アドレス一致
回路8との出力の論理和をとる論理和回路102
と、この論理和回路102に接続されその出力が
アドレスバツフア6に供給する受信認識フリツプ
フロツプ14と、受信認識フリツプフロツプバス
クロツク線21との出力の論理和を取り、かつそ
の出力をデータバツフア5に供給する論理和回路
101と、内部バス22に接続され各種の制御を
行うプロセツサ11とを有している。
各モジユールの内部バス22はデータバツフア
5とアドレスバツフア6とに接続されており、更
に相手アドレスレジスタ9に接続されている。
各モジユールに接続されるバス30は上位8ビ
ーツトのバス31と下位8ビツトのバス32を有
しており、両バス31,32はデータバツフア5
とアドレスバツフア6に接続され、上位8ビツト
のバス31は自アドレス一致回路8に接続されて
いて、下位8ビツトのバス32は相手アドレス一
致回路7に接続されている。
本実施例においてはモジユール3からモジユー
ル4へデータ転送する場合で要求側モジユール
3,4を応答側モジユール4とする。データバツ
フア5はデータ受信用バツフアで、アドレスバツ
フア6は要求側モジユール3より転送された自ア
ドレスSA及び相手アドレスDAを格納するバツ
フアである。相手アドレス一致回路7は要求側モ
ジユールより転送されたDAと応答側モジユール
の自アドレスとが一致したことを判定する一致回
路で、自アドレス一致回路8は要求側モジユール
より転送された自アドレスSAと応答側モジユー
ルの相手アドレスレジスタの内容とが一致したこ
とを判定する一致回路である。相手アドレスレジ
スタ9は受信したい相手のアドレスをプロセツサ
11により設定するレジスタで、自アドレスレジ
スタ10は応答側モジユールの自アドレスを格納
しているレジスタである。受信認識フリツプフロ
ツプ14は転送されたデータが自分宛であること
を認識するとセツトされる受信認識フリツプフロ
ツプである。なお、モジユール15は応答側モジ
ユール4とまつたく同じ構成をもつモジユールで
ある。
次に本実施例の動作について説明すると、要求
側モジユール3から応答側モジユール4へデータ
転送する場合、まず、要求側モジユール3がバス
の使用権を獲得すると自分のアドレスバス31
へ、応答側モジユール4のアドレスをバス32
へ、送出する。この場合バス31上のデータが自
アドレスSAであり、バス32上のデータが相手
アドレスDAである。送出された相手アドレス
DAは応答側モジユール4の内部にある相手アド
レス一致回路7に入力され、応答側モジユール4
の自アドレスレジスタ10の値と相手アドレス
DAが一致すると相手アドレス一致回路7の出力
が“1”となり、次のバスクロツクの立ち上りで
受信認識フリツプフロツプ14が“1”にセツト
され、同時に自アドレスSA及び相手アドレス
DAをアドレスバツフア6へ格納し、さらに自ア
ドレスSAと相手アドレスDAに続くデータをバ
スクロツクごとにデータバツフア5へ格納する。
このようにして、要求側モジユール3から送出さ
れたデータを応答側モジユール4が受信する。第
2図は上で述べた内容をタイムチヤートで示した
ものである。
次に、応答側モジユール4の相手アドレスレジ
スタ9に要求側モジユール3の自アドレスをプロ
セツサ11により設定しておく、前記と同様に要
求側モジユール3がバスの使用権を獲得すると、
自アドレスSAをバス1へ、相手アドレスDAを
バス2へ送出する。この場合、相手アドレスDA
は任意の値でよい。
要求側モジユール3より送出された自アドレス
SAは、応答側モジユール4の内部にある自アド
レス一致回路8に入力され、応答側モジユール4
の相手アドレスレジスタ9の値と自アドレスSA
が一致すると自アドレス一致回路8の出力が
“1”となり、前記とまつたく同様な手順で自ア
ドレスSA、相手アドレスDAをアドレスバツフ
ア6へ、データをデータバツフア5へそれぞれ格
納する。この時、モジユール15の内部にある相
手アドレスレジスタに要求側モジユール3の自ア
ドレスが設定されていればモジユール15も応答
側モジユール4とまつたく同様な手順で応答側モ
ジユール4と同時にデータを格納できる。
〔発明の効果〕
以上説明したように本発明は、各モジユール内
に、自分が持つている自アドレスと要求側モジユ
ールより送信された相手アドレスとが一致したこ
とを判定す相手アドレス一致回路、受信したり相
手のアドレスを設定する相手アドレスレジスタ、
その相手アドレスレジスタの値と要求側モジユー
ルより送信された自アドレスとが一致したことを
判定する自アドレス一致回路を有し、その2つの
一致回路のどちらか一方の条件が満された場合に
応答側モジユールになるようにすることにより、
要求側モジユールが任意の複数のモジユールと同
時に通信を行なうことができるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は
本実施例におけるタイムチヤートを示す図、第3
図は従来のバスシステムを示す図である。 3…要求側モジユール、4…応答側モジユー
ル、5…データバツフア、6…アドレスバツフ
ア、7…相手アドレス一致回路、8…自アドレス
一致回路、9…相手アドレスレジスタ、10…自
アドレスレジスタ、11…プロセツサ、14…受
信認識フリツプフロツプ、15…モジユール、2
1…バスクロツク線、22…内部バス、30…バ
ス、101,102…論理和回路。

Claims (1)

  1. 【特許請求の範囲】 1 複数のモジユールをバスを介して接続し、要
    求側モジユールが持つ固有のアドレスを自アドレ
    スとし、通信したい応答側モジユールが持つ固有
    のアドレスを相手アドレスとしてこれらのアドレ
    スを前記要求側モジユールから前記バス上に送信
    するとともに、受信した前記相手アドレスと自分
    が持つ固有のアドレスとの一致を検出したモジユ
    ールが前記応答側モジユールとして前記要求側モ
    ジユールとの間で通信を行うバス制御方式におい
    て、 前記各モジユールに、前記要求側モジユールの
    前記自アドレスを設定する格納手段と、受信した
    前記要求側モジユールの前記自アドレスと前記格
    納手段の内容との一致を検出する一致検出手段と
    を設け、 前記一致検出手段で一致が検出されたモジユー
    ルも前記応答側モジユールとして前記要求側モジ
    ユールとの間で通信を行うことを特徴とするバス
    制御方式。
JP16873685A 1985-07-30 1985-07-30 バス制御方式 Granted JPS6227848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16873685A JPS6227848A (ja) 1985-07-30 1985-07-30 バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16873685A JPS6227848A (ja) 1985-07-30 1985-07-30 バス制御方式

Publications (2)

Publication Number Publication Date
JPS6227848A JPS6227848A (ja) 1987-02-05
JPH0548504B2 true JPH0548504B2 (ja) 1993-07-21

Family

ID=15873462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16873685A Granted JPS6227848A (ja) 1985-07-30 1985-07-30 バス制御方式

Country Status (1)

Country Link
JP (1) JPS6227848A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5646166A (en) * 1979-09-19 1981-04-27 Hitachi Ltd Sealing device

Also Published As

Publication number Publication date
JPS6227848A (ja) 1987-02-05

Similar Documents

Publication Publication Date Title
JPS63255759A (ja) 制御システム
JPS63255760A (ja) 制御システム
JPH0548504B2 (ja)
JPH01129548A (ja) 通信制御装置
JPS6113839A (ja) デ−タ伝送制御方法
JPS626361A (ja) 複数プロセツサ間デ−タ転送方式
JPH07109598B2 (ja) モジュール間データ転送装置
JPS61269545A (ja) 計算機システム
JPS62113258A (ja) バス制御装置
JPS5992653A (ja) デ−タ伝送装置
JPH05324545A (ja) バス制御装置
JPH03151740A (ja) 通信制御装置
JPH02133856A (ja) データ転送装置
JPH0122300Y2 (ja)
JPH01133444A (ja) システムバス制御装置
JPH01112457A (ja) ブートロード方式
JPS6238636A (ja) マルチドロツプにおける送信権獲得方式
JPS61260350A (ja) 並列処理制御方式
JPS589620B2 (ja) 対等通信システム
JPS61288261A (ja) マルチプロセツサ・システム
JPH01108665A (ja) Dma転送制御方式
JPH0531974B2 (ja)
JPS63104155A (ja) 電子計算機
JPH05346907A (ja) マルチプロセッサ間通信方式
JPH0521377B2 (ja)