JPH0546904B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号のピーク電圧を検出するピ
ークホールド回路に係わり、特に、入力信号のピ
ーク電圧を保持するコンデンサに充電された電荷
を外部から入力されたリセツト信号で放電させる
ようにしたピークホールド回路に関する。

［従来の技術］ 周期波形を有する信号のピーク電圧を検出する
ピークホールド回路は種々の構成が考えられる
が、検波器とコンデンサを用いたピークホールド
回路は一般に第２図のように構成されている。す
なわち、入力端子１は検波器としてダイオード２
を順方向に介してコンデンサ３の充電側端子に接
続されおり、このコンデンサ３の反対側端子は接
地されている。また、コンデンサ３の充電側端子
は出力端子４に接続されるとともにリセツト用ト
ランジスタ５のコレクタに接続されている。トラ
ンジスタ５のエミツタは−V_Eの定電圧端子に接
続され、ベースはリセツト信号入力端子６に接続
されている。なお、一般に出力端子４には入力イ
ンピーダンスが高い測定器又は次段回路が接続さ
れる。

このような構成において、入力端子１から入力
された信号はダイオード２で半波検波され、コン
デンサ３に入力される。したがつて、コンデンサ
３は充電開始される。そして、入力信号波形とコ
ンデンサ３の容量で定まる所定時間後にコンデン
サ３の充電側端子の電圧が入力信号波形のピーク
電圧まで達すると、ダイオード２が逆バイアス状
態になるので、コンデンサ３の充電側端子の電圧
はそれ以上上昇せずに、入力信号のピーク電圧値
を保持する。したがつて、出力端子４の電位は入
力信号のピーク電圧になる。

そして、このピークホールド回路をリセツトす
る場合は、リセツト信号入力端子６にＨレベルの
リセツト信号を印加する。すると、トランジスタ
５のベース電位が上昇して、トランジスタ５は導
通する。その結果、コンデンサ３に充電されてい
る電荷はトランジスタ５を介して放電され、出力
端子４の電位は低下する。

［発明が解決しようとする問題点］ しかしながら、上記のように構成されたピーク
ホールド回路においても次のような問題があつ
た。すなわち、入力信号波形によつては、出力端
子４から出力されるピーク電圧が高くなり、非導
通時のトランジスタ５のコレクタ電圧V_Cがベー
ス電圧V_Bより高い状態になり、コレクタ漏れ電
流I_CLが発生することがある。その結果、トラン
ジスタ５が遮断状態であるにもかかわらず、上記
コレクタ漏れ電流I_CLにより、コンデンサ３の電
荷が徐々に放電され、出力端子４から出力される
ピーク電圧値が一定せず、徐々に低下することに
なり、正確なピーク電圧が検出されない問題があ
つた。

本発明はこのような事情に基づいてなされたも
のであり、その目的とするところは、出力端子の
ピーク電圧とリセツト用トランジスタのベース電
圧とをほぼ同電位とすることにより、非導通時に
おけるリセツト用トランジスタに流れるコレクタ
漏れ電流を抑制でき、出力されるピーク電圧の電
圧低下を防止でき、正確なピーク電圧値が得られ
るピークホールド回路を提供することにある。

［問題点を解決するための手段］ 本発明のピークホールド回路においては、入力
信号を検波する検波器の出力信号にて充電される
コンデンサとこのコンデンサの充電側端子の端子
電圧をピーク電圧として出力する出力端子との間
にバツフア回路を介挿すると共に、コンデンサに
充電された電荷を放電させるリセツト回路を、コ
レクタがコンデンサの充電側端子に接続され、ベ
ースがバツフア回路の出力端子に接続された第１
のトランジスタと、エミツタが第１のトランジス
タのエミツタに接続されるとともにコレクタが所
定電位に維持され、ベースにリセツト信号が入力
される第２のトランジスタと、第１および第２の
トランジスタの各エミツタ・ベース間にそれぞれ
各トランジスタの接合方向と逆方向極性に接続さ
れた第１および第２のダイオードとで構成したも
のである。

［作用］ このように構成されたピークホールド回路であ
れば、バツフア回路から出力されるピーク電圧は
第１のトランジスタのベースへ入力され、第１の
トランジスタのコレクタ・ベース間電圧V_CBはほ
ぼ零になるので、第１のトランジスタを流れるコ
レクタ漏れ電流I_CLが減少する。また、第２のト
ランジスタが非導通時には第１および第２のダイ
オードにて第１のトランジスタのベース・エミツ
タ間が逆バイアス状態に保持されるので、第１の
トランジスタは導通しない。次にリセツト信号が
入力されると、第２のトランジスタが導通し、第
１のトランジスタのエミツタが第２のトランジス
タのコレクタとほぼ同電位になるので、前述の逆
バイアス状態は解除され、第１のトランジスタも
導通する。その結果、コンデンサの電荷は第１お
よび第２のトランジスタを介して放電される。

［実施例］ 以下本発明の一実施例を図面を用いて説明す
る。

第１図は実施例のピークホールド回路を示す回
路図である。入力端子１１は検波器としてのダイ
オード１２を順方向に介してコンデンサ１３の充
電側端子に接続されている。このコンデンサ１３
の反対側端子は接地されている。また、コンデン
サ１３の充電側端子は負帰還増幅器で構成された
バツフア回路１４の（＋）側入力端子に接続され
ている。このバツフア回路１４の出力端子はピー
ク電圧を出力する出力端子１５に接続されるとと
もにこのバツフア回路１４の（−）側入力端子に
接続されている。すなわち、このバツフア回路１
４を構成する負帰還増幅器の増幅率は１であり、
（＋）側入力端子へ入力されるコンデンサ１３の
充電側端子の端子電圧がそのまま出力端子１５へ
出力される。

コンデンサ１３の充電側端子はリセツト回路１
６内のnpn型の第１のトランジスタ１７のコレク
タに接続され、この第１のトランジスタ１７のベ
ースはバツフア回路１４の出力端子、すなわちピ
ーク電圧を出力する出力端子１５に接続されてい
る。第１のトランジスタ１７のエミツタは抵抗１
８を介して第２のトランジスタ１９のエミツタに
接続されている。この第２のトランジスタ１９は
pnp型のトランジスタで形成されており、コレク
タは所定電圧（−V_C）を出力する定電圧端子２
０に接続されている。また、ベースはリセツト信
号入力端子２１に接続されている。

リセツト信号入力端子２１に入力されるリセツ
ト信号は信号レベルが（−V_C）のときはリセツ
ト状態を示し、（＋V_C）のときはリセツト解除状
態、すなわちピーク電圧のホールド状態を示す。

さらに第１のトランジスタ１７のエミツタ・ベ
ース間には図示極性の第１のダイオード２２が接
続され、第２のトランジスタ１９のエミツタ・ベ
ース間には図示極性の第２のダイオード２３が接
続されている。

このように構成されたヒークホールド回路にお
いて、リセツト信号入力端子２１にリセツト信号
が入力していない状態では信号レベルは（＋V_C）
であるので、第２のトランジスタ１９は導通して
いない。したがつて、第２のダイオード２３、抵
抗１８、第１のダイオード２２を介して出力端子
１５側へ微少電流が流れる。このために、第１の
トランジスタ１７のベース・エミツタ間は約
0.7Vの逆バイヤス電圧が印加された状態である
ので、この第１のトランジスタ１７は導通しな
い。

そして、この状態で入力端子１１から一定の周
期波形を有した信号が入力すると、この入力信号
はダイオード１２で半波検波され、コンデンサ１
３に入力される。したがつて、このコンデンサ１
３は充電開始される。そして、入力信号波形とコ
ンデンサ１３の容量で定まる所定時間後にコンデ
ンサ１３の充電側端子の電圧が入力信号波形のピ
ーク電圧値まで達すると、ダイオード１２が逆バ
イアス状態になるので、コンデンサ１３の充電側
端子の電圧はそれ以上上昇せずに、入力信号のピ
ーク電圧値を保持する。したがつて、バツフア回
路１４を介した出力端子１５の電位は入力信号の
ピーク電圧になる。なお、この出力端子１５には
前述したようにリセツト信号入力端子２１からの
微少電流が流入しているが、この電流による電圧
変動は小さいので、バツフア回路１４から出力さ
れるピーク電圧に与える影響は無視できる。

そして、前述したようにバツフア回路１４の入
出力端子間の電位差はないので、この状態におい
ては、第１のトランジスタ１７のベース電圧V_B
とコレクタ電圧V_Cとは等しくなつている。した
がつて、第１のトランジスタ１７にコレクタ漏れ
電流I_CLが流れることはない。よつて、出力端子
１５の出力電圧は一旦コンデンサ１３の充電側端
子の端子電圧が入力波形で定まるピーク電圧まで
上昇すると低下することはない。

次に、リセツト信号入力端子２１へ信号レベル
が（−V_C）のリセツト信号が入力されると、第
２のトランジスタ１９は導通する。第２のトラン
ジスタ１９が導通すると、第１のトランジスタ１
７のエミツタ電圧V_Eがほぼ定電圧端子２０の電
圧（−V_C）まで低下する。第１のトランジスタ
１７のエミツタ・ベース間には図示極性の第１の
ダイオード２２が介挿されているので、ベース・
エミツタ間電圧V_BEが大きくなり、第１のトラン
ジスタ１７は導通する。その結果、コンデンサ１
３に充電されている電荷は第１のトランジスタ１
７、抵抗１８、第２のトランジスタ１９を介して
定電圧端子２０へ放電される。コンデンサ１３の
電荷が放電されると、コンデンサ１３の充電側端
子の端子電圧が低下し、バツフア回路１４を介し
た出力端子１５のピーク電圧も低下する。

このように、リセツト信号入力端子２１にリセ
ツト信号が入力していない状態では、第１および
第２のトランジスタ１７，１９は遮断状態にあ
り、かつ第１のトランジスタ１７のコレクタ・ベ
ース間電圧V_CBはほぼ零であるので、たとえ入力
信号のピーク電圧が高くなつたとしても、第１の
トランジスタ１７にコレクタ漏れ電流I_CLが流れ
ることを抑制できる。したがつて、正確なピーク
電圧を長時間保持することが可能である。

［発明の効果］ 以上説明したように本発明によれば、出力端子
のピーク電圧とリセツト用トランジスタ（第１の
トランジスタ）のベース電圧とをほぼ同電位とす
ることにより、非導通時におけるリセツト用トラ
ンジスタに流れるコレクタ漏れ電流を抑制でき、
出力されるピーク電圧の電圧低下を防止でき、常
に正確なピーク電圧値を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるピークホー
ルド回路を示す回路図、第２図は従来のピークホ
ールド回路を示す回路図である。 １１……入力端子、１２……ダイオード（検波
器）、１３……コンデンサ、１４……バツフア回
路、１５……出力回路、１６……リセツト回路、
１７……第１のトランジスタ、１８……抵抗、１
９……第２のトランジスタ、２０……定電圧端
子、２１……リセツト信号入力端子、２２……第
１のダイオード、２３……第２のダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号を検波する検波器１２と、該検波器
   の出力信号にて充電されるコンデンサ１３と、該
   コンデンサの充電側端子における端子電圧を前記
   入力信号のピーク電圧として出力する出力端子１
   ５と、外部から入力されたリセツト信号に応動し
   て前記コンデンサに充電された電荷を放電させる
   リセツト回路１６とを備えたピークホールド回路
   において、 前記コンデンサと前記出力端子との間にバツフ
   ア回路１４を介挿すると共に、 前記リセツト回路は、コレクタが前記コンデン
   サの充電側端子に接続され、ベースが前記バツフ
   ア回路の出力端子に接続された第１のトランジス
   タ１７と、エミツタが前記第１のトランジスタの
   エミツタに接続されるとともにコレクタが所定電
   位に維持され、ベースに前記リセツト信号が入力
   される第２のトランジスタ１９と、該第１および
   第２のトランジスタの各エミツタ・ベース間にそ
   れぞれ前記各トランジスタの接合方向と逆方向極
   性に接続された第１および第２のダイオード２
   ２，２３とで構成されてなることを特徴とするピ
   ークホールド回路。