JPH0535889B2 - - Google Patents
Info
- Publication number
- JPH0535889B2 JPH0535889B2 JP61229904A JP22990486A JPH0535889B2 JP H0535889 B2 JPH0535889 B2 JP H0535889B2 JP 61229904 A JP61229904 A JP 61229904A JP 22990486 A JP22990486 A JP 22990486A JP H0535889 B2 JPH0535889 B2 JP H0535889B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- data
- power supply
- processing
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 18
- 230000010365 information processing Effects 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、例えばメモリ
バツクアツプ用ないし駆動用の電池を有する携帯
型のパーソナルコンピユータ等データ端末装置の
形態の情報処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device, for example, an information processing device in the form of a data terminal device such as a portable personal computer having a battery for memory backup or driving. It is related to.
この種の情報処理装置において、電源スイツチ
によつて直接システムの電源が遮断されるのでは
なく、電源スイツチが切られた事を制御部に通知
し、そのソフトウエアによつてシステムの電源を
切るように構成したものがある。すなわち、この
ような従来の情報処理装置では、電源スイツチが
切られた事を制御部に割込み信号で通知し、制御
部の動作を規定する制御プログラムがその割込み
信号を受け付け、システムの停止に必要な処理を
行つた後にシステムの電源が遮断されるようにし
ていた。
In this type of information processing equipment, the power switch does not directly turn off the power to the system, but instead notifies the control unit that the power switch has been turned off, and uses its software to turn off the power to the system. There is something configured like this. In other words, in such conventional information processing devices, the control unit is notified by an interrupt signal that the power switch has been turned off, and the control program that specifies the operation of the control unit accepts the interrupt signal and executes the interrupt signal necessary to stop the system. The system was powered off after performing certain operations.
しかしながら、このような構成では、装置を動
作させるアプリケーシヨンプログラムにまでは電
源スイツチが切られたことが通知されないので、
例えば次に電源が投入されたときにアプリケーシ
ヨンプログラムを電源遮断時点から継続して実行
させることを所望する場合等において、充分に対
応をとることは極めて困難であつた。
However, with this configuration, the application program that operates the device is not notified that the power switch has been turned off.
For example, it has been extremely difficult to take sufficient measures when it is desired to continue executing an application program from the time the power was turned off the next time the power is turned on.
本発明は、かかる問題点を解決して、電源遮断
時に中断したアプリケーシヨンプログラムの実行
を電源の再投入時に直ちに継続できるようにする
ことにより、操作性の高い情報処理装置を提供す
ることを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve this problem and provide an information processing device with high operability by allowing the execution of an application program that was interrupted when the power is turned off to be immediately continued when the power is turned on again. shall be.
そのため、本発明では、電源スイツチと、該電
源スイツチの状態を検知する検知手段と、電源供
給を停止可能な電源制御手段と、前記電源制御手
段による電源供給の停止に関わりなくデータ保存
が可能な保存手段と、アプリケーシヨンプログラ
ムに従つてデータ処理を行うデータ処理手段と、
当該データ処理の過程で前記電源スイツチのオフ
が検知されたときの割込み処理によつて、前記ア
プリケーシヨンプログラム中に書き込まれた割込
み時処理の登録指示にしたがい、電源再投入時に
前記アプリケーシヨンプログラムのデータ処理継
続を行うためのデータを前記保存手段に格納し、
当該格納後に前記電源制御手段による電源供給の
停止を指令する継続準備手段とを備えたことを特
徴とする。 Therefore, the present invention includes a power switch, a detection means for detecting the state of the power switch, a power control means capable of stopping the power supply, and a data storage capable of storing data regardless of the stoppage of the power supply by the power supply control means. a storage means; a data processing means for processing data according to an application program;
In the course of the data processing, when the power switch is turned off, the interrupt processing causes the application program to restart when the power is turned on again, according to the interrupt processing registration instructions written in the application program. storing data for continuing data processing in the storage means;
The apparatus is characterized by further comprising a continuation preparation means for instructing the power supply control means to stop supplying power after the storage.
すなわち、本発明によれば、アプリケーシヨン
プログラムの実行中に電源スイツチ100がオフと
されたとき、電源再投入時による実行継続を可能
とするために必要なデータを保存してから電源供
給が停止されるので、電源再投入後には速かにデ
ータ処理を継続できることになる。
That is, according to the present invention, when the power switch 100 is turned off while an application program is being executed, the power supply is stopped after saving the data necessary to enable execution to continue when the power is turned on again. Therefore, data processing can be continued quickly after the power is turned on again.
以下、図面を参照して本発明の実施例を詳細か
つ具体的に説明する。
Hereinafter, embodiments of the present invention will be described in detail and specifically with reference to the drawings.
第2図は本発明情報処理装置の一実施例であ
る。ここで、1は第4図ないし第6図示の処理手
順等に従つて各部を制御するマイクロプロセツサ
形態のCPU、2は主記憶であるメインメモリ、
3は補助記憶であるメモリパツクである。4は第
4図等の制御プログラムが置かれるシステムメモ
リであり、ROMで構成される。5は各種データ
入力用のキーを配置したキーボード、6はCRT
やLCD等の表示器、7は第3図につき後述する
電源コントロール回路、8は電源としての電池、
9は電源スイツチ、Bは各部1〜7を継続するバ
スラインである。電池で駆動されるコンピユータ
と同じ構成である。 FIG. 2 shows an embodiment of the information processing apparatus of the present invention. Here, 1 is a CPU in the form of a microprocessor that controls each part according to the processing procedures shown in FIGS. 4 to 6, and 2 is a main memory, which is a main memory.
3 is a memory pack which is auxiliary memory. 4 is a system memory in which a control program such as that shown in FIG. 4 is placed, and is composed of a ROM. 5 is a keyboard with keys for entering various data, 6 is a CRT
7 is a power supply control circuit which will be described later in FIG. 3, 8 is a battery as a power source,
9 is a power switch, and B is a bus line connecting each section 1 to 7. It has the same configuration as a battery-powered computer.
第3図は第2図における電源コントロール回路
7の一構成例である。ここで、10はCPU1か
らの電源遮断指示信号、11はトランジスタを含
むワンシヨツトパルス回路、12は電源制御用フ
リツプフロツプ、13は電源遮断指示信号を受付
けるフリツプフロツプ、14は電源をオン/オフ
するトランジスタ、15はシステムの電源となる
Vcc出力、16は電源スイツチ9の押下をCPUに
通知する割込み要求信号(IRQ)出力、17は電
源遮断時にメモリパツク3の内容をバツクアツプ
するための電源ラインである。 FIG. 3 shows an example of the configuration of the power supply control circuit 7 in FIG. 2. Here, 10 is a power cut-off instruction signal from the CPU 1, 11 is a one-shot pulse circuit including a transistor, 12 is a flip-flop for power control, 13 is a flip-flop that receives the power cut-off instruction signal, 14 is a transistor for turning on/off the power, 15 is the power supply for the system
Vcc output, 16 is an interrupt request signal (IRQ) output that notifies the CPU that the power switch 9 has been pressed, and 17 is a power line for backing up the contents of the memory pack 3 when the power is cut off.
第3図において、ワンシヨツトパルス回路11
は常に動作しており、電源スイツチ9が押される
毎に1個のパルスを発生させ、それを電源制御用
フリツプフロツプ12とのCK入力端に供給する
とともに、CPU1へのIRQ信号16として出力
する。 In FIG. 3, one shot pulse circuit 11
is always in operation and generates one pulse each time the power switch 9 is pressed, supplies it to the CK input terminal of the power control flip-flop 12, and outputs it as the IRQ signal 16 to the CPU 1.
この回路に電池8を接続した時、フリツプフロ
ツプ12の出力は“0”となり、電源制御用ト
ランジスタ14はオフとなつている。この状態で
電源スイツチ9を押下すると、ワンシヨツトパル
ス回路11によりパルスが発生し、これがフリツ
プフロツプ12のCK入力に送られ、フリツプフ
ロツプ12の出力が“1”となり、従つてトラ
ンジスタ14がオンとなるので、システムに電源
Vcc15が供給される。 When the battery 8 is connected to this circuit, the output of the flip-flop 12 becomes "0" and the power supply control transistor 14 is turned off. When the power switch 9 is pressed in this state, a pulse is generated by the one-shot pulse circuit 11, which is sent to the CK input of the flip-flop 12, the output of the flip-flop 12 becomes "1", and the transistor 14 is therefore turned on. , power to the system
Vcc15 is supplied.
次にこの状態で再び電源スイツチ9を押下する
と、ワンシヨツトパルス回路11が発生するパル
スがフリツプフロツプ12へ供給されるが、その
D入力が“1”となつているので出力は変化せ
ず、従つてこのときにはまだシステムにはVcc1
5が供給されている。一方、パルスは割込み要求
信号IRQ16としてCPU1に転送され、電源ス
イツチ9が押下された事を通知する。 Next, when the power switch 9 is pressed again in this state, the pulse generated by the one-shot pulse circuit 11 is supplied to the flip-flop 12, but since its D input is "1", the output does not change, and the output does not change. At this point, the system still has Vcc1
5 is supplied. On the other hand, the pulse is transferred to the CPU 1 as an interrupt request signal IRQ16 to notify that the power switch 9 has been pressed.
Vcc15がオンであり、システムが動作してい
る時に、CPU1からの電源遮断指示信号10が
供給されると、フリツプフロツプ13のQ出力お
よびCL入力が“0”となり、従つて出力が
“0”となつてトランジスタ14がオフし、この
とき始めてVcc15の供給が停止してシステムの
電源が切れる。 When Vcc15 is on and the system is operating, when the power cutoff instruction signal 10 is supplied from the CPU1, the Q output and CL input of the flip-flop 13 become "0", and therefore the output becomes "0". When the transistor 14 turns off, the supply of Vcc 15 is stopped for the first time, and the system is powered off.
このように、第3図に示す回路を使用すれば、
システムの電源のオン/オフをソフトウエアで管
理ないし制御する事が可能となる。 In this way, if you use the circuit shown in Figure 3,
It becomes possible to manage or control the power on/off of the system using software.
第4図は本例に係る電源遮断処理手順の一例を
示し、この手順はシステムメモリ4に格納された
ものである。また、第5図は本例に適用可能なア
プリケーシヨンプログラムの処理例、第6図はア
プリケーシヨンプログラムに対する割込み時の処
理例であり、これらは例えば第2図示の装置の起
動時に、不図示の外部記憶よりバスラインBを介
してメインメモリ2に展開されるもの、あるいは
メモリパツク3の適当な記憶領域に展開されたも
のとすることができる。あるいはさらに、固定の
ものであれば、システムメモリ4と同様ROMに
よつて構成されたメモリに展開されたものであつ
てもよい。 FIG. 4 shows an example of a power-off processing procedure according to this example, and this procedure is stored in the system memory 4. Further, FIG. 5 shows an example of processing of an application program applicable to this example, and FIG. 6 shows an example of processing at the time of interruption to the application program. The data may be expanded into the main memory 2 from an external storage via the bus line B, or expanded into an appropriate storage area of the memory pack 3. Alternatively, as long as it is fixed, it may be developed in a memory configured by a ROM like the system memory 4.
これら図を用いて本実施例の電源遮断時の処理
を説明する。 Processing at power-off in this embodiment will be explained using these figures.
まず、第2図示の装置の稼動中に電源スイツチ
9が押下され、IRQ信号16がCPU1に供給さ
れると第4図示の処理が起動され、その時の実行
中のアプリケーシヨンプログラム(第5図)の処
理において割込み時処理が登録されているか否か
を判定する(ステツプS1)。この判定には、例え
ば第2図のメモリパツク3の記憶領域(割込み時
処理登録エリア)を参照することによつて行うこ
とができる。ここで、肯定判定された場合には第
6図示の割込み時処理ルーチンを起動し(ステツ
プS3)、本手順を終了する。 First, when the power switch 9 is pressed while the device shown in the second figure is operating, and the IRQ signal 16 is supplied to the CPU 1, the process shown in the fourth figure is started, and the application program being executed at that time (see FIG. 5) In the process, it is determined whether interrupt processing is registered (step S1). This determination can be made, for example, by referring to the storage area (interrupt processing registration area) of the memory pack 3 shown in FIG. Here, if the determination is affirmative, the interrupt processing routine shown in FIG. 6 is activated (step S3), and this procedure is ended.
一方、未登録であれば電源遮断処理手順にジヤ
ンプし、適宜のシステム終了処理(ステツプS5)
を行つた後、電源遮断指示信号を第3図示のフリ
ツプフロツプ13に出力する(ステツプS7)。こ
れによりシステムので電源が遮断される。 On the other hand, if it is not registered, the process jumps to the power shutdown processing procedure and performs the appropriate system termination processing (step S5).
After performing this, a power-off instruction signal is output to the flip-flop 13 shown in the third figure (step S7). This will cut off power to the system.
割込み時処理(第6図)の登録は、第5図に示
すように、アプリケーシヨンプログラムにおける
重要なデータ処理(ステツプS13)の前に、例え
ば割込み時処理手順を格納した記憶領域の先頭ア
ドレスを割込み時処理登録エリアに格納すること
によつて行うことができる(ステツプS11)。そ
して、重要なデータ処理後にはその登録がキヤン
セルされるようにすればよい(ステツプS15)。 To register the interrupt processing (Fig. 6), as shown in Fig. 5, before important data processing (step S13) in the application program, for example, register the start address of the storage area that stores the interrupt processing procedure. This can be done by storing it in the interrupt processing registration area (step S11). Then, after processing important data, the registration may be canceled (step S15).
ここで、ステツプS11およびS15の処理は、ユ
ーザが所望するデータ処理の前後におくことがで
きる。このデータ処理としては、例えば、アプリ
ケーシヨンプログラム実行時に操作者がキーボー
ド5を用いて数値情報等を入力し、それに従つて
関連したマスタデータ等を書換えるような処理で
あつてよい。 Here, the processes of steps S11 and S15 can be placed before or after data processing desired by the user. This data processing may be, for example, a process in which an operator inputs numerical information etc. using the keyboard 5 when an application program is executed, and related master data etc. are rewritten accordingly.
而して、このような重要データ処理中(ステツ
プS13)にスイツチ9が押下されたときには、第
6図示の割込み時処理において、操作者による入
力情報やそれに基づいて書換えられたデータをメ
モリパツク3内のデータエリアに適切に展開した
り、あるいはさらに必要であれば、スイツチ9押
下時点に実行中のアプリケーシヨンプログラムの
アドレスをプログラムアドレス格納エリアに登録
する(ステツプS21)。メモリパツク3は電池8
によりバツクアツプされているので、電源再投入
時の継続に備えることができる。このような継続
のための処理後には第4図示の電源遮断処理を起
動し(ステツプS23)、手順を終了する。当該起
動に応じてシステムの電源が遮断される態様は前
述の通りである。 When the switch 9 is pressed during such important data processing (step S13), the information input by the operator and the data rewritten based on it are stored in the memory pack 3 in the interrupt processing shown in FIG. If necessary, the address of the application program being executed at the time the switch 9 is pressed is registered in the program address storage area (step S21). Memory pack 3 has battery 8
Since it has been backed up by , it can be prepared for continuation when the power is turned on again. After such a continuation process, the power cutoff process shown in FIG. 4 is started (step S23), and the procedure is ended. The manner in which the power of the system is cut off in response to the activation is as described above.
なお、本発明は、図示の構成にのみ限られるこ
となく、いかなる形態の情報処理装置にも極めて
有効かつ容易に適用できる。例えば上例では、電
源コントロール回路を第3図示の構成としたが、
電源スイツチがオフとされたことが割込みで制御
部に通知でき、ソフトウエアによつてシステムの
電源が遮断されるものであれば、いかなる構成と
することができるのは勿論である。 Note that the present invention is not limited to the illustrated configuration, but can be applied extremely effectively and easily to any type of information processing device. For example, in the above example, the power supply control circuit was configured as shown in the third diagram.
Of course, any configuration can be used as long as it is possible to notify the control unit by an interrupt that the power switch has been turned off, and the power to the system can be cut off by software.
また、上例ではメモリバツクアツプおよびシス
テム駆動用に電池8を共用したが、システムの駆
動は商用電源を用いて行うものであつてもよい。 Further, in the above example, the battery 8 is shared for memory backup and system drive, but the system may be driven using a commercial power source.
さらに、バツクアツプされるメモリは、RAM
等で構成されたメモリパツクの形態としたが、磁
気的な記憶を行う装置の形態としてもよい。 Furthermore, the memory that is backed up is RAM
Although the present invention is in the form of a memory pack composed of the following, it may also be in the form of a device that performs magnetic storage.
以上説明したように、本発明によれば、電源オ
フ時に中断したアプリケーシヨンプログラムの実
行を、電源の再投入時に直ちに継続できるように
なり、以つて操作性の高い情報処理装置を実現で
きる。また、予測できない電源スイツチのオフ時
におけるデータ(電源再投入時の継続処理のため
に必要なデータ)の保存の要否を、アプリケーシ
ヨンプログラムにより自動的に指示することがで
きる。
As described above, according to the present invention, execution of an application program interrupted when the power is turned off can be immediately continued when the power is turned on again, thereby realizing an information processing apparatus with high operability. Furthermore, the application program can automatically instruct whether or not to save data when the power switch is unexpectedly turned off (data necessary for continued processing when the power is turned on again).
第1図は本発明の全体構成図、第2図は本発明
情報処理装置の一実施例を示すブロツク図、第3
図は第2図における電源コントロール回路の一構
成例を示す回路図、第4図は第2図示の装置によ
る電源遮断処理手順の一例を示すフローチヤー
ト、第5図は本例に適用可能なアプリケーシヨン
プログラムの一例を示すフローチヤート、第6図
はアプリケーシヨンプログラムに対する中断処理
手順の一例を示すフローチヤートである。
1……CPU、2……メインメモリ、3……メ
モリパツク、4……システムメモリ、5……キー
ボード、6……表示器、7……電源コントロール
回路、8……電池、9……電源スイツチ。
FIG. 1 is an overall configuration diagram of the present invention, FIG. 2 is a block diagram showing an embodiment of the information processing apparatus of the present invention, and FIG.
The figure is a circuit diagram showing an example of the configuration of the power supply control circuit in Fig. 2, Fig. 4 is a flowchart showing an example of the power cutoff processing procedure by the device shown in Fig. 2, and Fig. 5 is an application example applicable to this example. FIG. 6 is a flowchart illustrating an example of a suspension processing procedure for an application program. 1...CPU, 2...Main memory, 3...Memory pack, 4...System memory, 5...Keyboard, 6...Display unit, 7...Power control circuit, 8...Battery, 9...Power switch .
Claims (1)
りなくデータ保存が可能な保存手段と、 アプリケーシヨンプログラムに従つてデータ処
理を行うデータ処理手段と、 当該データ処理の過程で前記電源スイツチのオ
フが検知されたときの割込み処理によつて、前記
アプリケーシヨンプログラム中に書き込まれた割
込み時処理の登録指示にしたがい、電源再投入時
に前記アプリケーシヨンプログラムのデータ処理
継続を行うためのデータを前記保存手段に格納
し、当該格納後に前記電源制御手段による電源供
給の停止を指令する継続準備手段と を具えたことを特徴とする情報処理装置。 2 前記継続準備手段は、前記アプリケーシヨン
プログラム中に割込み時処理が登録されているか
否かを判定して、それが登録されているときは、
前記保存手段に前記データを格納させた後に前記
電源供給の停止を指令し、またそれが登録されて
いないときは、前記保存手段に前記データを格納
させずに前記電源供給の停止を指令するものであ
ることを特徴とする特許請求の範囲第1項に記載
の情報処理装置。 3 前記継続準備手段は、前記アプリケーシヨン
プログラム中に書き込まれた割込み時処理の登録
のキヤンセル指示にしたがい、前記保存手段への
前記データの格納処理をキヤンセルするものであ
ることを特徴とする特許請求の範囲第1項または
第2項に記載の情報処理装置。[Scope of Claims] 1. A power switch, a detection means for detecting the state of the power switch, a power control means capable of stopping the power supply, and data storage possible regardless of the stoppage of the power supply by the power supply control means. a data processing means for processing data in accordance with the application program; and an interrupt processing when the off-state of the power switch is detected during the data processing process. In accordance with the instruction to register interrupt processing, data for continuing data processing of the application program when the power is turned on again is stored in the storage means, and after the storage, a command is given for the power supply control means to stop supplying power. An information processing device characterized by comprising: continuation preparation means. 2. The continuation preparation means determines whether interrupt processing is registered in the application program, and if it is registered,
Instructing to stop the power supply after storing the data in the storage means, and when the data is not registered, instructing the power supply to stop without storing the data in the storage means. An information processing device according to claim 1, characterized in that: 3. A claim characterized in that the continuation preparation means cancels the storage process of the data in the storage means in accordance with an instruction to cancel the registration of interrupt processing written in the application program. The information processing device according to item 1 or 2 of the range.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61229904A JPS63184123A (en) | 1986-09-30 | 1986-09-30 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61229904A JPS63184123A (en) | 1986-09-30 | 1986-09-30 | Information processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63184123A JPS63184123A (en) | 1988-07-29 |
JPH0535889B2 true JPH0535889B2 (en) | 1993-05-27 |
Family
ID=16899551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61229904A Granted JPS63184123A (en) | 1986-09-30 | 1986-09-30 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63184123A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2779813B2 (en) * | 1988-09-06 | 1998-07-23 | セイコーエプソン株式会社 | computer |
JP2777233B2 (en) * | 1989-11-22 | 1998-07-16 | 株式会社東芝 | Portable computer and suspend / resume processing method thereof |
JPH077317B2 (en) * | 1991-06-10 | 1995-01-30 | 松下電器産業株式会社 | System restart device |
JP5037600B2 (en) * | 2009-12-28 | 2012-09-26 | 東芝テック株式会社 | Portable printer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS586181A (en) * | 1981-07-03 | 1983-01-13 | Clarion Co Ltd | variable capacity device |
JPS59140572A (en) * | 1983-01-31 | 1984-08-11 | Canon Inc | Electronic apparatus |
JPS60221818A (en) * | 1984-04-18 | 1985-11-06 | Seiko Epson Corp | Information apparatus |
JPS60225924A (en) * | 1984-04-25 | 1985-11-11 | Seiko Epson Corp | Information processor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60131034U (en) * | 1984-02-10 | 1985-09-02 | アルプス電気株式会社 | Microcomputer device with restart mechanism |
-
1986
- 1986-09-30 JP JP61229904A patent/JPS63184123A/en active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS586181A (en) * | 1981-07-03 | 1983-01-13 | Clarion Co Ltd | variable capacity device |
JPS59140572A (en) * | 1983-01-31 | 1984-08-11 | Canon Inc | Electronic apparatus |
JPS60221818A (en) * | 1984-04-18 | 1985-11-06 | Seiko Epson Corp | Information apparatus |
JPS60225924A (en) * | 1984-04-25 | 1985-11-11 | Seiko Epson Corp | Information processor |
Also Published As
Publication number | Publication date |
---|---|
JPS63184123A (en) | 1988-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004046324A (en) | Information processor with standby mode, and standby mode starting method and standby mode canceling method for the same | |
JPH0535889B2 (en) | ||
JP2755209B2 (en) | Input device for power saving control | |
JPH0651858A (en) | Program interruption and restart method | |
JP3274780B2 (en) | Power supply method | |
JPH086616A (en) | Programmable controller | |
JP2748153B2 (en) | Industrial robot controller | |
JPH10333790A (en) | Information processor equipped with power-saving function and power saving releasing method for the information processor | |
JP2517563B2 (en) | Data processing device | |
EP0531635B1 (en) | Computer system having resume function and permitting pointing device to be connected thereto | |
JP2923111B2 (en) | Data processing method and apparatus | |
JPH07160598A (en) | Computer system | |
JPH05241696A (en) | Personal computer | |
JPS61127021A (en) | Terminal equipment | |
JPH0566860A (en) | Power source controller | |
JPH04178855A (en) | Personal computer | |
JPH0511874A (en) | Information processor | |
JPH08314581A (en) | Power source controller | |
JPH10149232A (en) | System processing request system for power-off time | |
JPH0519885A (en) | Electronic equipment | |
JPH054227U (en) | Information processing equipment | |
JPH064185A (en) | Computer system with automatic power source disconnecting function | |
JPH03212717A (en) | Power supply control system | |
JPH06223028A (en) | Suspend resume controller | |
JPH01205310A (en) | System for controlling power supply of data processor |