JPH05344371A - Ｃｒｔ焼き付防止保護回路 - Google Patents
Ｃｒｔ焼き付防止保護回路Info
- Publication number
- JPH05344371A JPH05344371A JP4145312A JP14531292A JPH05344371A JP H05344371 A JPH05344371 A JP H05344371A JP 4145312 A JP4145312 A JP 4145312A JP 14531292 A JP14531292 A JP 14531292A JP H05344371 A JPH05344371 A JP H05344371A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- circuit
- counter
- contrast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Receiver Circuits (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 カラーテレビ受信機をファミコンなどのテレ
ビゲームに使用した場合において、電源の消し忘れなど
により長時間ハイコントラストの同一静止画像を映出し
たことにより生じるＣＲＴ蛍光体の焼き付を未然に防止
する。 【構成】 Ａ／Ｄ変換回路３で１フィールドおきに輝度
信号21をディジタル信号化し、一つのフィールドデータ
とその前にディジタル信号化したフィールドデータとを
減算回路５で減算する。減算回路出力が零であれば双方
の信号は同一と判別する。この同一か否かの比較を所定
時間行う。所定時間とはカウンタ７が垂直同期信号を最
大限カウントするに至る所要時間であり、カウンタのビ
ット数で決まる。この所定時間に該減算回路出力が零を
継続したときは、映像は変化していない、つまり静止画
と判別し、コンパレータ８よりコントラストを下げるべ
く信号24を出力する。動画になったときはカウンタ７を
リセットする。
ビゲームに使用した場合において、電源の消し忘れなど
により長時間ハイコントラストの同一静止画像を映出し
たことにより生じるＣＲＴ蛍光体の焼き付を未然に防止
する。 【構成】 Ａ／Ｄ変換回路３で１フィールドおきに輝度
信号21をディジタル信号化し、一つのフィールドデータ
とその前にディジタル信号化したフィールドデータとを
減算回路５で減算する。減算回路出力が零であれば双方
の信号は同一と判別する。この同一か否かの比較を所定
時間行う。所定時間とはカウンタ７が垂直同期信号を最
大限カウントするに至る所要時間であり、カウンタのビ
ット数で決まる。この所定時間に該減算回路出力が零を
継続したときは、映像は変化していない、つまり静止画
と判別し、コンパレータ８よりコントラストを下げるべ
く信号24を出力する。動画になったときはカウンタ７を
リセットする。
Description
【０００１】
【産業上の利用分野】本発明は、カラーテレビ受信機
を、特に、ファミコンなどのテレビゲームに使用した場
合において、電源の消し忘れや長時間の放置などによ
り、長時間ハイコントラストの同一静止画像を映出した
ことにより生じるＣＲＴ蛍光体の焼き付を未然に防止す
るようにした保護回路に関する。
を、特に、ファミコンなどのテレビゲームに使用した場
合において、電源の消し忘れや長時間の放置などによ
り、長時間ハイコントラストの同一静止画像を映出した
ことにより生じるＣＲＴ蛍光体の焼き付を未然に防止す
るようにした保護回路に関する。
【０００２】
【従来の技術】近年、カラーテレビ受信機がファミコン
などのテレビゲームのディスプレイ装置として使用され
るケースが増大してきている。テレビ放送やＶＴＲなど
は通常、動画であるのに対し、このようなテレビゲーム
の映像信号はキー入力を操作しない限り静止画、即ち同
一の映像を表示し続ける。そのため、映像信号がハイコ
ントラストの場合に長時間放置されたときには、高輝度
部分の蛍光体が焼け、その部分の発光効率の低下等によ
り後の映出時に輝度ムラや色ムラなどの障害が現れる。
キーボードと常に一体となるパソコン等では、キー入力
の有無を検出することでコントラストを下げる等により
前記焼き付を防止する処置が採られているが、通常のカ
ラーテレビ受信機ではこのパソコンのようなキー入力の
有無を検出することはできない。
などのテレビゲームのディスプレイ装置として使用され
るケースが増大してきている。テレビ放送やＶＴＲなど
は通常、動画であるのに対し、このようなテレビゲーム
の映像信号はキー入力を操作しない限り静止画、即ち同
一の映像を表示し続ける。そのため、映像信号がハイコ
ントラストの場合に長時間放置されたときには、高輝度
部分の蛍光体が焼け、その部分の発光効率の低下等によ
り後の映出時に輝度ムラや色ムラなどの障害が現れる。
キーボードと常に一体となるパソコン等では、キー入力
の有無を検出することでコントラストを下げる等により
前記焼き付を防止する処置が採られているが、通常のカ
ラーテレビ受信機ではこのパソコンのようなキー入力の
有無を検出することはできない。
【０００３】
【発明が解決しようとする課題】従って、通常のカラー
テレビ受信機をファミコンなどと接続して長時間ハイコ
ントラストの静止画を映出し続けた場合には、ＣＲＴの
前記焼き付を防止することは困難であった。本発明は、
このような問題を解決するため、映像状態の変化の有無
を監視し、所定範囲の時間内でこの映像変化が無く同一
映像と判断したときにはコントラストを自動的に下げて
ＣＲＴの焼き付を未然に防止するようにした保護回路を
提供することを目的とする。
テレビ受信機をファミコンなどと接続して長時間ハイコ
ントラストの静止画を映出し続けた場合には、ＣＲＴの
前記焼き付を防止することは困難であった。本発明は、
このような問題を解決するため、映像状態の変化の有無
を監視し、所定範囲の時間内でこの映像変化が無く同一
映像と判断したときにはコントラストを自動的に下げて
ＣＲＴの焼き付を未然に防止するようにした保護回路を
提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、入力された輝
度信号から分離した同期信号により、該輝度信号がイン
ターレース方式の信号か、ノンインターレース方式の信
号か、またはランダムインターレース方式の信号かのい
ずれであるかを判別するフィールド判別回路と、該フィ
ールド判別回路よりの判別信号に従い、インターレース
方式の場合には偶数フィールドまたは奇数フィールドの
いずれか定めた一方の輝度信号を、ノンインターレース
方式またはランダムインターレース方式の場合には一つ
おきのフィールドの輝度信号をそれぞれアナログからデ
ィジタル信号に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変
換回路出力のディジタル信号のうちの上位４ビットから
なる画素データをフィールドごとに記憶するフィールド
メモリと、該Ａ／Ｄ変換回路出力とフィールドメモリ出
力とを減算して双方のレベル差を出力する減算回路と、
前記同期信号から分離した垂直同期信号をカウントする
カウンタと、該カウンタの最大カウント数に至るまでの
所要時間ごとに該減算回路よりのレベル差を監視し、該
所要時間の間にレベル差がないときにはコントラストを
下げるべく信号を出力する一方、該所要時間の間にレベ
ル差が認められたときには前記カウンタをリセットする
信号を出力するコンパレータとで構成したＣＲＴ焼き付
防止保護回路を提供するものである。
度信号から分離した同期信号により、該輝度信号がイン
ターレース方式の信号か、ノンインターレース方式の信
号か、またはランダムインターレース方式の信号かのい
ずれであるかを判別するフィールド判別回路と、該フィ
ールド判別回路よりの判別信号に従い、インターレース
方式の場合には偶数フィールドまたは奇数フィールドの
いずれか定めた一方の輝度信号を、ノンインターレース
方式またはランダムインターレース方式の場合には一つ
おきのフィールドの輝度信号をそれぞれアナログからデ
ィジタル信号に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変
換回路出力のディジタル信号のうちの上位４ビットから
なる画素データをフィールドごとに記憶するフィールド
メモリと、該Ａ／Ｄ変換回路出力とフィールドメモリ出
力とを減算して双方のレベル差を出力する減算回路と、
前記同期信号から分離した垂直同期信号をカウントする
カウンタと、該カウンタの最大カウント数に至るまでの
所要時間ごとに該減算回路よりのレベル差を監視し、該
所要時間の間にレベル差がないときにはコントラストを
下げるべく信号を出力する一方、該所要時間の間にレベ
ル差が認められたときには前記カウンタをリセットする
信号を出力するコンパレータとで構成したＣＲＴ焼き付
防止保護回路を提供するものである。
【０００５】
【作用】１フィールドおきに輝度信号をディジタル信号
化し、一つのフィールドデータとその前にディジタル信
号化したフィールドデータとを比較する。この比較は双
方のデータの振幅の大きい部分を表す上位ビットのみを
使用して減算回路で行う。従って、減算回路出力が零で
あれば双方の信号は同一と判断できる。この同一か否か
の比較を所定時間行う。所定時間とはカウンタが垂直同
期信号を最大限カウントするに至る所要時間であり、カ
ウンタのビット数で決まる。この所要時間（所定時
間）、該減算回路出力が零を継続したときは、映像は変
化していない、つまり静止画と判別し、コンパレータよ
りコントラストを下げるべく信号を出力する。減算回路
出力が零でない場合はその都度カウンタはリセットさ
れ、その状態ではコントラストを下げるべく信号は出力
されない。
化し、一つのフィールドデータとその前にディジタル信
号化したフィールドデータとを比較する。この比較は双
方のデータの振幅の大きい部分を表す上位ビットのみを
使用して減算回路で行う。従って、減算回路出力が零で
あれば双方の信号は同一と判断できる。この同一か否か
の比較を所定時間行う。所定時間とはカウンタが垂直同
期信号を最大限カウントするに至る所要時間であり、カ
ウンタのビット数で決まる。この所要時間（所定時
間）、該減算回路出力が零を継続したときは、映像は変
化していない、つまり静止画と判別し、コンパレータよ
りコントラストを下げるべく信号を出力する。減算回路
出力が零でない場合はその都度カウンタはリセットさ
れ、その状態ではコントラストを下げるべく信号は出力
されない。
【０００６】
【実施例】以下、図面に基づいて本発明によるＣＲＴ焼
き付防止保護回路を説明する。図１は本発明によるＣＲ
Ｔ焼き付防止保護回路の一実施例を示す要部ブロック図
である。図において、１は輝度信号（Ｙ信号）21から同
期信号を分離する同期分離回路、２は入力した輝度信号
21がインターレース方式の信号か、若しくはノンインタ
ーレース方式の信号か、またはランダムインターレース
方式の信号かのいずれであるかを同期信号から判別する
フィールド判別回路、３はアナログの輝度信号21をフィ
ールド判別回路２よりの判別信号22に従い１フィールド
おきにディジタル信号に変換するＡ／Ｄ変換回路、４は
Ａ／Ｄ変換回路３のディジタル信号出力から上位４ビッ
トを１画素データとして使用し、これを１フィールドご
とに順次記憶し、そして出力するフィールドメモリ、５
はＡ／Ｄ変換回路３の出力とフィールドメモリ４の出力
とを減算することにより双方の信号が同一か否かを判別
する減算回路、６は同期分離回路１よりの同期出力か
ら、垂直同期信号のみを取り出す積分回路、７は垂直同
期信号をカウントするカウンタ（Ｖカウンタ）、８はカ
ウンタ７のカウント時間を基準に減算回路出力を監視す
るコンパレータ、TR１はコンパレータ８の制御に従い、
コントラストを下げる場合にオンするスイッチング用と
してのトランジスタ、９はコントラスト制御を含む映像
信号処理回路である。
き付防止保護回路を説明する。図１は本発明によるＣＲ
Ｔ焼き付防止保護回路の一実施例を示す要部ブロック図
である。図において、１は輝度信号（Ｙ信号）21から同
期信号を分離する同期分離回路、２は入力した輝度信号
21がインターレース方式の信号か、若しくはノンインタ
ーレース方式の信号か、またはランダムインターレース
方式の信号かのいずれであるかを同期信号から判別する
フィールド判別回路、３はアナログの輝度信号21をフィ
ールド判別回路２よりの判別信号22に従い１フィールド
おきにディジタル信号に変換するＡ／Ｄ変換回路、４は
Ａ／Ｄ変換回路３のディジタル信号出力から上位４ビッ
トを１画素データとして使用し、これを１フィールドご
とに順次記憶し、そして出力するフィールドメモリ、５
はＡ／Ｄ変換回路３の出力とフィールドメモリ４の出力
とを減算することにより双方の信号が同一か否かを判別
する減算回路、６は同期分離回路１よりの同期出力か
ら、垂直同期信号のみを取り出す積分回路、７は垂直同
期信号をカウントするカウンタ（Ｖカウンタ）、８はカ
ウンタ７のカウント時間を基準に減算回路出力を監視す
るコンパレータ、TR１はコンパレータ８の制御に従い、
コントラストを下げる場合にオンするスイッチング用と
してのトランジスタ、９はコントラスト制御を含む映像
信号処理回路である。
【０００７】次に、本発明の動作について説明する。走
査の方式にはインターレース方式、ノンインターレース
方式およびランダムインターレース方式が有るが、これ
ら各方式は同期信号の配列がそれぞれ相違する。即ち、
インターレース方式であれば、偶数フィールドと奇数フ
ィーグドとでは垂直走査期間における水平同期信号と垂
直帰線期間の同期信号（等価パルス、垂直同期、水平同
期）との配列上の関係が相違する。また、ノンインター
レース方式の場合には各フィールド（この場合はフレー
ムといってもよい）の同期信号配列は同じである。従っ
て、同期分離回路１よりの同期信号から、垂直同期信号
の立ち上がりより一定時間後の水平同期信号の位相を検
出する、または走査線262本目の水平同期信号より一定
時間後の垂直同期信号の有無を検出する等によりいずれ
の方式かを判別する。そして、上記のいずれでもない場
合はランダムインターレースと判別する。
査の方式にはインターレース方式、ノンインターレース
方式およびランダムインターレース方式が有るが、これ
ら各方式は同期信号の配列がそれぞれ相違する。即ち、
インターレース方式であれば、偶数フィールドと奇数フ
ィーグドとでは垂直走査期間における水平同期信号と垂
直帰線期間の同期信号（等価パルス、垂直同期、水平同
期）との配列上の関係が相違する。また、ノンインター
レース方式の場合には各フィールド（この場合はフレー
ムといってもよい）の同期信号配列は同じである。従っ
て、同期分離回路１よりの同期信号から、垂直同期信号
の立ち上がりより一定時間後の水平同期信号の位相を検
出する、または走査線262本目の水平同期信号より一定
時間後の垂直同期信号の有無を検出する等によりいずれ
の方式かを判別する。そして、上記のいずれでもない場
合はランダムインターレースと判別する。
【０００８】Ａ／Ｄ変換回路３のＡ／Ｄ変換は、インタ
ーレース方式の信号であれば、偶数または奇数のいずれ
かのフィールドに統一する。この統一は予め定めてお
く。また、ノンインターレースおよびランダムの各方式
では１フィールドおきにする。 結果として、いずれの
方式でも１フィールドおきであるが、このようにするの
は、同一映像か否かの判別に要する時間を短縮するた
め、およびフィールドメモリ４のメモリ容量の節約のた
めである。Ａ／Ｄ変換回路３のディジタル出力は、本実
施例では１画素を８ビット構成としている。そして、そ
のうちの上位（MSB ）４ビットをもってその画素データ
としている。これは、フィールドメモリ４のメモリ容量
を節約するためである。しかし、ハイコントラスト成分
（大振幅成分）はこの上位４ビットにほぼ現れるので、
これを監視することで映像内容は十分把握できると考え
られる。該上位４ビットの画素データはフィールドメモ
リ４に１フィールド単位に記憶せしめるとともに、減算
回路５へも順次入力する。該減算回路５にはさらに、フ
ィールドメモリ４より順次出力されたデータが入力す
る。このフィールドメモリ４からのデータは、Ａ／Ｄ変
換回路３からの上記データの一つ前のフィールドのデー
タである。減算回路５はこれら双方を減算する。減算す
ることで、その結果が零であれば比較したフィールドの
映像は同一内容であり、零以外であれば映像内容が相違
していることになる。
ーレース方式の信号であれば、偶数または奇数のいずれ
かのフィールドに統一する。この統一は予め定めてお
く。また、ノンインターレースおよびランダムの各方式
では１フィールドおきにする。 結果として、いずれの
方式でも１フィールドおきであるが、このようにするの
は、同一映像か否かの判別に要する時間を短縮するた
め、およびフィールドメモリ４のメモリ容量の節約のた
めである。Ａ／Ｄ変換回路３のディジタル出力は、本実
施例では１画素を８ビット構成としている。そして、そ
のうちの上位（MSB ）４ビットをもってその画素データ
としている。これは、フィールドメモリ４のメモリ容量
を節約するためである。しかし、ハイコントラスト成分
（大振幅成分）はこの上位４ビットにほぼ現れるので、
これを監視することで映像内容は十分把握できると考え
られる。該上位４ビットの画素データはフィールドメモ
リ４に１フィールド単位に記憶せしめるとともに、減算
回路５へも順次入力する。該減算回路５にはさらに、フ
ィールドメモリ４より順次出力されたデータが入力す
る。このフィールドメモリ４からのデータは、Ａ／Ｄ変
換回路３からの上記データの一つ前のフィールドのデー
タである。減算回路５はこれら双方を減算する。減算す
ることで、その結果が零であれば比較したフィールドの
映像は同一内容であり、零以外であれば映像内容が相違
していることになる。
【０００９】減算回路５の減算データ（レベル差）はコ
ンパレータ８へ入力する。該コンパレータ８にはさら
に、カウンタ７からのカウントデータ23が入力してい
る。ここで、カウンタ７につき説明する。カウンタ７の
役割は時間管理である。カウンタ７には積分回路６で分
離した垂直同期信号が入力している。カウンタ７はこの
垂直同期信号をカウントするが、カウント可能な上限は
そのカウンタのビット数で決まり、そしてその上限まで
に至る所要時間はその上限値と垂直同期信号の周期との
積になる。例えば、インターレース方式（NTSC方式）の
場合、垂直周期は１／60（秒）であるので、これを16ビ
ット、または18ビットのカウンタでカウントしたときの
上記所要時間Tmは次のようになる。 16ビット→Tm＝（１／60）× 65536≒18（分） 18ビット→Tm＝（１／60）×262144≒72（分） コンパレータ８には上記カウントデータが逐次入力さ
れ、これと並行して減算回路５よりのデータを監視す
る。そして、上記Tmの範囲で減算データが零を継続した
ときには、該Tmの間、映像は変化していない、つまり静
止画状態にあると判別する。しかし、これは理想的な場
合であって、実際には減算データにはノイズ等の影響が
考えられるので、コンパレータ８には動き感度として定
数Ｋを与え、該減算データが一定値以下の場合は零（静
止画）と見なすこととしている。 このように、静止画
状態が時間Tmの間経過したときには、コンパレータ８は
コントラスト制御信号24を出力する。本実施例において
は「ハイ（Ｈ）」レベル信号を出力する。このＨ信号で
TR１はオンし、映像処理回路９のコントラスト制御端子
10の電圧を下げ、映像出力信号11のコントラストレベル
を下げる。尚、該制御端子10は、使用者のコントラスト
調節に基づく電圧（例えば、マイコンのDAC 出力）が印
加される端子でもある。
ンパレータ８へ入力する。該コンパレータ８にはさら
に、カウンタ７からのカウントデータ23が入力してい
る。ここで、カウンタ７につき説明する。カウンタ７の
役割は時間管理である。カウンタ７には積分回路６で分
離した垂直同期信号が入力している。カウンタ７はこの
垂直同期信号をカウントするが、カウント可能な上限は
そのカウンタのビット数で決まり、そしてその上限まで
に至る所要時間はその上限値と垂直同期信号の周期との
積になる。例えば、インターレース方式（NTSC方式）の
場合、垂直周期は１／60（秒）であるので、これを16ビ
ット、または18ビットのカウンタでカウントしたときの
上記所要時間Tmは次のようになる。 16ビット→Tm＝（１／60）× 65536≒18（分） 18ビット→Tm＝（１／60）×262144≒72（分） コンパレータ８には上記カウントデータが逐次入力さ
れ、これと並行して減算回路５よりのデータを監視す
る。そして、上記Tmの範囲で減算データが零を継続した
ときには、該Tmの間、映像は変化していない、つまり静
止画状態にあると判別する。しかし、これは理想的な場
合であって、実際には減算データにはノイズ等の影響が
考えられるので、コンパレータ８には動き感度として定
数Ｋを与え、該減算データが一定値以下の場合は零（静
止画）と見なすこととしている。 このように、静止画
状態が時間Tmの間経過したときには、コンパレータ８は
コントラスト制御信号24を出力する。本実施例において
は「ハイ（Ｈ）」レベル信号を出力する。このＨ信号で
TR１はオンし、映像処理回路９のコントラスト制御端子
10の電圧を下げ、映像出力信号11のコントラストレベル
を下げる。尚、該制御端子10は、使用者のコントラスト
調節に基づく電圧（例えば、マイコンのDAC 出力）が印
加される端子でもある。
【００１０】コンパレータ８は静止画の間は上記Ｈレベ
ル出力を継続し、動画を検出（減算データ≠０）したと
きにはカウンタ７をリセット信号25でリセットする。こ
のリセットによりＨレベルは「ロー（Ｌ）」レベルにな
り、その結果TR１はオフし、通常の状態へ戻る。一方、
コンパレータ８における減算データが時間Tm経過前に零
でなく、変化しているときには映像が動画であることを
意味するので、この場合には動きを検出の都度リセット
信号25によりカウンタ７をリセットする。従って、この
状態では上記Ｈレベルは出力されず、Ｌの状態にあって
TR１をオフし続ける。
ル出力を継続し、動画を検出（減算データ≠０）したと
きにはカウンタ７をリセット信号25でリセットする。こ
のリセットによりＨレベルは「ロー（Ｌ）」レベルにな
り、その結果TR１はオフし、通常の状態へ戻る。一方、
コンパレータ８における減算データが時間Tm経過前に零
でなく、変化しているときには映像が動画であることを
意味するので、この場合には動きを検出の都度リセット
信号25によりカウンタ７をリセットする。従って、この
状態では上記Ｈレベルは出力されず、Ｌの状態にあって
TR１をオフし続ける。
【００１１】
【発明の効果】以上説明したように本発明によれば、カ
ラーテレビ受信機をファミコン等と接続してテレビゲー
ム等に使用した場合に、ハイコントラストの静止画が一
定時間継続したときには自動的にコントラストを下げる
ので、上記状態で長時間放置した場合に生じるＣＲＴの
蛍光体焼き付きを未然に防止し、カラーテレビ受信機の
品質性能の維持に寄与するものである。
ラーテレビ受信機をファミコン等と接続してテレビゲー
ム等に使用した場合に、ハイコントラストの静止画が一
定時間継続したときには自動的にコントラストを下げる
ので、上記状態で長時間放置した場合に生じるＣＲＴの
蛍光体焼き付きを未然に防止し、カラーテレビ受信機の
品質性能の維持に寄与するものである。
【図面の簡単な説明】
【図１】本発明によるＣＲＴの焼き付防止保護回路の一
実施例を示す要部ブロック図である。
実施例を示す要部ブロック図である。
１ 同期分離回路 ２ フィールド判別回路 ３ Ａ／Ｄ変換回路 ４ フィールドメモリ ５ 減算回路 ６ 積分回路 ７ カウンタ ８ コンパレータ TR１ トランジスタ ９ 映像信号処理回路 21 輝度信号 22 判別信号 23 カウントデータ 24 コントラスト制御信号 25 リセット信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/57 // Ｇ０９Ｇ 1/16 Ｆ 8121−5Ｇ Ｍ 8121−5Ｇ
Claims (1)
- 【請求項１】 ＤＣコントロールによりコントラスト調
節を可能とした映像処理回路を設けてなるカラーテレビ
受信機において、入力された輝度信号から分離した同期
信号により、該輝度信号がインターレース方式の信号
か、ノンインターレース方式の信号か、またはランダム
インターレース方式の信号かのいずれであるかを判別す
るフィールド判別回路と、該フィールド判別回路よりの
判別信号に従い、インターレース方式の場合には偶数フ
ィールドまたは奇数フィールドのいずれか定めた一方の
輝度信号を、ノンインターレース方式またはランダムイ
ンターレース方式の場合には一つおきのフィールドの輝
度信号をそれぞれアナログからディジタル信号に変換す
るＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路出力のディジタ
ル信号のうちの上位４ビットからなる画素データをフィ
ールドごとに記憶するフィールドメモリと、該Ａ／Ｄ変
換回路出力とフィールドメモリ出力とを減算して双方の
レベル差を出力する減算回路と、前記同期信号から分離
した垂直同期信号をカウントするカウンタと、該カウン
タの最大カウント数に至るまでの所要時間ごとに該減算
回路よりのレベル差を監視し、該所要時間の間にレベル
差がないときにはコントラストを下げるべく信号を出力
する一方、該所要時間の間にレベル差が認められたとき
には前記カウンタをリセットする信号を出力するコンパ
レータとで構成し、一定時間内に映像信号の変化がない
ときにはコントラストを下げるようにしたことを特徴と
するＣＲＴ焼き付防止保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145312A JPH05344371A (ja) | 1992-06-05 | 1992-06-05 | Ｃｒｔ焼き付防止保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145312A JPH05344371A (ja) | 1992-06-05 | 1992-06-05 | Ｃｒｔ焼き付防止保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344371A true JPH05344371A (ja) | 1993-12-24 |
Family
ID=15382248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145312A Pending JPH05344371A (ja) | 1992-06-05 | 1992-06-05 | Ｃｒｔ焼き付防止保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344371A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0822717A3 (en) * | 1996-07-25 | 1999-01-13 | Matsushita Electric Industrial Co., Ltd. | Playback control apparatus |
| US6008842A (en) * | 1996-04-19 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Protective circuit for the CRT and lens |
| EP1071071A3 (en) * | 1999-07-01 | 2002-07-17 | Nec Corporation | Display with sticking preventing function and sticking preventing method |
| KR20030002334A (ko) * | 2001-06-28 | 2003-01-09 | 주식회사 효성 | 화면 보호 기능이 되는 디지털 계전기 |
| KR100374603B1 (ko) * | 2000-08-23 | 2003-03-04 | 삼성전자주식회사 | 투사형 영상 디스플레이 시스템에 있어서 디스플레이유닛상의 번트 방지장치 및 방법 |
| US6559838B1 (en) | 1999-05-21 | 2003-05-06 | Koninklijke Philips Electronics N.V. | Power management in a monitor |
| US6879112B2 (en) | 2003-06-10 | 2005-04-12 | Hitachi, Ltd. | Image display device and method of displaying images with static image detection |
| JP2007078725A (ja) * | 2005-09-09 | 2007-03-29 | Seiko Epson Corp | プロジェクションシステム、情報処理装置、変化画像データ生成方法、変化画像データ生成プログラム、このプログラムを記録した記録媒体 |
| US7952597B2 (en) | 2004-12-09 | 2011-05-31 | Hitachi, Ltd. | Image display device |
| JP2011150366A (ja) * | 2011-03-17 | 2011-08-04 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
| JP2011164634A (ja) * | 2011-03-17 | 2011-08-25 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
| JP2011164635A (ja) * | 2011-03-17 | 2011-08-25 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
| JP2012063436A (ja) * | 2010-09-14 | 2012-03-29 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
| CN102420960A (zh) * | 2011-03-16 | 2012-04-18 | 明基电通有限公司 | 投影机显示模块及控制投影机电源的方法 |
-
1992
- 1992-06-05 JP JP4145312A patent/JPH05344371A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008842A (en) * | 1996-04-19 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Protective circuit for the CRT and lens |
| EP0822717A3 (en) * | 1996-07-25 | 1999-01-13 | Matsushita Electric Industrial Co., Ltd. | Playback control apparatus |
| US6559838B1 (en) | 1999-05-21 | 2003-05-06 | Koninklijke Philips Electronics N.V. | Power management in a monitor |
| EP1071071A3 (en) * | 1999-07-01 | 2002-07-17 | Nec Corporation | Display with sticking preventing function and sticking preventing method |
| KR100374603B1 (ko) * | 2000-08-23 | 2003-03-04 | 삼성전자주식회사 | 투사형 영상 디스플레이 시스템에 있어서 디스플레이유닛상의 번트 방지장치 및 방법 |
| KR20030002334A (ko) * | 2001-06-28 | 2003-01-09 | 주식회사 효성 | 화면 보호 기능이 되는 디지털 계전기 |
| US6879112B2 (en) | 2003-06-10 | 2005-04-12 | Hitachi, Ltd. | Image display device and method of displaying images with static image detection |
| US7952597B2 (en) | 2004-12-09 | 2011-05-31 | Hitachi, Ltd. | Image display device |
| JP2007078725A (ja) * | 2005-09-09 | 2007-03-29 | Seiko Epson Corp | プロジェクションシステム、情報処理装置、変化画像データ生成方法、変化画像データ生成プログラム、このプログラムを記録した記録媒体 |
| JP2012063436A (ja) * | 2010-09-14 | 2012-03-29 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
| CN102420960A (zh) * | 2011-03-16 | 2012-04-18 | 明基电通有限公司 | 投影机显示模块及控制投影机电源的方法 |
| JP2011150366A (ja) * | 2011-03-17 | 2011-08-04 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
| JP2011164634A (ja) * | 2011-03-17 | 2011-08-25 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
| JP2011164635A (ja) * | 2011-03-17 | 2011-08-25 | Fujitsu Ltd | 画像表示方法、画像表示装置及びコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5689301A (en) | Method and apparatus for identifying video fields produced by film sources | |
| US7522221B2 (en) | Interlaced video field motion detection | |
| US5398071A (en) | Film-to-video format detection for digital television | |
| JPH05344371A (ja) | Ｃｒｔ焼き付防止保護回路 | |
| EP0720366A2 (en) | Method and apparatus for identifying video fields from film sources employing 2-2 and 3-2 pull down sequences | |
| US5596371A (en) | Film-mode video line-doubler motion detectors | |
| JPH0358677A (ja) | 動きシーケンスパターン検知器 | |
| JPH1032729A (ja) | ビデオ信号用補間フィルタ | |
| US4677482A (en) | Dual mode progressive scan system with automatic mode switching by image analysis | |
| JP3405422B2 (ja) | 表示面焼付き防止回路 | |
| JPH08248934A (ja) | 表示器の焼付防止回路 | |
| JP2002351442A (ja) | 映像表示装置における焼付け防止装置 | |
| US8045057B2 (en) | Synchronization detector of video signal processor and synchronization selector including the synchronization detector | |
| KR20050011069A (ko) | 배드에딧으로 인한 콤을 제거할 수 있는 영상신호판별장치 및 그 판별방법 | |
| JPH08292740A (ja) | 表示器の焼付防止装置 | |
| KR100529421B1 (ko) | 비디오 신호 특성 변환 장치 및 그 방법 | |
| JP3469307B2 (ja) | レターボックス画面検出装置 | |
| US7027098B2 (en) | Picture-signal processing apparatus and method using weighting for black-level control | |
| JP2910880B2 (ja) | テレビジョン受像機 | |
| JPH05161089A (ja) | 画像検出回路 | |
| US20070064154A1 (en) | Video mode detection circuit | |
| JP3469308B2 (ja) | レターボックス画面検出装置 | |
| JP3241539B2 (ja) | 映像信号処理回路 | |
| JP3442145B2 (ja) | テレビジョン映像信号の境界位置検出装置 | |
| US7522216B2 (en) | Video synchronization signal detection circuit |